KR960043522A - 전원변동에 안정된 반도체 메모리 장치 - Google Patents

전원변동에 안정된 반도체 메모리 장치 Download PDF

Info

Publication number
KR960043522A
KR960043522A KR1019950013263A KR19950013263A KR960043522A KR 960043522 A KR960043522 A KR 960043522A KR 1019950013263 A KR1019950013263 A KR 1019950013263A KR 19950013263 A KR19950013263 A KR 19950013263A KR 960043522 A KR960043522 A KR 960043522A
Authority
KR
South Korea
Prior art keywords
voltage
node
power supply
source
ibref
Prior art date
Application number
KR1019950013263A
Other languages
English (en)
Other versions
KR0142960B1 (ko
Inventor
전병길
박철성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013263A priority Critical patent/KR0142960B1/ko
Priority to JP8129719A priority patent/JP2765631B2/ja
Priority to US08/653,438 priority patent/US5805012A/en
Publication of KR960043522A publication Critical patent/KR960043522A/ko
Application granted granted Critical
Publication of KR0142960B1 publication Critical patent/KR0142960B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 메모리 장치의 전원 안정화 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
전원 변화에 대해 안정된 특성을 갖는 반도체 메모리 집적회로를 제공한다.
3. 발명의 해결방법의 요지
반도체 메모리에서 입력신호를 받아들이는 풀 트랜지스터의 소오스와 상기 소오스를 VDD전압으로 하고, 드레인을 출력으로 연결해서 입력신호를 받아들이는 상기 트랜지스터를 병렬로 구성한 반도체 메모리 장치를 포함한다.
4. 발명의 중요한 용도
반도체 메모리 장치에 적합하게 사용된다.

Description

전원변동에 안정된 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 회로도이다.

Claims (3)

  1. 반도체 메모리 장치의 전원안정화 회로에 있어서: 전류미러 구조를 가지며, 상기 전류미러 구조의 제 1,2타입 트랜지스터들의 동작에 기인하는 제 1, IBREF전압 안정화 노드를 가지는 제 1안정화 수단과; 상기 제 1수단의 제IBREF전압 안정화 노드에 드레인이 연결되고 상기 제 1전압안정화 노드에 게이트가 연결되어 상기 제 1노드의 전압레벨에응답하여 상기 제 IBREF노드에 전원전압을 공급하는 제 2안정화 수단과; 상기 제 IBREF노드의 안정화된 전압레벨을 갖는신호를 입력으로 받아 상기 전원전압과의 전위차를 감소 또는 증가시키는 제 3안정화 수단을 가지는 것을 특징으로 하는회로.
  2. 제 1항에 있어서, 상기 제 2안정화 수단은, 상기 전원전압에 연결된 소오스와, 상기 제 1 전압노드에 연결된 게이트와, 상기 제 IBREF전압노드에 연결된 드레인을 가지는 피형 모오스트랜지스터로 구성됨을 특징으로 하는 회로.
  3. 제 1항에 있어서, 상기 제 3안정화 수단은 상기 제 IBREF전압노드가 게이트에 연결되고, 상기 전원전압이소오스에 연결되는 피형 모오스트랜지스트와, 상기 피형 모오스트랜지스터의 드레인전극은 소오스전극에 연결되고, 외부입력은 게이트전극에 연결되고, 드레인전극은 출력라인과 엔형 모오스트랜지스터의 소오스전극과 연결되는 피형 모오스트랜지스터와, 상기 출력라인은 드레인 전극과 연결되며 상기 외부입력신호는 게이트전극으로 연결되고 상기 전원전압은 소오스전극으로 연결되고 상기 전원전압은 소오스에 연결되고 상기 외부입력신호는 게이트전극에 연결되고 드레인전극은 출력라인으로 연결된 피형 모오스트랜지스터를 가짐을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013263A 1995-05-25 1995-05-25 전원 변동에 안정된 반도체 메모리 장치 KR0142960B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013263A KR0142960B1 (ko) 1995-05-25 1995-05-25 전원 변동에 안정된 반도체 메모리 장치
JP8129719A JP2765631B2 (ja) 1995-05-25 1996-05-24 入力バッファの安定化回路
US08/653,438 US5805012A (en) 1995-05-25 1996-05-24 Systems and methods for compensating a buffer for power supply fluctuation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013263A KR0142960B1 (ko) 1995-05-25 1995-05-25 전원 변동에 안정된 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR960043522A true KR960043522A (ko) 1996-12-23
KR0142960B1 KR0142960B1 (ko) 1998-08-17

Family

ID=19415393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013263A KR0142960B1 (ko) 1995-05-25 1995-05-25 전원 변동에 안정된 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US5805012A (ko)
JP (1) JP2765631B2 (ko)
KR (1) KR0142960B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373654B (en) * 2001-03-21 2005-02-09 Fujitsu Ltd Reducing jitter in mixed-signal integrated circuit devices
JP5747445B2 (ja) * 2009-05-13 2015-07-15 富士電機株式会社 ゲート駆動装置
TWI730091B (zh) * 2016-05-13 2021-06-11 日商半導體能源研究所股份有限公司 半導體裝置
US10333413B2 (en) 2017-04-26 2019-06-25 Dell Products, Lp System and method for automatically and adaptively enhancing transient response for a plurality of output voltages
US10192590B1 (en) * 2017-10-19 2019-01-29 Globalfoundries Inc. Differential voltage generator
KR20210151399A (ko) * 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 바이어스 생성 회로, 바이어스 생성 회로를 포함하는 버퍼 회로 및 버퍼 회로를 포함하는 반도체 시스템
KR20220153964A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 전원 전압 변화를 보상하는 인터페이스 회로 및 이의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433252A (en) * 1982-01-18 1984-02-21 International Business Machines Corporation Input signal responsive pulse generating and biasing circuit for integrated circuits
US4791326A (en) * 1987-01-22 1988-12-13 Intel Corporation Current controlled solid state switch
US4906863A (en) * 1988-02-29 1990-03-06 Texas Instruments Incorporated Wide range power supply BiCMOS band-gap reference voltage circuit
US4975599A (en) * 1989-07-26 1990-12-04 International Business Machines Corporation Method and resulting devices for compensating for process variables in a CMOS device driver circuit
JPH04172711A (ja) * 1990-11-06 1992-06-19 Mitsubishi Electric Corp 半導体遅延回路
US5300837A (en) * 1992-09-17 1994-04-05 At&T Bell Laboratories Delay compensation technique for buffers
US5440277A (en) * 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations

Also Published As

Publication number Publication date
JP2765631B2 (ja) 1998-06-18
US5805012A (en) 1998-09-08
JPH08335872A (ja) 1996-12-17
KR0142960B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR970017680A (ko) 반도체 메모리 장치
KR940018864A (ko) 반도체 장치
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR900002566A (ko) 버퍼회로
KR970029753A (ko) 승압 전원을 갖는 반도체 메모리 장치
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR940001556A (ko) 반도체 집적회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR850006902A (ko) 전압레벨 검출회로
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR960026881A (ko) 스태틱 랜덤 액세스 메모리
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR960039634A (ko) 저전원전압 반도체 장치의 입력버퍼
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR980004951A (ko) 오판독 동작을 방지할 수 있는 감지 증폭기 회로
KR0143575B1 (ko) 기준전압 발생 회로
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
KR960042746A (ko) 반도체 메모리장치의 다이나믹 레벨 컨버터
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR970003189A (ko) 복수의 접지전원을 갖는 반도체 메모리장치
KR870000804A (ko) Cmos파워-온 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee