KR960026881A - 스태틱 랜덤 액세스 메모리 - Google Patents

스태틱 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR960026881A
KR960026881A KR1019950046739A KR19950046739A KR960026881A KR 960026881 A KR960026881 A KR 960026881A KR 1019950046739 A KR1019950046739 A KR 1019950046739A KR 19950046739 A KR19950046739 A KR 19950046739A KR 960026881 A KR960026881 A KR 960026881A
Authority
KR
South Korea
Prior art keywords
power supply
transistor
external power
threshold voltage
circuit
Prior art date
Application number
KR1019950046739A
Other languages
English (en)
Other versions
KR100190837B1 (ko
Inventor
요시유끼 이시가끼
모토무 우끼다
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960026881A publication Critical patent/KR960026881A/ko
Application granted granted Critical
Publication of KR100190837B1 publication Critical patent/KR100190837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

집적도를 향상하는 구조에서 정교한 메모리셀의 신뢰성을 확보하면서, 저전압 동작하에서 메모리셀의 안정된 동작이 실현된다.
외부 전원전압(Vcc)은 강압 트랜지스터(Q1)에 의해서 강압되고, 상기 강압된 전압은 비트선 BIT용 전위로서 얻어진다.
외부 전원전압(Vcc)은 강압 트랜지스터(Q5)에 의해 강압되고, 그 강압 전압은 비트선 BIT용 전위로서 얻어진다.
또한, 외부 전원전압(Vcc)은 강압 트랜지스터(Q3)에 의해 강압되고, 상기 강압된 전압은 메모리셀(MC)용 내부 전원전압으로서 얻어진다.
반면에, 두 액세스 트랜지스터(A1, A2)의 게이트 전극에, 외부 전원전압(Vcc)이 워드 드라이버(1, 2)를 통하여, 각각, 직접 인가된다.

Description

스태틱 랜덤 엑세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예의 SRAM구성을 나타낸 회로도; 제2도는 본 발명의 착안점을 나타낸 도면.

Claims (10)

  1. 데이터 유지용 플립플롭 회로와, 제1전극과 제2전극이 비트선과 상기 플립플롭 회로에 각각 접속되고 게이트 전극은 워드선에 접속된 액세스 트랜지스터를 포함하는 메모리셀을 구비하고, 외부 전원 전압으로부터 강압된 전압이 상기 메모리 셀의 전원선과 상기 비트선에 공급되고, 상기 외부 전원 전압은 상기워드선에 직접 공급됨을 특징으로 하는 스태틱 랜덤 액세스 메모리.
  2. 전원전압을 공급하기 위한 외부 전원과, 상기 전원전압을 강압하기 위한 상기 외부 전원의 출력에 접속된 강압 회로와, 상기 강압 회로의 출력에 접속된 비트선과, 상기 강압 회로의 출력에 접속된 메모리셀용 전원선과, 상기 외부 전원의 출력에 접속된 워드선과, 메모리셀용 상기 전원선에 접속된 플립플롭 회로와, 제1전극과, 제2전극 및 제3전극이, 각각, 상기 비트선, 상기 플립플롭 회로 안의 노드, 상기 워드선에 접속되어, 상기 워드선에 의하여 그의 동작이 제어되는 액세스 트랜지스터를, 구비하는 것을 특징으로 하는 스태틱 랜덤 액서스 메모리.
  3. 제2항에 있어서, 상기 강압 회로는 제1강압 회로와 제2강압 회로를 구비하고, 메모리 셀용 상기 비트선과 상기 전원선은, 각각, 상기 제2강압 회로와 제1강압 회로에 접속됨을 특징으로 하는 스태틱랜덤 액세스 메모리.
  4. 제3항에 있어서, 상기 제1강압 회로 및 상기 제2강압 회로는, 각각, 제1강압 트랜지스터 및 제2강압 트랜지스터를 구비함을 특징으로 하는스태틱 랜덤 액세스 메모리.
  5. 제4항에 있어서, (상기 제2강압 트랜지스터의 임계 전압)≥(상기 액세스 트랜지스터의 임계 전압)의 관계가 성립됨을 특징으로 하는 스태틱 랜덤 액세스 메모리.
  6. 제4항에 있어서, (상기 제2강압 트랜지스터의 임계 전압)≥(상기 제1강압 트랜지스터의 임계 전압)의 관계가 성립됨을 특징으로 하는 스태틱 랜덤 액세스 메모리.
  7. 제6항에 있어서, 상기 제1강압 트랜지스터의 임계 전압과 상기 액세스 트랜지스터의 임계 전압은 서로 동등(equal)함을 특징으로 하는 스태틱 랜덤 액세스 메모리.
  8. 제4항에 있어서, 상기 플립플롭 회로는; 양단의 부하 소자가 각각 상기 제2강압 트랜지스터와 상기 액세스 트랜지스터의 제2전극에 접속된 부하 소자와, 제3전극과 제4전극이, 각각, 상기 제2전극 및 대지에 접속된 구동 트랜지스터를 구비하고, 상기 구동 트랜지스터의 임계 전압과 상기 제2강압 트랜지스터의 그 임계 전압은 서로 동등함을 특징으로 하는 스태틱 랜덤 액세스 메모리.
  9. 제8항에 있어서, (상기 제2강압 트랜지스터의 임계 전압)(상기 액세스 트랜지스터의 임계 전압)의 관계, 및 (상기 액세스 트랜지스터의 임계 전압)=(상기 제1강압 트랜지스터의 임계전압)의 관계가 부가하여 성립되는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
  10. 외부 전원전압을 공급하기 위한 외부 전원과, 상기 전원전압을 강압하기 위한 상기 외부 전원의 출력에 접속된 강압회로와, 상기 강압 회로의 출력에 접속된 비트선과, 상기 강압 회로의 출력에 접속된 메모리셀용 전원선과, 상기 외부 전원의 출력에 접속된 워드선과, 메모리셀용 상기 전원선에 접속된 플립플롭 회로, 및
    상기 워드선으로부터 상기 외부 전원전압을 직접 제공받는 게이트 전극과, 상기 비트선으로부터 상기 외부 전원전압을 강압함으로써 얻어진 전위를 제공받는 제1반도체영역, 및 상기 플립플롭 회로 내의 메모리 노드의 전위를 제공받는 제2반도체 영역을 구비하고, 그의 도통 및 비도통이 상기 상기 워드선에 의하여 제어되는 액세스 트랜지스터를 구비하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046739A 1994-12-12 1995-12-05 스태틱 램덤 액세스 메모리(Static Random Access Memory) KR100190837B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30770194A JP3288189B2 (ja) 1994-12-12 1994-12-12 スタティックランダムアクセスメモリ
JP94-307701 1994-12-12

Publications (2)

Publication Number Publication Date
KR960026881A true KR960026881A (ko) 1996-07-22
KR100190837B1 KR100190837B1 (ko) 1999-06-01

Family

ID=17972201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046739A KR100190837B1 (ko) 1994-12-12 1995-12-05 스태틱 램덤 액세스 메모리(Static Random Access Memory)

Country Status (3)

Country Link
US (1) US5600589A (ko)
JP (1) JP3288189B2 (ko)
KR (1) KR100190837B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535106C2 (de) * 1995-09-21 1998-03-19 Siemens Ag SRAM-Speicherzelle
KR100200765B1 (ko) * 1996-12-04 1999-06-15 윤종용 레이아웃 면적이 감소되는 sram 셀
TW308346U (en) * 1996-12-12 1997-06-11 Winbond Electronics Corp Device for sintering appearance of disc-type brake pad
US6160733A (en) * 1997-08-29 2000-12-12 Enable Semiconductor, Inc. Low voltage and low power static random access memory (SRAM)
JP4895439B2 (ja) * 2001-06-28 2012-03-14 ルネサスエレクトロニクス株式会社 スタティック型メモリ
US7154770B2 (en) * 2004-09-25 2006-12-26 Intel Corporation Bitcell having a unity beta ratio
JP5415672B2 (ja) * 2006-12-19 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置
US7609542B2 (en) * 2007-07-25 2009-10-27 International Business Machines Corporation Implementing enhanced SRAM read performance sort ring oscillator (PSRO)
US10658026B2 (en) * 2017-05-26 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Word line pulse width control circuit in static random access memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110840A (en) * 1976-12-22 1978-08-29 Motorola Inc. Sense line charging system for random access memory
US4099265A (en) * 1976-12-22 1978-07-04 Motorola, Inc. Sense line balance circuit for static random access memory
EP0073726B1 (en) * 1981-09-01 1987-11-25 Fujitsu Limited Semi-conductor memory circuit
JPH0746506B2 (ja) * 1985-09-30 1995-05-17 株式会社東芝 半導体メモリ装置
US4879690A (en) * 1987-09-07 1989-11-07 Mitsubishi Denki Kabushiki Kaisha Static random access memory with reduced soft error rate
US5070482A (en) * 1989-04-06 1991-12-03 Sony Corporation Static random access memory
GB2247550B (en) * 1990-06-29 1994-08-03 Digital Equipment Corp Bipolar transistor memory cell and method
FR2694826B1 (fr) * 1992-08-13 1994-09-16 Thomson Composants Militaires Circuit intégré de mémoire avec protection contre des perturbations.

Also Published As

Publication number Publication date
US5600589A (en) 1997-02-04
JPH08167293A (ja) 1996-06-25
KR100190837B1 (ko) 1999-06-01
JP3288189B2 (ja) 2002-06-04

Similar Documents

Publication Publication Date Title
KR930024162A (ko) 반도체 기억 장치
KR920013456A (ko) 반도체 기억장치
KR900002320A (ko) 반도체메모리셀 및 반도체메모리
KR950006850A (ko) 선택기 회로
JPS631778B2 (ko)
KR970023375A (ko) 데이터 유지회로
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR940010318A (ko) 내부강압회로
KR930005017A (ko) 반도체 dram 장치
KR960026881A (ko) 스태틱 랜덤 액세스 메모리
KR950025787A (ko) 반도체 기억장치
CN100423128C (zh) 带有单元比率小的存储单元的半导体存储装置
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR910005463A (ko) 정보를 일시적으로 유지할 수 있는 불휘발성 메모리 셀을 포함하는 집적회로
JP2003051184A (ja) メモリ装置
KR950020746A (ko) 바이어스 제어 회로를 갖는 반도체 메모리 디바이스
KR920018762A (ko) 반도체 기억장치
KR960042732A (ko) 반도체 메모리 셀
US5771198A (en) Source voltage generating circuit in semiconductor memory
KR930011433A (ko) 반도체 집적회로장치
JPH0516119B2 (ko)
KR970003189A (ko) 복수의 접지전원을 갖는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee