JP3288189B2 - スタティックランダムアクセスメモリ - Google Patents
スタティックランダムアクセスメモリInfo
- Publication number
- JP3288189B2 JP3288189B2 JP30770194A JP30770194A JP3288189B2 JP 3288189 B2 JP3288189 B2 JP 3288189B2 JP 30770194 A JP30770194 A JP 30770194A JP 30770194 A JP30770194 A JP 30770194A JP 3288189 B2 JP3288189 B2 JP 3288189B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- electrode
- down circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 title claims description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000010354 integration Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 230000002542 deteriorative effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101150034533 ATIC gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＳＲＡＭ（Ｓｔａｔ
ｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を
有する半導体装置に適用して有効な技術に関するもので
ある。
ｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を
有する半導体装置に適用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】従来のＳＲＡＭの一例を、図５に示す。
【０００３】ＳＲＡＭは揮発性半導体装置であり、マト
リックス（行列）状に配置された相補型データ線（ビッ
ト線）ＢＩＴ，ＢＩＴバーとワード線Ｗ１，Ｗ２との交
差部にメモリセルを配置する。メモリセルは、フリップ
フロップ回路ＦＦＰ及び２個のアクセストランジスタＡ
１Ｐ，Ａ２Ｐで構成される。このフリップフロップ回路
ＦＦＰにより、クロスカップリングさせた２つの記憶ノ
ードＮ１，Ｎ２を構成し、ＳＲＡＭは、（ノードＮ１の
レベル，ノードＮ２のレベル）が（Ｈｉｇｈ、Ｌｏｗ）
又は（Ｌｏｗ、Ｈｉｇｈ）となる双安定状態を有し、所
定の外部電源電圧ＶCCが与えられている限り、原理的に
は双安定状態を保持し続ける。又、アクセストランジス
タＡ１Ｐ（Ａ２Ｐ）は、記憶ノード（フリップフロップ
回路ＦＦＰの入出力端子）Ｎ１（Ｎ２）にその一方の半
導体領域（第２電極）が接続されており、相補型データ
線ＢＩＴ（ＢＩＴバー）にその他方の半導体領域（第１
電極）が接続されている。そして、アクセストランジス
タＡ１Ｐ（Ａ２Ｐ）のゲート電極（第３電極）はワード
線Ｗ１（Ｗ２）に接続されており、このワード線Ｗ１
（Ｗ２）によりアクセストランジスタＡ１Ｐ（Ａ２Ｐ）
の導通、非導通が制御される。
リックス（行列）状に配置された相補型データ線（ビッ
ト線）ＢＩＴ，ＢＩＴバーとワード線Ｗ１，Ｗ２との交
差部にメモリセルを配置する。メモリセルは、フリップ
フロップ回路ＦＦＰ及び２個のアクセストランジスタＡ
１Ｐ，Ａ２Ｐで構成される。このフリップフロップ回路
ＦＦＰにより、クロスカップリングさせた２つの記憶ノ
ードＮ１，Ｎ２を構成し、ＳＲＡＭは、（ノードＮ１の
レベル，ノードＮ２のレベル）が（Ｈｉｇｈ、Ｌｏｗ）
又は（Ｌｏｗ、Ｈｉｇｈ）となる双安定状態を有し、所
定の外部電源電圧ＶCCが与えられている限り、原理的に
は双安定状態を保持し続ける。又、アクセストランジス
タＡ１Ｐ（Ａ２Ｐ）は、記憶ノード（フリップフロップ
回路ＦＦＰの入出力端子）Ｎ１（Ｎ２）にその一方の半
導体領域（第２電極）が接続されており、相補型データ
線ＢＩＴ（ＢＩＴバー）にその他方の半導体領域（第１
電極）が接続されている。そして、アクセストランジス
タＡ１Ｐ（Ａ２Ｐ）のゲート電極（第３電極）はワード
線Ｗ１（Ｗ２）に接続されており、このワード線Ｗ１
（Ｗ２）によりアクセストランジスタＡ１Ｐ（Ａ２Ｐ）
の導通、非導通が制御される。
【０００４】データを書き込む時は、ワード線Ｗ１，Ｗ
２を選択してアクセストランジスタＡ１Ｐ，Ａ２Ｐの両
方を導通させ、所望の論理値に応じてビット線対を強制
的に電圧印加することにより、フリップフロップ回路Ｆ
ＦＰの単安定状態を実現する。
２を選択してアクセストランジスタＡ１Ｐ，Ａ２Ｐの両
方を導通させ、所望の論理値に応じてビット線対を強制
的に電圧印加することにより、フリップフロップ回路Ｆ
ＦＰの単安定状態を実現する。
【０００５】他方、データを読み出す時は、アクセスト
ランジスタ（ＡＰ１，ＡＰ２）を導通させて、記憶ノー
ド（Ｎ１，Ｎ２）の電位をビット線（ＢＩＴ，ＢＩＴバ
ー）に伝達する。
ランジスタ（ＡＰ１，ＡＰ２）を導通させて、記憶ノー
ド（Ｎ１，Ｎ２）の電位をビット線（ＢＩＴ，ＢＩＴバ
ー）に伝達する。
【０００６】フリップフロップ回路ＦＦＰは、２個のド
ライバトランジスタＤ１Ｐ，Ｄ２Ｐ及び２個の負荷素子
Ｒ１，Ｒ２で構成される。図５の通り、ドライバトラン
ジスタＤ１Ｐと負荷素子Ｒ１，ドライバトランジスタＤ
２Ｐと負荷素子Ｒ２は、それぞれインバータを形成す
る。ドライバトランジスタＤ１Ｐ（Ｄ２Ｐ）について
は、そのドレイン領域（第３電極）が対応するアクセス
トランジスタＡ１Ｐ（Ａ２Ｐ）の半導体領域（第２電
極）に接続されており、そのソース領域（第４電極）が
グラウンド線（ＶEE線）に接続されている。ドライバト
ランジスタＤ１Ｐ，Ｄ２Ｐのゲート電極は、他方のアク
セストランジスタＡ２Ｐ，Ａ１Ｐの半導体領域（第２電
極）に接続される。又、負荷素子Ｒ１（Ｒ２）について
は、その一方が対応するアクセストランジスタＡ１Ｐ
（Ａ２Ｐ）の半導体領域（第２電極）に接続され、他方
がメモリセルの電源線３に接続されている。
ライバトランジスタＤ１Ｐ，Ｄ２Ｐ及び２個の負荷素子
Ｒ１，Ｒ２で構成される。図５の通り、ドライバトラン
ジスタＤ１Ｐと負荷素子Ｒ１，ドライバトランジスタＤ
２Ｐと負荷素子Ｒ２は、それぞれインバータを形成す
る。ドライバトランジスタＤ１Ｐ（Ｄ２Ｐ）について
は、そのドレイン領域（第３電極）が対応するアクセス
トランジスタＡ１Ｐ（Ａ２Ｐ）の半導体領域（第２電
極）に接続されており、そのソース領域（第４電極）が
グラウンド線（ＶEE線）に接続されている。ドライバト
ランジスタＤ１Ｐ，Ｄ２Ｐのゲート電極は、他方のアク
セストランジスタＡ２Ｐ，Ａ１Ｐの半導体領域（第２電
極）に接続される。又、負荷素子Ｒ１（Ｒ２）について
は、その一方が対応するアクセストランジスタＡ１Ｐ
（Ａ２Ｐ）の半導体領域（第２電極）に接続され、他方
がメモリセルの電源線３に接続されている。
【０００７】ここで、従来の半導体装置において、さら
なる集積度向上及び性能向上を図るためには、トランジ
スタサイズ、特にＭＯＳトランジスタのゲート長を縮小
する必要がある。ＳＲＡＭにおいても、ゲート長を縮小
することでメモリセルの占有面積が低下し、高集積化が
可能となる。しかし、ゲート長の縮小化に伴い、チャネ
ル長も短くなるため、これに応じて電源電圧も比例的に
下げられなければ、ホットキャリア効果によるＭＯＳト
ランジスタ特性の劣化という問題点が生じる。
なる集積度向上及び性能向上を図るためには、トランジ
スタサイズ、特にＭＯＳトランジスタのゲート長を縮小
する必要がある。ＳＲＡＭにおいても、ゲート長を縮小
することでメモリセルの占有面積が低下し、高集積化が
可能となる。しかし、ゲート長の縮小化に伴い、チャネ
ル長も短くなるため、これに応じて電源電圧も比例的に
下げられなければ、ホットキャリア効果によるＭＯＳト
ランジスタ特性の劣化という問題点が生じる。
【０００８】そこで、高集積化に伴い、通常、外部電源
電圧ＶCCをダウンコンバータ回路を用いて降圧し、外部
電源電圧ＶCCよりも低い電圧をメモリセルの電源線、ワ
ード線、ビット線の各々に供給することが行なわれてき
ており、図５に示すＳＲＡＭにも、そのような構成が採
用されている。即ち、図５に示すように、降圧トランジ
スタとしてのＮチャネルＭＯＳトランジスタＱ１〜Ｑ５
のしきい値電圧ＶQ1th〜ＶQ5th分だけ外部電源電圧ＶCC
より降圧した電圧が、各々ビット線ＢＩＴ、ワード線Ｗ
１、メモリセルの電源線３、ワード線Ｗ２，ビット線Ｂ
ＩＴバーに供給される。
電圧ＶCCをダウンコンバータ回路を用いて降圧し、外部
電源電圧ＶCCよりも低い電圧をメモリセルの電源線、ワ
ード線、ビット線の各々に供給することが行なわれてき
ており、図５に示すＳＲＡＭにも、そのような構成が採
用されている。即ち、図５に示すように、降圧トランジ
スタとしてのＮチャネルＭＯＳトランジスタＱ１〜Ｑ５
のしきい値電圧ＶQ1th〜ＶQ5th分だけ外部電源電圧ＶCC
より降圧した電圧が、各々ビット線ＢＩＴ、ワード線Ｗ
１、メモリセルの電源線３、ワード線Ｗ２，ビット線Ｂ
ＩＴバーに供給される。
【０００９】
【発明が解決しようとする課題】上述した従来技術は、
高集積化に伴う外部電源電圧の低下によって、ホットキ
ャリア効果の発生を防止することはできる。しかし、次
のような問題点を新たに生じさせている。
高集積化に伴う外部電源電圧の低下によって、ホットキ
ャリア効果の発生を防止することはできる。しかし、次
のような問題点を新たに生じさせている。
【００１０】即ち、メモリセルに印加される電源電圧が
低くなればなるほどに、メモリセルの安定動作が困難に
なる。以下、この点を、メモリセルのフリップフロップ
回路を形成する１対のクロスカップリングしたインバー
タ対の入出力伝達特性に基づいて説明する。
低くなればなるほどに、メモリセルの安定動作が困難に
なる。以下、この点を、メモリセルのフリップフロップ
回路を形成する１対のクロスカップリングしたインバー
タ対の入出力伝達特性に基づいて説明する。
【００１１】ここで、図６に示すインバータの入出力伝
達特性は、図７のようになる。従って、図８に示す１対
のインバータの入出力伝達特性は、図９でを示される。
フリップフロップとして機能するには、図９中にＳ１と
Ｓ２で表わされる二つの安定点を持つことが必要であ
る。そして、メモリセルが実用に耐え得るためには、同
図中の二つの曲線で囲まれた領域が十分大きくなるよう
に設計する必要がある。そのため、同図中に示した円の
直径が指標として用いられており、これをＳＮＭ（Ｓｔ
ａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ）と呼ぶ。
達特性は、図７のようになる。従って、図８に示す１対
のインバータの入出力伝達特性は、図９でを示される。
フリップフロップとして機能するには、図９中にＳ１と
Ｓ２で表わされる二つの安定点を持つことが必要であ
る。そして、メモリセルが実用に耐え得るためには、同
図中の二つの曲線で囲まれた領域が十分大きくなるよう
に設計する必要がある。そのため、同図中に示した円の
直径が指標として用いられており、これをＳＮＭ（Ｓｔ
ａｔｉｃ Ｎｏｉｓｅ Ｍａｒｇｉｎ）と呼ぶ。
【００１２】そこで、図１０の等価回路で示されるメモ
リセルＭＣの伝達特性について説明する。
リセルＭＣの伝達特性について説明する。
【００１３】通常、スタンバイ時には、アクセストラン
ジスタ（Ａ１Ｐ，Ａ２Ｐ）が非導通であるため、メモリ
セルＭＣのインバータは、ドライバトランジスタと負荷
素子で構成される。この時は、図１１に示すように、負
荷素子（Ｒ１，Ｒ２）は高インピーダンスであるため、
インバータ出力の遷移部分の傾きは急峻であり、ＳＮＭ
は大きく、データは安定に保持される。
ジスタ（Ａ１Ｐ，Ａ２Ｐ）が非導通であるため、メモリ
セルＭＣのインバータは、ドライバトランジスタと負荷
素子で構成される。この時は、図１１に示すように、負
荷素子（Ｒ１，Ｒ２）は高インピーダンスであるため、
インバータ出力の遷移部分の傾きは急峻であり、ＳＮＭ
は大きく、データは安定に保持される。
【００１４】それに対してデータ読み出し時のメモリセ
ルでは、アクセストランジスタが導通し、カラム電流が
ビット線からＬｏｗ側の記憶ノードに流れ込む。すなわ
ち、負荷素子に並列に低インピーダンスの負荷が接続さ
れたのと等価になり、メモリセルのインバータは、アク
セストランジスタを負荷としたＮＭＯＳエンハンスメン
ト型として取り扱わねばならない。このため、読み出し
時では、図１２に示すように、インバータのゲインはス
タンバイ時よりもかなり低下する。つまり、インバータ
出力の遷移部分の傾きが緩くなる。そして、他方のＨｉ
ｇｈ側の記憶ノードの電位が、スタンバイ時の電源電圧
レベルから、（電源電圧−アクセストランジスタのしき
い値電圧Ｖth）に低下し、一時的にＳＮＭが著しく低下
する。この時が、メモリセルにとって一番危険な時であ
って、十分なＳＮＭを持たせないと双安定状態が失わ
れ、データが破壊される。
ルでは、アクセストランジスタが導通し、カラム電流が
ビット線からＬｏｗ側の記憶ノードに流れ込む。すなわ
ち、負荷素子に並列に低インピーダンスの負荷が接続さ
れたのと等価になり、メモリセルのインバータは、アク
セストランジスタを負荷としたＮＭＯＳエンハンスメン
ト型として取り扱わねばならない。このため、読み出し
時では、図１２に示すように、インバータのゲインはス
タンバイ時よりもかなり低下する。つまり、インバータ
出力の遷移部分の傾きが緩くなる。そして、他方のＨｉ
ｇｈ側の記憶ノードの電位が、スタンバイ時の電源電圧
レベルから、（電源電圧−アクセストランジスタのしき
い値電圧Ｖth）に低下し、一時的にＳＮＭが著しく低下
する。この時が、メモリセルにとって一番危険な時であ
って、十分なＳＮＭを持たせないと双安定状態が失わ
れ、データが破壊される。
【００１５】また、通常、ＳＮＭを拡大するために、ベ
ータ比と呼ばれるドライバトランジスタとアクセストラ
ンジスタのコンダクタンス比を大きくして、インバータ
のゲインを大きくすることが行なわれる。これにより、
インバータ出力の遷移部分の傾きが鋭くなる。しかし、
高集積化に伴い、レイアウト面積縮小の必要性から、ド
ライバトランジスタのサイズ、特にそのゲート幅を大き
くすることは困難である。そのため、高集積化を図る場
合には、ベータ比の増大による改善方法を用いることが
できない。
ータ比と呼ばれるドライバトランジスタとアクセストラ
ンジスタのコンダクタンス比を大きくして、インバータ
のゲインを大きくすることが行なわれる。これにより、
インバータ出力の遷移部分の傾きが鋭くなる。しかし、
高集積化に伴い、レイアウト面積縮小の必要性から、ド
ライバトランジスタのサイズ、特にそのゲート幅を大き
くすることは困難である。そのため、高集積化を図る場
合には、ベータ比の増大による改善方法を用いることが
できない。
【００１６】又、書き込み動作時では、アクセストラン
ジスタが導通し、一方のビット線を強くＬレベルへプル
ダウンすることで、対応する一方の記憶ノードを強制的
にＬｏｗにする。この点を、書き込み時のインバータ伝
達特性を示す図１３を用いて、以下に説明する。
ジスタが導通し、一方のビット線を強くＬレベルへプル
ダウンすることで、対応する一方の記憶ノードを強制的
にＬｏｗにする。この点を、書き込み時のインバータ伝
達特性を示す図１３を用いて、以下に説明する。
【００１７】最初、メモリセルＭＣが交差点Ｓ２で安定
していた、すなわち（ノードＮ１、ノードＮ２）＝
（“Ｌ”レベル、“Ｈ”レベル）であったとする。そこ
で、これと逆のデータの（ノードＮ１、ノードＮ２）＝
（“Ｈ”レベル，“Ｌ”レベル）にするには、ノードＮ
２側のビット線ＢＩＴバー側を強く“Ｌ”レベルへプル
ダウンする。すると、Ｎ１入力、Ｎ２出力のインバータ
特性曲線は、曲線Ｃ１から曲線Ｃ２に変化する。これに
より、安定点は両曲線の交差点Ｓ１’だけの単安定状態
になり、データが書き変わる。
していた、すなわち（ノードＮ１、ノードＮ２）＝
（“Ｌ”レベル、“Ｈ”レベル）であったとする。そこ
で、これと逆のデータの（ノードＮ１、ノードＮ２）＝
（“Ｈ”レベル，“Ｌ”レベル）にするには、ノードＮ
２側のビット線ＢＩＴバー側を強く“Ｌ”レベルへプル
ダウンする。すると、Ｎ１入力、Ｎ２出力のインバータ
特性曲線は、曲線Ｃ１から曲線Ｃ２に変化する。これに
より、安定点は両曲線の交差点Ｓ１’だけの単安定状態
になり、データが書き変わる。
【００１８】しかし、書き込み直後においては、Ｈｉｇ
ｈ側の記憶ノードの電位は、（電源電圧−アクセストラ
ンジスタのしきい値電圧Ｖth）までにしか上がらないた
め、外部からのノイズやα線等によってデータが破壊し
やすいという問題点がある。
ｈ側の記憶ノードの電位は、（電源電圧−アクセストラ
ンジスタのしきい値電圧Ｖth）までにしか上がらないた
め、外部からのノイズやα線等によってデータが破壊し
やすいという問題点がある。
【００１９】これらの問題点は、電源電圧の低電圧化に
より、アクセストランジスタのしきい値電圧Ｖth分だけ
の電圧降下の影響が一層大きくなると、さらに深刻とな
り、そのため、しきい値電圧Ｖthをも比例縮小しなけれ
ば、メモリセルの安定性が著しく低下してしまうことに
なる。しかし、しきい値電圧Ｖthを小さくすると、サブ
スレッショルド電流が増加し、スタンバイ時のスタンバ
イ電流の増加を招いてしまうという問題点が新たに生じ
る（スタンバイ時において、ビット線はＨｉｇｈであ
り、Ｌｏｗ側の記憶ノードからドライバトランジスタを
経由して電流が流れてしまう）。このため、しきい値Ｖ
thの比例縮小化は困難である。
より、アクセストランジスタのしきい値電圧Ｖth分だけ
の電圧降下の影響が一層大きくなると、さらに深刻とな
り、そのため、しきい値電圧Ｖthをも比例縮小しなけれ
ば、メモリセルの安定性が著しく低下してしまうことに
なる。しかし、しきい値電圧Ｖthを小さくすると、サブ
スレッショルド電流が増加し、スタンバイ時のスタンバ
イ電流の増加を招いてしまうという問題点が新たに生じ
る（スタンバイ時において、ビット線はＨｉｇｈであ
り、Ｌｏｗ側の記憶ノードからドライバトランジスタを
経由して電流が流れてしまう）。このため、しきい値Ｖ
thの比例縮小化は困難である。
【００２０】本発明は、以上のような問題点に鑑みてな
されたものであり、その目的は、ＳＲＡＭにおいて、高
集積化のために微細化されたメモリセルの信頼性を確保
しつつ、同時にメモリセルの安定動作を確保することに
ある。更に、本発明は、上述の目的を達成しつつ、ＳＲ
ＡＭの製造工程数の削減を図ることも可能なＳＲＡＭの
構成を実現することを目的としている。
されたものであり、その目的は、ＳＲＡＭにおいて、高
集積化のために微細化されたメモリセルの信頼性を確保
しつつ、同時にメモリセルの安定動作を確保することに
ある。更に、本発明は、上述の目的を達成しつつ、ＳＲ
ＡＭの製造工程数の削減を図ることも可能なＳＲＡＭの
構成を実現することを目的としている。
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】請求項１に係る発明では、電源電圧を供給
する外部電源と、前記外部電源の出力に接続され、前記
電源電圧を降圧する降圧回路と、前記降圧回路の出力に
接続されたビット線と、前記降圧回路の出力に接続され
たメモリセル用電源線と、前記外部電源の出力に接続さ
れたワード線と、前記メモリセル用電源線に接続された
フリップフロップ回路と、第１電極、第２電極及び第３
電極がそれぞれ前記ビット線、フリップフロップ回路内
のノード及びワード線に接続され、前記ワード線により
その動作が制御されるアクセストランジスタとを備え、
前記降圧回路は第１降圧回路及び第２降圧回路を有し、
前記ビット線及びメモリセル用電源線はそれぞれ前記第
１降圧回路及び第２降圧回路に接続されており、前記第
１降圧回路及び第２降圧回路は、それぞれ第１降圧トラ
ンジスタ及び第２降圧トランジスタを備えるスタティッ
クランダムアクセスメモリにおいて、（前記第２降圧ト
ランジスタのしきい値電圧）≧（前記アクセストランジ
スタのしきい値電圧）の関係を成立させている。
する外部電源と、前記外部電源の出力に接続され、前記
電源電圧を降圧する降圧回路と、前記降圧回路の出力に
接続されたビット線と、前記降圧回路の出力に接続され
たメモリセル用電源線と、前記外部電源の出力に接続さ
れたワード線と、前記メモリセル用電源線に接続された
フリップフロップ回路と、第１電極、第２電極及び第３
電極がそれぞれ前記ビット線、フリップフロップ回路内
のノード及びワード線に接続され、前記ワード線により
その動作が制御されるアクセストランジスタとを備え、
前記降圧回路は第１降圧回路及び第２降圧回路を有し、
前記ビット線及びメモリセル用電源線はそれぞれ前記第
１降圧回路及び第２降圧回路に接続されており、前記第
１降圧回路及び第２降圧回路は、それぞれ第１降圧トラ
ンジスタ及び第２降圧トランジスタを備えるスタティッ
クランダムアクセスメモリにおいて、（前記第２降圧ト
ランジスタのしきい値電圧）≧（前記アクセストランジ
スタのしきい値電圧）の関係を成立させている。
【００２６】請求項２に係る発明では、電源電圧を供給
する外部電源と、前記外部電源の出力に接続され、前記
電源電圧を降圧する降圧回路と、前記降圧回路の出力に
接続されたビット線と、前記降圧回路の出力に接続され
たメモリセル用電源線と、前記外部電源の出力に接続さ
れたワード線と、前記メモリセル用電源線に接続された
フリップフロップ回路と、第１電極、第２電極及び第３
電極がそれぞれ前記ビット線、フリップフロップ回路内
のノード及びワード線に接続され、前記ワード線により
その動作が制御されるアクセストランジスタとを備え、
前記降圧回路は第１降圧回路及び第２降圧回路を有し、
前記ビット線及びメモリセル用電源線はそれぞれ前記第
１降圧回路及び第２降圧回路に接続されており、前記第
１降圧回路及び第２降圧回路は、それぞれ第１降圧トラ
ンジスタ及び第２降圧トランジスタを備えるスタティッ
クランダムアクセスメモリにおいて、（前記第２降圧ト
ランジスタのしきい値電圧）≧（前記第１降圧トランジ
スタのしきい値電圧）の関係を成立させている。
する外部電源と、前記外部電源の出力に接続され、前記
電源電圧を降圧する降圧回路と、前記降圧回路の出力に
接続されたビット線と、前記降圧回路の出力に接続され
たメモリセル用電源線と、前記外部電源の出力に接続さ
れたワード線と、前記メモリセル用電源線に接続された
フリップフロップ回路と、第１電極、第２電極及び第３
電極がそれぞれ前記ビット線、フリップフロップ回路内
のノード及びワード線に接続され、前記ワード線により
その動作が制御されるアクセストランジスタとを備え、
前記降圧回路は第１降圧回路及び第２降圧回路を有し、
前記ビット線及びメモリセル用電源線はそれぞれ前記第
１降圧回路及び第２降圧回路に接続されており、前記第
１降圧回路及び第２降圧回路は、それぞれ第１降圧トラ
ンジスタ及び第２降圧トランジスタを備えるスタティッ
クランダムアクセスメモリにおいて、（前記第２降圧ト
ランジスタのしきい値電圧）≧（前記第１降圧トランジ
スタのしきい値電圧）の関係を成立させている。
【００２７】請求項３に係る発明では、請求項１又は２
記載のスタティックランダムアクセスメモリにおいて、
前記第１降圧トランジスタのしきい値電圧と前記アクセ
ストランジスタのしきい値電圧とが等しく設定されてい
る。
記載のスタティックランダムアクセスメモリにおいて、
前記第１降圧トランジスタのしきい値電圧と前記アクセ
ストランジスタのしきい値電圧とが等しく設定されてい
る。
【００２８】請求項４に係る発明では、請求項１乃至請
求項３の何れかに記載のスタティックランダムアクセス
メモリにおける前記前記フリップフロップ回路が、両端
がそれぞれ前記第２降圧トランジスタ及び前記アクセス
トランジスタの前記第２電極に接続された負荷素子と、
第３電極及び第４電極がそれぞれ前記第２電極及びアー
スに接続されたドライバトランジスタとを備え、前記ド
ライバトランジスタのしきい値電圧と前記第２降圧トラ
ンジスタのしきい値電圧とが等しく設定されている。
求項３の何れかに記載のスタティックランダムアクセス
メモリにおける前記前記フリップフロップ回路が、両端
がそれぞれ前記第２降圧トランジスタ及び前記アクセス
トランジスタの前記第２電極に接続された負荷素子と、
第３電極及び第４電極がそれぞれ前記第２電極及びアー
スに接続されたドライバトランジスタとを備え、前記ド
ライバトランジスタのしきい値電圧と前記第２降圧トラ
ンジスタのしきい値電圧とが等しく設定されている。
【００２９】
【００３０】請求項１及び２に係る発明では、ビット線
上の電位とフリップフロップ回路に印加される電圧とは
降圧回路によって降圧された電源電圧であるのに対し
て、アクセストランジスタはその第３電極に直接印加さ
れる電源電圧によって制御される。そのため、アクセス
トランジスタの第２電極の電位は、外部電源電圧からア
クセストランジスタのしきい値電圧を差し引いた電位又
はビット線の電位にまで高められる。
上の電位とフリップフロップ回路に印加される電圧とは
降圧回路によって降圧された電源電圧であるのに対し
て、アクセストランジスタはその第３電極に直接印加さ
れる電源電圧によって制御される。そのため、アクセス
トランジスタの第２電極の電位は、外部電源電圧からア
クセストランジスタのしきい値電圧を差し引いた電位又
はビット線の電位にまで高められる。
【００３１】請求項１及び２に係る発明では、ビット線
とフリップフロップ回路に印加される電圧は、それぞれ
第１降圧回路及び第２降圧回路によって降圧された電源
電圧を降圧した電圧となる。
とフリップフロップ回路に印加される電圧は、それぞれ
第１降圧回路及び第２降圧回路によって降圧された電源
電圧を降圧した電圧となる。
【００３２】請求項１及び２に係る発明では、ビット線
とフリップフロップ回路に印加される電圧は、それぞれ
第１降圧トランジスタ及び第２降圧トランジスタによっ
て電源電圧を降圧した電圧となる。
とフリップフロップ回路に印加される電圧は、それぞれ
第１降圧トランジスタ及び第２降圧トランジスタによっ
て電源電圧を降圧した電圧となる。
【００３３】請求項１に係る発明では、アクセストラン
ジスタの第２電極の電位が、電源電圧より第２降圧トラ
ンジスタのしきい値電圧を差し引いた値よりも小さくな
ることはない。
ジスタの第２電極の電位が、電源電圧より第２降圧トラ
ンジスタのしきい値電圧を差し引いた値よりも小さくな
ることはない。
【００３４】請求項２に係る発明では、アクセストラン
ジスタの第２電極の電位が、電源電圧より第２降圧トラ
ンジスタのしきい値電圧を差し引いた値よりも小さくな
ることはない。
ジスタの第２電極の電位が、電源電圧より第２降圧トラ
ンジスタのしきい値電圧を差し引いた値よりも小さくな
ることはない。
【００３５】請求項３に係る発明では、アクセストラン
ジスタの第２電極の電位が、ビット線の電位にまで高め
られる。
ジスタの第２電極の電位が、ビット線の電位にまで高め
られる。
【００３６】請求項４に係る発明では、ドライバトラン
ジスタのしきい値電圧が高く設定され、スタンバイ時の
不要な電流の発生が防止され、且つドライバトランジス
タと第２降圧トランジスタのしきい値電圧を等しく製造
することができるので、工程数の削減に資する。
ジスタのしきい値電圧が高く設定され、スタンバイ時の
不要な電流の発生が防止され、且つドライバトランジス
タと第２降圧トランジスタのしきい値電圧を等しく製造
することができるので、工程数の削減に資する。
【００３７】
【実施例】以下、この発明の実施例について説明する。
【００３８】図１は、本発明の一実施例に係るＳＲＡＭ
の回路図を示す。同図中、メモリセルは、データ保持用
フリップフロップＦＦと第１及び第２アクセストランジ
スタＡ１，Ａ２とを有する。そして、アクセストランジ
スタＡ１（第１アクセストランジスタ）のゲート電極
（第３電極）はワード線Ｗ１（第１ワード線）に、その
第１電極はビット線ＢＩＴ（第１ビット線）に、その第
２電極はフリップフロップＦＦのノードＮ１（第１ノー
ド）に、それぞれ接続されている。同様に、アクセスト
ランジスタＡ２（第２アクセストランジスタ）のゲート
電極（第３電極）はワード線Ｗ２（第２ワード線）に、
その第１電極はビット線ＢＩＴバー（第２ビット線）
に、その第２電極はフリップフロップＦＦのノード（第
２ノード）に、それぞれ接続されている。又、第１降圧
トランジスタＱ１（第１降圧回路の一例）は、外部電源
電圧ＶCCよりそのしきい値電圧ＶQ1th分だけ降圧させた
電位（ＶCC−ＶQ1th）をビット線ＢＩＴに供給する。同
じく、第１降圧トランジスタＱ５も、外部電源電圧ＶCC
よりそのしきい値電圧Ｖ Q5th 分だけ降圧させた電位（Ｖ
CC−Ｖ Q5th ）をビット線ＢＩＴバーに供給する。又、第
２降圧トランジスタＱ３（第２降圧回路の一例）も、外
部電源電圧ＶCCよりそのしきい値電圧ＶQ3th分だけ降圧
し、これにより得られる電位（ＶCC−ＶQ3th）をメモリ
セル用電源線３に供給する。
の回路図を示す。同図中、メモリセルは、データ保持用
フリップフロップＦＦと第１及び第２アクセストランジ
スタＡ１，Ａ２とを有する。そして、アクセストランジ
スタＡ１（第１アクセストランジスタ）のゲート電極
（第３電極）はワード線Ｗ１（第１ワード線）に、その
第１電極はビット線ＢＩＴ（第１ビット線）に、その第
２電極はフリップフロップＦＦのノードＮ１（第１ノー
ド）に、それぞれ接続されている。同様に、アクセスト
ランジスタＡ２（第２アクセストランジスタ）のゲート
電極（第３電極）はワード線Ｗ２（第２ワード線）に、
その第１電極はビット線ＢＩＴバー（第２ビット線）
に、その第２電極はフリップフロップＦＦのノード（第
２ノード）に、それぞれ接続されている。又、第１降圧
トランジスタＱ１（第１降圧回路の一例）は、外部電源
電圧ＶCCよりそのしきい値電圧ＶQ1th分だけ降圧させた
電位（ＶCC−ＶQ1th）をビット線ＢＩＴに供給する。同
じく、第１降圧トランジスタＱ５も、外部電源電圧ＶCC
よりそのしきい値電圧Ｖ Q5th 分だけ降圧させた電位（Ｖ
CC−Ｖ Q5th ）をビット線ＢＩＴバーに供給する。又、第
２降圧トランジスタＱ３（第２降圧回路の一例）も、外
部電源電圧ＶCCよりそのしきい値電圧ＶQ3th分だけ降圧
し、これにより得られる電位（ＶCC−ＶQ3th）をメモリ
セル用電源線３に供給する。
【００３９】又、ワードドライバ１，２は、データの書
込み時及び読出し時に、それぞれ外部電源電圧ＶCCをワ
ード線Ｗ１，Ｗ２上に供給する。
込み時及び読出し時に、それぞれ外部電源電圧ＶCCをワ
ード線Ｗ１，Ｗ２上に供給する。
【００４０】フリップフロップＦＦは、２つのドライバ
トランジスタＤ１，Ｄ２，負荷素子Ｒ１，Ｒ２を有す
る。即ち、負荷素子Ｒ１（第１負荷素子）の一端がメモ
リセル用電源線３とノードＮ３で接続され、その他端が
ノードＮ１に接続されている。又、ドライバトランジス
タＤ１（第１ドライバトランジスタ）のドレイン電極
（第３電極）及びソース電極（第４電極）は、それぞれ
ノードＮ１及びグラウンド線４に接続されている。更
に、負荷素子Ｒ２（第２負荷素子）の両端は、それぞれ
ノードＮ３（第３ノード）及びノードＮ２（第２ノー
ド）に接続され、ドライバトランジスタＤ２（第２ドラ
イバトランジスタ）のドレイン（第３電極）及びソース
（第４電極）は、それぞれノードＮ２及びグラウンド線
４に接続されている。
トランジスタＤ１，Ｄ２，負荷素子Ｒ１，Ｒ２を有す
る。即ち、負荷素子Ｒ１（第１負荷素子）の一端がメモ
リセル用電源線３とノードＮ３で接続され、その他端が
ノードＮ１に接続されている。又、ドライバトランジス
タＤ１（第１ドライバトランジスタ）のドレイン電極
（第３電極）及びソース電極（第４電極）は、それぞれ
ノードＮ１及びグラウンド線４に接続されている。更
に、負荷素子Ｒ２（第２負荷素子）の両端は、それぞれ
ノードＮ３（第３ノード）及びノードＮ２（第２ノー
ド）に接続され、ドライバトランジスタＤ２（第２ドラ
イバトランジスタ）のドレイン（第３電極）及びソース
（第４電極）は、それぞれノードＮ２及びグラウンド線
４に接続されている。
【００４１】図１に示したＳＲＡＭが構造上図５に示し
たものと異なる点は、ワードドライバ１，２に降圧用の
トランジスタ（図５ではトランジスタＱ２、Ｑ４に該
当）が接続されていない点にある。すなわち、ワードド
ライバ１，２、従ってワード線ＷＬ１，ＷＬ２に供給さ
れる電源電圧は外部電源電圧ＶCCと同じであり、外部電
源電圧ＶCCは降圧されていない。その結果、ワード線Ｗ
Ｌ１，ＷＬ２がＨｉｇｈレベルにある時は、その電位は
外部電源電圧ＶCCまで引き上げられることとなるため、
その電位がＨｉｇｈレベルにあるノード（Ｎ１又はＮ
２）にその第２電極が接続されたアクセストランジスタ
では、そのしきい値電圧Ｖth分の降下という影響が無
い。
たものと異なる点は、ワードドライバ１，２に降圧用の
トランジスタ（図５ではトランジスタＱ２、Ｑ４に該
当）が接続されていない点にある。すなわち、ワードド
ライバ１，２、従ってワード線ＷＬ１，ＷＬ２に供給さ
れる電源電圧は外部電源電圧ＶCCと同じであり、外部電
源電圧ＶCCは降圧されていない。その結果、ワード線Ｗ
Ｌ１，ＷＬ２がＨｉｇｈレベルにある時は、その電位は
外部電源電圧ＶCCまで引き上げられることとなるため、
その電位がＨｉｇｈレベルにあるノード（Ｎ１又はＮ
２）にその第２電極が接続されたアクセストランジスタ
では、そのしきい値電圧Ｖth分の降下という影響が無
い。
【００４２】この点を、図２にＮＭＯＳトランジスタと
して示すアクセストランジスタＡ１の等価回路に基づき
補足説明する。即ち、今、ゲート電位ＶGを５Ｖ，ドレ
イン電圧ＶDを５Ｖ，しきい値電圧Ｖthを０．６Ｖと仮
定すれば、このときのソース電位ＶSは、ＶG−Ｖth＝
４．４Ｖまで引き上げられる。しかし、ゲート電位ＶG
を例えば７Ｖにまで引き上げれば、ソース電位ＶSは
６．４Ｖまでは引き上げられないものの、５Ｖまでは引
き上げられることとなる。従って、この場合には、デー
タの読出し時に双安定状態にあるべきノードＮ１（Ｎ
２）の電位が５Ｖにまで引き上げられることとなる。こ
の点に着眼したのが、正に図１のＳＲＡＭであると言え
る。
して示すアクセストランジスタＡ１の等価回路に基づき
補足説明する。即ち、今、ゲート電位ＶGを５Ｖ，ドレ
イン電圧ＶDを５Ｖ，しきい値電圧Ｖthを０．６Ｖと仮
定すれば、このときのソース電位ＶSは、ＶG−Ｖth＝
４．４Ｖまで引き上げられる。しかし、ゲート電位ＶG
を例えば７Ｖにまで引き上げれば、ソース電位ＶSは
６．４Ｖまでは引き上げられないものの、５Ｖまでは引
き上げられることとなる。従って、この場合には、デー
タの読出し時に双安定状態にあるべきノードＮ１（Ｎ
２）の電位が５Ｖにまで引き上げられることとなる。こ
の点に着眼したのが、正に図１のＳＲＡＭであると言え
る。
【００４３】ここで、図１に示されるＳＲＡＭの読み出
し時の伝達曲線を図３に、書き込み時の伝達曲線を図４
に、それぞれ示す。特に、図３中、一点鎖線で示す伝達
曲線は、従来例（図６）の場合である。図３では、二つ
の安定点Ｓ１，Ｓ２におけるＨｉｇｈレベル側のノード
Ｎ１，Ｎ２の電位が、従来例と比較して、ノードＮ３に
おける電位（内部電源電圧）ＶN3にまで高められてい
る。つまり、ノードＮ１側ではアクセストランジスタＡ
１のしきい値電圧ＶA1th分の降圧の発生が、ノードＮ２
側ではアクセストランジスタＡ２のしきい値電圧ＶA2th
分の降圧の発生が、防止されている。又、書込み時にお
いても、安定点Ｓ１’においてＨｉｇｈレベルにあるノ
ードＮ１の電位もノードＮ３の電位ＶN3にまで高められ
ている。このように、いずれの図３，４においても、Ｈ
ｉｇｈレベル側のノード電位へのアクセストランジスタ
のしきい値電圧Ｖth分の降下の影響が無いため、図１の
ＳＲＡＭは外部からのノイズやα線等によるデータ破壊
に対して強くなる。加えて、読み出し時のＳＮＭも大幅
に改善される。
し時の伝達曲線を図３に、書き込み時の伝達曲線を図４
に、それぞれ示す。特に、図３中、一点鎖線で示す伝達
曲線は、従来例（図６）の場合である。図３では、二つ
の安定点Ｓ１，Ｓ２におけるＨｉｇｈレベル側のノード
Ｎ１，Ｎ２の電位が、従来例と比較して、ノードＮ３に
おける電位（内部電源電圧）ＶN3にまで高められてい
る。つまり、ノードＮ１側ではアクセストランジスタＡ
１のしきい値電圧ＶA1th分の降圧の発生が、ノードＮ２
側ではアクセストランジスタＡ２のしきい値電圧ＶA2th
分の降圧の発生が、防止されている。又、書込み時にお
いても、安定点Ｓ１’においてＨｉｇｈレベルにあるノ
ードＮ１の電位もノードＮ３の電位ＶN3にまで高められ
ている。このように、いずれの図３，４においても、Ｈ
ｉｇｈレベル側のノード電位へのアクセストランジスタ
のしきい値電圧Ｖth分の降下の影響が無いため、図１の
ＳＲＡＭは外部からのノイズやα線等によるデータ破壊
に対して強くなる。加えて、読み出し時のＳＮＭも大幅
に改善される。
【００４４】（変形例１） 上述した実施例では、Ｈｉ
ｇｈノード電位は、メモリセル用電源線３に供給された
降圧電位（ＶN3＝ＶCC−ＶQ3th：ＶQ3thは第２降圧トラ
ンジスタＱ３のしきい値電圧）まで上昇する。ここで、
製造上、アクセストランジスタＡ１、Ａ２の各しきい値
電圧ＶA1th，ＶA2thよりもメモリセルに接続された第２
降圧トランジスタＱ３のしきい値電圧ＶQ3thの方が低く
設定される場合には（ＶQ3th＜ＶA1th,ＶA2th）、Ｈｉ
ｇｈノード電位はメモリセルに供給される降圧電位ＶN3
まで引き上げられない。
ｇｈノード電位は、メモリセル用電源線３に供給された
降圧電位（ＶN3＝ＶCC−ＶQ3th：ＶQ3thは第２降圧トラ
ンジスタＱ３のしきい値電圧）まで上昇する。ここで、
製造上、アクセストランジスタＡ１、Ａ２の各しきい値
電圧ＶA1th，ＶA2thよりもメモリセルに接続された第２
降圧トランジスタＱ３のしきい値電圧ＶQ3thの方が低く
設定される場合には（ＶQ3th＜ＶA1th,ＶA2th）、Ｈｉ
ｇｈノード電位はメモリセルに供給される降圧電位ＶN3
まで引き上げられない。
【００４５】そこで、アクセストランジスタＡ１、Ａ２
の両しきい値電圧ＶA1th，ＶA2thを第２降圧トランジス
タＱ３のしきい値電圧ＶQ3th以内に、即ち、ＶA1th ≦Ｖ
Q3th，ＶA2th ≦ＶQ3thとすることで、そのような問題を
解決することができる。このとき、Ｈｉｇｈノード電位
はメモリセルに供給される降圧電位ＶN3にまで完全に、
かつ急速に引き上げられ、これにより、ＳＲＡＭは、外
部からのノイズやα線等によるデータ破壊に対して一層
強くなる。
の両しきい値電圧ＶA1th，ＶA2thを第２降圧トランジス
タＱ３のしきい値電圧ＶQ3th以内に、即ち、ＶA1th ≦Ｖ
Q3th，ＶA2th ≦ＶQ3thとすることで、そのような問題を
解決することができる。このとき、Ｈｉｇｈノード電位
はメモリセルに供給される降圧電位ＶN3にまで完全に、
かつ急速に引き上げられ、これにより、ＳＲＡＭは、外
部からのノイズやα線等によるデータ破壊に対して一層
強くなる。
【００４６】（変形例２） また、メモリセルに接続さ
れた第２降圧トランジスタＱ３のしきい値電圧ＶQ3thよ
りもビット線ＢＩＴ，ＢＩＴバーに接続された第１降圧
トランジスタＱ１、Ｑ５のしきい値電圧ＶQ1th,ＶQ5th
の方が高ければ（ＶQ1th，ＶQ5th＞ＶQ3th）、Ｈｉｇｈ
ノード電位はビット線ＢＩＴ，ＢＩＴバー上の電位まで
しか上がらず、メモリセルに供給される降圧電位ＶN3ま
で引き上げられない。
れた第２降圧トランジスタＱ３のしきい値電圧ＶQ3thよ
りもビット線ＢＩＴ，ＢＩＴバーに接続された第１降圧
トランジスタＱ１、Ｑ５のしきい値電圧ＶQ1th,ＶQ5th
の方が高ければ（ＶQ1th，ＶQ5th＞ＶQ3th）、Ｈｉｇｈ
ノード電位はビット線ＢＩＴ，ＢＩＴバー上の電位まで
しか上がらず、メモリセルに供給される降圧電位ＶN3ま
で引き上げられない。
【００４７】そこで、製造上、ＶQ1th ≦ＶQ3th，ＶQ5th
≦ＶQ3thに設定することにより、Ｈｉｇｈノード電位は
メモリセルに供給される降圧電位ＶN3まで完全に、かつ
急速に引き上げられ、この場合のＳＲＡＭもまた外部か
らのノイズやα線等によるデータ破壊に対して一層強く
なる。
≦ＶQ3thに設定することにより、Ｈｉｇｈノード電位は
メモリセルに供給される降圧電位ＶN3まで完全に、かつ
急速に引き上げられ、この場合のＳＲＡＭもまた外部か
らのノイズやα線等によるデータ破壊に対して一層強く
なる。
【００４８】（変形例３） さらに、通常、メモリセル
のドライバトランジスタＤ１、Ｄ２のしきい値電圧Ｖ
D1th，ＶD2thは、サブスレッショルドリーク（Ｓｕｂｔ
ｈｒｅｓｈｏｌｄ ｌｅａｋ）によるスタンバイ電流の
増加を防ぐために、高い値に設定されることが好まし
い。
のドライバトランジスタＤ１、Ｄ２のしきい値電圧Ｖ
D1th，ＶD2thは、サブスレッショルドリーク（Ｓｕｂｔ
ｈｒｅｓｈｏｌｄ ｌｅａｋ）によるスタンバイ電流の
増加を防ぐために、高い値に設定されることが好まし
い。
【００４９】そこで、両ドライバトランジスタＤ１、Ｄ
２のしきい値電圧を第２降圧トランジスタのそれと等し
く設定することで、即ち、ＶD1th＝ＶD2th＝ＶQ3thに設
定することにより、製造工程数を増加させることなく、
スタンバイ電流の増加を防ぎ、かつ上述の効果を得るこ
とができる。
２のしきい値電圧を第２降圧トランジスタのそれと等し
く設定することで、即ち、ＶD1th＝ＶD2th＝ＶQ3thに設
定することにより、製造工程数を増加させることなく、
スタンバイ電流の増加を防ぎ、かつ上述の効果を得るこ
とができる。
【００５０】（変形例４） 同様に、〔（第１降圧トラ
ンジスタＱ１、Ｑ５の各しきい値電圧（ＶQ1th＝
ＶQ5th）＝（アクセストランジスタＡ１、Ａ２のしきい
値電圧（ＶA1th＝ＶA2th））〕＜〔（第２降圧トランジ
スタＱ３のしきい値電圧ＶQ3th）＝（ドライバトランジ
スタＤ１，Ｄ２のしきい値電圧（ＶD1th＝ＶD2th））〕
と設定することで、工程数を一層増加させることなく、
上述の効果が得られる。
ンジスタＱ１、Ｑ５の各しきい値電圧（ＶQ1th＝
ＶQ5th）＝（アクセストランジスタＡ１、Ａ２のしきい
値電圧（ＶA1th＝ＶA2th））〕＜〔（第２降圧トランジ
スタＱ３のしきい値電圧ＶQ3th）＝（ドライバトランジ
スタＤ１，Ｄ２のしきい値電圧（ＶD1th＝ＶD2th））〕
と設定することで、工程数を一層増加させることなく、
上述の効果が得られる。
【００５１】尚、本発明によるＳＲＡＭでは、メモリセ
ルを構成するアクセストランジスタＡ１、Ａ２及びドラ
イバトランジスタＤ１、Ｄ２のゲート電極には、それぞ
れ外部電源電圧ＶCC及び内部電源電圧ＶN3が印加される
が、アクセストランジスタＡ１，Ａ２のいずれも、その
ソース・ドレイン領域には、外部電源電圧ＶCCより降圧
された電位しか印加されることがなく、又、ドライバト
ランジスタＤ１，Ｄ２にしても、そのドレインにはＶN3
しか印加されることがないので、ホットキャリア効果に
よる信頼性の劣化を、ゲート電極の電位をも降圧した従
来技術の場合と同じように防止することができる。
ルを構成するアクセストランジスタＡ１、Ａ２及びドラ
イバトランジスタＤ１、Ｄ２のゲート電極には、それぞ
れ外部電源電圧ＶCC及び内部電源電圧ＶN3が印加される
が、アクセストランジスタＡ１，Ａ２のいずれも、その
ソース・ドレイン領域には、外部電源電圧ＶCCより降圧
された電位しか印加されることがなく、又、ドライバト
ランジスタＤ１，Ｄ２にしても、そのドレインにはＶN3
しか印加されることがないので、ホットキャリア効果に
よる信頼性の劣化を、ゲート電極の電位をも降圧した従
来技術の場合と同じように防止することができる。
【００５２】以上述べた実施例及びその各変形例では、
データ保持用フリップフロップ回路及びビット線に、共
に外部電源電圧から降圧した電位が供給される一方、ワ
ード線電位としては、外部電源電圧から降圧せずに直
接、外部電源電圧が設定されているため、集積度向上及
び性能向上のためにメモリセルを構成するＭＯＳトラン
ジスタのゲート長を縮小した場合でも、信頼性を低下さ
せることなく、しかも低電圧下においても安定した動作
が得られる。
データ保持用フリップフロップ回路及びビット線に、共
に外部電源電圧から降圧した電位が供給される一方、ワ
ード線電位としては、外部電源電圧から降圧せずに直
接、外部電源電圧が設定されているため、集積度向上及
び性能向上のためにメモリセルを構成するＭＯＳトラン
ジスタのゲート長を縮小した場合でも、信頼性を低下さ
せることなく、しかも低電圧下においても安定した動作
が得られる。
【００５３】
【００５４】請求項１及び２に係る発明によれば、ホッ
トキャリア効果による信頼性の劣化を防止しつつ、メモ
リセルからのデータの読出し時の静的ノイズマージンを
格段に向上させることができ、外部からのノイズやα線
等によるデータ破壊を防止することができる。このた
め、高集積化のためにメモリセルの微細化を行っても、
メモリセルの信頼性劣化を発生させることなく、低電圧
下に於けるスタティックランダムアクセスメモリの動作
を安定させることができる。
トキャリア効果による信頼性の劣化を防止しつつ、メモ
リセルからのデータの読出し時の静的ノイズマージンを
格段に向上させることができ、外部からのノイズやα線
等によるデータ破壊を防止することができる。このた
め、高集積化のためにメモリセルの微細化を行っても、
メモリセルの信頼性劣化を発生させることなく、低電圧
下に於けるスタティックランダムアクセスメモリの動作
を安定させることができる。
【００５５】請求項１及び２に係る発明によれば、信頼
性を劣化させることなく、低電圧下に於けるスタティッ
クランダムアクセスメモリの動作を安定させることがで
きる。
性を劣化させることなく、低電圧下に於けるスタティッ
クランダムアクセスメモリの動作を安定させることがで
きる。
【００５６】請求項１及び２に係る発明によれば、信頼
性を劣化させることなく、低電圧下に於けるスタティッ
クランダムアクセスメモリの動作を安定させることがで
きる。
性を劣化させることなく、低電圧下に於けるスタティッ
クランダムアクセスメモリの動作を安定させることがで
きる。
【００５７】請求項１に係る発明によれば、外部からの
ノイズやα線等によるデータ破壊を一層防止することが
でき、これによりスタティックランダムアクセスメモリ
の動作を一層安定化させることができる。
ノイズやα線等によるデータ破壊を一層防止することが
でき、これによりスタティックランダムアクセスメモリ
の動作を一層安定化させることができる。
【００５８】請求項２に係る発明によれば、外部からの
ノイズやα線等によるデータ破壊をより一層防止するこ
とができ、これによりスタティックランダムアクセスメ
モリの動作をより一層安定化させることができる。
ノイズやα線等によるデータ破壊をより一層防止するこ
とができ、これによりスタティックランダムアクセスメ
モリの動作をより一層安定化させることができる。
【００５９】請求項３に係る発明によれば、工程数を増
加させることなく、メモリセルの信頼性劣化を防止して
低電圧下に於けるスタティックランダムアクセスメモリ
の動作を安定させることができる。
加させることなく、メモリセルの信頼性劣化を防止して
低電圧下に於けるスタティックランダムアクセスメモリ
の動作を安定させることができる。
【００６０】請求項４に係る発明によれば、工程数を増
加させることなく、スタンバイ電流の増加を防止するこ
とができ、しかも、メモリセルの信頼性劣化を防止して
低電圧下に於けるスタティックランダムアクセスメモリ
の動作を安定させることができる。
加させることなく、スタンバイ電流の増加を防止するこ
とができ、しかも、メモリセルの信頼性劣化を防止して
低電圧下に於けるスタティックランダムアクセスメモリ
の動作を安定させることができる。
【図１】 この発明の実施例によるＳＲＡＭの構成を示
す回路図である。
す回路図である。
【図２】 この発明の着眼点を説明するための図であ
る。
る。
【図３】 この発明の実施例によるＳＲＡＭの読み出し
動作を示す伝達特性図である。
動作を示す伝達特性図である。
【図４】 この発明の実施例によるＳＲＡＭの書き込み
動作を示す伝達特性図である。
動作を示す伝達特性図である。
【図５】 従来のＳＲＡＭの構成を示す回路図である。
【図６】 インバータの構成図である。
【図７】 インバータ単位の入出力伝達特性を示す図で
ある。
ある。
【図８】 インバータ対を示す図である。
【図９】 インバータ対の入出力伝達特性を示す図であ
る。
る。
【図１０】 従来のＳＲＡＭの構成図である。
【図１１】 従来のＳＲＡＭのスタンバイ時の動作を示
す特性図である。
す特性図である。
【図１２】 従来のＳＲＡＭの読み出し動作を示す特性
図である。
図である。
【図１３】 従来のＳＲＡＭの書き込み動作を示す特性
図である。
図である。
Ａ１，Ａ２ アクセストランジスタ、Ｗ１，Ｗ２ ワー
ド線、ＢＩＴ，ＢＩＴバー ビット線、Ｄ１，Ｄ２ ド
ライバトランジスタ、Ｑ１，Ｑ５ 第１降圧トランジス
タ、Ｑ３ 第２降圧トランジスタ、３ メモリセル用電
源線。
ド線、ＢＩＴ，ＢＩＴバー ビット線、Ｄ１，Ｄ２ ド
ライバトランジスタ、Ｑ１，Ｑ５ 第１降圧トランジス
タ、Ｑ３ 第２降圧トランジスタ、３ メモリセル用電
源線。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/413
Claims (4)
- 【請求項１】 電源電圧を供給する外部電源と、 前記外部電源の出力に接続され、前記電源電圧を降圧す
る降圧回路と、 前記降圧回路の出力に接続されたビット線と、 前記降圧回路の出力に接続されたメモリセル用電源線
と、 前記外部電源の出力に接続されたワード線と、 前記メモリセル用電源線に接続されたフリップフロップ
回路と、 第１電極、第２電極及び第３電極がそれぞれ前記ビット
線、フリップフロップ回路内のノード及びワード線に接
続され、前記ワード線によりその動作が制御されるアク
セストランジスタとを備え、 前記降圧回路は第１降圧回路及び第２降圧回路を有し、 前記ビット線及びメモリセル用電源線はそれぞれ前記第
１降圧回路及び第２降圧回路に接続されており、 前記第１降圧回路及び第２降圧回路は、それぞれ第１降
圧トランジスタ及び第２降圧トランジスタを備えるスタ
ティックランダムアクセスメモリにおいて、 （前記第２降圧トランジスタのしきい値電圧）≧（前記
アクセストランジスタのしきい値電圧）の関係が成立す
ることを特徴とする、 スタティックランダムアクセスメモリ。 - 【請求項２】 電源電圧を供給する外部電源と、 前記外部電源の出力に接続され、前記電源電圧を降圧す
る降圧回路と、 前記降圧回路の出力に接続されたビット線と、 前記降圧回路の出力に接続されたメモリセル用電源線
と、 前記外部電源の出力に接続されたワード線と、 前記メモリセル用電源線に接続されたフリップフロップ
回路と、 第１電極、第２電極及び第３電極がそれぞれ前記ビット
線、フリップフロップ回路内のノード及びワード線に接
続され、前記ワード線によりその動作が制御されるアク
セストランジスタとを備え、 前記降圧回路は第１降圧回路及び第２降圧回路を有し、 前記ビット線及びメモリセル用電源線はそれぞれ前記第
１降圧回路及び第２降 圧回路に接続されており、 前記第１降圧回路及び第２降圧回路は、それぞれ第１降
圧トランジスタ及び第２降圧トランジスタを備えるスタ
ティックランダムアクセスメモリにおいて、 （前記第２降圧トランジスタのしきい値電圧）≧（前記
第１降圧トランジスタのしきい値電圧）の関係が成立す
ることを特徴とする、 スタティックランダムアクセスメモリ。 - 【請求項３】 請求項１又は２記載のスタティックラン
ダムアクセスメモリにおいて、前記第１降圧トランジスタのしきい値電圧と前記アクセ
ストランジスタのしきい値電圧とが等しいことを特徴と
する、 スタティックランダムアクセスメモリ。 - 【請求項４】 請求項１乃至請求項３の何れかに記載の
スタティックランダムアクセスメモリにおいて、前記フリップフロップ回路は、 両端がそれぞれ前記第２降圧トランジスタ及び前記アク
セストランジスタの前記第２電極に接続された負荷素子
と、 第３電極及び第４電極がそれぞれ前記第２電極及びアー
スに接続されたドライバトランジスタとを備え、 前記ドライバトランジスタのしきい値電圧と前記第２降
圧トランジスタのしきい値電圧とが等しいことを特徴と
する、 スタティックランダムアクセスメモリ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30770194A JP3288189B2 (ja) | 1994-12-12 | 1994-12-12 | スタティックランダムアクセスメモリ |
| US08/498,056 US5600589A (en) | 1994-12-12 | 1995-07-05 | Static random access memory |
| KR1019950046739A KR100190837B1 (ko) | 1994-12-12 | 1995-12-05 | 스태틱 램덤 액세스 메모리(Static Random Access Memory) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30770194A JP3288189B2 (ja) | 1994-12-12 | 1994-12-12 | スタティックランダムアクセスメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167293A JPH08167293A (ja) | 1996-06-25 |
| JP3288189B2 true JP3288189B2 (ja) | 2002-06-04 |
Family
ID=17972201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30770194A Expired - Fee Related JP3288189B2 (ja) | 1994-12-12 | 1994-12-12 | スタティックランダムアクセスメモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5600589A (ja) |
| JP (1) | JP3288189B2 (ja) |
| KR (1) | KR100190837B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19535106C2 (de) * | 1995-09-21 | 1998-03-19 | Siemens Ag | SRAM-Speicherzelle |
| KR100200765B1 (ko) * | 1996-12-04 | 1999-06-15 | 윤종용 | 레이아웃 면적이 감소되는 sram 셀 |
| TW308346U (en) * | 1996-12-12 | 1997-06-11 | Winbond Electronics Corp | Device for sintering appearance of disc-type brake pad |
| US6160733A (en) * | 1997-08-29 | 2000-12-12 | Enable Semiconductor, Inc. | Low voltage and low power static random access memory (SRAM) |
| JP4895439B2 (ja) * | 2001-06-28 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | スタティック型メモリ |
| US7154770B2 (en) * | 2004-09-25 | 2006-12-26 | Intel Corporation | Bitcell having a unity beta ratio |
| JP5415672B2 (ja) * | 2006-12-19 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7609542B2 (en) * | 2007-07-25 | 2009-10-27 | International Business Machines Corporation | Implementing enhanced SRAM read performance sort ring oscillator (PSRO) |
| US10658026B2 (en) | 2017-05-26 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Limited | Word line pulse width control circuit in static random access memory |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099265A (en) * | 1976-12-22 | 1978-07-04 | Motorola, Inc. | Sense line balance circuit for static random access memory |
| US4110840A (en) * | 1976-12-22 | 1978-08-29 | Motorola Inc. | Sense line charging system for random access memory |
| DE3277750D1 (de) * | 1981-09-01 | 1988-01-07 | Fujitsu Ltd | Semi-conductor memory circuit |
| JPH0746506B2 (ja) * | 1985-09-30 | 1995-05-17 | 株式会社東芝 | 半導体メモリ装置 |
| US4879690A (en) * | 1987-09-07 | 1989-11-07 | Mitsubishi Denki Kabushiki Kaisha | Static random access memory with reduced soft error rate |
| US5070482A (en) * | 1989-04-06 | 1991-12-03 | Sony Corporation | Static random access memory |
| GB2247550B (en) * | 1990-06-29 | 1994-08-03 | Digital Equipment Corp | Bipolar transistor memory cell and method |
| FR2694826B1 (fr) * | 1992-08-13 | 1994-09-16 | Thomson Composants Militaires | Circuit intégré de mémoire avec protection contre des perturbations. |
-
1994
- 1994-12-12 JP JP30770194A patent/JP3288189B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-05 US US08/498,056 patent/US5600589A/en not_active Expired - Fee Related
- 1995-12-05 KR KR1019950046739A patent/KR100190837B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08167293A (ja) | 1996-06-25 |
| KR100190837B1 (ko) | 1999-06-01 |
| US5600589A (en) | 1997-02-04 |
| KR960026881A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609868B2 (ja) | スタティック型半導体記憶装置 | |
| US6163476A (en) | Static-random-access-memory cell | |
| US7453743B2 (en) | Static random access memory device having reduced leakage current during active mode and a method of operating thereof | |
| US7397693B2 (en) | Semiconductor memory device with memory cells operated by boosted voltage | |
| US6940746B2 (en) | Semiconductor memory device | |
| JPS6237468B2 (ja) | ||
| US5708599A (en) | Semiconductor memory device capable of reducing power consumption | |
| JP3288189B2 (ja) | スタティックランダムアクセスメモリ | |
| KR100200765B1 (ko) | 레이아웃 면적이 감소되는 sram 셀 | |
| US5020029A (en) | Static semiconductor memory device with predetermined threshold voltages | |
| JP2006507617A (ja) | Ｓｒａｍセルおよび上記ｓｒａｍセルに流れ込む漏れ電流の補償方法 | |
| EP0987714A2 (en) | Apparatus and method for static random access memory array | |
| JP2893708B2 (ja) | 半導体メモリ装置 | |
| JP3536515B2 (ja) | 半導体記憶装置 | |
| JP2003051184A (ja) | メモリ装置 | |
| US20090080237A1 (en) | Sram memory with reference bias cell | |
| JPS6118839B2 (ja) | ||
| JPH10283784A (ja) | 半導体記憶装置 | |
| CN118280408B (zh) | 具有施密特结构的混合型14t-sram单元、sram电路、芯片 | |
| JP2557279B2 (ja) | Ｓｒａｍ用メモリセル回路 | |
| JP3113103B2 (ja) | スタティックｒａｍセル | |
| US6285602B1 (en) | Semiconductor memory device provided with I/O clamp circuit | |
| US6808990B2 (en) | Random access memory cell and method for fabricating same | |
| US6768668B2 (en) | Converting volatile memory to non-volatile memory | |
| JPH07244987A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |