KR920018762A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920018762A
KR920018762A KR1019920004180A KR920004180A KR920018762A KR 920018762 A KR920018762 A KR 920018762A KR 1019920004180 A KR1019920004180 A KR 1019920004180A KR 920004180 A KR920004180 A KR 920004180A KR 920018762 A KR920018762 A KR 920018762A
Authority
KR
South Korea
Prior art keywords
bit line
transistor
electrode
memory cell
cell blocks
Prior art date
Application number
KR1019920004180A
Other languages
English (en)
Other versions
KR950014246B1 (ko
Inventor
가츠히로 세타
히로유키 하라
다카야스 사쿠라이
요시노리 와타나베
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR920018762A publication Critical patent/KR920018762A/ko
Application granted granted Critical
Publication of KR950014246B1 publication Critical patent/KR950014246B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 SRAM의 일부를 도시한 회로도.
제2도는 제1도에 도시한 실시예의 변형례를 나타낸 회로도.

Claims (2)

  1. 메모리셀 어레이에서의 복수의 열이 각각 복수의 메모리셀브럭(15)으로 분할되고, 이 메모리셀블럭(15)의 메모리셀(16)로부터의 독출출력을 비트선 센스앰프(14)에 의해 감지증폭하는 비트선 분할방식을 채용한 반도체 기억장치에 있어서, 상기 비트선 센스앰프(14)가, 베이스 전극이 상기 각 메모리셀블럭(15)의 복수의 메모리셀(16)에 공통접속된 로컬비트선(LB)에 각각 접속되고, 각각의 에미터전극이 대응되는 열의 메인비트선(MB)에 공통으로 접속되며, 각각의 콜렉터전극이 제1전원도(Vcc)에 접속된 복수개의 바이폴라형 제1트랜지스터(21)와, 상기 열의 메인비트선(MB)에 에미터전극이접속되면서 베이스전극에는 기준바이어스전위(Vref)가 공급되는 1개의 바이폴라형 제2트랜지스터(22), 이 제2트랜지스터(22)의 에미터전극과 제2전원노드(Vss)와의 사이에 접속된 전류원(23) 및, 상기 제2트랜지스터(22)의 콜렉터전극과 상기 제1전원노드(Vcc)와의 사이에 접속된 부하회로(24)로 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
  2. 메모리셀 어레이에서의 복수의 열이 각각 복수의 메모리셀블럭(15)으로 분할되고, 이 메모리셀블럭(15)의 메모리셀(16)로부터의 독출출력을 비트선 센스앰프(14)에 의해 감지증폭하는 비트선 분할방식을 채용한 반도체 기억장치에 있어서, 상기 비트선 센스앰프(14)가, 베이스전극이 상기 각 메모리셀블럭(15)의 복수의 메모리셀(16)에 공통접속된 로컬비트선(LB)에 각각 접속되고, 각각의 에미터전극이 대응되는 열의 메인비트선(MB)에 공통으로 접속되며, 각각의 콜렉터전극이 제1전원노드(Vcc)에 접속된 복수개의 바이폴라형 제1트랜지스터(21)와, 상기 열의 메인비트선(MB)에 소스전극이 접속되면서 게이트전극에는 기준바이어스전위(Vref)가 공급되는 1개의 MOS형 제2트랜지스터, 이 제2트랜지스터의 소스전극과 제2전원노드(Vss) 사이에 접속된 전류원(23) 및, 상기 제2트랜지스터의 드레인전극과 상기 제1전원노드(Vcc)사이에 접속된 부하회로(24)를 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004180A 1991-03-14 1992-03-14 반도체 기억장치 KR950014246B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-049673 1991-03-14
JP91-49673 1991-03-14
JP3049673A JP2744144B2 (ja) 1991-03-14 1991-03-14 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920018762A true KR920018762A (ko) 1992-10-22
KR950014246B1 KR950014246B1 (ko) 1995-11-23

Family

ID=12837694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004180A KR950014246B1 (ko) 1991-03-14 1992-03-14 반도체 기억장치

Country Status (5)

Country Link
US (1) US5258957A (ko)
EP (1) EP0503524B1 (ko)
JP (1) JP2744144B2 (ko)
KR (1) KR950014246B1 (ko)
DE (1) DE69215555T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0593152B1 (en) * 1992-10-14 2000-12-27 Sun Microsystems, Inc. Random access memory design
US5986914A (en) * 1993-03-31 1999-11-16 Stmicroelectronics, Inc. Active hierarchical bitline memory architecture
US5742544A (en) 1994-04-11 1998-04-21 Mosaid Technologies Incorporated Wide databus architecture
JPH1139877A (ja) * 1997-07-15 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
JPH1139880A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp 半導体記憶装置
JP4073525B2 (ja) * 1997-09-05 2008-04-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6677995B1 (en) * 1999-02-04 2004-01-13 Agere Systems Inc. Array readout system
US20060176747A1 (en) * 2005-02-09 2006-08-10 International Business Machines Corporation Circuit for interfacing local bitlines with global bitline
US7242624B2 (en) 2005-06-14 2007-07-10 Qualcomm Incorporated Methods and apparatus for reading a full-swing memory array
JP2007213732A (ja) 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2011165280A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp 不揮発性半導体メモリ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618945A (en) * 1982-08-11 1986-10-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory device
JP2719783B2 (ja) * 1987-08-28 1998-02-25 日本電信電話株式会社 ＢｉＣＭＯＳ読出し回路
JP2618938B2 (ja) * 1987-11-25 1997-06-11 株式会社東芝 半導体記憶装置
US5148395A (en) * 1989-04-26 1992-09-15 Exar Corporation Dual eeprom cell with current mirror differential read

Also Published As

Publication number Publication date
DE69215555D1 (de) 1997-01-16
EP0503524B1 (en) 1996-12-04
KR950014246B1 (ko) 1995-11-23
EP0503524A3 (en) 1993-11-03
JP2744144B2 (ja) 1998-04-28
JPH04285794A (ja) 1992-10-09
US5258957A (en) 1993-11-02
EP0503524A2 (en) 1992-09-16
DE69215555T2 (de) 1997-04-24

Similar Documents

Publication Publication Date Title
KR930024162A (ko) 반도체 기억 장치
KR860000658A (ko) 기억 장치
KR940010104A (ko) 기준전압 발생회로 및 내부강압 변환기
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR970017680A (ko) 반도체 메모리 장치
KR940018864A (ko) 반도체 장치
KR920013456A (ko) 반도체 기억장치
KR860000659A (ko) M0s 스태틱형 ram
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR920018762A (ko) 반도체 기억장치
KR900017037A (ko) 반도체기억장치
KR930005017A (ko) 반도체 dram 장치
KR910005459A (ko) 반도체메모리장치 및 그 제조방법
KR920008769A (ko) 비소멸성 반도체 기억 장치용 센스 증폭기
KR890015265A (ko) 불휘발성 메모리 회로장치
KR870002593A (ko) 불휘발성 반도체 기억장치
KR880008340A (ko) Cmos 게이트 어레이의 고밀도 rom
US4860257A (en) Level shifter for an input/output bus in a CMOS dynamic ram
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR870010549A (ko) 반도체 기억장치
KR970060221A (ko) 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리
KR850005171A (ko) 저소비 전력 구성의 반도체 집적회로 장치
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR870009398A (ko) 반도체 기억장치
KR960026881A (ko) 스태틱 랜덤 액세스 메모리

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071029

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee