JP2719783B2 - ＢｉＣＭＯＳ読出し回路 - Google Patents
ＢｉＣＭＯＳ読出し回路Info
- Publication number
- JP2719783B2 JP2719783B2 JP62213011A JP21301187A JP2719783B2 JP 2719783 B2 JP2719783 B2 JP 2719783B2 JP 62213011 A JP62213011 A JP 62213011A JP 21301187 A JP21301187 A JP 21301187A JP 2719783 B2 JP2719783 B2 JP 2719783B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- circuit
- data line
- common data
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多量のデータの書込み・読出しを高速に行
なうBiCMOS SRAMに関するものであり、特に、同一基板
上にMOSトランジスタとバイポーラトランジスタを集積
化したMOS・バイポーラ複合回路を用いたECLコンパチブ
ルSRAMに関するものである。 〔従来の技術〕 従来のBiCNOS SRAMの読出し回路の例としては第２図
に示すような回路がある。この回路は例えば特開昭62−
93177に記載されている。第２図の読出し回路は、メモ
リセルアレイ１、ビット線列選択回路２、第１のデータ
線駆動回路３、第２のデータ線駆動回路４およびセンス
アンプ回路５で構成される。電源電圧は、ECLインタフ
ェースを考慮して、高電位電源VCC＝0V、低電位電源VEE
＝−5.2Vである。 メモリセルアレイ１はｋ個のサブブロックに分割さ
れ、各ブロックはメモリセルがマトリクス状（ｎ行ｍ
列）に配置されている。メモリセルは、第３図に示すよ
うに、２つの負荷と４つのMOSトランジスタT1〜T4から
なるフリップフロップ回路で構成されており、負荷は、
高抵抗あるいはゲートが同一側の駆動トランジスタに接
続されたMOSトランジスタで構成される。第３図におい
て、BLi,▲▼はビット線対、WLiはワード線であ
る。 ビット線列選択回路２は、各ビット線対のプルアップ
電圧を変化させることにより、ビット線列を選択する回
路であり、第４図に示すように、プルアップMOSトラン
ジスタT5〜T8およびバイポーラトランジスタQ1，Q2で構
成される。MOSトランジスタT5，T6のドレインはそれぞ
れBLi,▲▼のビット線対に接続され、MOSトラン
ジスタ、T5，T6のゲットにはブロック選択信号（▲
▼）とビット線列選択信号（▲▼）のNAND論理をと
った信号 が入力され、MOSトランジスタT5，T6のソースには電圧
がVCCの高電位電源が供給されている。MOSトランジスタ
T7，T8のドレインには電圧がV1（−0.8V）の定電圧電源
が供給され、MOSトランジスタT7，T8のゲートにはMOSト
ランジスタT5，T6のゲート入力の反転信号が入力され、
MOSトランジスタT7，T8のソースはそれぞれビット線対
（BLi,▲▼）に接続されている。バイポーラトラ
ンジスタQ1，Q2のコレクタには電圧がVCCの高電位電源
が供給され、各ベースには書込み信号の反転信号（▲
▼）が入力され、各エミッタはビット線対（BLi,▲
▼）に接続されている。 第１のデータ線駆動回路３は各ブロックの第１の共通
データ線をエミッタフォロワ回路で駆動する回路であ
り、第２図に示すように、各バイポーラトランジスタの
コレクタには電圧がVCCの高電位電源が供給され、各は
ビット線対に接続され各エミッタは第１の共通データ線
対に接続されている。 第２のデータ線駆動回路４は選択ブロックの共通デー
タ線を選択する回路であり、第１のデータ線駆動回路と
同様にエミッタフォロワ回路で構成され、各コレクタに
は電圧がVCCの高電位電源が供給され、各ベースは第１
の共通データ線対に接続され、各エミッタは第２の共通
データ線対に接続されている。 センスアンプ回路５は第５図に示すようにバイポーラ
形差動増幅回路６と出力駆動回路７で構成される。バイ
ポーラ差動増幅回路６は駆動バイポーラトランジスタ
Q3，Q4，負荷抵抗R1および定電流源I0で構成され、差動
増幅回路の一方の出力より出力信号VS0を発生してい
る。出力駆動回路７はバイポーラトランジスタQ5による
エミッタフォロワ回路で構成され、バイポーラ差動増幅
回路６の出力信号VS0により出力信号VOUTを発生してい
る。なお、出力信号VOUTを出力するバイポーラトランジ
スタQ5のエミッタと電圧−2.0Vを供給する外部電源端子
Ｔとの間には外部負荷抵抗RE（50Ω）および外部負荷容
量CE（30pF）が接続されている。 〔発明が解決しようとする問題点〕 上記のような従来のSRAMの読出し回路では、出力ビッ
ト数が大きい場合、すべてのデータ線駆動回路に電流が
流れるため、消費電力が大きくなるという問題があっ
た。 例えば、８ビット出力のメモリにおいて、１ビット出
力あたりの第１のデータ線駆動回路の消費電力を10mW、
第２のデータ線駆動回路の消費電力を10mWとした場合、
第１の共通データ線をｋ分割することによる消費電力の
増大は、 （10mW×（ｋ−１）＋10mW）×８＝80n mW となる。上式より、共通データ線を２分割（ｋ＝２）し
ても、消費電力が160mW増加することになる。 本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、読出し回路の消費電力を削減
することにより、高速かつ消費電力の小さいSRAMを得る
ことにある。 〔問題点を解決するための手段〕 このような目的を達成するために本発明は、メモリセ
ルがマトリクス状に配置されたブロックを複数有するメ
モリセルアレイに対しデータの読出しをBiCMOS読出し回
路において、選択したブロックの選択したビット線対を
第１の電源でプルアップし、これ以外の非選択ビット線
対のすべてを第１の電源よりも低電位の第２の電源でプ
ルアップするビット線列選択回路と、このビット線列選
択回路に接続された各ブロックのビット線対を入力とし
て各ブロックの共通データ線対を駆動するデータ線駆動
回路と、各ブロックの共通データ線対を入力とする並列
接続された複数組のバイポーラトランジスタからなる差
動増幅回路を備えたセンスアンプ回路とを有し、選択共
通データ線対上の相補信号がビット線列選択回路のプル
アップによって非選択共通データ線対上の相補信号より
も高レベルに設定され、これらの共通データ線対のすべ
てが差動増幅回路に並列に接続されるようにしたもので
ある。 また、ビット線列選択回路は、第１、第２、第３、第
４の電界効果トランジスタから構成され、第１、第２の
電界効果トランジスタのゲートにはブロック選択信号と
ビット線列選択信号の否定論理積をとった信号が入力さ
れ、第３、第４の電界効果トランジスタのゲートにはブ
ロック選択信号とビット線列選択信号の論理積をとった
信号が入力され、第１、第２の電界効果トランジスタの
ソースが第１の電源に接続され、第３、第４の電界効果
トランジスタのドレインが第２の電源に接続され、第
１、第２の電界効果トランジスタのドレインと第３、第
４の電界効果トランジスタのソースがビット線対に接続
されたものである。 〔作用〕 本発明によるBiCMOS読出し回路においては、共通デー
タ線の選択はセンスアンプ回路で行なわれる。 〔実施例〕 第１図は本発明に係わるBiCMOS読出し回路の一実施例
を示す回路図であり、１はメモリセルアレイ、２はビッ
ト線列選択回路、３は第１のデータ線駆動回路、６はバ
イポーラ差動増幅回路、７は出力駆動回路、８はセンス
アンプ回路である。 センスアンプ回路８においては、バイポーラトランジ
スタQD1〜QDkのコレクタには電圧がVCCの高電位電源が
供給され、各ベースには第１の共通データ線D1〜Dk上の
信号VD1〜VDKが入力され、各エミッタは定電流源I0に接
続されている。また、バイポーラトランジスタ▲
▼〜▲▼のコレクタは負荷抵抗R1に接続され、各
ベースには第１の共通データ線D1〜Dk上の信号▲
▼〜▲▼が入力され、各エミッタは定電流源I0に
接続され、さらに、バイポーラトランジスタ▲▼
〜▲▼のコレクタから出力信号VS01を発生してい
る。 次に、本実施例の動作を第１図，第４図を用いて説明
する。動作説明は、第１の共通データ線D1上の信号
VD1，▲▼が選択される場合について行なう。ま
ず選択されたメモリアレイのビット線について説明す
る。第４図のビット線列選択回路において、ｉ番目のビ
ット線列選択信号（▲▼）および１番目のブロック
選択信号（▲▼）が高レベルとなるため、選択信号 により、第1,第２の電解効果トランジスタであるMOSト
ランジスタT5，T6が導通し、選択ビット線列は第１の電
源である高電位電源の電圧VCCでプルアップされ、非選
択ビット線列は第3,D4の電界効果トランジスタであるMO
SトランジスタT7，T8により第２の電源である−0.8Vで
プルアップされる。このため、選択されたメモリセルの
情報が第１のデータ線駆動回路を介して第１の共通デー
タ線D1上に発生する。 その他のメモリセルアレイのビット線は、バイポーラ
トランジスタQ1，Q2により−0.8Vに固定されるため、非
選択のメモリセルアレイの第１の共通データ線上の電圧
レベルは、選択メモリセルアレイの第１の共通データ線
D1上の電圧レベルよりも低レベルに固定される。 このため、センスアンプ回路８では、選択メモリセル
アレイの第１の共通データ線D1上の信号VD1，▲
▼により微小信号の検出動作を開始し、バイポーラトラ
ンジスタQ5を通して、出力信号VOUTが発生する。 上記のように、第１の共通データ線の選択機能をもっ
た本実施例におけるセンスアンプ回路８は、第１の共通
データ線の選択に特別な電流を必要としないため、出力
ビット数が大きいメモリでは低消費電力が図れるという
利点がある。 例えば、８ビット出力のメモリにおいて、１ビット出
力あたりの第１のデータ線駆動回路の消費電力を10mW、
第２のデータ線駆動回路の消費電力を10mWとした場合、
第１の共通データ線をｋ分割することによる消費電力の
増大は、 （10mW×（ｋ−１）×８＝80（ｋ−１）mW となる。上式より、共通データ線を２分割（ｋ＝２）と
した場合、消費電力の増加は80mWとなり、従来回路に比
べて80mW（50％）消費電力を削減することができる。 〔発明の効果〕 以上説明したように本発明は、選択共通データ線の相
補信号が非選択共通データ線の相補信号よりも高レベル
に設定される共通データ線のすべてをセンスアンプ回路
のバイオーラ差動増幅回路に並列接続したことにより、
センスアンプ回路は共通データ線の選択機能を持つこと
ができ、従って共通データ線の選択に特別な電流を必要
としないので、メモリセルからの読出し動作を高速かつ
低消費電力で実現できる効果がある。
なうBiCMOS SRAMに関するものであり、特に、同一基板
上にMOSトランジスタとバイポーラトランジスタを集積
化したMOS・バイポーラ複合回路を用いたECLコンパチブ
ルSRAMに関するものである。 〔従来の技術〕 従来のBiCNOS SRAMの読出し回路の例としては第２図
に示すような回路がある。この回路は例えば特開昭62−
93177に記載されている。第２図の読出し回路は、メモ
リセルアレイ１、ビット線列選択回路２、第１のデータ
線駆動回路３、第２のデータ線駆動回路４およびセンス
アンプ回路５で構成される。電源電圧は、ECLインタフ
ェースを考慮して、高電位電源VCC＝0V、低電位電源VEE
＝−5.2Vである。 メモリセルアレイ１はｋ個のサブブロックに分割さ
れ、各ブロックはメモリセルがマトリクス状（ｎ行ｍ
列）に配置されている。メモリセルは、第３図に示すよ
うに、２つの負荷と４つのMOSトランジスタT1〜T4から
なるフリップフロップ回路で構成されており、負荷は、
高抵抗あるいはゲートが同一側の駆動トランジスタに接
続されたMOSトランジスタで構成される。第３図におい
て、BLi,▲▼はビット線対、WLiはワード線であ
る。 ビット線列選択回路２は、各ビット線対のプルアップ
電圧を変化させることにより、ビット線列を選択する回
路であり、第４図に示すように、プルアップMOSトラン
ジスタT5〜T8およびバイポーラトランジスタQ1，Q2で構
成される。MOSトランジスタT5，T6のドレインはそれぞ
れBLi,▲▼のビット線対に接続され、MOSトラン
ジスタ、T5，T6のゲットにはブロック選択信号（▲
▼）とビット線列選択信号（▲▼）のNAND論理をと
った信号 が入力され、MOSトランジスタT5，T6のソースには電圧
がVCCの高電位電源が供給されている。MOSトランジスタ
T7，T8のドレインには電圧がV1（−0.8V）の定電圧電源
が供給され、MOSトランジスタT7，T8のゲートにはMOSト
ランジスタT5，T6のゲート入力の反転信号が入力され、
MOSトランジスタT7，T8のソースはそれぞれビット線対
（BLi,▲▼）に接続されている。バイポーラトラ
ンジスタQ1，Q2のコレクタには電圧がVCCの高電位電源
が供給され、各ベースには書込み信号の反転信号（▲
▼）が入力され、各エミッタはビット線対（BLi,▲
▼）に接続されている。 第１のデータ線駆動回路３は各ブロックの第１の共通
データ線をエミッタフォロワ回路で駆動する回路であ
り、第２図に示すように、各バイポーラトランジスタの
コレクタには電圧がVCCの高電位電源が供給され、各は
ビット線対に接続され各エミッタは第１の共通データ線
対に接続されている。 第２のデータ線駆動回路４は選択ブロックの共通デー
タ線を選択する回路であり、第１のデータ線駆動回路と
同様にエミッタフォロワ回路で構成され、各コレクタに
は電圧がVCCの高電位電源が供給され、各ベースは第１
の共通データ線対に接続され、各エミッタは第２の共通
データ線対に接続されている。 センスアンプ回路５は第５図に示すようにバイポーラ
形差動増幅回路６と出力駆動回路７で構成される。バイ
ポーラ差動増幅回路６は駆動バイポーラトランジスタ
Q3，Q4，負荷抵抗R1および定電流源I0で構成され、差動
増幅回路の一方の出力より出力信号VS0を発生してい
る。出力駆動回路７はバイポーラトランジスタQ5による
エミッタフォロワ回路で構成され、バイポーラ差動増幅
回路６の出力信号VS0により出力信号VOUTを発生してい
る。なお、出力信号VOUTを出力するバイポーラトランジ
スタQ5のエミッタと電圧−2.0Vを供給する外部電源端子
Ｔとの間には外部負荷抵抗RE（50Ω）および外部負荷容
量CE（30pF）が接続されている。 〔発明が解決しようとする問題点〕 上記のような従来のSRAMの読出し回路では、出力ビッ
ト数が大きい場合、すべてのデータ線駆動回路に電流が
流れるため、消費電力が大きくなるという問題があっ
た。 例えば、８ビット出力のメモリにおいて、１ビット出
力あたりの第１のデータ線駆動回路の消費電力を10mW、
第２のデータ線駆動回路の消費電力を10mWとした場合、
第１の共通データ線をｋ分割することによる消費電力の
増大は、 （10mW×（ｋ−１）＋10mW）×８＝80n mW となる。上式より、共通データ線を２分割（ｋ＝２）し
ても、消費電力が160mW増加することになる。 本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、読出し回路の消費電力を削減
することにより、高速かつ消費電力の小さいSRAMを得る
ことにある。 〔問題点を解決するための手段〕 このような目的を達成するために本発明は、メモリセ
ルがマトリクス状に配置されたブロックを複数有するメ
モリセルアレイに対しデータの読出しをBiCMOS読出し回
路において、選択したブロックの選択したビット線対を
第１の電源でプルアップし、これ以外の非選択ビット線
対のすべてを第１の電源よりも低電位の第２の電源でプ
ルアップするビット線列選択回路と、このビット線列選
択回路に接続された各ブロックのビット線対を入力とし
て各ブロックの共通データ線対を駆動するデータ線駆動
回路と、各ブロックの共通データ線対を入力とする並列
接続された複数組のバイポーラトランジスタからなる差
動増幅回路を備えたセンスアンプ回路とを有し、選択共
通データ線対上の相補信号がビット線列選択回路のプル
アップによって非選択共通データ線対上の相補信号より
も高レベルに設定され、これらの共通データ線対のすべ
てが差動増幅回路に並列に接続されるようにしたもので
ある。 また、ビット線列選択回路は、第１、第２、第３、第
４の電界効果トランジスタから構成され、第１、第２の
電界効果トランジスタのゲートにはブロック選択信号と
ビット線列選択信号の否定論理積をとった信号が入力さ
れ、第３、第４の電界効果トランジスタのゲートにはブ
ロック選択信号とビット線列選択信号の論理積をとった
信号が入力され、第１、第２の電界効果トランジスタの
ソースが第１の電源に接続され、第３、第４の電界効果
トランジスタのドレインが第２の電源に接続され、第
１、第２の電界効果トランジスタのドレインと第３、第
４の電界効果トランジスタのソースがビット線対に接続
されたものである。 〔作用〕 本発明によるBiCMOS読出し回路においては、共通デー
タ線の選択はセンスアンプ回路で行なわれる。 〔実施例〕 第１図は本発明に係わるBiCMOS読出し回路の一実施例
を示す回路図であり、１はメモリセルアレイ、２はビッ
ト線列選択回路、３は第１のデータ線駆動回路、６はバ
イポーラ差動増幅回路、７は出力駆動回路、８はセンス
アンプ回路である。 センスアンプ回路８においては、バイポーラトランジ
スタQD1〜QDkのコレクタには電圧がVCCの高電位電源が
供給され、各ベースには第１の共通データ線D1〜Dk上の
信号VD1〜VDKが入力され、各エミッタは定電流源I0に接
続されている。また、バイポーラトランジスタ▲
▼〜▲▼のコレクタは負荷抵抗R1に接続され、各
ベースには第１の共通データ線D1〜Dk上の信号▲
▼〜▲▼が入力され、各エミッタは定電流源I0に
接続され、さらに、バイポーラトランジスタ▲▼
〜▲▼のコレクタから出力信号VS01を発生してい
る。 次に、本実施例の動作を第１図，第４図を用いて説明
する。動作説明は、第１の共通データ線D1上の信号
VD1，▲▼が選択される場合について行なう。ま
ず選択されたメモリアレイのビット線について説明す
る。第４図のビット線列選択回路において、ｉ番目のビ
ット線列選択信号（▲▼）および１番目のブロック
選択信号（▲▼）が高レベルとなるため、選択信号 により、第1,第２の電解効果トランジスタであるMOSト
ランジスタT5，T6が導通し、選択ビット線列は第１の電
源である高電位電源の電圧VCCでプルアップされ、非選
択ビット線列は第3,D4の電界効果トランジスタであるMO
SトランジスタT7，T8により第２の電源である−0.8Vで
プルアップされる。このため、選択されたメモリセルの
情報が第１のデータ線駆動回路を介して第１の共通デー
タ線D1上に発生する。 その他のメモリセルアレイのビット線は、バイポーラ
トランジスタQ1，Q2により−0.8Vに固定されるため、非
選択のメモリセルアレイの第１の共通データ線上の電圧
レベルは、選択メモリセルアレイの第１の共通データ線
D1上の電圧レベルよりも低レベルに固定される。 このため、センスアンプ回路８では、選択メモリセル
アレイの第１の共通データ線D1上の信号VD1，▲
▼により微小信号の検出動作を開始し、バイポーラトラ
ンジスタQ5を通して、出力信号VOUTが発生する。 上記のように、第１の共通データ線の選択機能をもっ
た本実施例におけるセンスアンプ回路８は、第１の共通
データ線の選択に特別な電流を必要としないため、出力
ビット数が大きいメモリでは低消費電力が図れるという
利点がある。 例えば、８ビット出力のメモリにおいて、１ビット出
力あたりの第１のデータ線駆動回路の消費電力を10mW、
第２のデータ線駆動回路の消費電力を10mWとした場合、
第１の共通データ線をｋ分割することによる消費電力の
増大は、 （10mW×（ｋ−１）×８＝80（ｋ−１）mW となる。上式より、共通データ線を２分割（ｋ＝２）と
した場合、消費電力の増加は80mWとなり、従来回路に比
べて80mW（50％）消費電力を削減することができる。 〔発明の効果〕 以上説明したように本発明は、選択共通データ線の相
補信号が非選択共通データ線の相補信号よりも高レベル
に設定される共通データ線のすべてをセンスアンプ回路
のバイオーラ差動増幅回路に並列接続したことにより、
センスアンプ回路は共通データ線の選択機能を持つこと
ができ、従って共通データ線の選択に特別な電流を必要
としないので、メモリセルからの読出し動作を高速かつ
低消費電力で実現できる効果がある。
【図面の簡単な説明】
第１図は本発明に係わるBiMOS読出し回路の一実施例を
示す回路図、第２図は従来のBiCMOS読出し回路を示す回
路図、第３図はメモリセル構成を示す回路図、第４図は
ビット線列選択回路を示す回路図、第５図は従来のセン
スアンプ回路を示す回路図である。 １……メモリセルアレイ、２……ビット線選択回路、３
……第１のデータ線駆動回路、４……第２のデータ線駆
動回路、６……バイポーラ差動増幅回路、７……出力駆
動回路、８……センスアンプ回路。
示す回路図、第２図は従来のBiCMOS読出し回路を示す回
路図、第３図はメモリセル構成を示す回路図、第４図は
ビット線列選択回路を示す回路図、第５図は従来のセン
スアンプ回路を示す回路図である。 １……メモリセルアレイ、２……ビット線選択回路、３
……第１のデータ線駆動回路、４……第２のデータ線駆
動回路、６……バイポーラ差動増幅回路、７……出力駆
動回路、８……センスアンプ回路。
Claims (1)
- (57)【特許請求の範囲】 １．メモリセルがマトリクス状に配置されたブロックを
複数有するメモリセルアレイに対しデータの読出しを行
うBiCMOS読出し回路において、 選択した前記ブロックの選択したビット線対を第１の電
源でプルアップし、これ以外の非選択ビット線対のすべ
てを第１の電源よりも低電位の第２の電源でプルアップ
するビット線列選択回路と、 このビット線列選択回路に接続された各ブロックのビッ
ト線対を入力として各ブロックの共通データ線対を駆動
するデータ線駆動回路と、 各ブロックの共通データ線対を入力とする並列接続され
た複数組のバイポーラトランジスタからなる差動増幅回
路を備えたセンスアンプ回路とを有し、 選択共通データ線対上の相補信号がビット線列選択回路
のプルアップによって非選択共通データ線対上の相補信
号よりも高レベルに設定され、 これらの共通データ線対のすべてが前記差動増幅回路に
並列に接続されたことを特徴とするBiCMOS読出し回路。 ２．前記ビット線列選択回路は、第１、第２、第３、第
４の電界効果トランジスタから構成され、 第１、第２の電界効果トランジスタのゲートにはブロッ
ク選択信号とビット線列選択信号の否定論理積をとった
信号が入力され、 第３、第４の電界効果トランジスタのゲートにはブロッ
ク選択信号とビット線列選択信号の論理積をとった信号
が入力され、 第１、第２の電界効果トランジスタのソースが第１の電
源に接続され、 第３、第４の電界効果トランジスタのドレインが第２の
電源に接続され、 第１、第２の電界効果トランジスタのドレインと第３、
第４の電界効果トランジスタのソースがビット線対に接
続されたものであることを特徴とする特許請求の範囲第
１項記載のBiCMOS読出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213011A JP2719783B2 (ja) | 1987-08-28 | 1987-08-28 | ＢｉＣＭＯＳ読出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213011A JP2719783B2 (ja) | 1987-08-28 | 1987-08-28 | ＢｉＣＭＯＳ読出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457485A JPS6457485A (en) | 1989-03-03 |
| JP2719783B2 true JP2719783B2 (ja) | 1998-02-25 |
Family
ID=16632018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62213011A Expired - Lifetime JP2719783B2 (ja) | 1987-08-28 | 1987-08-28 | ＢｉＣＭＯＳ読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719783B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2504571B2 (ja) * | 1989-08-04 | 1996-06-05 | 富士通株式会社 | 半導体集積回路装置 |
| JP2744144B2 (ja) * | 1991-03-14 | 1998-04-28 | 株式会社東芝 | 半導体記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5218035U (ja) * | 1975-07-26 | 1977-02-08 | ||
| JP2532831B2 (ja) * | 1985-06-03 | 1996-09-11 | 日本電信電話株式会社 | メモリ回路 |
-
1987
- 1987-08-28 JP JP62213011A patent/JP2719783B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457485A (en) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3638204A (en) | Semiconductive cell for a storage having a plurality of simultaneously accessible locations | |
| JP3024687B2 (ja) | 半導体記憶装置 | |
| US4125878A (en) | Memory circuit | |
| US4839862A (en) | Static random access memory having Bi-CMOS construction | |
| JPS6161198B2 (ja) | ||
| JPH04212791A (ja) | メモリ | |
| US4369503A (en) | Decoder circuit | |
| US4888737A (en) | Semiconductor memory device | |
| CN1516196A (zh) | 半导体存储器 | |
| JPS61253695A (ja) | 半導体記憶装置 | |
| JP2662822B2 (ja) | 半導体記憶装置 | |
| US4385370A (en) | Decoder circuit | |
| JP2550743B2 (ja) | 半導体メモリ回路 | |
| JP2719783B2 (ja) | ＢｉＣＭＯＳ読出し回路 | |
| JPS6331879B2 (ja) | ||
| JP2532831B2 (ja) | メモリ回路 | |
| KR100227300B1 (ko) | 반도체 기억 장치 | |
| JPH0789437B2 (ja) | 半導体記憶装置 | |
| JPH08221990A (ja) | 半導体記憶装置 | |
| US4592023A (en) | Latch for storing a data bit and a store incorporating said latch | |
| JP2548737B2 (ja) | ドライバ回路 | |
| JP2531674B2 (ja) | Ｍｏｓ・バイポ−ラ複合マルチプレクサ回路を備えた半導体メモリ装置 | |
| JPH0421955B2 (ja) | ||
| JPH087998B2 (ja) | メモリ−回路 | |
| US4697104A (en) | Two stage decoder circuit using threshold logic to decode high-order bits and diode-matrix logic to decode low-order bits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |