KR920013456A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920013456A
KR920013456A KR1019910024342A KR910024342A KR920013456A KR 920013456 A KR920013456 A KR 920013456A KR 1019910024342 A KR1019910024342 A KR 1019910024342A KR 910024342 A KR910024342 A KR 910024342A KR 920013456 A KR920013456 A KR 920013456A
Authority
KR
South Korea
Prior art keywords
word line
semiconductor memory
circuit
memory device
bit line
Prior art date
Application number
KR1019910024342A
Other languages
English (en)
Other versions
KR960000888B1 (ko
Inventor
주니치 오카무라
도루 후루야마
Original Assignee
아오이 죠이치
가부시기이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920013456A publication Critical patent/KR920013456A/ko
Application granted granted Critical
Publication of KR960000888B1 publication Critical patent/KR960000888B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 반도체 기억장치의 일부를 도시하는 회로도, 제4도는 본 발명의 제3실시예에 관한 반도체 기억 장치의 일부를 도시하는 회로도.

Claims (11)

  1. 행열상으로 배치된 복수개의 다이나믹형 메모리 셀과, 동일행의 메모리 셀에 접속되는 워드선(WL)과, 동일열의 메모리 셀에 접속되는 비트선(BL)과, 외부로부터 입력되는 어드레스 신호를 받아서 내부 어드레스 신호를 발생하는 어드레스 증폭회로(33)와, 상기 내부 어드레스 신호에 따라서 임의의 행을 선택하는 워드선 선택 기능을 갖는 워드선 선택회로(40,50)와, 워드선 구동용 전압원(42)과 상기 워드선과의 사이에 접속된 최소한 1개의 구동용 MOS트랜지스터(43)를 가지고, 상기 워드선 선택회로의 출력 신호에 따라서 상기 워드선을 구동하는 워드선 구동회로 (41,51)와, 외부로부터 입력되는 전압 스트레스 시험 제어 신호를 따라서 상기 워드선 구동 회로가 통상 동작시에 상기 외부 어드레스 신호 입력에 따라서 선택되는 행보다 많은 행을 구동하도록 제어하는 제어회로(34,70)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 다이나믹형 메모리 셀의 트랜스퍼 게이트(15)는 제1도는 전형의 MOS트랜지스터가 사용되고, 상기 워드선 구동회로는 상기 워드선 구동용 전압원과 상기 워드선과의 사이에 상기 제1도전형과는 역도전형인 제2도전형의 구동용 MOS 트랜지스터가 접속되고 있는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 제어 회로는 상기 어드레스 증폭 회로에 접속되는 게이트 회로군(35∼39)을 구비하고, 동작시에 외부 어드레스 신호에 따라서 선택되는 행보다 많은 행을 선택하도록 상기 내부 어드레스 신호를 제어하는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서, 상기 제어 회로는 상기 어드레스 선택 회로에 접속되는 게이트 회로군(35∼39)을 구비하고, 통상 동작시에 외부 어드레스 신호에 따라서 선택되는 행보다 많은 행을 선택하도록 상기 내부 어드레스 신호를 제어하는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 워드선 구동용 전압원은 반도체 기억장치 내부에서 생성되는 것을 특징으로 하는 반도체 기억장치.
  6. 제5항에 있어서, 상기 워드선 구동용 전압원은 외부로부터 주어지는 전원 전압을 승압하는 승압회로이고, 이 승압회로로부터 출력하는 워드선 구동용 전압을 복수행의 워드선 구동회로에 공통으로 공급하는 것을 특징으로 하는 반도체 기억장치.
  7. 제1항에 있어서, 통상 동작시는 반도체 기억 장치 내부에서 생성되는 워드선 구동용 전압원을 선택하고 전압스트레스 시험시에는 외부로부터 공급되는 워드선 구동용 전압을 선택하여 워드선 구동용 전압을 공급하는 전환회로(62)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  8. 제1항에 있어서, 상기 워드선 구동용 전압원은 전압 스트레스 시험시에 외부로부터 워드선 전압을 공급하는 전압원에 접속되는 것을 특징으로 하는 반도체 기억장치.
  9. 제1항에 있어서, 상기 전압 스트레스 시험 제어 신호 입력시에 상기 비트선을 소망의 고정 전위에 접속하는 비트선 전위 제어 수단을 구비하는 것을 특징으로 하는 반도체 기억장치.
  10. 제9항에 있어서, 상기 비트선 전위 제어 수단은 상기 비트선에 소망의 전압을 인가하는 비트선 전압 인가회로(48)인 것을 특징으로 하는 반도체 기억장치.
  11. 제10항에 있어서, 상기 비트선 전압 인가 회로는 통상 동작시에는 상기 비트선에 전원 전위와 접지 전위와의 중간의 전위를 인가하고, 상기 전압 스트레스 시험 제어 신호 입력시에는 상기 비트선에 접지 전위를 인가하는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910024342A 1990-12-26 1991-12-26 반도체 기억 장치 KR960000888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-418371 1990-12-26
JP2418371A JPH04225182A (ja) 1990-12-26 1990-12-26 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR920013456A true KR920013456A (ko) 1992-07-29
KR960000888B1 KR960000888B1 (ko) 1996-01-13

Family

ID=18526216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024342A KR960000888B1 (ko) 1990-12-26 1991-12-26 반도체 기억 장치

Country Status (3)

Country Link
US (7) US5287312A (ko)
JP (1) JPH04225182A (ko)
KR (1) KR960000888B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533221B2 (ja) * 1990-05-11 1996-09-11 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JP2557594B2 (ja) * 1992-04-16 1996-11-27 株式会社東芝 半導体記憶装置
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
JP2967021B2 (ja) * 1993-01-25 1999-10-25 株式会社東芝 半導体メモリ装置
JP3016998B2 (ja) * 1993-09-24 2000-03-06 日本電気株式会社 半導体記憶装置
KR0141432B1 (ko) * 1993-10-01 1998-07-15 기다오까 다까시 반도체 기억장치
US5519659A (en) * 1993-10-01 1996-05-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having circuit for activating predetermined rows of memory cells upon detection of disturb refresh test
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
JPH07254275A (ja) 1994-01-31 1995-10-03 Toshiba Corp 半導体記憶装置
JP3080829B2 (ja) * 1994-02-17 2000-08-28 株式会社東芝 カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム
JP3015652B2 (ja) * 1994-03-03 2000-03-06 株式会社東芝 半導体メモリ装置
JPH087571A (ja) * 1994-04-20 1996-01-12 Hitachi Ltd ゲート回路，半導体集積回路，半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置
US5627787A (en) * 1995-01-03 1997-05-06 Sgs-Thomson Microelectronics, Inc. Periphery stress test for synchronous RAMs
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
JPH1050097A (ja) * 1996-05-28 1998-02-20 Mitsubishi Electric Corp 半導体記憶装置
JPH10241364A (ja) * 1997-02-28 1998-09-11 Toshiba Corp Ｄｒａｍ装置及びロジック混載ｌｓｉ
JPH10269800A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体記憶装置
US6079037A (en) 1997-08-20 2000-06-20 Micron Technology, Inc. Method and apparatus for detecting intercell defects in a memory device
US6023434A (en) 1998-09-02 2000-02-08 Micron Technology, Inc. Method and apparatus for multiple row activation in memory devices
JP2000285672A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd メモリデバイス
JP2001067898A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
US6638831B1 (en) 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
JP2003109398A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体記憶装置
US6738301B2 (en) 2002-08-29 2004-05-18 Micron Technology, Inc. Method and system for accelerating coupling of digital signals
KR100575882B1 (ko) * 2003-11-26 2006-05-03 주식회사 하이닉스반도체 번인 테스트용 내부 전압 발생 장치
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置
KR100725380B1 (ko) * 2005-07-28 2007-06-07 삼성전자주식회사 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US7555659B2 (en) * 2006-02-28 2009-06-30 Mosaid Technologies Incorporated Low power memory architecture
JP4984759B2 (ja) * 2006-09-05 2012-07-25 富士通セミコンダクター株式会社 半導体記憶装置
JP2008090989A (ja) * 2006-10-05 2008-04-17 Elpida Memory Inc 半導体記憶装置
KR100853486B1 (ko) * 2007-04-06 2008-08-21 주식회사 하이닉스반도체 비트라인 쌍의 프리차지 제어를 위한 반도체메모리소자
JP2009121835A (ja) * 2007-11-12 2009-06-04 Keithley Instruments Inc 多チャンネル・パルス試験方法
KR20100125099A (ko) * 2009-05-20 2010-11-30 삼성전자주식회사 반도체 장치
KR101143472B1 (ko) 2010-07-28 2012-05-08 에스케이하이닉스 주식회사 반도체 장치 및 제어전압 전달방법
US8611164B2 (en) 2011-08-01 2013-12-17 International Business Machines Corporation Device and method for detecting resistive defect

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344005A (en) * 1978-07-18 1982-08-10 Rca Corporation Power gated decoding
JPS5622278A (en) * 1979-07-27 1981-03-02 Fujitsu Ltd Decoder selection system
JPS59107493A (ja) * 1982-12-09 1984-06-21 Ricoh Co Ltd テスト回路付きｅｐｒｏｍメモリ装置
JPS59135690A (ja) * 1982-12-27 1984-08-03 Fujitsu Ltd デコ−ダ回路
US4782247A (en) * 1984-08-08 1988-11-01 Fujitsu Limited Decoder circuit having a variable power supply
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
JPS6169420A (ja) * 1984-09-14 1986-04-10 Hitachi Ltd 多段ホツトプレス
JPS6220198A (ja) 1985-07-19 1987-01-28 Toshiba Corp 半導体記憶装置
US5157629A (en) * 1985-11-22 1992-10-20 Hitachi, Ltd. Selective application of voltages for testing storage cells in semiconductor memory arrangements
JPS62150600A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 記憶装置
JPS6337894A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ランダムアクセスメモリ
JPS63133391A (ja) * 1986-11-21 1988-06-06 Mitsubishi Electric Corp 半導体記憶装置
US4751679A (en) * 1986-12-22 1988-06-14 Motorola, Inc. Gate stress test of a MOS memory
JP2904276B2 (ja) * 1987-02-24 1999-06-14 沖電気工業株式会社 半導体集積回路装置
JPS63258000A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPS63292485A (ja) * 1987-05-25 1988-11-29 Mitsubishi Electric Corp 半導体メモリの行デコ−ダ回路
JPS6452300A (en) * 1987-08-24 1989-02-28 Hitachi Ltd Semiconductor memory device
JPH01113999A (ja) * 1987-10-28 1989-05-02 Toshiba Corp 不揮発性メモリのストレステスト回路
US4969124A (en) * 1989-03-07 1990-11-06 National Semiconductor Corporation Method for vertical fuse testing
US5258954A (en) * 1989-06-30 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory including circuitry for driving plural word lines in a test mode
JP2737293B2 (ja) * 1989-08-30 1998-04-08 日本電気株式会社 Ｍｏｓ型半導体記憶装置
JPH0387000A (ja) * 1989-08-30 1991-04-11 Mitsubishi Electric Corp 半導体記憶装置
JP3107556B2 (ja) * 1990-06-01 2000-11-13 株式会社東芝 ダイナミック型半導体記憶装置
JPH07111826B2 (ja) * 1990-09-12 1995-11-29 株式会社東芝 半導体記憶装置
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
JPH0756759B2 (ja) * 1990-12-27 1995-06-14 株式会社東芝 スタティック型半導体記憶装置
JP2829134B2 (ja) * 1990-12-27 1998-11-25 株式会社東芝 半導体記憶装置
KR960007478B1 (ko) * 1990-12-27 1996-06-03 가부시키가이샤 도시바 반도체장치 및 반도체장치의 제조방법
JP2829135B2 (ja) * 1990-12-27 1998-11-25 株式会社東芝 半導体記憶装置
US5245583A (en) * 1991-04-02 1993-09-14 Vitelic Corporation Integrated circuit memory with decoded address sustain circuitry for multiplexed address architecture and method
JPH06220198A (ja) * 1993-01-25 1994-08-09 Asahi Denka Kogyo Kk 新規有機珪素化合物及びこれを使用した界面活性剤

Also Published As

Publication number Publication date
US6307796B1 (en) 2001-10-23
JPH04225182A (ja) 1992-08-14
US5287312A (en) 1994-02-15
US6166975A (en) 2000-12-26
US20020048205A1 (en) 2002-04-25
US6317366B1 (en) 2001-11-13
KR960000888B1 (ko) 1996-01-13
US6101148A (en) 2000-08-08
US5673229A (en) 1997-09-30
US6381186B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
KR920013456A (ko) 반도체 기억장치
US5282175A (en) Semiconductor memory device of divided word line
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
KR930024162A (ko) 반도체 기억 장치
KR960002350A (ko) 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
KR850006234A (ko) 반도체 집적회로
KR940017213A (ko) 반도체 기억장치
KR920006982A (ko) 전력-온 리세트 제어 방식의 래치형 행 라인 리피터를 구비한 반도체 메모리
KR910005314A (ko) 반도체 기억장치
KR970012728A (ko) 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR920013457A (ko) 반도체 기억장치
US6704237B2 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
KR930006730A (ko) 저 전력소비의 단순화된 메모리셀 회로를 포함하는 스테틱랜덤 액세스 메모리 장치
US5818790A (en) Method for driving word lines in semiconductor memory device
KR930005017A (ko) 반도체 dram 장치
KR970023395A (ko) 반도체메모리장치
KR890015265A (ko) 불휘발성 메모리 회로장치
KR920013454A (ko) 반도체 기억장치
KR100420088B1 (ko) 반도체 장치
KR950020746A (ko) 바이어스 제어 회로를 갖는 반도체 메모리 디바이스
KR870009398A (ko) 반도체 기억장치
JP2511910B2 (ja) 半導体記憶装置
US4896299A (en) Static semiconductor memory device having function of resetting stored data
KR970065700A (ko) 전압 변환 회로를 갖는 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee