KR970012728A - 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 - Google Patents
분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 Download PDFInfo
- Publication number
- KR970012728A KR970012728A KR1019950025433A KR19950025433A KR970012728A KR 970012728 A KR970012728 A KR 970012728A KR 1019950025433 A KR1019950025433 A KR 1019950025433A KR 19950025433 A KR19950025433 A KR 19950025433A KR 970012728 A KR970012728 A KR 970012728A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- sense amplifier
- dram
- supply
- low voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리에서 셀의 데이타를 감지 증폭하는 감지 증폭기를 갖는 디램(DRAM)에 관한 것으로, 특히 감지증폭기에 사용되는 공급전압을 외부 공급전압원 및 내부 공급전압원으로부터 분리하여 사용하는 디램 및 감지증폭기 어레이에 관한 것이다.
본 발명의 디램은 데이타를 저장하는 셀 캐패시터와, 벌크 전압으로 접지 전압이 인가되며 상기 셀 캐패시터를 비트라인에 선택적으로 접속시키기 위한 셀 트랜지스터를 구비한 메모리 셀과, 상기 메모리 셀로부터 비트라인에 실린 데이타를 감지 증폭하기 위한 감지증폭기와, 상기 감지증폭기를 구동 제어하기 위하여 고전압을 감지 증폭기에 공급하기 위한 고전압 공급수단과, 상기 고전압 공급수단으로부터 감지 증폭기로 공급되는 고전압을 절환하기 위한 제1절환수단과, 상기 감지증폭기를 구동 제어하기 위하여 저전압을 감지 증폭기에 공급하기 위한 저전압 공급수단과, 상기 저전압 공급수단으로부터 감지 증폭기로 공급되는 저전압을 절환하기 위한 제2절환수단을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 따른 감지 증폭기 어레이의 배치도,
제5A도는 본 발명의 일실시예에 따른 절환수단의 회로도,
제5B도는 제5A도에서 이용되는 제어신호의 타이밍도.
제6A도는 본 발명의 일실시예에 따른 감지 증폭기를 구동하기 위한 피형 모스트랜지스터의 회로도,
제6B도는 제6A도에 사용되는 제어신호의 타이밍도.
Claims (10)
- 데이타를 저장하는 셀 캐패시터와, 벌크 전압으로 접지 전압이 인가되면 상기 셀 캐패시터를 비트라인에 선택적으로 접속시키기 위한 셀 트랜지스터를 구비한 메모리 셀과, 상기 메모리 셀로부터 비트라인에 실린데이타를 감지 증폭하기 위한 감지증폭기와, 상기 감지증폭기를 구동 제어하기 위하여 고전압을 감지 증폭기에 공급하기 위한 고전압 공급수단과, 상기 고전압 공급수단으로부터 감지 증폭기로 공급되는 고전압을 절환하기 위한 제1절환수단과, 상기 감지증폭기를 구동 제어하기 위하여 저전압을 감지 증폭기에 공급하기 위한 저전압 공급수단과, 상기 저전압 공급수단으로부터 감지 증폭기로 공급되는 저전압을 절환하기 위한 제2절환수단을 포함하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 상기 고전압 공급수단은 제1전원 공급부로부터 공급된 외부 공급전압과 제2전원 전압공급부로부터 공급된 접지 공급전압 조절하여 내부 고전압을 생성하기 위한 제1내부 전압생성기를 포함하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 상기 저전압 공급수단은 제1전원 공급부로부터 공급된 외부 공급전압과 제2전원 전압공급부로부터 공급된 접지 공급전압을 조절하여 내부 저전압을 생성하기 위한 제2내부 전압생성기를 포함하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 상기 고전압 공급수단을 사용하지 않고 제1전원 공급부로부터 공급된 외부 공급전압을 대신 사용하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 상기 고전압 공급수단을 사용하지 않고 내부 전압 공급부를 대신 사용하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 벌크 전압으로 네가티브 전압을 사용하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 상기 저전압 공급수단에서 출력되는 저전압의 전압레벨이 온도에 비례하는 것을 특징으로 하는 디램.
- 제1항에 있어서, 외부 공급전압 및 접지전압을 파워라인으로 사용하는 제1 및 제2인버터와, 각각의 인버터에 의하여 생성된 제1 및 제2제어수단으로 조정되는 제1절환용 피모스형 트랜지스터 및 제2절환용 엔모스형 트랜지스터와, 감지증폭기 어레이의 피모스 소스노드와 엔모스 소스노드를 프리차지하는 프라차지회로를 더 구비하는 것을 특징으로 하는 디램.
- 대기 상태에는 제1피모스형 스위치가 동작하고 제2피모스형 스위치는 오프되어 감지증폭기 어레이의 피모스형 트랜지스터가 형성된 엔형 웰 전압이 외부 공급전압이 되고, 대기상태에서 활성화상태로 전환되면 상기 대기상태와는 반대로 제1피모스평 스위치가 오프되고 제2피모스형 스위치는 턴 온되어 감지증폭기 어레이의 피모스형 트랜지스터가 형성된 엔형 웰의 캐패시터에 저장된 포지티브 전하에 의하여 감지증폭기 어레이의 피모스형 트랜지스터이 소스노드를 일시적으로 고전압 보다 높은 전압으로 과구동하는 것을 특징으로 하는 감지 증폭기 어레이.
- 대기 상태에서는 제2엔모스형 스위치가 동작하고 제1엔모스형 스위치는 오프되어 감지증폭기 어레이의 엔모스형 트랜지스터가 형성된 피형 엘 전압이 감지증폭기의 저전압 보다 낮은 전압이 되고, 대기상태에서 활성화상태로 전환되며 상기 대기상태와는 반대로 제2엔모스형 스위치가 오프되고 제1엔모스형 스위치는 턴온되어 감지증폭기 어레이의 엠모스형 트랜지스터가 형성된 피형 웰의 캐패시터에 저장된 네가티브 전하에 의하여 감지증폭기 어레이의 엔모스형 트랜지스터의 소스노드를 일시적으로 저전압 보다 낮은 전압으로 과구동하는 것을 특징으로 하는 감지증폭기 어레이.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950025433A KR0166505B1 (ko) | 1995-08-18 | 1995-08-18 | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 |
US08/698,937 US5814851A (en) | 1995-08-18 | 1996-08-16 | Semiconductor memory device using a plurality of internal voltages |
GB9617259A GB2304437B (en) | 1995-08-18 | 1996-08-16 | Semiconductor memory device using a plurality of internal voltages |
TW085110124A TW366498B (en) | 1995-08-18 | 1996-08-17 | Semiconductor memory device using a plurality of internal voltage |
JP8217599A JP2942202B2 (ja) | 1995-08-18 | 1996-08-19 | 複数の内部電源電圧を用いる半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950025433A KR0166505B1 (ko) | 1995-08-18 | 1995-08-18 | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970012728A true KR970012728A (ko) | 1997-03-29 |
KR0166505B1 KR0166505B1 (ko) | 1999-02-01 |
Family
ID=19423740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950025433A KR0166505B1 (ko) | 1995-08-18 | 1995-08-18 | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5814851A (ko) |
JP (1) | JP2942202B2 (ko) |
KR (1) | KR0166505B1 (ko) |
GB (1) | GB2304437B (ko) |
TW (1) | TW366498B (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3199987B2 (ja) | 1995-08-31 | 2001-08-20 | 株式会社東芝 | 半導体集積回路装置およびその動作検証方法 |
KR100318327B1 (ko) * | 1995-12-16 | 2002-04-22 | 구광시 | 에멀젼형 고분자응집제의 제조방법 |
KR100190366B1 (ko) * | 1996-04-10 | 1999-06-01 | 김영환 | 반도체 메모리 장치 및 그 전원인가방법 |
JP3228154B2 (ja) * | 1996-10-18 | 2001-11-12 | 日本電気株式会社 | 半導体記憶装置 |
US5940338A (en) * | 1997-08-22 | 1999-08-17 | Micron Technology, Inc. | Memory device with a sense amplifier |
US5920785A (en) * | 1998-02-04 | 1999-07-06 | Vanguard International Semiconductor Corporation | Dram cell and array to store two-bit data having merged stack capacitor and trench capacitor |
JP3690919B2 (ja) * | 1998-07-16 | 2005-08-31 | 富士通株式会社 | メモリデバイス |
KR100452322B1 (ko) * | 2002-06-26 | 2004-10-12 | 삼성전자주식회사 | 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로 |
US6795365B2 (en) * | 2002-08-23 | 2004-09-21 | Micron Technology, Inc. | DRAM power bus control |
KR100558475B1 (ko) * | 2003-04-16 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 배치 방법 |
US7359277B2 (en) * | 2003-09-04 | 2008-04-15 | United Memories, Inc. | High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation |
US7372765B2 (en) * | 2003-09-04 | 2008-05-13 | United Memories, Inc. | Power-gating system and method for integrated circuit devices |
US7248522B2 (en) * | 2003-09-04 | 2007-07-24 | United Memories, Inc. | Sense amplifier power-gating technique for integrated circuit memory devices and those devices incorporating embedded dynamic random access memory (DRAM) |
US7180363B2 (en) * | 2004-07-28 | 2007-02-20 | United Memories, Inc. | Powergating method and apparatus |
KR100798764B1 (ko) * | 2004-10-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그 내부 전압 생성 방법 |
KR100610021B1 (ko) * | 2005-01-14 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치에서의 비트라인 전압 공급회로와 그에따른 비트라인 전압 인가방법 |
TW200721163A (en) * | 2005-09-23 | 2007-06-01 | Zmos Technology Inc | Low power memory control circuits and methods |
US7362167B2 (en) | 2005-09-29 | 2008-04-22 | Hynix Semiconductor Inc. | Voltage generator |
US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100914553B1 (ko) * | 2006-06-21 | 2009-09-02 | 삼성전자주식회사 | 반도체 집적회로 |
KR100780623B1 (ko) | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 생성장치 |
US9916904B2 (en) * | 2009-02-02 | 2018-03-13 | Qualcomm Incorporated | Reducing leakage current in a memory device |
KR101090393B1 (ko) | 2009-09-30 | 2011-12-07 | 주식회사 하이닉스반도체 | 테스트 회로, 이를 이용한 반도체 메모리 장치 및 테스트 방법 |
CN113205845A (zh) | 2020-01-30 | 2021-08-03 | 台湾积体电路制造股份有限公司 | 电力控制系统 |
US11361810B2 (en) * | 2020-01-30 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power mode wake-up for memory on different power domains |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254880A (en) * | 1988-05-25 | 1993-10-19 | Hitachi, Ltd. | Large scale integrated circuit having low internal operating voltage |
JPH02246151A (ja) * | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 抵抗手段と論理回路、入力回路、ヒューズ切断回路、駆動回路、電源回路、静電保護回路及びこれらを含む半導体記憶装置ならびにそのレイアウト方式及びテスト方式 |
JPH0831564B2 (ja) * | 1990-06-22 | 1996-03-27 | シャープ株式会社 | 半導体装置 |
US5229154A (en) * | 1991-07-05 | 1993-07-20 | Interstate Food Processing Corporation | Process for preserving mashed potatoes in sealed containers |
KR940003409B1 (ko) * | 1991-07-31 | 1994-04-21 | 삼성전자 주식회사 | 반도체 메모리 장치의 센스앰프 제어회로 |
KR960006283B1 (ko) * | 1991-08-26 | 1996-05-13 | 닛본덴기 가부시끼가이샤 | 반도체 디램(dram) 장치 |
KR940004482Y1 (ko) * | 1991-10-10 | 1994-07-04 | 금성일렉트론 주식회사 | 셑 플레이트 전압 초기 셑업회로 |
JPH0612896A (ja) * | 1992-04-28 | 1994-01-21 | Nec Corp | 半導体記憶装置 |
JPH06103764A (ja) * | 1992-09-17 | 1994-04-15 | Fujitsu Ltd | 集積回路 |
JP3302796B2 (ja) * | 1992-09-22 | 2002-07-15 | 株式会社東芝 | 半導体記憶装置 |
JPH0785664A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | ダイナミック型mosメモリ |
WO1995010082A1 (en) * | 1993-10-04 | 1995-04-13 | Oakleigh Systems, Inc. | An optimized power supply system for computer equipment |
JP3569310B2 (ja) * | 1993-10-14 | 2004-09-22 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
1995
- 1995-08-18 KR KR1019950025433A patent/KR0166505B1/ko not_active IP Right Cessation
-
1996
- 1996-08-16 GB GB9617259A patent/GB2304437B/en not_active Expired - Fee Related
- 1996-08-16 US US08/698,937 patent/US5814851A/en not_active Expired - Lifetime
- 1996-08-17 TW TW085110124A patent/TW366498B/zh not_active IP Right Cessation
- 1996-08-19 JP JP8217599A patent/JP2942202B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW366498B (en) | 1999-08-11 |
GB2304437A (en) | 1997-03-19 |
KR0166505B1 (ko) | 1999-02-01 |
GB2304437B (en) | 2000-02-02 |
US5814851A (en) | 1998-09-29 |
GB9617259D0 (en) | 1996-09-25 |
JP2942202B2 (ja) | 1999-08-30 |
JPH09106676A (ja) | 1997-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970012728A (ko) | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 | |
US5920226A (en) | Internal voltage generator with reduced power consumption | |
JP3626521B2 (ja) | 基準電位発生回路、電位検出回路および半導体集積回路装置 | |
JP3851000B2 (ja) | 半導体メモリ装置 | |
KR920013456A (ko) | 반도체 기억장치 | |
US6704237B2 (en) | Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating | |
KR19990029200A (ko) | 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된 동작을 실현하는 반도체 기억 장치 | |
US20060262619A1 (en) | Sense amplifier circuit and method for a DRAM | |
KR100404228B1 (ko) | 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로 | |
KR100366012B1 (ko) | 안정된 셀 비를 갖는 고속 sram | |
KR920013457A (ko) | 반도체 기억장치 | |
KR960025732A (ko) | 동작전류 소모를 줄인 반도체 메모리 소자 | |
JPH05274876A (ja) | 半導体記憶装置 | |
KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
JPH0935474A (ja) | 半導体記憶装置 | |
KR980012445A (ko) | 멀티 뱅크 메모리장치 | |
KR100406178B1 (ko) | 반도체 메모리 장치 | |
KR0154755B1 (ko) | 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치 | |
JP2000339962A (ja) | 電圧発生回路 | |
KR970029788A (ko) | 반도체메모리장치의 내부전원공급장치 | |
KR0172371B1 (ko) | 반도체 메모리장치의 전원전압 발생회로 | |
US7012840B2 (en) | Semiconductor memory device having voltage driving circuit | |
KR100776749B1 (ko) | 반도체 메모리 장치 및 그 구동방법 | |
KR100572839B1 (ko) | 한 쌍의 상보 신호선 상의 불필요하게 된 전하를 이용하는 반도체 장치 | |
KR970003189A (ko) | 복수의 접지전원을 갖는 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |