KR100780623B1 - 반도체 소자의 내부전압 생성장치 - Google Patents

반도체 소자의 내부전압 생성장치 Download PDF

Info

Publication number
KR100780623B1
KR100780623B1 KR1020060060051A KR20060060051A KR100780623B1 KR 100780623 B1 KR100780623 B1 KR 100780623B1 KR 1020060060051 A KR1020060060051 A KR 1020060060051A KR 20060060051 A KR20060060051 A KR 20060060051A KR 100780623 B1 KR100780623 B1 KR 100780623B1
Authority
KR
South Korea
Prior art keywords
voltage
response
output node
generating
pull
Prior art date
Application number
KR1020060060051A
Other languages
English (en)
Inventor
이종천
신선혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060060051A priority Critical patent/KR100780623B1/ko
Priority to US11/717,662 priority patent/US7492646B2/en
Application granted granted Critical
Publication of KR100780623B1 publication Critical patent/KR100780623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

본 발명은 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 구동제어신호를 생성하는 제어수단과, 상기 구동제어신호에 응답하여 기준전압에 대응하는 제1 전압을 생성하는 제1 전압생성수단과, 상기 제1 전압에 응답하여 출력노드를 구동하는 제1 드라이버와, 상기 구동제어신호에 응답하여 상기 기준전압에 대응하는 제2 전압을 생성하는 제2 전압생성수단, 및 상기 제2 전압에 응답하여 상기 출력노드를 구동하는 제2 드라이버를 구비하는 반도체 소자의 내부전압 생성장치를 제공한다.
스탠바이모드, 엑티브모드, 구동제어부

Description

반도체 소자의 내부전압 생성장치{INTERNAL VOLTAGE GENERATOR OF SEMICONDUCTOR DEVICE}
도 1은 일반적인 내부전압 생성장치를 설명하기 위한 블록도.
도 2는 도 1의 내부전압 생성장치를 설명하기 위한 회로도.
도 3은 본 발명에 따른 내부전압 생성장치를 설명하기 위한 블록도.
도 4는 도 3의 내부전압 생성장치의 실시예를 설명하기 위한 회로도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 미러타입증폭기 110 : 제1 출력드라이버
300 : 구동제어부 310 : 연산증폭기
320 : 제2 출력드라이버 OP11 : 제1 연산증폭기
OP21 : 제2 연산증폭기 PM41, PM42 : PMOS 트랜지스터
NM41, NM42 : NMOS 트랜지스터
본 발명은 반도체 설계 기술에 관한 것으로, 특히 내부전압 생성장치에 관한 것이다.
일반적으로, 반도체 칩(chip)이 고 집적화되면서 칩 내의 셀 사이즈(cell size)는 점점 더 작아지고 있으며, 이렇게 작아진 셀 사이즈로 인해 동작전압(operating voltage) 또한 더욱 낮아지고 있다. 대부분의 반도체 칩은 내부전압을 생성시키기 위한 내부전압 생성회로가 칩 내에 탑재되어 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하도록 하고 있다. 이러한 내부전압 생성회로에서 만들어지는 내부전압으로는 비트라인(bit line)에 프리차지(precharge)되는 비트라인프리차지전압(Bit Line Precharge Voltage : 이하, VBLP)과, 셀판에 인가되는 셀판 전압(Cell Plate Voltage : 이하, VCP)등이 있다. 여기서, 비트라인프리차지전압(VBLP)과 셀판 전압(VCP)은 통상적으로 동일한 전압레벨을 갖는다.
도 1은 일반적인 내부전압 생성장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 내부전압 생성장치는 기준전압(VREF)을 입력받아 대응되는 전압을 생성하는 미러타입증폭기(100)와, 미러타입증폭기(100)의 출력신호에 응답하여 비트라인프리차지전압(VBLP)을 출력하는 출력드라이버(110)로 구성된다.
여기서, 미러타입증폭기(100)에 입력되는 구동제어신호(OFF, OFFB)는 미러타입증폭기(100)의 동작 유/무를 결정해주는 신호이다. 또한, 기준전압(VREF)은 통상적으로 코어전압(VCORE)의 ½인 전압레벨 값을 갖는다.
도 2는 도 1의 내부전압 생성장치를 설명하기 위한 회로도이다.
도 2를 참조하면, 구동제어신호(OFF, OFFB)에 따라 동작하는 미러타입증폭기(100)는 기준전압(VREF)에 대응하는 비트라인프리차지전압(VBLP)을 생성한다. 그리고, 출력드라이버(110)는 비트라인프리차지전압(VBLP)에 따라 풀 업(pull up) 및 풀 다운(pull down) 동작을 하여 비트라인프리차지전압(VBLP)을 상승 또는 하강 시킨다.
여기서, 미러타입증폭기(100)는 누설 전류(leakage current)를 방지하기 위하여 NMOS 트랜지스터(21)를 포함하고 있다. 이 NMOS 트랜지스터(NM21)는 출력드라이버(110)의 NMOS 트랜지스터(NM22) 쪽에 데드 존(dead zone) 구간을 설정하기 위한 것으로, 미러타입증폭기(100)는 데드 존 구간에서 누설 전류를 방지할 수 있게 된다.
하지만, 데드 존 구간이 설정되면서 출력드라이버(110) NMOS 트랜지스터(NM22)의 동작 시점이 늦어지게 되고, 결국 내부전압 생성장치의 전체적인 응답속도가 늦어지는 문제점이 발생하였다.
한편, 반도체 소자의 회로동작은 스탠바이 모드(stanby mode)와 액티브 모드(active mode)로 구분된다. 하지만 종래의 내부전압 생성장치는 스탠바이 모드와 액티브 모드에서 모두 미러타입증폭기(100)를 사용했기 때문에, 액티브 모드에서 원하는 구동력을 갖는 비트라인프리차지전압(VBLP)을 생성할 수 없는 문제점 또한 발생하였다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 액티브 모드에서 응답속도를 빠르게 하고, 스탠바이 모드와 액티브 모드에서 서로 다른 구동력을 생성하는 반도체 소자의 내부전압 생성장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 구동제어신호를 생성하는 제어수단; 상기 구동제어신호에 응답하여 기준전압에 대응하는 제1 전압을 생성하는 제1 전압생성수단; 상기 제1 전압에 응답하여 출력노드를 구동하는 제1 드라이버; 상기 구동제어신호에 응답하여 상기 기준전압에 대응하는 제2 전압을 생성하는 제2 전압생성수단; 및 상기 제2 전압에 응답하여 상기 출력노드를 구동하는 제2 드라이버를 구비하는 반도체 소자의 내부전압 생성장치를 제공한다.
바람직하게, 상기 제1 전압생성수단은 상기 스탠바이 모드 또는 액티브 모드에서 상기 제1 전압을 생성하고, 상기 제2 전압생성수단은 상기 액티브 모드에서 제2 전압을 생성한다.
본 발명에서는 액티브 모드에서 스탠바이 모드에서 보다 더 큰 구동력을 확보하기 위한 연산증폭기를 더 추가하였다. 본 발명에 따르면 액티브 모드에서 느린 응답 속도와 내부전압이 충분하지 않게 생성되는 현상을 개선할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 내부전압 생성장치를 설명하기 위한 블록도이다.
도 3을 참조하면, 내부전압 생성장치는 미러타입증폭기(100)와, 제1 출력드라이버(110)와, 구동제어부(300)와, 연상증폭기(310), 및 제2 출력드라이버(320)를 구비한다.
미러타입증폭기(100)와 제1 출력드라이버(도 1의 출력드라이버 : 110)의 기술적 구현 및 동작은 종래기술과 실질적으로 동일하다. 다만, 본 실시예에서는 공개기술(도 1 참조)과 비교하여 구동제어부(300)와, 연상증폭기(310), 및 제2 출력드라이버(320)를 추가하였으며, 그에 따라 액티브 모드에서 비트라인프리차지전압(VBLP)은 스탠바이 모드에서 비트라인프리차지전압(VBLP)보다 더 큰 구동력을 갖게 된다.
구동제어부(300)는 액티브 모드에서 인에이블(enable)되는 제어신호(CTR)을 입력받아 미러타입증폭기(100)를 구동하기 위한 'OFF', 'OFFB' 구동제어신호와, 연산증폭기(310)를 구동하기 위한 'TOFF', 'TOFFB' 구동제어신호를 출력한다. 이 구동제어신호(OFF, OFFB, TOFF, TOFFB)는 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 신호로서, 'OFF', 'OFFB' 구동제어신호의 경우 미러타입증폭기(100)를 스탠바이 모드나 액티브 모드에서 모두 동작하게 하기 위한 신호이고, 'TOFF', 'TOFFB' 구동제어신호의 경우 연산증폭기(310)를 액티브 모드에서만 동작하게 하기 위한 신호이다. 구동제어부(300)의 회로구성은 일반적으로 쉽게 구현이 가능하므로 여기서 구체적으로 설명하지 않기로 한다.
미러타입증폭기(100)는 'OFF', 'OFFB' 구동제어신호에 따라 구동하고, 기준전압(VREF)에 대응하는 전압을 생성한다. 종래와 마찬가지로 미러타입증폭기(100)에서 생성되는 전압에 대해서 데드 존 구간을 설정하기 위해 도 2와 같은 NMOS 트랜지스터(도면에 미도시)가 포함되어 있다.
제1 출력드라이버(110)는 미러타입증폭기(100)에서 생성된 전압에 응답하여 비트라인프리차지전압(VBLP)이 출력되는 출력노드를 구동한다.
연산증폭기(310)는 'TOFF', 'TOFFB' 구동제어신호에 따라 구동하고, 기준전압(VREF)에 대응하는 전압을 생성한다.
제2 출력드라이버(320)는 연산증폭기(310)에서 생성된 전압에 응답하여 비트라인프리차지전압(VBLP)이출력되는 출력노드를 구동한다.
도 4는 도 3의 내부전압 생성장치의 실시예를 설명하기 위한 회로도이다.
도 4를 참조하면, 구동제어신호(OFF, OFFB)에 따라 동작하는 미러타입증폭기(100)는 기준전압(VREF)에 대응하는 비트라인프리차지전압(VBLP)을 생성한다. 그리고, 출력드라이버(110)는 비트라인프리차지전압(VBLP)에 따라 풀 업(pull up) 및 풀 다운(pull down) 동작을 하여 비트라인프리차지전압(VBLP)을 상승 또는 하강 시킨다.
이하, 본 발명과 밀접한 관련이 있는 연산증폭기(310), 및 제2 출력드라이버(320)에 대해 자세히 설명하겠다.
연산증폭기(310)는 기준전압(VREF)과 비트라인프리차지전압(VBLP)을 비교하여 풀업신호를 출력하는 제1 연산증폭기(OP1)와, 'TOFFB' 구동제어신호를 게이트 입력받아 제1 연산증폭기(OP1)를 인에이블(enable)시키는 PMOS 트랜지스터(PM41)와, 기준전압과 비트라인프리차지전압(VBLP)을 비교하여 풀다운신호를 출력하는 제2 연산증폭기(OP2), 및 'TOFF' 구동제어신호를 게이트 입력받아 제2 연산증폭기(OP2)를 인에이블시키는 NMOS 트랜지스터(NM41)를 구비한다.
여기서, PMOS 트랜지스터(PM41)는 제1 연산증폭기(OP1)와 코어전압단(VCORE) 사이에 형성되고, NMOS 트랜지스터(NM41)은 제2 연산증폭기(OP2)와 접지전압단(VSS)사이에 형성된다.
제2 출력드라이버(320)는 연산증폭기(310)에서 출력되는 풀업 신호에 따라 비트라인프리차지전압(VBLP)이 출력되는 출력노드를 풀업 구동하는 PMOS 트랜지스터(PM42)와, 연산증폭기(310)에서 출력되는 풀다운 신호에 따라 비트라인프리차지전압(VBLP)이 출력되는 출력노드를 풀다운 구동하는 NMOS 트랜지스터(NM42)를 구비한다.
여기서, 제2 출력드라이버(320)의 PMOS 트랜지스터(PM42)는 코어전압단(VCORE)과 출력노드 사이에 형성되어 풀업신호를 게이트 입력받고, 제2 출력드라이버(320)의 NMOS 트랜지스터(NM42)는 접지전압단(VSS)과 출력노드 사이에 형성되어 풀다운신호를 게이트 입력받는다.
결과적으로, 구동제어부(300)는 스탠바이 모드와 액티브 모드에서 미러타입증폭기(100)를 구동하기 위한 'OFF', 'OFFB' 구동제어신호를 출력하고, 액티브 모 드에서만 연산증폭기(310)를 구동하기 위한 'TOFF', 'TOFFB' 구동제어신호를 출력한다. 때문에, 이 구동제어신호(OFF, OFFB, TOFF, TOFFB)를 입력받은 미러타입증폭기(100)와 연산증폭기(310)는 스탠바이 모드와 액티브 모드에서 서로 다른 구동력을 갖는 비트라인프리차지전압(VBLP)을 생성하게 된다.
상술한 바와 같이, 본 발명은 스탠바이 모드에서 데드 존 구간이 설정된 미러타입증폭기(100)가 동작하여 원하지 않는 누설 전류가 흐르는 것을 방지하여 주고, 액티브 모드에서 미러타입증폭기(100)와 연산증폭기(310)가 같이 동작하여, 스탠바이 모드에서 생성되는 비트라인프리차지전압(VBLP)보다 큰 구동력을 갖는 비트라인프리차지전압(VBLP)을 생성한다. 또한, 액티브 모드시 바로 동작하는 연산증폭기(310)에 의해 종래에 보다 빠르게 안정적인 비트라인프리차지전압(VBLP)의 전압레벨을 확보할 수 있다.
상기 실시예는 비트라인프리차지전압(VBLP)을 생성하기 위한 것이지만, 동일한 전압레벨을 사용하는 셀판 전압(VCP) 생성에도 이용될 수 있다. 또한, 기준전압(VREF)에 따라 다른 전압레벨 생성에도 실시 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스탠바이 모드에서 전류소모를 줄일 수 있고, 액티브 모드에서 빠르게 안정적인 전압을 확보할 수 있는 효과를 얻을 수 있다.

Claims (14)

  1. 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 구동제어신호를 생성하는 제어수단; 상기 구동제어신호에 응답하여 기준전압에 대응하는 제1 전압을 생성하는 제1 전압생성수단; 상기 제1 전압에 응답하여 출력노드를 구동하는 제1 드라이버; 상기 구동제어신호에 응답하여 상기 기준전압에 대응하는 제2 전압을 생성하는 제2 전압생성수단; 및 상기 제2 전압에 응답하여 상기 출력노드를 구동하는 제2 드라이버를 구비하며,
    상기 제2 전압생성수단은, 상기 기준전압과 출력노드의 전압을 비교하여 비교결과를 출력하는 비교부; 및 상기 구동제어신호에 응답하여 상기 비교부를 인에이블 시키는 제어부를 구비하는 것을 특징으로 하고,
    상기 비교부는, 상기 기준전압과 출력노드의 전압을 비교하여 풀업신호를 출력하는 풀업신호 생성부; 및 상기 기준전압과 출력노드의 전압을 비교하여 풀다운신호를 출력하는 풀다운신호 생성부를 구비하는 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  2. 제1 항에 있어서,
    상기 제1 전압생성수단은 상기 스탠바이 모드 또는 액티브 모드에서 상기 제1 전압을 생성하는 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  3. 제1 항에 있어서,
    상기 제2 전압생성수단은 상기 액티브 모드에서 제2 전압을 생성하는 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  4. 제1 항에 있어서,
    상기 출력노드에서 출력되는 전압은 비트라인 프리차지 전압 또는 기판 전압인 것을 특징으로 반도체 소자의 내부전압 생성장치.
  5. 삭제
  6. 삭제
  7. 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 구동제어신호를 생성하는 제어수단; 상기 구동제어신호에 응답하여 기준전압에 대응하는 제1 전압을 생성하는 제1 전압생성수단; 상기 제1 전압에 응답하여 출력노드를 구동하는 제1 드라이버; 상기 구동제어신호에 응답하여 상기 기준전압에 대응하는 제2 전압을 생성하는 제2 전압생성수단; 및 상기 제2 전압에 응답하여 상기 출력노드를 구동하는 제2 드라이버를 구비하며,
    상기 제2 전압생성수단은, 상기 기준전압과 출력노드의 전압을 비교하여 비교결과를 출력하는 비교부; 및 상기 구동제어신호에 응답하여 상기 비교부를 인에이블 시키는 제어부를 구비하는 것을 특징으로 하고,
    상기 제어부는 전원전압단과 상기 비교부 사이에 형성되고, 상기 구동제어신호에 따라 활성화 여부가 결정되는 스위칭 수단인 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  8. 제1 항에 있어서,
    상기 풀업신호생성부는 제1 연산증폭기(operational amplifier)인 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  9. 제1 항에 있어서,
    상기 풀다운신호생성부는 제2 연산증폭기(operational amplifier)인 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  10. 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 구동제어신호를 생성하는 제어수단; 상기 구동제어신호에 응답하여 기준전압에 대응하는 제1 전압을 생성하는 제1 전압생성수단; 상기 제1 전압에 응답하여 출력노드를 구동하는 제1 드라이버; 상기 구동제어신호에 응답하여 상기 기준전압에 대응하는 제2 전압을 생성하는 제2 전압생성수단; 및 상기 제2 전압에 응답하여 상기 출력노드를 구동하는 제2 드라이버를 구비하며,
    상기 제2 드라이버는 상기 스탠바이 모드에서 상기 출력노드로 출력되는 전압레벨보다 높은 전압레벨을 상기 액티브 모드에서 상기 출력노드로 출력하기 위한것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  11. 제1 항에 있어서,
    상기 제2 드라이버는,
    상기 풀업신호에 응답하여 상기 출력노드에 풀업구동을 하는 풀업부; 및
    상기 풀다운신호에 응답하여 상기 출력노드에 풀다운구동을 하는 풀다운부
    를 구비하는 반도체 소자의 내부전압 생성장치.
  12. 제11 항에 있어서,
    상기 풀업부는 상기 출력노드와 코어전압단 사이에 형성되어 상기 풀업신호를 게이트 입력받는 MOS 트랜지스터인 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  13. 제11 항에 있어서,
    상기 풀다운부는 상기 출력노드와 접지전압단 사이에 형성되어 상기 풀다운신호를 게이트 입력받는 MOS 트랜지스터인 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
  14. 스탠바이 모드 및 액티브 모드에 대한 정보를 갖는 구동제어신호를 생성하는 제어수단; 상기 구동제어신호에 응답하여 기준전압에 대응하는 제1 전압을 생성하는 제1 전압생성수단; 상기 제1 전압에 응답하여 출력노드를 구동하는 제1 드라이버; 상기 구동제어신호에 응답하여 상기 기준전압에 대응하는 제2 전압을 생성하는 제2 전압생성수단; 및 상기 제2 전압에 응답하여 상기 출력노드를 구동하는 제2 드라이버를 구비하며,
    상기 제1 전압생성수단은 미러 타입(Mirror Type) 증폭기인 것을 특징으로 하는 반도체 소자의 내부전압 생성장치.
KR1020060060051A 2006-06-30 2006-06-30 반도체 소자의 내부전압 생성장치 KR100780623B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060060051A KR100780623B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 내부전압 생성장치
US11/717,662 US7492646B2 (en) 2006-06-30 2007-03-14 Internal voltage generator of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060051A KR100780623B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 내부전압 생성장치

Publications (1)

Publication Number Publication Date
KR100780623B1 true KR100780623B1 (ko) 2007-11-29

Family

ID=38875891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060051A KR100780623B1 (ko) 2006-06-30 2006-06-30 반도체 소자의 내부전압 생성장치

Country Status (2)

Country Link
US (1) US7492646B2 (ko)
KR (1) KR100780623B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936632B2 (en) * 2008-09-19 2011-05-03 Hynix Semiconductor Inc. Semiconductor device including an internal circuit receiving two different power supply sources
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
KR101004667B1 (ko) * 2009-04-30 2011-01-04 주식회사 하이닉스반도체 내부 전원 전압 생성회로 및 그의 생성 방법
JP5893465B2 (ja) 2012-03-27 2016-03-23 ルネサスエレクトロニクス株式会社 連想記憶装置
US11169554B2 (en) * 2020-03-24 2021-11-09 Cirrus Logic, Inc. Voltage regulator circuitry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007228A (ko) * 1998-07-01 2000-02-07 윤종용 내부전압 변환회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
JPH0447591A (ja) 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
KR0131746B1 (ko) * 1993-12-01 1998-04-14 김주용 내부 강압전원 회로
KR0166505B1 (ko) 1995-08-18 1999-02-01 김주용 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
KR19990070489A (ko) 1998-02-16 1999-09-15 이병수 매직퍼즐의 센터블록 방향 전환방법
KR100348221B1 (ko) 1998-12-30 2002-09-18 주식회사 하이닉스반도체 고전압 발생기
KR100284296B1 (ko) * 1999-04-13 2001-03-02 김영환 내부전원 발생회로
KR100533976B1 (ko) 2004-05-10 2005-12-07 주식회사 하이닉스반도체 멀티-포트 메모리 소자
KR100693783B1 (ko) * 2004-11-04 2007-03-12 주식회사 하이닉스반도체 내부전원 발생장치
KR100582392B1 (ko) 2004-12-28 2006-05-22 주식회사 하이닉스반도체 반도체메모리소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007228A (ko) * 1998-07-01 2000-02-07 윤종용 내부전압 변환회로

Also Published As

Publication number Publication date
US20080001582A1 (en) 2008-01-03
US7492646B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
US7046571B2 (en) Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof
KR100728950B1 (ko) 내부전압 발생장치
US7579821B2 (en) Voltage generator
KR100406548B1 (ko) 반도체메모리장치의 비트라인프리차지 회로 및 방법
US20070188194A1 (en) Level shifter circuit and method thereof
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
KR100780623B1 (ko) 반도체 소자의 내부전압 생성장치
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
KR100904423B1 (ko) 반도체 메모리 소자
US6130829A (en) High voltage generator
KR100996186B1 (ko) 내부 전압 생성회로
KR100977731B1 (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
US20060290414A1 (en) Charge pump circuit and semiconductor memory device having the same
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR100701683B1 (ko) 센스 앰프 전원제어회로
US6512410B2 (en) Dual-level substrate voltage generator
KR20030081979A (ko) 오토 리프레쉬 전류 감소를 위한 센스 앰프 오버 드라이브제어회로
KR100280396B1 (ko) 센스앰프구동회로
KR20110047892A (ko) 집적회로 및 그 구동방법
KR102036918B1 (ko) 반도체메모리장치
KR100930391B1 (ko) 전원전압 공급 제어 장치
KR100186307B1 (ko) 내부 전원전압 보상회로
KR20040011790A (ko) 반도체 메모리 장치의 셀 어레이 전원전압 발생회로
KR100871367B1 (ko) 출력 버퍼 회로
KR100420086B1 (ko) 반도체 장치의 전압 변환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 12