KR20000007228A - 내부전압 변환회로 - Google Patents

내부전압 변환회로 Download PDF

Info

Publication number
KR20000007228A
KR20000007228A KR1019980026439A KR19980026439A KR20000007228A KR 20000007228 A KR20000007228 A KR 20000007228A KR 1019980026439 A KR1019980026439 A KR 1019980026439A KR 19980026439 A KR19980026439 A KR 19980026439A KR 20000007228 A KR20000007228 A KR 20000007228A
Authority
KR
South Korea
Prior art keywords
internal voltage
voltage
comparator
internal
output
Prior art date
Application number
KR1019980026439A
Other languages
English (en)
Inventor
강태균
김경래
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026439A priority Critical patent/KR20000007228A/ko
Publication of KR20000007228A publication Critical patent/KR20000007228A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에 있어서, 기준전압과 피드백된 출력전압의 전압차를 검출하는 제 1 비교기와, 상기 제 1 비교기의 출력신호에 의해 구동되어 내부전압을 출력하고, 상기 내부전압을 상기 제 1 비교기의 일측 입력단으로 피드백시키는 제 1 구동트랜지스터로 구성되어 스탠바이 모드 및 액티브모드에서 내부전압을 발생하는 제 1 내부전압발생부; 제어신호에 응답하여 기준전압과 출력전압의 전압차를 검출하는 제 2 비교기와, 상기 제 2 비교기의 출력신호에 의해 구동되어 내부전압을 출력하고, 상기 내부전압을 상기 제 2 비교기의 일측 입력단으로 피드백시키는 제 2 구동트랜지스트로 구성되어 액티브 모드시에 내부전압을 발생하는 제 2 내부전압발생부; 및 스탠바이 모드시 상기 제 1 내부전압발생부에 의한 내부전압이 출력되도록 제어신호에 응답하여 상기 제 2 내부전원발생부의 제 2 구동트랜지스터를 턴오프시키기 위한 출력전압신호를 발생하는 제어용 트랜지스터를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 스탠바이 모드에서의 내부전압 상승을 억제함으로써, 메모리장치내의 소자들의 물리적 손상을 방지하고 그 동작의 신뢰성을 개선할 수 있는 효과가 있다.

Description

내부전압 변환회로
본 발명은 반도체 메모리장치에서의 내부전압 변환회로에 관한 것으로서, 특히, 스탠바이 모드에서의 내부전압 상승을 방지할 수 있는 내부전압 변환회로에 관한 것이다.
일반적으로, 반도체 메모리 장치에서는 칩의 고집적화에 따라 전계효과트랜지스터(MOSFET)소자의 내압이 감소하므로 반도체 메모리장치 내부에 전원전압을 소정 레벨로 강압하는 내부전압 변환(Internal voltage converter)회로가 채택되어 널리 이용되고 있다. 이러한 내부전압 변환방식은 전원의 표준화, 저비용화, 배터리에 의한 구동, 고성능화의 실현을 위한 필수의 기술로 여겨지고 있다.
도 1 은 종래의 내부 전압 변환회로를 나타낸 회로도로서, 도시된 바와 같이, 스탠바이 모드 및 액티브모드에서 내부전압을 발생하는 제 1 내부전압발생부(10)와, 액티브모드에서 내부전압을 발생하는 제 2 내부전압발생부(20)로 구성된다.
상기 제 1 내부전압발생부(10)는 기준전압(VREF)과 출력전압(VINT)의 전압차를 검출하는 제 1 비교기(11)와, 전원전압(VCC)과 제 1 비교기(11)의 일측 입력단에 결합되고, 비교기(11)의 출력신호에 의해 구동되는 제 1 구동트랜지스터(MP3)로 구성된다.
상기 제 2 내부전압발생부(20)는 출력단이 제 1 내부전원발생부(10)의 출력단에 결합되고, 제어신호(CS)에 응답하여 기준전압(VREF)과 출력전압(VINT)의 전압차를 검출하는 제 2 비교기(21)와, 전원전압(VCC)과 제 2 비교기(21)의 일측 입력단에 결합되고, 제 2 비교기(21)의 출력신호에 의해 구동되는 제 2 구동트랜지스터(MP6)로 구성된다.
상기 제 1 및 제 2 구동트랜지스터(12,22)는 각각이 피모스 트랜지스터로 구성된다.
상기와 같이 구성된 종래의 내부전압 변환회로는 두 가지 동작모드 즉, 대기시간동안 적은 전류 소모를 필요로 하는 스탠바이 모드(Stand-by Mode)와 동작시간동안 많은 전류의 소모를 필요로 하는 액티브 모드(Active Mode)로 동작한다.
보다 상세하게, 논리레벨 "하이"의 제어신호(CS)가 제 2 내부전압발생부(20)의 엔모스트랜지스터(MN8)에 인가될 때 액티브 모드로 동작하며, 이때, 제 1 및 제 2 내부전압발생부(10,20)가 동시에 동작하게 된다. 반면에, "로우"의 제어신호(CS)가 제 2 내부전압발생부(20)의 엔모스트랜지스터(MN8)에 인가될 때 스탠바이 모드로 동작하며, 이때, 제 1 내부전압발생부(20)만이 동작하게 된다.
상기 제 1 및 제 2 내부전압발생부(10, 20)는 출력단에 접속된 부하에 의해 전류의 변동이 발생되므로, 내부전압(VINT)은 상승 또는 하강하게 된다. 제 1 및 제 2 비교기(11, 21)는 일측의 입력단을 통해 출력전압을 입력받는 피드백 루프를 구성하며, 상기 변동된 내부전압(VINT)을 기준전압(VREF)과 비교하고, 그 변동된 내부전압이 기준전압 보다 작을 경우에는 비교기(11, 21)는 제 1 및 제 2 구동트랜지스터(MN3, MN6)을 턴온시킴으로써, 내부전압을 기준전압 레벨로 끌어올리고, 그 변동된 내부전압이 기준전압 보다 클 경우에는 비교기(11, 21)는 제 1 및 제 2 구동트랜지스터(MN3, MN6)을 턴오프시킴으로써, 내부전압을 기준전압 레벨로 끌어내린다. 이와같은 방식으로 내부전압 변환회로는 일정한 내부전압을 유지토록 한다.
그러나, 상기한 바와 같은 종래 기술에서는 스탠바이 모드로 동작할시 정전류원 트랜지스터(MN8)가 턴오프되어 제 2 내부전압발생부(20)는 동작을 멈추게 되지만, 제 2 내부전압 발생부(20)의 출력단의 큰 캐패시턴스 성분에 의하여 구동트랜지스터(MP6)는 턴오프 되지않고, 구동트랜지스터(MP6)는 부하에 계속적으로 전류를 공급하게 된다. 이로 인해 스탠바이 모드에서 내부전압이 일정한 전압레벨을 유지하지 못하고 상승하게 된다.
도 2 는 종래의 내부 전압 변환회로의 시믈레이션 결과를 나타낸 타이밍도로서, 스탠바이 모드에서 내부전압이 상승함을 보이고 있다.
따라서, 종래의 내부전압 변환회로는 액티브 모드에서 스탠바이 모드로 전환할 시 내부전압이 상승함으써, 반도체 메모리장치내의 낮은 내압을 가진 소자에 손상을 가하게 되고, 이는 반도체 메모리장치의 오동작의 원인이 된다.
상기 문제점을 해결하기 위해 안출한 것으로 본 발명의 목적은 대기모드에서의 내부전압의 상승을 억제함으로써, 반도체 메모리장치내의 소자들의 물리적 손상을 방지하고, 그 동작의 신뢰성을 개선할 수 있는 내부전압 변환회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 회로는 기준전압과 피드백된 출력전압의 전압차를 검출하는 제 1 비교기와, 상기 제 1 비교기의 출력신호에 의해 구동되어 내부전압을 출력하고, 상기 내부전압을 상기 제 1 비교기의 일측 입력단에 피드백시키는 제 1 구동트랜지스터로 구성되어 스탠바이 모드 및 액티브모드에서 내부전압을 발생하는 제 1 내부전압발생부; 제어신호에 응답하여 기준전압과 출력전압의 전압차를 검출하는 제 2 비교기와, 상기 제 2 비교기의 출력신호에 의해 구동되어 내부전압을 출력하고, 상기 내부전압을 상기 제 2 비교기의 일측 입력단으로 피드백시키는 제 2 구동트랜지스트로 구성되어 액티브 모드시에 내부전압을 발생하는 제 2 내부전압발생부; 및 스탠바이 모드시 상기 제 1 내부전압발생부에 의해 내부전압이 출력되도록 제어신호에 응답하여 상기 제 2 내부전원발생부의 제 2 구동트랜지스터를 턴오프시키기 위한 출력신호를 발생하는 제어용 트랜지스터를 구비하는 것을 특징으로 한다.
도 1 은 종래의 내부 전압 변환회로를 나타낸 회로도.
도 2 는 종래의 내부 전압 변환회로의 시믈레이션 결과를 나타낸 타이밍도.
도 3 은 본 발명에 의한 내부전압 변환회로를 회로도.
도 4 는 본 발명에 의한 내부전압 변환회로의 시믈레이션 결과를 나타낸 타이밍도.
*도면의 주요부분에 대한 부호의 설명
100; 제 1 내부전원발생부 101; 제 1 비교기
MN3; 제 1 구동트랜지스터 MN6; 제 2 구동트랜지스터
200; 제 2 내부전원발생부 201; 제 2 비교기
MP7: 제어용 트랜지스터
이하, 첨부한 도면을 참조하여 본 발명의 기술을 상세하게 설명하면 다음과 같다.
도 3 는 본 발명에 의한 내부전압 변환회로를 회로도로서, 도시된 바와 같이, 기준전압(VREF)과 피드백된 출력전압(VINT)의 전압차를 검출하는 제 1 비교기(101), 제 1 비교기(101)의 출력신호에 의해 구동되어 내부전압(VINT)을 출력하고, 상기 내부전압을 제 1 비교기(101)의 일측 입력단에 피드백시키는 제 1 구동트랜지스터(MP3)로 구성되어 스탠바이 모드 및 액티브 모드에서 내부전압(VINT)을 발생하는 제 1 내부전압발생부(100)와, 제 1 내부전원발생부(100)의 출력단에 결합되고, 제어신호(CS)에 응답하여 기준전압(VREF)과 피드백된 출력전압(VINT)의 전압차를 검출하는 제 2 비교기(201)와, 제 2 비교기(201)의 출력신호에 의해 구동되어 내부전압(VINT)을 출력하고, 내부전압(VINT)을 제 2 비교기(201)의 일측 입력단으로 피드백시키는 제 2 구동트랜지스트(MP6)로 구성되어 액티브 모드시에 내부전압을 발생하는 제 2 내부전압발생부(200)와, 스탠바이 모드시 제 1 내부전압발생부(100)에 의해 내부전압이 출력되도록 제어신호(CS)에 응답하여 제 2 내부전원발생부(200)의 제 2 구동트랜지스터(MP6)를 턴오프시키기 위한 출력신호를 발생하는 제어용 트랜지스터(MP7)로 구성된다.
상기 제 1 비교기(100)는 전류미러를 형성하는 피모스 트랜지스터(MP1, MP2)와, 기준전압(VREF)과 출력전압(VINT)의 전압차를 검출하는 차분쌍 트랜지스터(MN1,MN2)와, 차분쌍 트랜지스터(MN1, MN2)의 공통소스단과 접지사이에 결합되고 기준전압(Vref)에 의해 구동되는 정전류원 트랜지스터(MN3)로 구성된다.
상기 제 2 비교기(200)는 전류미러를 형성하는 피모스 트랜지스터(MP4, MP5)와, 기준전압(VREF)과 출력전압(VINT)의 전압차를 검출하는 차분쌍 트랜지스터(MN4, MN5)와, 차분쌍 트랜지스터(MN4, MN5)의 공통소스단과 접지사이에 결합되고, 기준전압(VREF)과 제어신호(CS)에 의해 각각 구동되는 정전류원 트랜지스터(MN6, MN7)로 구성된다.
상기 제 1 , 제 2 구동트랜지스터(MP3, MP6)는 각각이 피모스 트랜지스터로 구성된다.
상기 제어용 트랜지스터(MP7)는 전원전압(VCC)과 제 2 비교기(201)의 출력단 사이에 결합되고, 제어신호(CS)에 응답하여 제 2 구동트랜지스터(MP6)를 턴오프시키기 위한 출력신호를 발생하는 피모스 트랜지스터이다.
상기와 같이 구성된 바람직한 실시예의 동작전반을 도 4 의 타이밍도를 인용하여 기술하면 다음과 같다.
먼저, 논리레벨 "하이"의 제어신호(CS)가 인가되면, 본 발명이 실시예는 제 1 내부전압발생부(100)와 제 2 내부전압발생부(200)가 동시에 동작하는 액티브 모드로 동작한다.
상기 논리레벨 "하이"의 제어신호(CS)가 정전류원 트랜지스터(MN7) 및 제어용 트랜지스터(MP7)의 게이트단에 인가되므로, 정전류원 트랜지스터(MN7)는 턴온되고, 반면에 구동트랜지스터(MP7)는 턴오프된다.
이와같은 상태에서, 제 1 내부전압발생부(100)에서는 비교기(101)의 차분쌍 트랜지스터(MN1, MN2)는 기준전압(VREF)과 구동트랜지스터(MP3)의 의해 피드백된 출력전압(VINT)의 전압차를 검출하고, 그 결과된 비교신호를 엔모스트랜지스터(MN1)의 드레인단을 통해 출력하고, 이를 구동트랜지스터(MP3)의 게이트단에 인가한다. 이에 따라 구동트랜지스터(MP3)가 턴온됨으로써, 제 1 내부전압발생부(100)는 내부전압(VINT)를 발생한다.
한편, 제 2 내부전압발생부(200)에서는 정전류원 트랜지스터(MN7)가 턴온되고, 구동트랜지스터(MP7)가 턴오프됨으로써, 비교기(201)의 차분쌍 트랜지스터(MN5, MN6)는 기준전압(VREF)과 구동트랜지스터(MP6)의 의해 피드백된 출력전압(VINT)의 전압차를 검출하고, 그 결과된 비교신호를 엔모스트랜지스터(MN4)의 드레인단을 통해 출력하고, 이를 구동트랜지스터(MP6)의 게이트단에 인가한다. 이에 따라 구동트랜지스터(MP6)가 턴온됨으로써, 제 2 내부전압발생부(200)는 내부전압(VINT)를 발생한다.
도 2 의 타이밍도에 나타낸 바와 같이, 제어신호(CS)가 논리레벨 "로우"에서 논리레벨 "하이"로 천이하는 시점에서 과도특성에 기인하는 오버슈트가 발생하며, 내부전압은 약 160 나노초 정도 경과한 후 일정한 레벨로 안정된다.
반면에, 논리레벨 "하이"의 제어신호(CS)가 논리레벨 "로우"로 천이하게 되면, 본 발명의 실시예는 액티브 모드에서 스탠바이 모드로 전환된다.
상기 논리레벨 "로우"의 제어신호(CS)가 정전류원 트랜지스터(MN7) 및 제어용 트랜지스터(MP7)의 게이트단에 인가되므로, 정전류원 트랜지스터(MN7)는 턴오프되고, 반면에 제어용 트랜지스터(MP7)는 턴온된다.
이와같이, 제어용 트랜지스터(MP7)가 턴온될 때 구동트랜지스터(MP6)의 게이트단 전위가 전원전압 레벨로 상승하므로, 구동트랜지스터(MP6)는 턴오프되고, 이로써, 제 2 내부전원발생부(200)의 동작은 완전히 정지되고, 제 1 내부전원발생부(100)만이 동작하게 된다.
따라서, 스탠바이 모드에서 구동트랜지스터(MP6)에 의한 전류흐름이 방지되므로, 내부전압은 액티브 모드시의 전압레벨을 유지한다.
도 4 는 본 발명에 의한 내부전압 변환회로의 시믈레이션 결과를 나타낸 타이밍도로서, 스탠바이 모드시 내부전압이 액티브 모드의 전압레벨과 동일한 전압레벨을 유지함을 보이고 있다.
따라서, 본 발명에서는 스탠바이 모드에서 제 2 내부전압발생부의 구동트랜지스터에 의한 전류 흐름을 방지함으로써, 스탠바이시 내부전압이 액티브 모드시의 전압레벨을 유지할 수 있으며, 이로 인해, 반도체 메모리장치내의 소자들의 물리적 손상을 방지하고, 그 동작의 신뢰성을 높일수 있는 효과가 있다.

Claims (2)

  1. 기준전압과 피드백된 출력전압의 전압차를 검출하는 제 1 비교기와, 상기 제 1 비교기의 출력신호에 의해 구동되어 내부전압을 출력하고, 상기 내부전압을 상기 제 1 비교기의 일측 입력단으로 피드백시키는 제 1 구동트랜지스터로 구성되어 스탠바이 모드 및 액티브모드에서 내부전압을 발생하는 제 1 내부전압발생부;
    제어신호에 응답하여 기준전압과 출력전압의 전압차를 검출하는 제 2 비교기와, 상기 제 2 비교기의 출력신호에 의해 구동되어 내부전압을 출력하고, 상기 내부전압을 제 2 비교기의 일측 입력단으로 피드백시키는 제 2 구동트랜지스트로 구성되어 액티브 모드시에 내부전압을 발생하는 제 2 내부전압발생부; 및
    스탠바이 모드시 상기 제 1 내부전압발생부에 의해 내부전압이 출력되도록 제어신호에 응답하여 상기 제 2 내부전원발생부의 제 2 구동트랜지스터를 턴오프시키기 위한 출력전압신호를 발생하는 제어용 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 변환회로.
  2. 제 1 항에 있어서, 상기 제어용 트랜지스터는
    전원전압과 상기 제 2 비교기의 출력단 사이에 결합되고, 상기 제어신호에 응답하여 상기 제 2 구동용 트랜지스터를 턴오프시키기 위한 제어전압을 발생하는 피모스 트랜지스터인 것을 특징으로 하는 하는 내부전압 변환회로.
KR1019980026439A 1998-07-01 1998-07-01 내부전압 변환회로 KR20000007228A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026439A KR20000007228A (ko) 1998-07-01 1998-07-01 내부전압 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026439A KR20000007228A (ko) 1998-07-01 1998-07-01 내부전압 변환회로

Publications (1)

Publication Number Publication Date
KR20000007228A true KR20000007228A (ko) 2000-02-07

Family

ID=19542721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026439A KR20000007228A (ko) 1998-07-01 1998-07-01 내부전압 변환회로

Country Status (1)

Country Link
KR (1) KR20000007228A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721204B1 (ko) * 2006-04-12 2007-05-23 주식회사 하이닉스반도체 내부전압 드라이버회로
KR100780623B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성장치
KR100784861B1 (ko) * 2005-10-10 2007-12-14 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
KR100991290B1 (ko) * 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100991290B1 (ko) * 2003-11-18 2010-11-01 주식회사 하이닉스반도체 플래시 메모리 장치의 전압 강하 컨버터 회로
KR100784861B1 (ko) * 2005-10-10 2007-12-14 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7548466B2 (en) 2005-10-10 2009-06-16 Samsung Electronics Co., Ltd. Flash memory device and voltage generating circuit for the same
KR100721204B1 (ko) * 2006-04-12 2007-05-23 주식회사 하이닉스반도체 내부전압 드라이버회로
KR100780623B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성장치
US7492646B2 (en) 2006-06-30 2009-02-17 Hynix Semiconductor Inc. Internal voltage generator of semiconductor device

Similar Documents

Publication Publication Date Title
CN101038788B (zh) 半导体集成电路和漏电流减小方法
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
US20080285191A1 (en) Backflow preventing circuit capable of preventing reverse current efficiently
KR970024174A (ko) 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed)
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
KR20050091234A (ko) 내부전압 발생장치
US6025707A (en) Internal voltage generator
JP2000339042A (ja) 電圧発生回路
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
US6316985B1 (en) Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same
JP2704459B2 (ja) 半導体集積回路装置
KR100319606B1 (ko) 전압 강압 회로
KR940004482Y1 (ko) 셑 플레이트 전압 초기 셑업회로
JP3875285B2 (ja) 半導体集積回路の中間電圧発生回路
KR20000007228A (ko) 내부전압 변환회로
US6597215B2 (en) Power detector for digital integrated circuits
KR100323981B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US8111561B2 (en) Bulk bias voltage generating device and semiconductor memory apparatus including the same
KR100350768B1 (ko) 내부 전원전압 발생장치
KR100282437B1 (ko) 내부전압 발생장치
KR100265609B1 (ko) 주기변환형 고전압 발생장치
JP2014089560A (ja) 半導体装置
KR960009952B1 (ko) 전원 인가시의 오동작 방지회로
KR100340051B1 (ko) 반도체소자의백바이어스전압발생회로
KR100369333B1 (ko) 저잡음출력버퍼

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination