KR940004482Y1 - 셑 플레이트 전압 초기 셑업회로 - Google Patents

셑 플레이트 전압 초기 셑업회로 Download PDF

Info

Publication number
KR940004482Y1
KR940004482Y1 KR2019910016701U KR910016701U KR940004482Y1 KR 940004482 Y1 KR940004482 Y1 KR 940004482Y1 KR 2019910016701 U KR2019910016701 U KR 2019910016701U KR 910016701 U KR910016701 U KR 910016701U KR 940004482 Y1 KR940004482 Y1 KR 940004482Y1
Authority
KR
South Korea
Prior art keywords
voltage
generator
vcp
set plate
voltage generator
Prior art date
Application number
KR2019910016701U
Other languages
English (en)
Other versions
KR930009890U (ko
Inventor
김태훈
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910016701U priority Critical patent/KR940004482Y1/ko
Priority to DE4232819A priority patent/DE4232819B4/de
Priority to JP26875992A priority patent/JP3285393B2/ja
Priority to US07/960,146 priority patent/US5305270A/en
Priority to TW081108241A priority patent/TW248622B/zh
Publication of KR930009890U publication Critical patent/KR930009890U/ko
Application granted granted Critical
Publication of KR940004482Y1 publication Critical patent/KR940004482Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

셋 플레이트 전압 초기 셋업회로
제1도 종래의 셋 플레이트 전압 셋업회로.
제2도 제1도의 동작설명을 위한 타이밍도.
제3도 본 고안의 일실시예를 보인 회로도.
제4도 제3도의 동작 설명을 위한 타이밍도.
제5도는 본 고안의 제2실시예를 보인 회로도.
제6도 제5도의 동작 설명을 위한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전압발생기 2 : 제1전압발생기
3 : 제2전압발생기 Inv : 인버터
4 : 제어신호 발생기 5 : RS 래치
본 고안은 DRAM 셋 캐패시터의 셋 플레이트(Cell Plate)전압 초기 셋 업(Set-up)회로에 관한 것으로서, 특히 전압이 가해진 후 셋 플레이트에 원하는 만큼의 레벨로 전하를 차지시킴에 있어서 처음에는 구동 능력이 큰 드라이브를 이용하여 소정의 레벨까지 차지한 다음 차단시킴으로써 초기 셋업에 소요되는 시간을 줄이고 대기(Stand-by) 상태에서의 전력소모도 줄일 수 있도록 한 셋 플레이트 전압 초기 셋업회로에 관한 것이다.
DRAM 에서는 메모리 셋의 캐패시터 플레이트 전극을 1/2Vcc로 프리차아지 시켜 동작시키게 되는 데, DRAM에 전원이 인가되어 각 부의 전압이 안정될때까지는 셋 플레이트를 그라운드로 유지시켰다가 셋 플레이트 전압 레귤레이터를 동작시켜 셋 플레이트에 전압을 인가하고 있었다.
이러한 종래 기술은 제1도에 도시된 바와같은 회로를 사용하여 셋 플레이트을 차지시켰다. 종래의 회로는 셋 플레이트 전압 발생기(1)와, 이 셋 플레이트 전압 발생기(1)의 출력 전압을 Vcp 단자(셋 플레이트 전극에 연결되어 있는 전극 단자)로 연결시키고 차단시키는 작용을 하는 스위칭트랜지스터(MN1, MP1)와, Vcp 단자를 접지시켜 주는 스위칭 트랜지스터(MN2)로 구성되어 있다.
제2도는 종래회로의 동작을 설명하기 위한 타이밍도이다.
P신호는 파우워가 인가되는 상태를 보여주는 것이고, P-U신호는 파우워가 인가되어 안정한 상태가되면 하이로 되었다가 백 바이어스 전압 발생기(Back Bias Generator)의 동작이 시작되면 다시 로우로 되는 신호이다.
이 P-U 신호가 하이로 되어 있는 동안 A노드와 셋 플레이트 단인 Vcp 노드는 MN1 및 MP1에 의하여 격리되고, 도 Vcp 노드는 MN2에 의해 접지 상태로 유지된다.
DRAM의 메모리 용량이 증가할수록 많은 셋이 가지고 있는 캐패시터 플레이트에 연결되는 캐패시터 용량이 증가함으로 모든 셋 플레이트를 빠른 시간내에 차지 시키기 위하여는 구동능력이 큰 드라이버가 필요하게 된다.
그러나 구동능력이 큰 드라이브는 대기 상태에도 계속 동작시켜야되므로 대기시의 전력소모가 크게되는 문제점이 있었다.
본 고안의 목적은 종래 기술의 이와같은 문제점을 개선하기 위한 것으로서, 메모리 용량의 증가로 인하여 셋 플레이트의 전체 캐패시터 용량이 증가되어도 빠른 시간내에 초기 셋업이 가능하게 하고, 대기시에도 전력소모를 줄일 수 있도록 한 회로를 제공하는 데 있다.
본 고안은 초기 셋업시에는 구동 능력이 큰 전압발생기를 사용하여 소정레벨로 차지시키고, 대기 상태에서는 구동능력이 적은 전압발생기 만으로 동작시키도록 한 것이다.
본 고안의 셋 플레이트 전압 초기 셋업회로는 큰 구동능력을 가진 제1전압 발생기와, 비교적으로 작은 구동능력을 가진 제2전압 발생기와, 제1전압 발생기의 동작을 온 또는 오프시키는 제1스위칭 소자와, 제2전압 발생기의 출력을 Vcp 노드에 연결 또는 차단시키는 제2스위칭 소자와, Vcp 노드의 전압상태와 클럭신호에 따라 상기 스위치 소자를 제어하는 제어신호 발생기를 포함하여 구성된다.
제3도는 본 고안의 일실시예를 도시한 것이다.
제1전압발생기는 제1스위칭 소자(MP2)를 통하여 Vcc에 연결되고, 그 출력 전압이 Vcp 노드에 연결된다.
또 제2전압발생기의 출력 전압은 제2스위칭 소자(MP3, MN3)를 통하여 Vcp 노드에 연결된다.
제어신호 발생기(4)는 제1입력(41)이 Vcp 노드에 연결되고 제2입력(42)이 클럭신호 CLK1에 연결되며, 그 출력신호(43)인 제어신호는 제2스위칭 소자에 연결되고 또 노아게이트(NOR3)와 인버터(Inv4)를 통하여 제1스위칭 소자에 연결된다.
제어신호 발생기(4)는 Vcp노드에 연결되어 Vcp 노드의 전압 변화를 검출하는 Vcp 센서(44)와, Vcp 센스의 출력을 인버터(Inv1)을 통하여 R입력에 받고 클럭신호 CLK1을 S입력에 받는 SR래치(5)와, 이 래치의 Q*(H노드) 및 Q(B노드) 출력에 접속된 버퍼용 인버터 Inv2, Inv3로 구성된다.
제4도는 제3도의 셋업회로의 동작을 설명하기 위한 타이밍도이다.
제4도와 제3도를 참조하면서 셋 플레이트 전압 초기 셋업회로의 동작을 설명하면 다음과 같다.
P신호는 제2도에서와 같이 파우워(Vcc) 인가되는 상태를 보여주는 파형이고, P-U 신호는 P 신호와 같이 하이로 증가하다가 백 바이어스 전압 발생기가가 동작하기 시작하면 로우로 떨어지논 신호파형이다.
파우워가 인가되고 백 바이어스 전압이 동작되면 제4도의 CLK1 신호파형과 같은 클럭 신호 CLK1가 발생한다. CLK1 신호가 하이상태이면 E노드는 로우가 되고, F노드는 하이가 되어 MP2가 오프상태로 되있다가, CLK1이 로우로 변하면 MP2가 턴온상태로 되어 Vcc전압이 제1전압발생기에 인가되어 동작을 시작하여 Vcp 노드를 차지시키게 된다.
Vcp 노드의 전압이 제4도의 Vcp 신호파형 처럼 증가하기 시작하여 소정의 레벨만큼 상승하게되면 Vcp 센스가 하이상태에서 로우로 떨어지게 되고, SR 래치의 R입력에 하이가 입력되어 리세트 되면서 C 노드와 D노드의 논리상태가 반대로 변한다. 즉 하이상태 이었으면 로우로되고 로우 상태이었으면 하이로 변한다.
RS 래치의 S입력에 CLK1이 입력되어 세트되어 있을때는 C노드는 하이상태 D노드는 로우상태로 되어서 제2스위칭 소자(MP3, MN3)가 오프 상태로 되어 있다가 RS 래치의 R입력에 Vcp 센스로 부터의 출력이 인버터 Inv1을 통하여 입력되면 RS 래치가 리세트가 되어 C노드가 로우로되고 D노드가 하이로 변하여 제2스위칭 소자가 온되고 제2전압 발생기가 Vcp 노드에 연결된다. 또한 D 노드가 하이로 되면 E 노드는 로우로, F노드는 하이로되어서 제1스위칭 소자가 오프되어 제1전압 발생기가 동작하지 못하게 된다.
제5도는 본 고안의 셋 플레이트 전압 초기 셋업회로의 제2실시예인데, 제1전압 발생기가 계속 동작되면서 Vcp 노드 이외에도 전압을 공급하도록 구성시킨 것이다.
여기서 제2전압 발생기의 연결은 제1실시예와 같으며, 제1전압 발생기의 출력전압이 CLK1 신호에 의해 제어되는 제3스위칭 소자(MN4, MP4)와 제어신호발생기(4)의 출력에 의해 제어되는 제4스위칭 소자(MP5, MN5)를 통하여 Vcp 노드에 연결되도록 구성되어 있다.
제2실시예를 설명하기 위한 타이밍도가 제6도이다.
이 실시예에서는, 제1전압 발생기가 파우워가 온 되는 시점부터 동작하여 출력전압을 발생하고, CLK1 신호가 하이상태로 있는 동안은 제3스위칭 소자가 오프상태이므로 제1전압 발생기가 Vout 노드 및 Vcp 노드와 차단되어 있으나, CLK1 신호가 로우로 변하면 제3스위칭 소자가 턴온되어 Vout 노드에 전압이 공급된다. 이때 제어신호 발생기의 출력은 C노드가 하이, D노드가 로우 상태이므로 제4스위칭 소자는 온 상태이므로 Vcp 노드에도 Vout와 같은 전압이 공급되어 셋 플레이트에 차지가 진행된다.
Vcp 노드 전압 소정레벨로 증가하게 되면 제1실시예에서 설명한 바와같이 RS 래치가 리세트되어 C와 D노드의 로직상태가 바뀌므로 제4스위칭 소자는 턴 오프가 되고 제2스위칭 소자는 턴 온되어 제1전압 발생기로부터의 Vcp 노드에 계속적으로 연결되게 된다.
제6도에 Vcp 노드의 파형이 상승하여 C와 D노드의 파형이 변화되는 타이밍을 보여주고 있다.
제1 및 제2실시예에서 Vcp노드는 CLK1 신호가 하이로 되어있는 동안은 NMOS 트랜지스터의 의하여 접지에 연결되는 것은 종래기술과 같다.
이상 설명한 바와같이 구성되고 동작되는 본 고안의 셋 플레이트 전압초기 셋업회로에 의하면, 기억용량이 증가하여 플레이트의 캐패시턴스가 증가하여도 큰 구동능력을 가진 전압 발생기로서 초기 셋업을 시키므로 셋업시간을 대폭 줄일 수 있고 또 대기시의 소모전력도 많이 감소시킬 수 있는 효과가 발생된다.

Claims (4)

  1. 반도체 메모리의 캐패시터 플레이트 전극을 초기에 소정의 전압으로 차지시키기 위한 셋 플레이트 전압 초기 셋업회로에 있어서, 셋 플레이트 노드(Vcp)에 그 출력전압측이 연결되어 있는 큰 구동능력을 가진 제1전압 발생기와, 상기 제1전압 발생기에 대하여 비교적 작은 구동능력을 가진 제2전압 발생기와, 상기 제1전압 발생기와 전원전압 Vcc사이에 연결되어 있는 제1스위칭소자와, 상기 제2전압 발생기의 출력측과 Vcp 노드 사이에 연결되어 있는 제2스위칭 소자와, 상기 Vcp 노드와 클럭신호 (CLK1)에 그 입력이 연결되고, 그 출력이 상기 제1 및 제2스위칭 소자의 제어단자에 연결되어 있는 제어신호 발생기를 포함하여 이루어져서, 초기 셋 플레이트를 충전할 때는 큰 용량의 제1전압 발생기가 연결되고, 소정레벨까지 충전이 되면 제1전압 발생기는 차단되고 제2전압 발생기가 연결되어 대기상태로 되는 것이 특징인 셋 플레이트 전압 초기 셋업회로.
  2. 셋 플레이트를 초기에 소정의 전압으로 차지시켜 주기위한 셋 플레이트 전압 초기 셋업회로에 있어서, 큰 전류구동능력을 가지고 있는 제1전압 발생기와, 비교적으로는 작은 전류구동 능력을 가지고 있는 제2전압 발생기와, 클럭신호와 셋 플레이트 전압상태를 입력으로 받아서 스위칭소자의 제어신호를 발생하는 제어신호 발생기와, 상기 제1전압 발생기의 출력전압은 제3스위칭소자와 제4스위칭 소자를 직렬로 통하여 셋 플레이트측에 연결되고, 상기 제2전압 발생기의 출력 전압은 제2스위칭 소자를 통하여 셋 플레이트측에 연결되며, 상기 제2스위칭소자 및 제4스위칭 소자는 제어신호 발생기의 제어 신호에 의하여 제어되고, 상기 제3스위칭조자는 클럭신호 CLK1에 의하여 제어되며, 전원인가 초기에는 제1전압 발생기의 출력전압이 셋 플레이트측에 연결되고 셋 플레이트 전압이 소정레벨까지 상승하면 제1전압발생기의 출력 전압은 차단되고, 대신에 제2전압 발생기의 출력 전압이 셋 플레이트에 연결되도록 동작하는 셋 플레이트 전압 초기 셋업회로.
  3. 제1항에 있어서, 상기 제어신호 발생기는, Vcp 노드에 연결되어 Vcp 노드의 전압 상태에 따라 논리신호를 발생하는 Vcp 센서와, 상기 Vcp 센서의 출력과 클럭 신호를 입력으로 받고, 출력을 제1 및 제2스위칭 소자로 스위칭 제어신호를 보내는 RS래치를 포함하여 구성된 것이 특징인 셋 플레이트 전압 초기 셋업회로.
  4. 제2항에 있어서, 상기 제어신호 발생기는, Vcp 노드에 연결되어 Vcp 노드의 전압 상태에 따라 논리신호를 발생하는 Vcp 센서와, 상기 Vcp 센서의 출력과 클럭 CLK1 신호를 입력으로 받고, 출력을 제4 및 제2스위칭 소자로 스위칭 제어신호를 보내는 RS래치를 포함하여 구성된 것이 특징인 셋 플레이트 전압 초기 셋업회로.
KR2019910016701U 1991-10-10 1991-10-10 셑 플레이트 전압 초기 셑업회로 KR940004482Y1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR2019910016701U KR940004482Y1 (ko) 1991-10-10 1991-10-10 셑 플레이트 전압 초기 셑업회로
DE4232819A DE4232819B4 (de) 1991-10-10 1992-09-30 Dynamischer Speicher
JP26875992A JP3285393B2 (ja) 1991-10-10 1992-10-07 セルプレート電圧初期セットアップ回路
US07/960,146 US5305270A (en) 1991-10-10 1992-10-13 Initial setup circuit for charging cell plate
TW081108241A TW248622B (ko) 1991-10-10 1992-10-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910016701U KR940004482Y1 (ko) 1991-10-10 1991-10-10 셑 플레이트 전압 초기 셑업회로

Publications (2)

Publication Number Publication Date
KR930009890U KR930009890U (ko) 1993-05-26
KR940004482Y1 true KR940004482Y1 (ko) 1994-07-04

Family

ID=19320321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910016701U KR940004482Y1 (ko) 1991-10-10 1991-10-10 셑 플레이트 전압 초기 셑업회로

Country Status (5)

Country Link
US (1) US5305270A (ko)
JP (1) JP3285393B2 (ko)
KR (1) KR940004482Y1 (ko)
DE (1) DE4232819B4 (ko)
TW (1) TW248622B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003390Y1 (ko) * 1992-09-24 1995-04-27 문정환 로우 어드레스 스트로브(/ras) 신호의 클램핑 회로
US5440519A (en) * 1994-02-01 1995-08-08 Micron Semiconductor, Inc. Switched memory expansion buffer
KR0166505B1 (ko) * 1995-08-18 1999-02-01 김주용 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이
JPH10163451A (ja) * 1996-12-02 1998-06-19 Hitachi Ltd 半導体記憶装置
KR100281280B1 (ko) * 1997-06-30 2001-03-02 김영환 반도체 메모리 소자의 셀 플레이트 전압 발생장치
US6094395A (en) * 1998-03-27 2000-07-25 Infineon Technologies North America Corp. Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs
JP4287678B2 (ja) * 2003-03-14 2009-07-01 Ｏｋｉセミコンダクタ株式会社 内部電源回路
JP4413689B2 (ja) 2004-06-11 2010-02-10 富士通マイクロエレクトロニクス株式会社 電源起動シーケンスを有する半導体集積回路装置
FR2916288B1 (fr) * 2007-05-18 2009-08-21 Commissariat Energie Atomique Dispositif d'alimentation d'un circuit electronique et circuit electronique
KR20140024668A (ko) * 2012-08-20 2014-03-03 에스케이하이닉스 주식회사 반도체메모리장치
JP6123569B2 (ja) * 2013-08-15 2017-05-10 株式会社ソシオネクスト 電圧発生回路および電圧発生回路の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638464A (en) * 1983-11-14 1987-01-20 International Business Machines Corp. Charge pump system for non-volatile ram
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4829482A (en) * 1985-10-18 1989-05-09 Xicor, Inc. Current metering apparatus for optimally inducing field emission of electrons in tunneling devices and the like
KR0134773B1 (ko) * 1988-07-05 1998-04-20 Hitachi Ltd 반도체 기억장치
US5209776A (en) * 1990-07-27 1993-05-11 The Trustees Of Columbia University In The City Of New York Tissue bonding and sealing composition and method of using the same

Also Published As

Publication number Publication date
DE4232819A1 (de) 1993-04-15
US5305270A (en) 1994-04-19
TW248622B (ko) 1995-06-01
JPH06215563A (ja) 1994-08-05
JP3285393B2 (ja) 2002-05-27
KR930009890U (ko) 1993-05-26
DE4232819B4 (de) 2010-07-08

Similar Documents

Publication Publication Date Title
US5889723A (en) Standby voltage boosting stage and method for a memory device
US4883976A (en) Low power dual-mode CMOS bias voltage generator
US5280455A (en) Voltage supply circuit for use in an integrated circuit
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
KR980006526A (ko) 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리
KR940004482Y1 (ko) 셑 플레이트 전압 초기 셑업회로
US5461591A (en) Voltage generator for semiconductor memory device
US5278798A (en) Semiconductor memory device
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
KR20050021643A (ko) 고전압 공급 회로 및 고전압 공급 방법
US5563837A (en) Semiconductor memory device with reduced consumption power and refreshing method of the same
JP3755907B2 (ja) 電圧発生回路
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
JPH09294367A (ja) 電圧供給回路
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
US6744302B2 (en) Voltage generator circuit for use in a semiconductor device
JPH1069796A (ja) 高速試験機能付半導体集積回路
US6122205A (en) Voltage regulator and boosting circuit for reading a memory cell at low voltage levels
JPH03142788A (ja) 半導体メモリ用センスアンプ回路
KR0146168B1 (ko) 전위 펌핑 회로
KR100527593B1 (ko) 비트라인 프리차지 전압(vblp) 및 셀 플레이트전압(vcp) 제어 장치
US6353560B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee