JP2000339042A - 電圧発生回路 - Google Patents

電圧発生回路

Info

Publication number
JP2000339042A
JP2000339042A JP11148582A JP14858299A JP2000339042A JP 2000339042 A JP2000339042 A JP 2000339042A JP 11148582 A JP11148582 A JP 11148582A JP 14858299 A JP14858299 A JP 14858299A JP 2000339042 A JP2000339042 A JP 2000339042A
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
external power
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11148582A
Other languages
English (en)
Other versions
JP2000339042A5 (ja
JP4225630B2 (ja
Inventor
Shinichi Mizoguchi
慎一 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14858299A priority Critical patent/JP4225630B2/ja
Priority to US09/437,094 priority patent/US6340852B1/en
Priority to TW088121256A priority patent/TW454112B/zh
Priority to KR1019990058150A priority patent/KR100347442B1/ko
Priority to CNB001016571A priority patent/CN1179259C/zh
Publication of JP2000339042A publication Critical patent/JP2000339042A/ja
Publication of JP2000339042A5 publication Critical patent/JP2000339042A5/ja
Application granted granted Critical
Publication of JP4225630B2 publication Critical patent/JP4225630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems

Abstract

(57)【要約】 【課題】 外部電源電圧が定格電圧より高い場合におい
ても、定格電圧を超えない内部電源電圧を安定的に供給
することが可能な電圧発生回路を提供する。 【解決手段】 本発明の電圧発生回路１１０は、外部電
源電圧が伝達される外部電源配線１０と、負荷に対して
内部電源電圧を供給するための内部電源配線２０と、外
部電源配線を受けて内部電源電圧の定格電圧を発生する
レギュレータ回路３０と、外部電源配線１０と内部電源
配線２０とを接続するための電圧切換トランジスタ５０
とを備える。レギュレータ回路３０および電圧切換トラ
ンジスタ５０は、ノードＮａの電圧レベルに応じて相補
的に活性化される。電圧発生回路１１０は、さらに、外
部電源配線の電圧レベルに応じてノードＮａの電圧レベ
ルを切換える電圧切換回路６０を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電圧発生回路に
関し、より特定的には内部電源電圧の定格電圧より高い
外部電源電圧が与えられた場合においても、定格電圧を
超えない内部電源電圧を安定的に供給することが可能な
電圧発生回路に関する。
【０００２】
【従来の技術】近年の半導体装置の大容量化、高速化の
要求に応えるため、デバイス素子の微細化が進められて
いる。この微細化に伴うデバイス素子の耐圧強度の低下
に対応するために、動作電源電圧を従来の５Ｖから３．
３Ｖに下げることが行なわれている。このため半導体デ
バイス素子を搭載したＩＣについても動作保証電圧の定
格値が、従来の５Ｖのものに加えて、３．３Ｖのものが
製品化されるようになっている。
【０００３】このような背景の下、パソコン等に装備さ
れているスロット、たとえばＰＣカードスロットのよう
に、ＩＣを搭載した回路においては、内部電源電圧の定
格値が５Ｖのみのもの、３．３Ｖのみのもの、および５
Ｖ／３．３Ｖのいずれが印加されてもよい５Ｖ／３．３
Ｖ両単一電圧であるものなどが混在している。
【０００４】よって、動作補償電圧３．３ＶのＩＣを実
装する場合でも、ボードとして５Ｖ／３．３Ｖ両単一電
圧による動作を保証するためには、入力電圧が５Ｖおよ
び３．３Ｖのどちらの場合であっても、出力電源電圧と
して３．３Ｖを安定的に出力することができる電圧発生
回路が求められている。
【０００５】このような用途に使用する電圧発生回路と
して、特開平６−１４９３９５号公報に開示された半導
体装置内に組込まれた電圧発生回路の構成（以下、従来
の技術という）を適用することができる。
【０００６】図１２は、従来の技術の電圧発生回路５０
０の全体構成を示す概略ブロック図である。
【０００７】図１２を参照して、電圧発生回路５００
は、外部電源端子５１０に外部電源電圧ＶＣＥを受け
て、内部回路電源配線５９０に内部電源電圧Ｖｃｃを供
給する回路である。内部回路電源配線５９０より、内部
回路５５０に対して動作電源電圧が供給される。内部回
路５５０は、デコーダ回路５５５、センスアンプ回路５
５６および制御回路５５７等を含む。
【０００８】電圧発生回路５００は、外部電源電圧ＶＣ
Ｅを内部電源電圧Ｖｃｃに変換する降圧回路５２０と、
外部電源電圧ＶＣＥの大きさを検出して切換回路を制御
する制御信号を送出する電源電圧検出回路５３０と、電
源電圧検出回路５３０の出力する制御信号に応じて降圧
回路５２０の出力と外部電源電圧ＶＣＥとのいずれか一
方を内部回路電源配線５９０に伝達する切り替え回路５
４０とを備える。
【０００９】電圧発生回路５００は、外部電源電圧が５
Ｖ／３．３Ｖのいずれの場合であっても、内部回路５５
０に、その内部電源電圧の定格値である３．３Ｖを安定
して供給する。
【００１０】図１３は、切り替え回路５４０の構成を示
す回路図である。図１３を参照して、切り替え回路５４
０は、外部電源配線５７０と内部回路電源配線５９０の
間を制御信号ＭＯ１に応じて接続するトランスファゲー
トを構成するＰ型ＭＯＳトランジスタＱ３１およびＮ型
ＭＯＳトランジスタＱ３２を含む。切り替え回路５４０
は、さらに、降圧回路５２０と内部回路電源配線５９０
の間を制御信号ＭＯ２に応じて接続するトランスファゲ
ートを構成するＰ型ＭＯＳトランジスタＱ３３およびＮ
型ＭＯＳトランジスタＱ３４を含む。
【００１１】これにより、外部電源電圧ＶＣＥが５Ｖで
ある場合には、制御信号ＭＯ１がＨレベルとなるととも
に制御信号ＭＯ２がＬレベルとなることによって、降圧
回路５２０の出力が内部回路電源配線５９０に伝達され
る。一方、外部電源電圧ＶＣＥが３．３Ｖである場合に
は、制御信号ＭＯ１がＬレベルとなるとともに制御信号
ＭＯ２がＨレベルとなることによって、外部電源電圧Ｖ
ＣＥが直接内部回路電源配線５９０に伝達される。
【００１２】図１４は、電源電圧検出回路５３０の構成
を示す回路図である。図１４を参照して、電源電圧検出
回路５３０は、外部電源電圧配線５７０と接地配線５８
０との間に直列に接続されるＰ型ＭＯＳトランジスタＱ
２１，Ｑ２２およびＮ型ＭＯＳトランジスタＱ２３を含
む。トランジスタＱ２１の基板領域は、外部電源配線５
７０と接続される。トランジスタＱ２２の基板領域、ト
ランジスタＱ２１のゲートおよびトランジスタＱ２２の
ソースは、トランジスタＱ２１のドレインと接続され
る。トランジスタＱ２２のゲートおよびドレインはノー
ドＮｘと接続される。トランジスタＱ２３は、ノードＮ
ｘと接地配線５８０との間に接続され、接地配線５８０
と接続されるゲートを有する。
【００１３】電源電圧検出回路５３０は、さらにノード
Ｎｘの電圧レベルを反転してノードＮｙに伝達するイン
バータを構成するＰ型ＭＯＳトランジスタＱ２４および
Ｎ型ＭＯＳトランジスタＱ２５と、ノードＮｙの電圧レ
ベルを反転してノードＮｚに伝達するインバータを構成
するＰ型ＭＯＳトランジスタＱ２６およびＮ型ＭＯＳＱ
２７とをさらに含む。
【００１４】トランジスタＱ２４およびＱ２５は、外部
電源配線５７０と接地配線５８０との間に直列に接続さ
れ、それぞれのゲートはノードＮｘと接続される。トラ
ンジスタＱ２６およびＱ２７は、外部電源配線５７０と
接地配線５８０との間に接続され、内部ノードＮｙと接
続されたゲートを有する。制御信号ＭＯ１の電圧レベル
は、ノードＮｚの電圧レベルに等しく、制御信号ＭＯ１
の電圧レベルは、ノードＮｙの電圧レベルに等しい。制
御信号ＭＯ１およびＭＯ２は、切換回路５４０に伝達さ
れる。
【００１５】電源電圧検出回路５３０においては、ノー
ドＮｘの電圧レベルが、外部電源電圧ＶＣＥのレベルに
応じて変化する。
【００１６】まず、外部電源電圧ＶＣＥ≦２・｜ＶＴＰ
｜（ＶＴＰ：Ｐ型ＭＯＳトランジスタのしきい電圧）で
ある場合には、トランジスタＱ２１およびＱ２２はオフ
状態であるため、ノードＮｘの電圧は０Ｖ（接地電圧）
となる。またこのとき、トランジスタＱ２４〜Ｑ２７で
構成されるインバータによって、ノードＮｙおよびＮｚ
の電圧レベルは、それぞれＶＣＥおよび０Ｖとなる。す
なわち、制御信号ＭＯ１はＬレベルとなり、制御信号Ｍ
Ｏ２はＨレベルとなる。
【００１７】つぎに、外部電源電圧が、ＶＣＥ≧２・｜
ＶＴＰ｜＋ＶＩ（ＶＩ：インバータの論理しきい電圧）
である場合には、ノードＮｘの電圧レベルは０ＶからＶ
ＣＥに変化するため、ノードＮｙおよびＮｚの電圧レベ
ルの変化に伴って制御信号ＭＯ１およびＭＯ２の極性も
反転し、制御信号ＭＯ１はＨレベルとなり、制御信号Ｍ
Ｏ２はＬレベルとなる。
【００１８】このような構成とすることにより、Ｐ型ト
ランジスタのしきい値電圧ＶＴＰと、インバータの論理
しきい値ＶＩとを適切に設計することによって、電圧発
生回路５００は、外部電源電圧ＶＣＥと所定の電圧レベ
ルとの比較結果に応じて、内部回路に対して直接外部電
源電圧を供給するか降圧回路５２０の出力を供給するか
を選択することができる。
【００１９】
【発明が解決しようとする課題】しかしながら、従来の
技術の電圧発生回路５００においては、外部電源配線５
７０が駆動される前、すなわち外部電源配線５７０に対
して実際に電圧が供給される前の時点においては、ＶＣ
Ｅ＝０Ｖであるので、制御信号ＭＯ１はＬレベルとな
り、外部電源配線５７０と内部回路電源配線５９０とは
切り替え回路５４０によって接続される。
【００２０】この状態で、外部電源が起動され、外部電
源電圧ＶＣＥが０Ｖから５Ｖに立上がった場合を考え
る。この場合には、外部電源電圧ＶＣＥの上昇に伴っ
て、切り替え回路５４０の内部回路電源配線５９０への
出力を外部電源配線５７０から降圧回路５２０に切替え
ることによって、内部回路５５０に定格電圧である３．
３Ｖを超えない電源電圧を安定して供給することが必要
となる。
【００２１】しかし、実際に、電源電圧検出回路５３０
中のノードＮｘ、ＮｙおよびＮｚの電圧レベルが変化
し、制御信号ＭＯ１およびＭＯ２の極性が反転すること
によって、内部回路電源配線５９０と外部電源配線５７
０との接続が切換回路によって切離されるまでには、一
定の時間遅れが存在する。
【００２２】この時間遅れの存在により、外部電源起動
の直後においては、内部回路電源配線５９０と外部電源
配線５７０とが接続されたままの状態で外部電源電圧Ｖ
ＣＥが上昇し、内部電源電圧のピークが最大入力電圧レ
ベル（５Ｖ）となってしまう可能性がある。このような
現象が発生すると、内部回路５５０内の各回路に搭載さ
れた内部電源電圧が３．３ＶのＩＣは、定格電圧値を超
えてしまい、破壊される可能性がある。
【００２３】また、動作定格電圧の異なるＩＣを混載し
た回路群を共通の外部電源配線の下で動作させる場合に
も、同様の理由から、外部電源配線に供給される電圧レ
ベルにかかわらず、低電圧側の動作電圧（３．３Ｖ）を
安定して供給することができる電圧発生回路が必要とな
る。
【００２４】この発明は、このような問題点を解決する
ためになされたものであって、外部電源電圧が定格電圧
より高い場合においても、定格電圧を超えない内部電源
電圧を安定的に供給することが可能な電圧発生回路を提
供することを目的とするものである。
【００２５】
【課題を解決するための手段】請求項１記載の電圧発生
回路は、外部電源電圧を受けて、予め定められた定格電
圧の動作電源電圧を発生する電圧発生回路であって、外
部電源電圧を伝達するための外部電源配線と、動作電源
電圧を伝達するための内部電源配線と、制御ノードと、
制御ノードの電圧レベルに応じて活性化され、外部電源
配線と内部電源配線とを接続する出力切換回路と、外部
電源配線と内部電源配線との間に接続され、制御ノード
の電圧レベルに応じて出力切換回路と相補的に活性化さ
れて、内部電源配線に定格電圧を供給する補助電圧発生
回路と、制御ノードの電圧を切換えることによって、起
動時においては、補助電圧発生回路を活性化し、起動後
においては、外部電源配線の電圧レベルが安定した後
に、外部電源配線の電圧レベルに応じて、出力切換回路
を活性化する電圧切換制御回路とを備える。
【００２６】請求項２記載の電圧発生回路は、請求項１
記載の電圧発生回路であって、電圧切換制御回路は、起
動後の所定時間経過後において、外部電源配線の電圧レ
ベルに応じて出力切換回路を活性化する。
【００２７】請求項３記載の電圧発生回路は、請求項２
記載の電圧発生回路であって、電圧切換制御回路は、制
御ノードの電圧レベルを、出力切換回路を活性化するた
めの第１の電圧および補助電圧発生回路を活性化するた
めの第２の電圧のいずれか一方に設定し、電圧切換制御
回路は、外部電源配線の電圧レベルが定格電圧よりも高
く設定される第１の基準電圧以上である場合に、第１の
制御信号を活性化する第１の電圧比較回路と、外部電源
配線の電圧レベルが定格電圧よりも低く設定される第２
の基準電圧以上である場合に、第２の基準電圧以上とな
った時刻から所定時間が経過した後に、第２の制御信号
を活性化する第２の電圧比較回路と、第１の制御信号が
非活性化され、かつ、第２の制御信号が活性化される場
合に、制御ノードの電圧レベルを第１の電圧に設定する
論理演算回路とを含む。
【００２８】請求項４記載の電圧発生回路は、請求項３
記載の電圧発生回路であって、第１の電圧比較回路は、
第１の電圧の供給する補助電源配線と、外部電源配線と
制御ノードとを電気的に接続するために配置されるトラ
ンジスタと、補助電源配線からトランジスタの入力電極
に向かう方向を順方向として接続され、降伏電圧が第１
の電圧であるツェナーダイオードと、外部電源配線とト
ランジスタの入力電極との間に接続される第１の抵抗器
と、トランジスタと補助電源配線との間に接続される第
２の抵抗器とを含む。
【００２９】請求項５記載の電圧発生回路は、外部電源
電圧を受けて、予め定められた定格電圧の動作電源電圧
を発生する電圧発生回路であって、外部電源電圧を伝達
するための外部電源配線と、動作電源電圧を伝達するた
めの内部電源配線と、制御ノードと、制御ノードの電圧
レベルに応じて活性化され、外部電源配線と内部電源配
線とを接続する出力切換回路と、外部電源配線と内部電
源配線との間に接続され、出力切換回路と相補的に活性
化されて、内部電源配線に定格電圧を供給する補助電圧
発生回路と、外部電源電圧の電圧レベルが定格電圧より
も高く設定される第１の基準電圧以下である場合におい
ては、出力切換回路を活性化する電圧切換制御回路と、
外部電源配線の電圧レベルが安定するまでの間、内部電
源配線に対する外部電源配線および補助電圧発生回路に
よる電圧供給を停止するための電圧供給遮断回路とを備
える。
【００３０】請求項６記載の電圧発生回路は、請求項５
記載の電圧発生回路であって、電圧供給遮断回路は、起
動後に所定時間が経過するまでの間、内部電源配線に対
する外部電源配線および補助電圧発生回路による電圧供
給を停止する。
【００３１】請求項７記載の電圧発生回路は、請求項６
記載の電圧発生回路であって、電圧供給遮断回路は、補
助電圧発生回路の出力端子および出力切換回路と接続さ
れる第１のノードと、外部電源電圧の電圧レベルが定格
電圧よりも低く設定される第２の基準電圧以上となり、
かつ、所定時間が経過するまでの間、遮断制御信号を活
性化する電圧比較回路と、遮断制御信号に応じて、第１
のノードと内部電源配線との間を遮断する電圧遮断スイ
ッチとを含む。
【００３２】請求項８記載の電圧発生回路は、請求項６
記載の電圧発生回路であって、電圧供給遮断回路は、補
助電圧発生回路の入力端子および出力切換回路と接続さ
れる第２のノードと、外部電源電圧の電圧レベルが定格
電圧よりも低く設定される第２の基準電圧以上となり、
かつ、所定時間が経過するまでの間、遮断制御信号を活
性化する電圧比較回路と、遮断制御信号に応じて、第２
のノードと内部電源配線との間を遮断する電圧遮断スイ
ッチとを含む。
【００３３】請求項９記載の電圧発生回路は、請求項６
記載の電圧発生回路であって、電圧切換制御回路は、制
御ノードの電圧レベルを、出力切換回路を活性化するた
めの第１の電圧および補助電圧発生回路を活性化するた
めの第２の電圧のいずれか一方に設定し、電圧切換制御
回路は、記第１の電圧比較回路は、第１の電圧の供給す
る補助電源配線と、外部電源配線と制御ノードとを電気
的に接続するために配置されるトランジスタと、補助電
源配線からトランジスタの入力電極に向かう方向を順方
向として接続され、降伏電圧が第１の電圧であるツェナ
ーダイオードと、外部電源配線とトランジスタの入力電
極との間に接続される第１の抵抗器と、トランジスタと
補助電源配線との間に接続される第１の抵抗器とを含
む。
【００３４】請求項１０記載の電圧発生回路は、請求項
２または６に記載の電圧発生回路であって、所定時間
は、起動時における外部電源配線の電圧レベルが安定す
るまでの時間に応じて設定される。
【００３５】
【発明の実施の形態】以下において、本発明の実施の形
態について図面を参照して詳しく説明する。なお、図中
における同一符号は同一または相当部分を示す。
【００３６】［実施の形態１］図１は、本発明の実施の
形態の電圧発生回路を説明するための電圧発生回路１０
０の構成を示す回路図である。
【００３７】電圧発生回路１００は、従来の技術の電圧
発生回路５００と同様に、外部電源電圧ＶＣＥの電圧レ
ベルに応じて、外部電源配線１０およびレギュレータ回
路３０の出力とのいずれか一方を内部電源配線２０と接
続することによって、負荷へ内部電源電圧Ｖｃｃを供給
するものである。
【００３８】なお、本発明の実施の形態においては、外
部電源配線より５Ｖおよび３．３Ｖのいずれか一方を定
格値とする外部電源電圧ＶＣＥが供給される場合に、定
格値（３．３Ｖ）の内部電源電圧を安定して供給するこ
とが可能な電圧発生回路の構成について説明するが、電
圧レベルを５Ｖおよび３．３Ｖとするのは単なる例示で
あって、本発明の適用をこのような場合に限定するもの
ではない。
【００３９】図１を参照して、電圧発生回路１００は、
外部電源電圧ＶＣＥが伝達される外部電源配線１０と、
負荷に対して内部電源電圧Ｖｃｃを供給するための内部
電源配線２０と、外部電源配線を入力端子に受けて内部
電源電圧Ｖｃｃの定格値である３．３Ｖを出力端子より
出力するレギュレータ回路３０と、ノードＮａの電圧レ
ベルに応じて活性化されて外部電源配線１０と内部電源
配線２０とを接続する電圧切換トランジスタ５０とを備
える。
【００４０】レギュレータ回路３０は、出力制御端子Ｃ
ＮＴをさらに有し、出力制御端子ＣＮＴにＨレベルの信
号が入力されている場合には、レギュレータ回路３０は
非活性化され、出力端子ＯＵＴへの出力電圧（３．３
Ｖ）の生成を停止する。すなわち、ノードＮａの電圧レ
ベルに応じて、レギュレータ回路３０および電圧切換ト
ランジスタ５０のいずれか一方が相補的に活性化され
る。
【００４１】電圧発生回路１００は、外部電源電圧ＶＣ
Ｅに応じて、Ｎａの電圧レベルを定めるコンパレータ４
０をさらに備える。
【００４２】コンパレータ４０は、外部電源電圧ＶＣＥ
が基準電圧Ｖ１より高い場合においてノードＮａにＨレ
ベルを出力する。コンパレータ４０は、オペアンプを用
いた差動増幅回路等によって構成される。基準電圧Ｖ１
は、内部電源電圧Ｖｃｃの定格値より高く、かつ外部電
源電圧のピーク値よりも低い電圧に設定すればよく、図
１においては、例えば３．９Ｖに設定される。
【００４３】電圧発生回路１００は、さらに、外部電源
配線１０および内部電源配線２０の電圧を安定化するた
めのキャパシタＣｉおよびＣｏとをさらに備える。
【００４４】電圧発生回路１００は、外部電源電圧ＶＣ
Ｅが、３．３Ｖ（≦Ｖ１）である場合には、コンパレー
タ４０によってノードＮａの電圧をＬレベルとすること
により、レギュレータ回路３０を非活性化し出力電圧の
発生を停止させるとともに、電圧切換トランジスタ５０
をオンさせることによって、外部電源配線１０と内部電
源配線２０とを接続する。これにより、外部電源電圧Ｖ
ＣＥが３．３Ｖである場合には、外部電源配線ＶＣＥよ
り直接内部電源電圧が内部電源配線２０に供給される。
【００４５】一方、外部電源電圧ＶＣＥが５Ｖ（≧Ｖ
１）である場合には、コンパレータ４０によってノード
ＮａにＨレベルの電圧が出力される。これにより、電圧
切換トランジスタ５０はオフするとともに、レギュレー
タ回路３０の動作が活性化される。よって、外部電源電
圧ＶＣＥが５Ｖである場合には、内部電源配線２０と外
部電源配線１０とは遮断され、レギュレータ回路３０の
出力電圧が内部電源配線２０に供給される。
【００４６】このように、外部電源電圧が内部電源電圧
の定格値を超える場合には、レギュレータ回路によって
降圧された電圧を内部電源電圧として供給し、外部電源
電圧が内部電源電圧の定格値である場合には、レギュレ
ータ回路を非活性化して外部電源配線より直接内部電源
電圧を供給する構成とすることによって、電圧発生回路
１００は、全体の消費電力を低減しつつ安定的に内部電
源電圧を供給することができる。
【００４７】しかし、電圧発生回路１００においては、
従来の技術で述べたのと同様の問題があり、外部電源電
圧ＶＣＥが起動時に０Ｖから５Ｖに立上がる場合には、
コンパレータ回路４０の応答特性によっては、ノードＮ
ａの電圧レベルがＬレベルからＨレベルに変化するまで
の間に、外部電源配線１０の電位が上昇し、内部電源電
圧ＶＣＣのピークが、外部電源電圧の最大レベル（５
Ｖ）まで上昇してしまう可能性がある。
【００４８】図２は、本発明の実施の形態１の電圧発生
回路１１０の構成を示す回路図である。
【００４９】図２を参照して、電圧発生回路１１０は、
電圧発生回路１００と比較して、コンパレータ回路４０
を内包する電圧切換制御回路６０を備える点で異なる。
【００５０】電圧発生回路１１０においては、ノードＮ
ａの電圧レベルは、コンパレータ回路４０の出力によっ
て直接設定されるのではなく、電圧切換制御回路６０に
よって制御される。
【００５１】電圧発生回路１１０は、電圧切換制御回路
６０の作用によって、外部電源電圧の立上がりタイミン
グにおいても、内部電源電圧が安定的に定格値を超えな
いように制御することを目的とする。
【００５２】電圧切換制御回路６０は、図１で説明した
コンパレータ４０と、コンパレータ４０とノードＮａと
の間に配置される切換設定回路４５とを含む。
【００５３】切換設定回路４５は、コンパレータ４０の
出力を反転するインバータ６２と、外部電源電圧ＶＣＥ
が基準電圧Ｖ２を超えたときに所定時間ｔｄ経過後にＨ
レベルの電圧信号を出力する遅延回路付コンパレータ６
５と、インバータ６２と遅延回路付コンパレータ６５と
の出力を受けてＮＡＮＤ演算結果を出力するＮＡＮＤゲ
ート６４とを含む。
【００５４】コンパレータ４０は、電圧発生回路１００
の場合と同様に、外部電源電圧ＶＣＥが基準電圧Ｖ１以
上となった場合にＨレベルを出力する。また、基準電圧
Ｖ２は、内部電源電圧Ｖｃｃの定格値より低い電圧に設
定すればよい。定格電圧が３．３Ｖである本実施の形態
の場合には、一例として、Ｖ１＝３．９Ｖ，Ｖ２＝２．
６Ｖと設定すればよい。
【００５５】次に、電圧発生回路１１０において、外部
電源電圧が起動時に上昇する場合の電圧発生回路１１０
の動作について説明する。
【００５６】図３は、外部電源電圧が０Ｖから５Ｖに立
上がる場合の電圧発生回路１１０の動作を説明するため
の動作波形図である。
【００５７】図３を参照して、時刻ｔ０において外部電
源が起動されて外部電源電圧ＶＣＥが立上がりを開始す
る。外部電源電圧ＶＣＥは、時刻ｔ１において遅延回路
付コンパレータ６５の基準電圧であるＶ２（２．６Ｖ）
に達するが、遅延回路の作用により所定の遅延時間ｔｄ
が経過するまでの間、遅延回路付コンパレータ６５の出
力はＬレベルに維持される。
【００５８】時刻ｔ２において、外部電源電圧ＶＣＥ
は、コンパレータ４０の基準電圧Ｖ１（３．９Ｖ）に達
するため、コンパレータ４０の出力はＨレベルに変化す
る。これに応じてインバータ６２の出力もＬレベルに変
化する。
【００５９】時刻ｔ１から所定の遅延時間ｔｄ経過後の
時刻ｔ３において、遅延回路付コンパレータ６５の出力
はＨレベルに立上がる。遅延時間ｔｄを、外部電源電圧
ＶＣＥが定常状態に達するまでの時間を考慮して設定す
ることにより、遅延回路付コンパレータ６５の出力がＨ
レベルに切換わるタイミングにおいては、インバータ６
２の出力は、すでにＬレベルとなっている。
【００６０】これにより、ノードＮａの電圧レベルは、
Ｈレベルのまま維持される。この間トランジス５０はオ
フ状態を維持するため、内部電源配線２０には常にレギ
ュレータ回路３０の出力電圧が供給される。よって、外
部電源電圧が０Ｖから５Ｖに立上がる場合において、内
部電源配線２０に直接外部電源電圧ＶＣＥが伝達される
ことはなく、コンパレータの応答速度によらず内部電源
電圧における定格（３．３Ｖ）を超える電圧の発生を回
避できる。
【００６１】図４は、外部電源電圧が０Ｖから３．３Ｖ
に立上がる場合の電圧発生回路１１０の動作を説明する
ための動作波形図である。
【００６２】図４を参照して、時刻ｔ０において外部電
源が起動されて外部電源電圧ＶＣＥが立上がりを開始す
る。外部電源電圧ＶＣＥは、時刻ｔ１１において遅延回
路付コンパレータ６５の基準電圧Ｖ２（２．６Ｖ）に達
するが、遅延回路の作用により所定の遅延時間ｔｄが経
過するまでの間、遅延回路付コンパレータ６５の出力は
Ｌレベルに維持される。
【００６３】一方、外部電源電圧の定常値（３．３Ｖ）
は、コンパレータ４０の基準電圧Ｖ１（３．９Ｖ）より
も低いため、コンパレータ４０の出力はＬレベルのまま
一定である。これに応じて、インバータ６２の出力もＨ
レベルを維持する。
【００６４】よって、遅延回路付コンパレータ６５の出
力はＬレベルに維持される間、ノードＮａの電圧レベル
はＨレベルであり、トランジスタ５０はオフ状態である
とともに、レギュレータ回路３０は活性化される。この
間、内部電源配線２０には、レギュレータ回路３０の出
力電圧が供給されるので、内部電源電圧に定格（３．３
Ｖ）を超える電圧が生じることを回避できる。
【００６５】時刻ｔ１１から所定の遅延時間ｔｄ経過後
の時刻ｔ１２において、遅延回路付コンパレータ６５の
出力がＨレベルに立上がると、インバータ６２の出力が
Ｈレベルに維持されていることから、ノードＮａの電圧
レベルは、ＨレベルからＬレベルに変化する。
【００６６】これにより、時刻ｔ１２において、内部電
源配線２０と外部電源配線とがトランジスタ５０のオン
によって接続される。しかし、遅延時間ｔｄは外部電源
電圧ＶＣＥが定常状態に達するまでの時間を考慮して設
定されるので、内部電源配線２０に外部電源電圧ＶＣＥ
を供給しても、内部電源配線２０に定格（３．３Ｖ）を
超える過渡的なピーク電圧が生じるおそれはない。
【００６７】よって、外部電源電圧が０Ｖから３．３Ｖ
に立上がる場合においても、内部電源電圧における定格
（３．３Ｖ）を超える電圧の発生を回避できる。さら
に、外部電源電圧ＶＣＥが定常状態に達した後におい
て、レギュレータ回路３０を非活性とすることで、消費
電力の低減を図ることが可能となる。
【００６８】このように、外部電源電圧が３．３Ｖおよ
び５Ｖのいずれの場合であっても、定格電圧を超える過
渡的なピーク電圧の発生が回避された安定した電圧を、
起動直後より内部電源配線に供給することが可能とな
る。
【００６９】なお、電圧切換トランジスタ５０に、オン
抵抗の小さいＭＯＳトランジスタを採用することによっ
て、この場合における外部電源電圧ＶＣＥと、内部電源
電圧Ｖｃｃとの間に生ずる電圧降下を小さく抑えること
ができる。
【００７０】また、基準電圧Ｖ１およびＶ２を、それぞ
れ３．９Ｖおよび２．６Ｖとしたのは例示にすぎない。
すなわち、コンパレータ４０の基準電圧となるＶ１を内
部電源電圧Ｖｃｃの定格電圧よりも高く設定し、遅延回
路付コンパレータ６５の基準電圧Ｖ２を定格電圧よりも
低く設定することによって、所定の効果を得ることがで
きる。
【００７１】遅延回路付コンパレータ６５で設定される
遅延時間ｔｄは、既に述べたように、外部電源配線１０
に供給される外部電源電圧ＶＣＥが安定状態となるまで
の間、コンパレータの出力電圧レベルがＨレベルに切換
わらないように設定すればよく、外部電源電圧ＶＣＥの
立上がり時における安定性を評価および確認した後に決
定すればよい。
【００７２】［実施の形態１の変形例］図５は、本発明
の実施の形態１の変形例である電圧発生回路１２０の全
体構成を示す回路図である。
【００７３】図５を参照して、電圧発生回路１２０は、
実施の形態１の電圧発生回路１１０と比較して、コンパ
レータ４０に代えて電圧比較回路４１を備える点で異な
る。その他の構成および動作については、電圧発生回路
１１０の場合と同様であるの説明は繰返さない。
【００７４】電圧比較回路４１は、外部電源配線１０と
インバータ６２の入力ノードとを電気的に接続するため
に設けられたＰＮＰトランジスタ４７と、トランジスタ
４７のコレクタと接地配線１５との間に設けられた抵抗
器４６と、ノードＮｂとトランジスタ４７のベースとの
間に設けられた抵抗器４４と、外部電源配線１０とノー
ドＮｃとの間に接続される抵抗器４２と、ノードＮｂと
接地配線１５との間に接続される降伏電圧Ｖ１であるツ
ェナーダイオード４８とを含む。ツェナーダイオード４
８に生じる電圧降下により、トランジスタ４７のベース
と接続されるノードＮｂの電圧レベルは基準電圧Ｖ１以
下に維持される。
【００７５】これにより、外部電源電圧ＶＣＥが基準電
圧Ｖ１以上となった場合においてトランジスタ４７のベ
ースエミッタ間電圧が上昇し、トランジスタ４７は導通
状態となる。すなわち、このような構成とすることによ
り、電圧比較回路４１は、電圧発生回路１１０のコンパ
レータ４０と同様の効果を奏する。
【００７６】電圧発生回路１２０は、その動作は電圧発
生回路１１０と同様であるが、オペアンプを使用するコ
ンパレータ４０に代えて、ツェナダイオード、トランジ
スタおよび抵抗器で構成される電圧比較回路４１によっ
て同等の効果を奏するので、コスト的により有利な構成
とすることが可能である。
【００７７】［実施の形態２］図６は、本発明の実施の
形態２の電圧発生回路２００の構成を示す回路図であ
る。
【００７８】図６を参照して、電圧発生回路２００は、
図１の電圧発生回路１００と比較して、レギュレータ回
路３０の出力端子および電圧切換トランジスタ５０に接
続される出力ノードＮｏと内部電源配線２０との間に電
圧遮断回路７０をさらに備える点で異なる。電圧発生回
路２００は、電圧遮断回路７０の作用によって、外部電
源電圧ＶＣＥの立上がり時の一定期間において、内部電
源配線２０への電源電圧の供給を一時的に停止すること
により、内部電源電圧Ｖｃｃが、定格電圧を超えること
がないように制御することを目的とする。
【００７９】レギュレータ回路３０、コンパレータ４０
および電圧切換トランジスタ５０の動作については電圧
発生回路１の場合と同様であるので説明は繰返さない。
【００８０】電圧遮断制御回路７０は、入力電圧が基準
電圧Ｖ２以上になった場合に所定遅延時間ｔｄ経過後に
Ｈレベルを出力する遅延回路付コンパレータ７２と、遅
延回路付コンパレータ７２の出力を反転するインバータ
７４と、インバータ７４の出力をゲートに受けレギュレ
ータ回路３０の出力端子と内部電源配線２０とを電気的
に接続するために設けられる電圧遮断トランジスタ７６
とを含む。
【００８１】実施の形態１の場合と同様に、コンパレー
タ４０は、外部電源電圧ＶＣＥが基準電圧Ｖ１以上とな
った場合にＨレベルを出力する。基準電圧Ｖ１は、内部
電源電圧Ｖｃｃの定格電圧（たとえば３．３Ｖ）以上の
３．９Ｖに設定され、基準電圧Ｖ２は、定格電圧以下の
２．６Ｖに設定される。
【００８２】電圧発生回路２００においては、外部電源
電圧が安定状態になるまでの一定期間電圧遮断トランジ
スタ７６をオフすることによって、内部電源配線２０へ
の電圧供給をストップし、その後外部電源電圧ＶＣＥが
安定状態となった後に電圧遮断トランジスタ７６をオン
して内部電源配線２０への内部電源電圧の供給を開始す
る。
【００８３】図７は、外部電源電圧が０Ｖから５Ｖに立
上がる場合の電圧発生回路２００の動作を説明するため
の動作波形図である。
【００８４】図７を参照して、時刻ｔ０において外部電
源が起動されて外部電源電圧ＶＣＥが立上がりを開始す
る。外部電源電圧ＶＣＥは、時刻ｔ１において遅延回路
付コンパレータ７２の基準電圧であるＶ２（２．６Ｖ）
に達するが、遅延回路の作用により所定の遅延時間ｔｄ
が経過するまでの間、遅延回路付コンパレータ７２の出
力はＬレベルであり、電圧遮断トランジスタ７６もオフ
状態を維持する。電圧遮断トランジスタ７６がオフ状態
の間は、内部電源配線に電圧は供給されない。
【００８５】時刻ｔ２において、外部電源電圧ＶＣＥ
は、コンパレータ４０の基準電圧Ｖ１（３．９Ｖ）に達
するため、コンパレータ４０の出力はＨレベルに変化す
る。これに応じて、電圧切換トランジスタ５０のターン
オフによって外部電源配線と内部電源配線との間が遮断
されるとともに、レギュレータ回路３０が活性化されて
内部電源電圧の生成を開始する。
【００８６】時刻ｔ１から所定の遅延時間ｔｄ経過後の
時刻ｔ３において、遅延回路付コンパレータ７２の出力
はＨレベルに立上がり、これに応じた電圧遮断トランジ
スタ７６のオンによって、内部電源配線への電圧供給が
開始される。
【００８７】ここで、遅延時間ｔｄを、外部電源電圧Ｖ
ＣＥの起動時の応答特性を考慮して設定することによ
り、内部電源配線２０に対して常にレギュレータ回路３
０の出力電圧を供給することができる。よって、外部電
源電圧が０Ｖから５Ｖに立上がる場合において、内部電
源配線２０に直接外部電源電圧ＶＣＥが伝達されること
はなく、コンパレータの応答速度によらず内部電源電圧
における定格（３．３Ｖ）を超える電圧の発生を回避で
きる。
【００８８】図８は、外部電源電圧が０Ｖから３．３Ｖ
に立上がる場合の電圧発生回路２００の動作を説明する
ための動作波形図である。
【００８９】図８を参照して、時刻ｔ０において外部電
源が起動されて外部電源電圧ＶＣＥが立上がりを開始す
る。外部電源電圧ＶＣＥは、時刻ｔ１１において遅延回
路付コンパレータ７２の基準電圧Ｖ２（２．６Ｖ）に達
するが、遅延回路の作用により所定の遅延時間ｔｄが経
過するまでの間、遅延回路付コンパレータ７２の出力は
Ｌレベルに維持されるため、電圧遮断トランジスタ７６
もオフ状態を維持する。電圧遮断トランジスタ７６がオ
フ状態の間は、内部電源配線には電圧が供給されない。
【００９０】一方、外部電源電圧の定常値（３．３Ｖ）
は、コンパレータ４０の基準電圧Ｖ１（３．９Ｖ）より
も低いため、コンパレータ４０の出力はＬレベルのまま
一定である。これに応じて、電圧切換トランジスタ５０
はオンを維持する。しかし、電圧遮断トランジスタ７６
がオフ状態であるため、内部電源配線に電圧は供給され
ない。
【００９１】時刻ｔ１１から所定の遅延時間ｔｄ経過後
の時刻ｔ１２において、遅延回路付コンパレータ７２の
出力がＨレベルに立上がると、これに応じて、トランジ
スタ電圧遮断トランジスタ７６は、オンする。
【００９２】時刻ｔ１２においては、電圧切換トランジ
スタ５０はオンを維持しており、レギュレータ回路３０
は非活性化されたままである。よって、トランジスタ５
０のオンによって、外部電源配線１０と内部電源配線２
０とが接続される。
【００９３】遅延時間ｔｄを外部電源電圧ＶＣＥが定常
状態に達するまでの時間を考慮して設定することによ
り、内部電源配線２０に外部電源電圧ＶＣＥを直接供給
しても、内部電源配線２０に定格（３．３Ｖ）を超える
過渡的なピーク電圧が生じるおそれはない。
【００９４】よって、外部電源電圧が０Ｖから３．３Ｖ
に立上がる場合においても、内部電源電圧における定格
（３．３Ｖ）を超える電圧の発生を回避できる。さら
に、レギュレータ回路３０を非活性化することで、消費
電力の低減を図ることが可能となる。
【００９５】電圧発生回路１００の場合と同様に、電圧
切換トランジスタ５０および電圧遮断トランジスタ７６
に、オン抵抗の小さいＭＯＳトランジスタを採用するこ
とによって、この場合における外部電源電圧ＶＣＥと、
内部電源電圧Ｖｃｃとの間に生ずる電圧降下を小さく抑
えることができる。
【００９６】このように、外部電源電圧の立上がりタイ
ミングにおいて、外部電源電圧が安定状態に至るまでの
一定期間の間、内部電源配線２０への電圧供給を遮断す
ることによっても、起動直後において内部電源電圧を供
給することははできないものの、内部電源電圧が安定的
に定格電圧を超えないように制御することが可能とな
る。
【００９７】［実施の形態２の変形例］図９は、本発明
の実施の形態２の変形例の電圧発生回路２１０の構成を
示す回路図である。
【００９８】図９を参照して、電圧発生回路２１０は、
実施の形態２の電圧発生回路２００と比較して、コンパ
レータ４０に代えて電圧比較回路４１を備える点で異な
る。その他の構成および動作については、電圧発生回路
２００の場合と同様であるの説明は繰返さない。
【００９９】また、電圧比較回路４１の構成および動作
は、実施の形態１の変形例の電圧発生回路１２０の場合
と同様であるので、説明は繰り返さない。
【０１００】電圧比較回路４１は、電圧発生回路２００
におけるコンパレータ４０と同様の効果を奏する。電圧
発生回路２１０は、その動作は電圧発生回路２００と同
様であるが、オペアンプを使用するコンパレータ４０に
代えて、ツェナダイオード、トランジスタおよび抵抗器
で構成される電圧比較回路４１によって同等の効果を奏
するので、よりコスト的に有利な構成とすることが可能
である。
【０１０１】［実施の形態３］図１０は、本発明の実施
の形態３の電圧発生回路３００の構成を示す回路図であ
る。
【０１０２】図１０を参照して、電圧発生回路３００
は、電圧発生回路１００と比較して、レギュレータ回路
の入力端子および電圧切換トランジスタ５０に接続され
る入力ノードＮｉと外部電源配線１０との間に電圧遮断
制御回路７０をさらに備える点で異なる。
【０１０３】電圧発生回路３００は、外部電源電圧ＶＣ
Ｅが安定状態に至るまでの間、レギュレータ回路３０お
よび電圧切換トランジスタ５０と外部電源配線１０との
間を遮断することにより、内部電源配線２０への電圧供
給を停止する。また、外部電源電圧ＶＣＥが安定となっ
た後においては、電圧遮断トランジスタ７６をオンさせ
ることにより、電圧発生回路１００と同様の動作を行な
う。
【０１０４】コンパレータ４０、遅延回路付コンパレー
タ７２、トランジスタ６２および電圧切換トランジスタ
５０の動作タイミングについては、図７および８で説明
した電圧発生回路２００の場合と同様であるので、説明
は繰り返さない。
【０１０５】このような構成によっても、電圧発生回路
２００と同様に、起動直後において内部電源電圧を供給
することははできないものの、外部電源電圧ＶＣＥの立
上がり時においても内部電源電圧Ｖｃｃが瞬時的に定格
以上となることを確実に回避することができ、負荷であ
る内部回路に定格以上の電圧が印加され素子破壊に至る
ことを回避できる。
【０１０６】［実施の形態３の変形例］図１１は、本発
明の実施の形態３の変形例の電圧発生回路３１０の構成
を示す回路図である。
【０１０７】図１１を参照して、電圧発生回路３１０
は、実施の形態３の電圧発生回路３００と比較して、コ
ンパレータ４０に代えて電圧比較回路４１を備える点で
異なる。その他の構成および動作については、電圧発生
回路３００の場合と同様であるの説明は繰返さない。
【０１０８】また、電圧比較回路４１の構成および動作
は、実施の形態１の変形例の電圧発生回路１２０の場合
と同様であるので、説明は繰り返さない。
【０１０９】電圧比較回路４１は、電圧発生回路３００
におけるコンパレータ４０と同様の効果を奏する。電圧
発生回路３１０は、その動作は電圧発生回路３００と同
様であるが、オペアンプを使用するコンパレータ４０に
代えて、ツェナダイオード、トランジスタおよび抵抗器
で構成される電圧比較回路４１によって同等の効果を奏
するので、よりコスト的に有利な構成とすることが可能
である。
【０１１０】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【０１１１】
【発明の効果】請求項１記載の電圧発生回路は、外部電
源配線の電圧レベルが安定するまでの間は、補助電圧発
生回路によって内部電源配線に電圧を供給し、外部電源
配線の電圧レベルが安定した後は、外部電源配線の電圧
レベルに応じて、内部電源配線に直接外部電源配線より
電圧を供給するので、起動時より定格を超えることにな
い安定した電圧を内部電源配線に供給することができる
とともに、補助電圧発生回路を非活性化することによっ
て消費電力の低減を図ることが可能となる。
【０１１２】請求項２、３記載の電圧発生回路は、所定
時間の経過によって外部電源配線の電圧レベルが安定し
たものとみなすので、請求項１記載の電圧発生回路の奏
する効果を、より簡易な回路構成の下で享受することが
可能である。
【０１１３】請求項４記載の電圧発生回路は、電圧比較
回路を演算増幅器を用いずに構成できるので、請求項３
記載の電圧発生回路の奏する効果をコスト的により有利
な回路構成の下で享受することが可能である。
【０１１４】請求項５記載の電圧発生回路は、電圧供給
遮断回路の作用によって、外部電源電圧の立上がり時の
一定期間において、内部電源配線への電圧供給を一時的
に停止するので、内部電源電圧が定格電圧を超えること
がないように制御することが可能である。
【０１１５】請求項６、７、８記載の電圧発生回路は、
所定時間の経過によって外部電源配線の電圧レベルが安
定したものとみなすので、請求項５記載の電圧発生回路
の奏する効果を、より簡易な回路構成の下で享受するこ
とが可能である。
【０１１６】請求項９記載の電圧発生回路は、電圧比較
回路を演算増幅器を用いずに構成できるので、請求項５
記載の電圧発生回路の奏する効果を、コスト的により有
利な回路構成の下で享受することが可能である。
【０１１７】請求項１０記載の電圧発生回路は、電圧比
較回路における所定時間を外部電源配線の電圧レベルが
安定状態に達するまでの所要時間に応じて設定するの
で、外部より供給される外部電源電圧の過渡応答特性に
応じて、内部電源電圧が定格電圧を超えることがないよ
うに制御することが可能である。
【図面の簡単な説明】
【図１】 実施の形態１の電圧発生回路の構成を説明す
るための電圧発生回路１００の構成を示す回路図であ
る。
【図２】 実施の形態１の電圧発生回路１１０の全体構
成を示す回路図である。
【図３】 外部電源電圧が０Ｖから５Ｖに立上がる場合
の電圧発生回路１１０の動作を説明するための動作波形
図である。
【図４】 外部電源電圧が０Ｖから３．３Ｖに立上がる
場合の電圧発生回路１１０の動作を説明するための動作
波形図である。
【図５】 実施の形態１の変形例の電圧発生回路１２０
の全体構成を示す回路図である。
【図６】 実施の形態２の電圧発生回路２００の全体構
成を示す回路図である。
【図７】 外部電源電圧が０Ｖから５Ｖに立上がる場合
の電圧発生回路２００の動作を説明するための動作波形
図である。
【図８】 外部電源電圧が０Ｖから３．３Ｖに立上がる
場合の電圧発生回路２００の動作を説明するための動作
波形図である。
【図９】 実施の形態２の変形例の電圧発生回路２１０
の全体構成を示す回路図である。
【図１０】 実施の形態３の電圧発生回路３００の全体
構成を示す回路図である。
【図１１】 実施の形態３の変形例の電圧発生回路３１
０の全体構成を示す回路図である。
【図１２】 従来の技術の電圧発生回路５００の全体構
成を示す概略ブロック図である。
【図１３】 切り替え回路５４０の構成を示す回路図で
ある。
【図１４】 電源電圧検出回路５３０の構成を示す回路
図である。
【符号の説明】
１０ 外部電源配線、２０ 内部電源配線、３０ レギ
ュレータ回路、４０コンパレータ、５０ 電圧切換トラ
ンジスタ、６０ 電圧切換制御回路、７０電圧遮断回
路。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 外部電源電圧を受けて、予め定められた
    定格電圧の動作電源電圧を発生する電圧発生回路であっ
    て、 前記外部電源電圧を伝達するための外部電源配線と、 前記動作電源電圧を伝達するための内部電源配線と、 制御ノードと、 前記制御ノードの電圧レベルに応じて活性化され、前記
    外部電源配線と前記内部電源配線とを接続する出力切換
    回路と、 前記外部電源配線と前記内部電源配線との間に接続さ
    れ、前記制御ノードの電圧レベルに応じて前記出力切換
    回路と相補的に活性化されて、前記内部電源配線に前記
    定格電圧を供給する補助電圧発生回路と、 前記制御ノードの電圧を切換えることによって、起動時
    においては、前記補助電圧発生回路を活性化し、起動後
    においては、前記外部電源配線の電圧レベルが安定した
    後に、前記外部電源配線の電圧レベルに応じて、前記出
    力切換回路を活性化する電圧切換制御回路とを備える、
    電圧発生回路。
  2. 【請求項２】 前記電圧切換制御回路は、起動後の所定
    時間経過後において、前記外部電源配線の電圧レベルに
    応じて前記出力切換回路を活性化する、請求項１記載の
    電圧発生回路。
  3. 【請求項３】 前記電圧切換制御回路は、前記制御ノー
    ドの電圧レベルを、前記出力切換回路を活性化するため
    の第１の電圧および前記補助電圧発生回路を活性化する
    ための第２の電圧のいずれか一方に設定し、 前記電圧切換制御回路は、 前記外部電源配線の電圧レベルが前記定格電圧よりも高
    く設定される第１の基準電圧以上である場合に、第１の
    制御信号を活性化する第１の電圧比較回路と、 前記外部電源配線の電圧レベルが前記定格電圧よりも低
    く設定される第２の基準電圧以上である場合に、前記第
    ２の基準電圧以上となった時刻から前記所定時間が経過
    した後に、第２の制御信号を活性化する第２の電圧比較
    回路と、 前記第１の制御信号が非活性化され、かつ、前記第２の
    制御信号が活性化される場合に、前記制御ノードの電圧
    レベルを前記第１の電圧に設定する論理演算回路とを含
    む、請求項２記載の電圧発生回路。
  4. 【請求項４】 前記第１の電圧比較回路は、 前記第１の電圧の供給する補助電源配線と、 前記外部電源配線と前記制御ノードとを電気的に接続す
    るために配置されるトランジスタと、 前記補助電源配線から前記トランジスタの入力電極に向
    かう方向を順方向として接続され、降伏電圧が前記第１
    の電圧であるツェナーダイオードと、 前記外部電源配線と前記トランジスタの入力電極との間
    に接続される第１の抵抗器と、 前記トランジスタと前記補助電源配線との間に接続され
    る第２の抵抗器とを含む、請求項３記載の電圧発生回
    路。
  5. 【請求項５】 外部電源電圧を受けて、予め定められた
    定格電圧の動作電源電圧を発生する電圧発生回路であっ
    て、 前記外部電源電圧を伝達するための外部電源配線と、 前記動作電源電圧を伝達するための内部電源配線と、 制御ノードと、 前記制御ノードの電圧レベルに応じて活性化され、前記
    外部電源配線と前記内部電源配線とを接続する出力切換
    回路と、 前記外部電源配線と前記内部電源配線との間に接続さ
    れ、前記出力切換回路と相補的に活性化されて、前記内
    部電源配線に前記定格電圧を供給する補助電圧発生回路
    と、 前記外部電源電圧の電圧レベルが前記定格電圧よりも高
    く設定される第１の基準電圧以下である場合において
    は、前記出力切換回路を活性化する電圧切換制御回路
    と、 前記外部電源配線の電圧レベルが安定するまでの間、前
    記内部電源配線に対する前記外部電源配線および前記補
    助電圧発生回路による電圧供給を停止するための電圧供
    給遮断回路とを備える、電圧発生回路。
  6. 【請求項６】 前記電圧供給遮断回路は、起動後に所定
    時間が経過するまでの間、前記内部電源配線に対する前
    記外部電源配線および前記補助電圧発生回路による電圧
    供給を停止する、請求項５記載の電圧発生回路。
  7. 【請求項７】 前記電圧供給遮断回路は、 前記補助電圧発生回路の出力端子および前記出力切換回
    路と接続される第１のノードと、 前記外部電源電圧の電圧レベルが前記定格電圧よりも低
    く設定される第２の基準電圧以上となり、かつ、前記所
    定時間が経過するまでの間、遮断制御信号を活性化する
    電圧比較回路と、 前記遮断制御信号に応じて、前記第１のノードと前記内
    部電源配線との間を遮断する電圧遮断スイッチとを含
    む、請求項６記載の電圧発生回路。
  8. 【請求項８】 前記電圧供給遮断回路は、 前記補助電圧発生回路の入力端子および前記出力切換回
    路と接続される第２のノードと、 前記外部電源電圧の電圧レベルが前記定格電圧よりも低
    く設定される第２の基準電圧以上となり、かつ、前記所
    定時間が経過するまでの間、遮断制御信号を活性化する
    電圧比較回路と、 前記遮断制御信号に応じて、前記第２のノードと前記内
    部電源配線との間を遮断する電圧遮断スイッチとを含
    む、請求項６記載の電圧発生回路。
  9. 【請求項９】 前記電圧切換制御回路は、前記制御ノー
    ドの電圧レベルを、前記出力切換回路を活性化するため
    の第１の電圧および前記補助電圧発生回路を活性化する
    ための第２の電圧のいずれか一方に設定し、 前記電圧切換制御回路は、記第１の電圧比較回路は、 前記第１の電圧の供給する補助電源配線と、 前記外部電源配線と前記制御ノードとを電気的に接続す
    るために配置されるトランジスタと、 前記補助電源配線から前記トランジスタの入力電極に向
    かう方向を順方向として接続され、降伏電圧が前記第１
    の電圧であるツェナーダイオードと、 前記外部電源配線と前記トランジスタの入力電極との間
    に接続される第１の抵抗器と、 前記トランジスタと前記補助電源配線との間に接続され
    る第１の抵抗器とを含む、請求項６記載の電圧発生回
    路。
  10. 【請求項１０】 前記所定時間は、起動時における前記
    外部電源配線の電圧レベルが安定するまでの時間に応じ
    て設定される、請求項２または６に記載の電圧発生回
    路。
JP14858299A 1999-05-27 1999-05-27 電圧発生回路 Expired - Fee Related JP4225630B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14858299A JP4225630B2 (ja) 1999-05-27 1999-05-27 電圧発生回路
US09/437,094 US6340852B1 (en) 1999-05-27 1999-11-09 Voltage generating circuit capable of stably supplying power supply voltage less than rated voltage
TW088121256A TW454112B (en) 1999-05-27 1999-12-04 Voltage generation circuit
KR1019990058150A KR100347442B1 (ko) 1999-05-27 1999-12-16 정격전압을 초과하지 않는 전원전압을 안정적으로공급하는 것이 가능한 전압발생회로
CNB001016571A CN1179259C (zh) 1999-05-27 2000-01-24 可稳定供给不超过额定电压的电源电压的电压发生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14858299A JP4225630B2 (ja) 1999-05-27 1999-05-27 電圧発生回路

Publications (3)

Publication Number Publication Date
JP2000339042A true JP2000339042A (ja) 2000-12-08
JP2000339042A5 JP2000339042A5 (ja) 2005-10-27
JP4225630B2 JP4225630B2 (ja) 2009-02-18

Family

ID=15455978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14858299A Expired - Fee Related JP4225630B2 (ja) 1999-05-27 1999-05-27 電圧発生回路

Country Status (5)

Country Link
US (1) US6340852B1 (ja)
JP (1) JP4225630B2 (ja)
KR (1) KR100347442B1 (ja)
CN (1) CN1179259C (ja)
TW (1) TW454112B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134228A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 電源発生回路及び集積回路
US8970189B2 (en) 2011-08-11 2015-03-03 Renesas Electronics Corporation Voltage generation circuit
JP2016192058A (ja) * 2015-03-31 2016-11-10 ラピスセミコンダクタ株式会社 半導体装置、及び電源供給方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493275B2 (en) * 2000-08-07 2002-12-10 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and electronic equipment
US7523337B2 (en) 2004-08-19 2009-04-21 Intel Corporation Power delivery system in which power supply and load exchange power consumption measurements via digital bus
CN100412753C (zh) * 2004-11-20 2008-08-20 鸿富锦精密工业（深圳）有限公司 主机板芯片组工作电压产生电路
DE102004058612A1 (de) * 2004-12-04 2006-06-08 Infineon Technologies Ag Spannungsversorgungsschaltung, insbesondere für eine DRAM-Speicherschaltung sowie ein Verfahren zum Steuern einer Versorgungsquelle
KR100672196B1 (ko) 2005-03-15 2007-01-19 씨멘스 오토모티브 주식회사 엔진제어유닛의 전원 상태에 따른 프로그램 시작 제어 방법
US7564230B2 (en) * 2006-01-11 2009-07-21 Anadigics, Inc. Voltage regulated power supply system
KR100711272B1 (ko) * 2006-11-17 2007-05-02 황국주 전선연결 변경이 가능한 송배전 선로장치
CN101860188B (zh) * 2010-06-07 2013-08-28 鸿富锦精密工业（深圳）有限公司 开关电源电路
CN102035385A (zh) * 2010-12-29 2011-04-27 苏州华芯微电子股份有限公司 电压切换电路
JP2013191913A (ja) * 2012-03-12 2013-09-26 Renesas Electronics Corp ワイヤレス充電回路、ワイヤレス充電システム及び半導体装置
DE102014113426A1 (de) * 2014-09-17 2016-03-17 Rheotec Messtechnik Gmbh Schaltungsanordnung zur Wandlung einer elektrischen Größe, insbesondere zur Wandlung einer Eingangsspannung UE an einem Spannungseingang in eine Ausgangsspannung UA an einem Spannungsausgang der Schaltungsanordnung
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface
TWI713287B (zh) 2020-03-19 2020-12-11 捷拓科技股份有限公司 寬輸入電壓範圍的輔助電源供應電路
CN113433996B (zh) * 2020-03-23 2023-05-23 捷拓科技股份有限公司 宽输入电压范围的辅助电源供应电路
CN115237191B (zh) * 2021-04-23 2024-02-20 世界先进积体电路股份有限公司 电压追踪电路以及电子电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730122A (en) * 1986-09-18 1988-03-08 International Business Machines Corporation Power supply adapter systems
JPH02136097A (ja) * 1988-11-17 1990-05-24 Canon Inc 電源装置
FR2651343A1 (fr) * 1989-08-22 1991-03-01 Radiotechnique Compelec Circuit destine a fournir une tension de reference.
US5424629A (en) * 1991-04-11 1995-06-13 Matsushita Electric Industrial Co., Ltd. Power circuit for a semiconductor apparatus
JPH06149395A (ja) 1992-11-12 1994-05-27 Nec Corp 半導体装置
US5373227A (en) * 1993-03-26 1994-12-13 Micron Semiconductor, Inc. Control circuit responsive to its supply voltage level
JP3239581B2 (ja) * 1994-01-26 2001-12-17 富士通株式会社 半導体集積回路の製造方法及び半導体集積回路
US5514951A (en) * 1994-04-11 1996-05-07 Rockwell International Corporation Supply-discriminating supply-adaptive electronic system
JPH09231339A (ja) * 1996-02-27 1997-09-05 Mitsubishi Electric Corp メモリカード
KR100206566B1 (ko) * 1996-08-21 1999-07-01 윤종용 액정 표시 장치의 구동 전압 발생 회로
JPH1074394A (ja) 1996-08-30 1998-03-17 Fujitsu Ltd 半導体記憶装置
JPH10144079A (ja) * 1996-11-07 1998-05-29 Mitsubishi Electric Corp 半導体記憶装置
JP3315621B2 (ja) * 1997-04-11 2002-08-19 富士通株式会社 半導体装置の内部降圧電源回路
US5973489A (en) * 1998-12-08 1999-10-26 Philips Electronics N.A. Corporation Expanded input voltage range for switch-mode power supply in broadband network
JP2000228084A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 電圧発生回路
US5982158A (en) * 1999-04-19 1999-11-09 Delco Electronics Corporaiton Smart IC power control
JP3784594B2 (ja) * 1999-11-30 2006-06-14 富士通株式会社 電流制御回路
US6188210B1 (en) * 2000-01-13 2001-02-13 Ophir Rf, Inc. Methods and apparatus for soft start and soft turnoff of linear voltage regulators

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134228A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 電源発生回路及び集積回路
US8981734B2 (en) 2009-05-19 2015-03-17 Panasonic Corporation Power source generation circuit and integrated circuit
US9882399B2 (en) 2009-05-19 2018-01-30 Panasonic Corporation Power source generation circuit and integrated circuit
US8970189B2 (en) 2011-08-11 2015-03-03 Renesas Electronics Corporation Voltage generation circuit
JP2016192058A (ja) * 2015-03-31 2016-11-10 ラピスセミコンダクタ株式会社 半導体装置、及び電源供給方法

Also Published As

Publication number Publication date
KR100347442B1 (ko) 2002-08-03
CN1179259C (zh) 2004-12-08
US6340852B1 (en) 2002-01-22
TW454112B (en) 2001-09-11
KR20000075439A (ko) 2000-12-15
JP4225630B2 (ja) 2009-02-18
CN1275727A (zh) 2000-12-06

Similar Documents

Publication Publication Date Title
JP4225630B2 (ja) 電圧発生回路
KR970005128B1 (ko) 파워 온 검출 회로
JP3034176B2 (ja) 起動回路を有する基準電圧発生回路
US6914461B2 (en) Power-on reset circuits including first and second signal generators and related methods
US6522193B2 (en) Internal voltage generator for semiconductor memory device
US8115533B2 (en) Voltage level shifter and semiconductor device having the same therein
KR960011205B1 (ko) 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로
KR20040094224A (ko) 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치
JP2004260730A (ja) パルス発生回路及びそれを用いたハイサイドドライバ回路
KR20040108011A (ko) 반도체 장치용 내부전압 발생기
US5278798A (en) Semiconductor memory device
CN113364442B (zh) 启动电路及芯片
JP3652793B2 (ja) 半導体装置の電圧変換回路
US20030039149A1 (en) Circuit for generating power-up signal
JP2703890B2 (ja) 半導体集積回路
JP4270336B2 (ja) 半導体集積回路装置
CN115411697A (zh) 一种欠压保护装置
US20020079955A1 (en) Circuit for generating internal power voltage in a semiconductor device
US11271551B2 (en) Level shifter
JP2005039635A (ja) パワーオンリセット回路
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
US11720127B2 (en) Amplifier and voltage generation circuit including the same
KR100265609B1 (ko) 주기변환형 고전압 발생장치
KR20000007228A (ko) 내부전압 변환회로
KR100390993B1 (ko) 파워 업 발생장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees