CN1275727A - 可稳定供给不超过额定电压的电源电压的电压发生电路 - Google Patents

Abstract

本发明的电压发生电路包括传送外部电源电压的外部电源布线,用于对负荷供给内部电源电压的内部电源布线,接受外部电源布线并产生内部电源电压的额定电压的调节器电路,和连接外部电源布线和内部电源布线的电压切换晶体管。调节器电路和电压切换晶体管根据控制节点的电压电平被互补地激活。而且,电压发生电路配有根据外部电源布线的电压电平切换控制节点电压电平的电压切换电路。

Description

可稳定供给不超过额定电压的电源电压的电压发生电路

本发明涉及电压发生电路，特别涉及即使在供给比内部电源电压的额定电压高的外部电源电压的情况下，也可以稳定地供给不超过额定电压的内部电源电压的电压发生电路。

为了适应近年来半导体器件大容量化、高速化的要求，正在不断推进元器件的微细化。为了与伴随这种微细化的元器件耐压强度的降低相对应，正在将工作电源电压从以往的5V降至3.3V。因此，对于载有半导体元器件的IC来说，工作保证电压的额定值除了以往的5V之外，还将3.3V的额定值产品化。

在这样的背景下，装配在个人计算机等上的槽，例如PC插件槽等中的这些装载IC的电路中，内部电源电压的额定值混合有仅为5V、仅为3.3V、和施加5V/3.3V中任一个(以下，称为5V/3.3V共用型)都可以的情况等。

因此，即使在安装工作补偿电压3.3V的IC情况下，作为电路板，为了保证5V/3.3V共用型的工作，在输入电压为5V和3.3V中任一个的情况下，需要可以稳定地输出作为输出电源电压的3.3V的电压发生电路。

作为用于这种用途的电压发生电路，可以采用在特开平6-149395号公报中披露的在半导体器件内装入电压发生电路的结构(以下称为现有技术)。

图12是表示现有技术的电压发生电路500的整体结构的示意性方框图。

参照图12，电压发生电路500是在外部电源端子510上接受外部电源电压VCE，并将内部电源电压Vcc供给内部电路电源布线590的电路。通过内部电路电源布线590，将工作电源电压供给内部电路550。内部电路550包括解码器电路555、传感放大器电路556和控制电路557等。

电压发生电路500包括将外部电源电压VCE切换成内部电源电压Vcc的降压电路520、检测外部电源电压VCE的大小并发送控制切换电路540的控制信号的电源电压检测电路530、按照控制信号将降压电路520的输出和外部电源电压VCE中的任一个传送至内部电路电源布线590的切换电路540。

电压发生电路500在外部电源电压为5V/3.3V中任一个的情况下，都稳定供给作为其内部电源电压额定值的3.3V给内部电路550。

图13是表示切换电路540结构的电路图。

参照图13，切换电路540包括P型MOS晶体管Q31和N型MOS晶体管Q32，P型MOS晶体管Q31和N型MOS晶体管Q32构成根据控制信号MO1的激活连接外部电源布线570和内部电路电源布线590的传输门。切换电路540还包括P型MOS晶体管Q33和N型MOS晶体管Q34，P型MOS晶体管Q33和N型MOS晶体管Q34构成根据控制信号MO2的激活连接降压电路520和内部电路电源布线590的传输门。

由此，在外部电源电压VCE为5V的情况下，由于控制信号MO1变为H电平激活状态，同时，控制信号MO2变为L电平非激活状态，因而降压电路520的输出被传送至内部电路电源布线590。另一方面，在外部电源电压VCE为3.3V的情况下，因控制信号MO1变为L电平，同时，控制信号MO2变为H电平，因而外部电源电压VCE被直接传送至内部电路电源布线590。

图14是表示电源电压检测电路530结构的电路图。

参照图14，电源电压检测电路530包括在外部电源电压布线570和接地布线580之间串联连接的P型MOS晶体管Q21、Q22和N型MOS晶体管Q23。晶体管Q21的基区与外部电源布线570连接。晶体管Q22的基区、晶体管Q21的栅极和晶体管Q22的源极与晶体管Q21的漏极连接。晶体管Q22的栅极和漏极与节点Nx连接。晶体管Q23被连接在节点Nx和接地布线580之间，并有与接地布线580连接的栅极。

电源电压检测电路530还包括P型MOS晶体管Q24和N型MOS晶体管Q25以及P型MOS晶体管Q26和N型MOS晶体管Q27，其中P型MOS晶体管Q24和N型MOS晶体管Q25构成使节点Nx的电压电平反向并输出给节点Ny的倒相器，P型MOS晶体管Q26和N型MOS晶体管Q27构成使节点Ny的电压电平反向并输出给节点Nz的倒相器。

晶体管Q24和Q25串联连接在外部电源布线570和接地布线580之间，各自的栅极与节点Nx连接。晶体管Q26和Q27连接在外部电源布线570和接地布线580之间，其栅极与内部节点Ny连接。控制信号MO1的电压电平等于节点Nz的电压电平，控制信号MO2的电压电平等于节点Ny的电压电平。控制信号MO1和MO2被传送至切换电路540。

在电源电压检测电路530中，节点Nx的电压电平按照外部电源电压VCE的电平进行变化。

首先，在外部电源电压VCE≤2·|VTP|(VTP：P型MOS晶体管的阈值电压)的情况下，由于晶体管Q21和Q22处于截止状态，所以节点Nx的电压变为0V(接地电压)。此外，在此时，利用由晶体管Q24～Q27构成的倒相器，节点Ny和节点Nz的电压电平分别变为VCE和0V。就是说，控制信号MO1变为L电平，而控制信号MO2变为H电平。

接着，在外部电源电压为VCE≥2·|VTP|+VI(VI：倒相器的逻辑阈值电压)的情况下，由于节点Nx的电压电平从0V改变为VCE，所以随着节点Ny和Nz的电压电平的变化，控制信号MO1和MO2的极性反向，控制信号MO1变为H电平，而控制信号MO2变为L电平。

利用这样的结构，通过适当设计P型晶体管的阈值电压VTP和倒相器的逻辑阈值VI，电压发生电路500根据外部电源电压VCE与预定的电压电平的比较结果，对于内部电路可以选择直接供给外部电源电压或供给降压电路520的输出。

但是，在现有技术的电压发生电路500中，在驱动外部电源布线570前，就是说在对外部电源布线570实际供给电压前的时刻，由于VCE＝0V，所以控制信号MO1变为L电平，外部电源布线570与内部电路电源布线590通过切换电路540来连接。

在该状态下，外部电源被起动，可看作外部电源电压VCE从0V上升至5V的情况。在这种情况下，由于随着外部电源电压VCE的上升，对切换电路540的内部电路电源布线590的输出从外部电源布线570切换为降压电路520，因而必须在内部电路550中稳定供给额定电压不超过3.3V的电源电压。

但是，实际上，由于电源电压检测电路530中的节点Nx、Ny和Nz的电压电平变化，控制信号MO1和MO2的极性反向，因而存在直至内部电路电源布线590和外部电源布线570的连接被切换电路540分离的一定的时间延迟。

由于该时间延迟的存在，因而存在外部电源起动之后，内部电路电源布线590和外部电源布线570仍处于连接状态，外部电源电压VCE上升，内部电源电压的峰值会变为最大输入电压电平(5V)的可能性。如果发生这种现象，那么会超过额定电压值，有使装载在内部电路550内的各电路上的内部电源电压为3.3V的IC被破坏的危险。

此外，在混装其工作额定电压不同的IC的电路组在共用的外部电源布线下工作的情况下，由于同样的理由，所以不管供给外部电源布线的电压电平如何，仍需要可以稳定供给低电压侧工作电压(3.3V)的电压发生电路。

本发明的目的在于提供一种在供给比内部电源电压的额定电压高的外部电源电压的情况下，也可以稳定地供给不超过额定电压的内部电源电压的电压发生电路。

按照本发明的方案，提供一种电压发生电路，该电压发生电路接受外部电源电压，并产生预定额定电压的工作电源电压，该电压发生电路包括外部电源布线、内部电源布线、控制节点、输出切换电路、辅助电压发生电路和电压切换控制电路。

外部电源布线传送外部电源电压。内部电源布线传送工作电源电压。输出切换电路根据控制节点的电压电平进行激活，用以连接外部电源布线和内部电源布线。辅助电压发生电路连接在外部电源布线和内部电源布线之间，根据控制节点的电压电平与输出切换电路互补地激活，对内部电源布线供给额定电压。电压切换控制电路通过切换控制节点的电压，在外部电源布线起动时，激活辅助电压发生电路，在起动后，在外部电源布线的电压电平稳定后，根据外部电源布线的电压电平，激活输出切换电路。

本发明根据其它情况提供电压发生电路，该电压发生电路接收外部电源电压产生预定额定电压的工作电源电压，它包括外部电源布线、内部电源布线、控制节点、输出切换电路、辅助电压发生电路和电压切换控制电路。

外部电源布线传送外部电源电压。内部电源布线传送工作电源电压。输出切换电路，使其根据控制节点的电压电平进行激活，用以从外部电源布线向内部电源布线供给电压。辅助电压发生电路连接在外部电源布线和内部电源布线之间，按照控制节点的电压电平，与输出切换电路互补地激活，用以对内部电源布线供给额定电压。电压切换控制电路在外部电源电压的电压电平设定得比额定电压高的第一基准电压以下的情况下，激活输出切换电路。电压供给切断电路在直至外部电源布线的电压电平稳定期间，通过外部电源布线和辅助电压发生电路停止对内部电源布线的电压供给。

因此，本发明的主要优点在于，由于直至外部电源布线的电压电平稳定期间，由辅助电压发生电路对内部电源布线提供电压，所以可以把不超过起动额定电压的稳定电压供给外部电源布线，同时在外部电源布线的电压电平稳定后，根据外部电源布线的电压电平，通过非激活辅助电压发生电路，可以实现消耗功率的降低。

此外，因电压供给切断电路的作用，在外部电源电压上升时的预定期间，暂时停止向内部电源布线的电压供给，因而可以控制内部电源电压不超过额定电压。

图1是表示用于说明实施例1的电压发生电路结构的电压发生电路100结构的电路图。

图2是表示实施例1的电压发生电路100整体结构的电路图。

图3是说明外部电源电压从0V上升至5V情况下的电压发生电路110工作的工作波形图。

图4是说明外部电源电压从0V上升至3.3V情况下的电压发生电路110工作的工作波形图。

图5是表示实施例1的变形例的电压发生电路120整体结构的电路图。

图6是表示实施例2的电压发生电路200整体结构的电路图。

图7是说明外部电源电压从0V上升至5V情况下的电压发生电路200工作的工作波形图。

图8是说明外部电源电压从0V上升至3.3V情况下的电压发生电路200工作的工作波形图。

图9是表示实施例2的变形例的电压发生电路210整体结构的电路图。

图10是表示实施例3的电压发生电路300整体结构的电路图。

图11是表示实施例3的变形例的电压发生电路310整体结构的电路图。

图12是表示现有技术的电压发生电路500整体结构的示意性方框图。

图13是表示切换电路540结构的电路图。

图14是表示电源电压检测电路530结构的电路图。

以下，参照附图详细说明本发明的实施例。再有，图中相同的符号表示相同或相当的部分。

[实施例1]

图1是表示用于说明实施例1的电压发生电路结构的电压发生电路100结构的电路图。

电压发生电路100与已有技术的电压发生电路500一样，根据外部电源电压VCE的电压电平，将外部电源布线10和调节器电路30的输出中的任一个与内部电源布线20连接，向负荷供给内部电源电压Vcc。

再有，在本发明的实施例中，在从外部电源布线以5V和3.3V中的任一个作为额定值供给外部电源电压VCE的情况下，说明了可稳定供给额定值(3.3V)的内部电源电压的电压发生电路的结构，但电压电平达到5V和3.3V的情况为简单的例示，本发明的应用并不限于这种情况。

参照图1，电压发生电路100包括：传送外部电源电压VCE的外部电源布线10，对负荷供给内部电源电压Vcc的内部电源布线20，在其输入端子上接受外部电源布线，在其输出端子上产生作为内部电源电压Vcc的额定值的3.3V输出电压的调节器电路30，根据节点Nx的电压电平，连接被激活的外部电源布线10与内部电源布线20的电压切换晶体管50。

调节器电路30还有输出控制端子CNT，在输出控制端子CNT上输入L电平信号的情况下，调节器电路30非激活，停止向输出端子OUT产生输出电压(3.3V)。就是说，根据节点Na的电压电平，使调节器电路30和电压切换晶体管50中的任一个被互补地激活。

电压发生电路100还配有根据外部电源电压VCE确定Na的电压电平的比较器40。

比较器40在外部电源电压VCE比基准电压V1高的情况下对节点Na输出H电平。比较器40由使用运算放大器的差动放大电路等构成。基准电压V1可以按比内部电源电压Vcc的额定值高，并且比外部电源电压的峰值低的电压来设定，在图1的情况下，例如设定为3.9V。

电压发生电路100还包括使外部电源布线10和内部电源布线20的电压稳定的电容器Ci和Co。

电压发生电路100在外部电源电压VCE为3.3V(≤V1)的情况下，利用比较器40，将节点Na电压变为L电平，使调节器电路30非激活，停止产生输出电压，同时使电压切换晶体管50截止，使外部电源布线10与内部电源布线20连接。由此，在外部电源电压VCE为3.3V的情况下，从外部电源布线VCE将内部电源电压直接供给内部电源布线20。

另一方面，在外部电源电压VCE为5V(≥V1)的情况下，利用比较器40对节点Na输出H电平的电压。由此，使电压切换晶体管50截止，同时激活调节器电路30的工作。因此，在外部电源电压VCE为5V的情况下，内部电源布线20与外部电源布线10断路，调节器电路30的输出电压供给内部电源布线20。

于是，在外部电源电压超过内部电源电压的额定值的情况下，利用调节器电路将降压的电压作为内部电源电压供给，在外部电源电压为内部电源电压的额定值电平的情况下，调节器电路非激活，从外部电源布线直接供给内部电源电压，电压发生电路100在降低整体的消耗功率的同时，还可以稳定地供给内部电源电压。

但是，在电压发生电路100中，有在现有技术中与上述相同的问题，在外部电源电压VCE起动时从0V上升至5V的情况下，根据比较器40的响应特性，在节点Na的电压电平从L电平变化至H电平期间，外部电源布线10的电位上升，有内部电源电压VCC的峰值会上升至外部电源电压的最大电平(5V)的可能性。

图2是表示本发明实施例1的电压发生电路110结构的电路图。

参照图2，与电压发生电路100相比，电压发生电路110的不同点在于配备有内装比较器40的电压切换控制电路60。

在电压发生电路110中，节点Na的电压电平不通过比较器40的输出直接设定，而由电压切换控制电路60来控制。

电压发生电路110利用电压切换控制电路60的作用，在外部电源电压的上升时间中，以内部电源电压稳定地不超过额定值为目的来进行控制。

电压切换控制电路60包括图1说明的比较器40、配置在比较器40和节点Na之间的切换设定电路45。

切换设定电路45包括：使比较器40输出反向的倒相器62，带有在外部电源电压VCE超过基准电压V2时经过预定时间td后输出H电平电压信号的延迟电路的比较器65，和接收倒相器62和带有延迟电路的比较器65的输出，并输出NAND运算结果的逻辑门64。

比较器40与电压发生电路100的情况相同，在外部电源电压VCE变为基准电压V1以上的情况下输出H电平。此外，可以将基准电压V2设定为比内部电源电压Vcc的额定值低的电压。在额定电压为3.3V的本实施例情况下，作为一例，可以设定V1＝3.9V，V2＝2.6V。

下面，说明在电压发生电路110中外部电源电压起动时上升情况下的电压发生电路110的工作。

图3是说明外部电源电压从0V上升至5V情况下的电压发生电路110工作的工作波形图。

参照图3，在时刻t0时，外部电源起动，外部电源电压VCE开始上升。外部电源电压VCE在时刻t1时达到带有延迟电路的比较器65的基准电压V2(2.6V)，但因延迟电路的作用，直至经过预定的延迟时间td的期间，带有延迟电路的比较器65的输出都被维持在L电平上。

在时刻t2时，由于外部电源电压VCE达到比较器40的基准电压V1(3.9V)，所以比较器40的输出变为H电平。与此相对，倒相器62的输出也变为L电平。

在从时刻t1经过预定延迟时间td后的时刻t3时，带有延迟电路的比较器65的输出上升至H电平。由于设定考虑到外部电源电压VCE达到定常状态时间的延迟时间td，在带有延迟电路的比较器65的输出被切换为H电平的时间内，倒相器62的输出已经变为L电平。

由此，节点Na的电压电平仍维持H电平。由于在此期间晶体管50维持截止状态，所以在内部电源布线20上恒常供给调节器电路30的输出电压。因此，在外部电源电压从0V上升至5V的情况下，不直接对内部电源布线20传送外部电源电压VCE，不管比较器的响应速度如何，都可以避免产生超过额定的内部电源电压(3.3V)的电压。

图4是说明外部电源电压从0V上升至3.3V情况下的电压发生电路110工作的工作波形图。

参照图4，在时刻t0时，外部电源起动，外部电源电压VCE开始上升。外部电源电压VCE在时刻t11时达到带有延迟电路的比较器65的基准电压V2(2.6V)，但因延迟电路的作用，直至经过预定的延迟时间td的期间，带有延迟电路的比较器65的输出都被维持在L电平上。

另一方面，由于外部电源电压的定常值(3.3V)比比较器40的基准电压V1(3.9V)低，所以比较器40的输出仍为L电平。与此相对，倒相器62的输出也维持H电平。

因此，在带有延迟电路的比较器65的输出维持L电平期间，节点Na的电压电平为H电平，同时晶体管50处于截止状态，调节器电路30被激活。在此期间，在内部电源布线20上，由于供给调节器电路30的输出电压，所以可以避免产生超过额定内部电源电压(3.3V)的电压。

在从时刻t11经过预定延迟时间td后的时刻t12内，如果带有延迟电路比较器65的输出上升至H电平，那么由于倒相器62的输出维持在H电平，所以节点Na的电压电平从H电平变为L电平。

由此，在时刻t12时，内部电源布线20与外部电源布线通过晶体管50的导通而连接。由于设定考虑外部电源电压VCE达到定常状态时间的延迟时间td，所以在内部电源布线20上即使供给外部电源电压VCE，在内部电源布线20上也不会有产生超过额定电压(3.3V)的过度峰值电压的危险。

因此，在外部电源电压从0V上升至3.3V的情况下，也可以避免产生超过额定内部电源电压(3.3V)的电压。而且，在外部电源电压VCE达到定常状态后，使调节器电路30非激活，可以实现消耗功率的降低。

于是，在外部电源电压为3.3V和5V中的任一个的情况下，也可以自起动后将避免产生超过额定电压的过度峰值电压的稳定电压供给内部电源布线。

再有，在电压切换晶体管50上，通过采用导通电阻小的MOS晶体管，可以将这种情况下在外部电源电压VCE与内部电源电压Vcc之间产生的电压降抑制得小。

此外，仅例示了基准电压V1和V2分别为3.9V和2.6V的情况。就是说，如果将作为比较器40的基准电压V1设定得比内部电源电压Vcc的额定电压高，将带有延迟电路的比较器65的基准电压V2设定得比额定电压低，那么可以获得同样的效果。

如上所述，在带有延迟电路的比较器65中设定的延迟时间td在直至供给外部电源布线10的外部电源电压VCE达到稳定状态期间，可以按比较器的输出电压电平不被切换成H电平那样来设定，可以在评价和确认外部电源电压VCE上升时的稳定性后决定。

[实施例1的变形例]

图5是表示作为本发明实施例1的变形例的电压发生电路120整体结构的电路图。

参照图5，与实施例1的电压发生电路110比较，电压发生电路120的不同点在于配有代替比较器40的电压比较电路41。对于其它结构和工作来说，不再重复与电压发生电路110的情况相同的说明。

电压比较电路41包括：用以电连接外部电源布线10与倒相器62的输入节点的PNP晶体管47，设置在晶体管47的集电极与接地布线15之间的电阻46，设置在节点Nb与晶体管47的基极之间的电阻44，连接在外部电源布线10和节点Nb之间的电阻42，和连接在节点Nb和接地布线15之间的击穿电压为V1的齐纳二极管48。通过齐纳二极管48产生的电压降，将与晶体管47的基极连接的节点Nb的电压电平维持在基准电压V1以下。

由此，在外部电源电压VCE变为基准电压V1以上的情况下，晶体管47的基极发射极之间的电压上升，晶体管47变为导通状态。就是说，通过这样的结构，电压比较电路41具有与电压发生电路110的比较器40同样的效果。

电压发生电路120的工作与电压发生电路110一样，但使用运算放大器代替比较器40，由于具有与利用齐纳二极管、晶体管和电阻构成的电压比较电路41相同的效果，所以可以构成有利于成本的结构。

[实施例2]

图6是表示本发明实施例2的电压发生电路200结构的电路图。

参照图6，与图1的电压发生电路100比较，电压发生电路200的不同点在于，在连接调节器电路30的输出端子和电压切换晶体管50的节点No与内部电源布线20之间还配有电压切断电路70。通过电压切断电路70的作用，电压发生电路200在外部电源电压VCE上升时的一定期间内，通过暂时停止向内部电源布线20的电源电压的供给，目的在于控制内部电源电压Vcc，以便不超过额定电压。

由于调节器电路30、比较器40和电压切换晶体管50的工作与电压发生电路1的情况相同，所以不再重复其说明。

电压切断控制电路70包括：带有在输入电压变为基准电压V2以上的情况下，在经过预定延迟时间td后输出H电平的延迟电路的比较器72，使带有延迟电路的比较器72输出反向的倒相器74，在栅极上接受倒相器74的输出，并连接在调节器电路30的输出端子与内部电源布线20之间的电压切断晶体管76。

与实施例1的情况相同，比较器40在外部电源电压VCE变为基准电压V1以上的情况下输出H电平。基准电压V1设定在内部电源电压Vcc的额定电压(例如3.3V)以上的3.9V，而基准电压V2设定在额定电压以下的2.6V。

在电压发生电路200中，直至外部电源电压达到稳定状态的一定期间，使电压切断晶体管76截止，停止向内部电源布线20的电压供给，然后，在外部电源电压VCE达到稳定状态后，使电压切断晶体管76导通，开始向内部电源布线20的内部电源电压的供给。

图7是说明外部电源电压从0V上升至5V情况下的电压发生电路200工作的工作波形图。

参照图7，在时刻t0时，外部电源起动，外部电源电压VCE开始上升。外部电源电压VCE在时刻t1时达到带有延迟电路的比较器72的基准电压V2(2.6V)，但因延迟电路的作用，直至经过预定的延迟时间td期间，带有延迟电路的比较器72的输出都为L电平，电压切断晶体管76也维持截止状态。在电压切断晶体管76为截止状态期间，不对内部电源布线供给电压。

在时刻t2时，由于外部电源电压VCE达到比较器40的基准电压V1(3.9V)，所以比较器40的输出变为H电平。与此相对，因电压切换晶体管50的截止，在外部电源布线与内部电源布线之间断路的同时，调节器电路30激活，开始内部电源电压的生成。

在从时刻t1经过预定延迟时间td后的时刻t3时，带有延迟电路的比较器72的输出上升至H电平，与此相对的电压切断晶体管76的导通，开始向内部电源布线的电压供给。

其中，通过设定考虑外部电源电压VCE起动时响应特性的延迟时间td，对内部电源布线20可以恒常供给调节器电路30的输出电压。因此，在外部电源电压从0V上升至5V的情况下，不直接在内部电源布线20上传送外部电源电压VCE，不管比较器的响应速度如何，都可以避免产生超过额定内部电源电压(3.3V)的电压。

图8是说明外部电源电压从0V上升至3.3V情况下的电压发生电路200工作的工作波形图。

参照图8，在时刻t0时，外部电源起动，外部电源电压VCE开始上升。外部电源电压VCE在时刻t11时达到带有延迟电路的比较器72的基准电压V2(2.6V)，但因延迟电路的作用，直至经过预定的延迟时间td期间，由于带有延迟电路的比较器72的输出都维持L电平，所以电压切断晶体管76也维持截止状态。在电压切断晶体管76为截止状态期间，不对内部电源布线供给电压。

另一方面，由于外部电源电压的定常值(3.3V)比比较器40的基准电压V1(3.9V)低，所以比较器40的输出仍为L电平。与此相对，电压切换晶体管50维持导通。但是，由于电压切断晶体管76处于截止状态，所以在内部电源布线上不供给电压。

在从时刻t11经过预定延迟时间td后的时刻t12时，如果带有延迟电路的比较器72的输出上升至H电平，那么与此相对，晶体管电压切断晶体管76导通。

在时刻t12时，电压切换晶体管50维持导通，调节器电路30仍为非激活。因此，利用晶体管50的导通，外部电源布线10与内部电源布线20连接。

通过设定考虑直至外部电源电压VCE达到定常状态时间的延迟时间td，即使直接在内部电源布线20上供给外部电源电压VCE，在内部电源布线20上也不会有产生超过额定电压(3.3V)的过度峰值电压的危险。

因此，即使在外部电源电压从0V上升至3.3V的情况下，也可以避免产生超过额定内部电源电压(3.3V)的电压。而且，由于调节器电路30非激活，所以可以实现消耗功率的降低。

与电压发生电路100的情况一样，在电压切换晶体管50和电压切断晶体管76上，通过采用导通电阻小的MOS晶体管，可以将这种情况下在外部电源电压VCE与内部电源电压Vcc之间产生的电压降抑制得小。

这样，在外部电源电压的上升时间内，直至外部电源电压达到稳定状态的一定期间内，通过中断向内部电源布线20的电压供给，在起动之后，尽管不能供给内部电源电压，但可以稳定地控制内部电源电压，使其不超过额定电压。

[实施例2的变形例]

图9是表示本发明实施例2的变形例的电压发生电路210结构的电路图。

参照图9，与实施例2的电压发生电路200比较，电压发生电路210的不同点在于配有代替比较器40的电压比较电路41。对于其它结构和工作来说，由于与电压发生电路200的情况相同，所以不再重复说明。

此外，由于电压比较电路41的结构和工作与实施例1的变形例的电压发生电路120的情况相同，所以不再重复说明。

电压比较电路41具有与电压发生电路200中的比较器40相同的效果。电压发生电路210的工作与电压发生电路200相同，但采用运算放大器代替比较器40，由于具有与利用由齐纳二极管、晶体管和电阻构成的电压比较电路41的同等效果，所以可以构成有利于成本的结构。

[实施例3]

图10是表示本发明实施例3的电压发生电路300结构的电路图。

参照图10，与电压发生电路100比较，电压发生电路300的不同点在于，在连接调节器电路的输入端子和电压切换晶体管50的输入节点Ni与外部电源布线10之间还配有电压切断控制电路70。

直至外部电源电压VCE达到稳定状态期间，电压发生电路300通过使调节器电路30和电压切换晶体管50与外部电源布线10断路，停止向内部电源布线20的电压供给。此外，在外部电源电压VCE变得稳定后，通过使电压切断晶体管76导通，进行与电压发生电路100相同的工作。

对于比较器40、带有延迟电路的比较器72、晶体管62和电压切换晶体管50的工作时序来说，由于与图7和图8说明的电压发生电路200的情况相同，所以不再重复其说明。

利用这样的结构，与电压发生电路200一样，尽管在起动之后不供给内部电源电压，但在外部电源电压VCE上升时，也确实可以避免内部电源电压Vcc瞬时地变为额定电压以上，可以避免在作为负荷的内部电路上施加额定电压以上的电压造成的元件损坏。

[实施例3的变形例]

图11是表示本发明实施例3的变形例的电压发生电路310结构的电路图。

参照图11，与实施例3的电压发生电路300比较，电压发生电路310的不同点在于，还配有代替比较器40的电压比较电路41。对于其它结构和工作来说，不再重复与电压发生电路300情况相同的说明。

此外，由于电压比较电路41的结构和工作与实施例1的变形例的电压发生电路120的情况相同，所以不再重复其说明。

电压比较电路41具有与电压发生电路300中的比较器40相同的效果。电压发生电路310的工作与电压发生电路300相同，但采用运算放大器代替比较器40，由于具有与利用由齐纳二极管、晶体管和电阻构成的电压比较电路41相同的效果，所以可以构成有利于成本的结构。

Claims (11)

1.一种电压发生电路，接受外部电源电压，产生预定额定电压的工作电源电压，包括：

传送所述外部电源电压的外部电源布线；

传送所述工作电源电压的内部电源布线；

控制节点；

根据所述控制节点的电压电平进行激活，并连接所述外部电源布线与所述内部电源布线的输出切换电路；

被连接在所述外部电源布线和所述内部电源布线之间，根据所述控制节点的电压电平，与所述输出切换电路互补地激活，在所述内部电源布线上供给所述额定电压的辅助电压发生电路；

为了在所述外部电源布线起动时激活所述辅助电压发生电路，在所述外部电源布线起动后，在所述外部电源布线的电压电平稳定后，根据所述外部电源布线的电压电平，激活所述输出切换电路，而切换所述控制节点的电压的电压切换控制电路。

2.如权利要求1所述的电压发生电路，所述电压切换控制电路在从所述外部电源布线起动时开始经过预定时间后，根据所述外部电源布线的电压电平激活所述输出切换电路。

3.如权利要求2所述的电压发生电路，所述电压切换控制电路将所述控制节点的电压电平按激活所述输出切换电路的第一电压和激活所述辅助电压发生电路的第二电压中的任一个来设定，

所述电压切换控制电路包括：

在所述外部电源布线的电压电平在设定得比所述额定电压高的第一基准电压以上的情况下，激活第一控制信号的第一电压比较电路，

在所述外部电源布线的电压电平变为设定得比所述额定电压低的第二基准电压，并且经过所述预定时间的情况下，激活第二控制信号的第二电压比较电路，和

在所述第一控制信号非激活，并且所述第二控制信号被激活的情况下，将所述控制节点的电压电平设定为所述第一电压的逻辑运算电路。

4.如权利要求3所述的电压发生电路，所述第一电压比较电路包括：

根据所述第一控制信号的激活状态供给电压的第一电源布线，

根据所述第一控制信号的非激活状态供给电压的第二电源布线，

电连接所述第一电源布线与输出所述第一控制信号的节点的晶体管，

从所述第二电源布线向所述晶体管的输入电极方向正向连接的、击穿电压为所述第一基准电压的齐纳二极管，

连接在所述第一外部电源布线与所述晶体管的输入电极之间的第一电阻，和

连接在所述节点和所述第二电源布线之间的第二电阻。

5.如权利要求2所述的电压发生电路，所述预定时间按从所述起动时间开始至所述外部电源布线的电压电平稳定的时间来设定。

6.一种电压发生电路，接受外部电源电压，产生预定额定电压的工作电源电压，该电压发生电路包括：

传送所述外部电源电压的外部电源布线；

传送所述工作电源电压的内部电源布线；

控制节点；

根据所述控制节点的电压电平进行激活，从所述外部电源布线向所述内部电源布线供给电压的输出切换电路；

连接在所述外部电源布线和所述内部电源布线之间，根据所述控制节点的电压电平，与所述输出切换电路互补地激活，在所述内部电源布线上供给所述额定电压的辅助电压发生电路；

在所述外部电源电压的电压电平在设定得比所述额定电压高的第一基准电压以下的情况下，激活所述输出切换电路的电压切换控制电路；

直至所述外部电源布线的电压电平稳定的期间，停止对所述内部电源布线供给来自所述外部电源布线和所述辅助电压发生电路的供给电压的电压供给切断电路。

7.如权利要求6所述的电压发生电路，所述电压供给切断电路在从所述外部电源布线的起动开始直至经过预定时间的期间，停止对所述内部电源布线供给来自所述外部电源布线和所述辅助电压发生电路的供给电压。

8.如权利要求7所述的电压发生电路，所述电压供给切断电路包括：

连接所述辅助电压发生电路的输出端子与所述输出切换电路的节点，

使所述节点与所述内部电源布线之间通断的电压切断开关，和

在所述外部电源电压的电压电平变为在设定得比所述额定电压低的第二基准电压以上，并且直至经过所述预定时间的期间，使所述电压切断开关关断的电压比较电路。

9.如权利要求7所述的电压发生电路，所述电压供给切断电路包括：

连接所述辅助电压发生电路的输入端子与所述输出切换电路的节点，

使所述节点与所述内部电源布线之间通断的电压切断开关，和

在所述外部电源电压的电压电平变为在设定得比所述额定电压低的第二基准电压以上，并且直至经过所述预定时间的期间，使所述电压切断开关关断的电压比较电路。

10.如权利要求7所述的电压发生电路，所述电压切换控制电路包括：

供给用于激活所述输出切换电路的第一电压的第一电源布线，

供给用于激活所述辅助电压发生电路的第二电压的第二电源布线，

电连接所述第二电源布线与所述控制节点的晶体管，

从所述第一电源布线向所述晶体管的输入电极方向正向连接的、击穿电压为所述第一基准电压的齐纳二极管，

被连接在所述外部电源布线与所述晶体管的输入电极之间的第一电阻，和

被连接在所述晶体管和所述第一电压布线之间的第二电阻。

11.如权利要求7所述的电压发生电路，所述预定时间按照从所述起动时间开始至所述外部电源布线的电压电平稳定的时间来设定。

Images