KR101001145B1 - 상변환 메모리 장치의 내부전압 생성회로 및 생성방법 - Google Patents

상변환 메모리 장치의 내부전압 생성회로 및 생성방법 Download PDF

Info

Publication number
KR101001145B1
KR101001145B1 KR1020080134941A KR20080134941A KR101001145B1 KR 101001145 B1 KR101001145 B1 KR 101001145B1 KR 1020080134941 A KR1020080134941 A KR 1020080134941A KR 20080134941 A KR20080134941 A KR 20080134941A KR 101001145 B1 KR101001145 B1 KR 101001145B1
Authority
KR
South Korea
Prior art keywords
voltage
level
internal voltage
response
control signal
Prior art date
Application number
KR1020080134941A
Other languages
English (en)
Other versions
KR20100076776A (ko
Inventor
신윤재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080134941A priority Critical patent/KR101001145B1/ko
Priority to US12/489,931 priority patent/US8345502B2/en
Publication of KR20100076776A publication Critical patent/KR20100076776A/ko
Application granted granted Critical
Publication of KR101001145B1 publication Critical patent/KR101001145B1/ko
Priority to US13/713,862 priority patent/US8625380B2/en
Priority to US14/133,153 priority patent/US8767451B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 상변환 메모리 장치의 내부전압 생성회로 및 생성방법에 관한 것으로서, 피드백 받은 내부전압 레벨을 동작모드 진입제어신호에 대응하는 분배비율로 분배하여 분배전압을 생성하기 위한 분배전압 생성부와, 기준전압 레벨을 기준으로 상기 분배전압 레벨을 검출하기 위한 전압검출부와, 전원전압을 전원으로 공급받아 상기 전압검출부의 출력신호에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하기 위한 내부전압 생성부, 및 상기 동작모드 진입제어신호에 응답하여 결정되는 언더 드라이빙 동작구간에서 내부전압단을 전원전압으로 언더 드라이빙하기 위한 언더 드라이빙부를 구비하는 상변화 메모리 장치의 내부전압 생성회로를 제공하고, 동작모드 진입제어신호에 대응하는 프로그래밍 동작모드에서 제1분배비율로 피드백 받은 내부전압 레벨을 분배하여 분배전압을 생성하는 단계와, 상기 동작모드 진입제어신호에 대응하는 리드/스텐바이 동작모드에서 제2분배비율 - 상기 제1분배비율보다 작음 - 로 피드백 받은 상기 내부전압 레벨을 분배하여 상기 분배전압을 생성하는 단계와, 기준전압 레벨을 기준으로 상기 분배전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계와, 상기 동작모드 진입제어신호에 대응하는 리드/스텐바이 동작모드의 진입시점에서 예정된 시간동안 내부전압단을 전원전압으로 언더 드라이빙 하는 단계를 포함하는 상변화 메모리 장치의 내부전압 생성방법을 제공한다.
승압전압, 상변환 메모리 장치, 언더 드라이빙, 타겟레벨, 분배전압

Description

상변환 메모리 장치의 내부전압 생성회로 및 생성방법{PHASE CHARGE RANDOM ACCESS MEMORY DEVICE OF INTERNAL VOLTAGE GENERATING CIRCUIT AND METHOD OF SAME}
본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 상변환 메모리 장치의 내부전압 생성회로 및 생성방법에 관한 것이다.
일반적으로 상변환 메모리 장치라 하면 PRAM(Phase Change Random Access Memory)을 의미하며, PRAM은 OUM(Ovonic Unified Memory)로 불리기도 한다.
PRAM이나 OUM이 상변환 메모리 장치로 불리는 이유는, PRAM이나 OUM에서 셀(CELL)의 역할을 수행하는 물질이 가열되었다가 냉각되면 두 가지 상태 중 하나의 상태로 유지되고 가열 및 냉각에 의하여 또다시 상태가 변할 수 있는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질로 구성되기 때문이다.
여기서 두 가지 상태란 결정(crystalline) 상태와 비정질(amorphous) 상태를 의미한다. PRAM이나 OUM에 포함되는 상변환 물질은 결정 상태에서의 저항은 낮고 비정질 상태에서의 저항은 높다는 특징을 갖는다.
따라서, PRAM이나 OUM에 포함되는 상변환 물질의 저항 값에 따라 논리 값이 0 또는 1로 결정된다. 즉, 상변환 물질의 결정 상태는 셋(set) 또는 논리 0 에 대응되고, 상변환 물질의 비정질 상태는 리셋(reset) 또는 논리 1 에 대응된다.
PRAM이나 OUM에 포함되는 상변화 물질이 비정질 상태가 되기 위해서는 저항 열에 의하여 상변화 물질을 녹는점 이상으로 가열시킨 후 빠른 속도로 냉각시키면 된다. 반면, 상변화 물질을 결정 상태로 만들기 위해서는 상변화 물질을 일정시간 동안 녹는점 이하의 온도로 가열시킨 후 냉각시키면 된다.
한편, PRAM이나 OUM과 같은 상변화 메모리 장치의 프로그래밍 동작에서 전원전압으로는 충분한 전류를 내부의 상변화 물질에 공급하는 것이 어렵다. 따라서, 전원전압의 레벨보다 높은 레벨을 갖는 승압 전압을 이용하여야만 프로그래밍 동작에 필요한 전류를 상변화 메모리 셀들로 인가할 수 있다.
또한, PRAM이나 OUM과 같은 상변화 메모리 장치의 셀들에 프로그래밍 동작이 수행될 때, 프로그래밍 동작을 수행하기 위한 드라이버가 전원전압으로부터 전류를 공급받는다면 전원전압과 상변화 메모리 셀들 사이에 형성되는 기생저항에 의한 전압 강하로 인해 상변화 셀들을 선택하는데 필요한 전압이 부족할 수도 있다.
따라서, 상변화 메모리 장치의 프로그래밍 동작에는 전원전압보다 높은 레벨을 갖는 승압 전압이 이용될 필요가 있다.
반면, 상변환 메모리 장치의 리드 동작 및 스텐바이 동작에서는 내부의 상변화 물질을 비정질 상태나 결정 상태로 직접 변화시킬 필요가 없기 때문에 리드 동 작 및 스텐바이 동작을 수행함에 있어서 굳이 승압전압을 사용할 필요가 없다. 오히려, 상변환 메모리 장치의 리드 동작 및 스텐바이 동작에서 승압전압을 사용한다는 것은 소모되지 않아도 되는 전류를 낭비하는 문제가 있다.
또한, 반도체 공정의 미세화에 따라 달라질 수 있지만 상변화 메모리 장치의 내부회로들에게 승압전압과 같은 고전압을 계속적으로 공급할 경우 그 수명이 급격하게 줄어들 수 있는 문제가 있다. 따라서, 어쩔 수 없이 승압전압을 사용해야하는 프로그래밍 동작모드를 제외한 리드 동작과 스텐바이 동작 중에는 상변화 메모리 장치의 내부회로들이 승압전압과 같은 고전압에 노출되는 시간을 줄이는 것이 바람직하다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 전하펌핑동작을 통해 생성되는 내부전압의 타겟레벨을 프로그래밍 동작모드와 리드/스텐바이 동작모드에서 서로 다르게 가져갈 수 있는 상변환 메모리 장치를 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 피드백 받은 내부전압 레벨을 동작모드 진입제어신호에 대응하는 분배비율로 분배하여 분배전압을 생성하기 위한 분배전압 생성부; 기준전압 레벨을 기준으로 상기 분배전압 레벨을 검출하기 위한 전압검출부; 전원전압을 전원으로 공급받아 상기 전압검출부의 출력신호에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하기 위한 내부전압 생성부; 및 상기 동작모드 진입제어신호에 응답하여 결정되는 언더 드라이빙 동작구간에서 내부전압단을 전원전압으로 언더 드라이빙하기 위한 언더 드라이빙부를 구비하는 상변화 메모리 장치의 내부전압 생성회로를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 동작모드 진입제어신호에 대응하는 프로그래밍 동작모드에서 제1분배비율로 피드백 받은 내부전압 레벨을 분배하여 분배전압을 생성하는 단계; 상기 동작모드 진입제어신호에 대응하는 리드/스텐바이 동작모드에서 제2분배비율 - 상기 제1분배비 율보다 작음 - 로 피드백 받은 상기 내부전압 레벨을 분배하여 상기 분배전압을 생성하는 단계; 기준전압 레벨을 기준으로 상기 분배전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계; 상기 동작모드 진입제어신호에 대응하는 리드/스텐바이 동작모드의 진입시점에서 예정된 시간동안 내부전압단을 전원전압으로 언더 드라이빙 하는 단계를 포함하는 상변화 메모리 장치의 내부전압 생성방법을 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 프로그래밍 동작모드에서 제1타겟 레벨을 기준으로 내부전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계; 리드/스텐바이 동작모드에서 제2타겟 레벨 - 상기 제1타겟 레벨보다 낮음 - 을 기준으로 상기 내부전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계; 및 상기 리드/스텐바이 동작모드의 진입시점에서 예정된 시간동안 내부전압단의 레벨을 전원전압 레벨까지 드롭(drop) 시키는 단계를 포함하는 상변화 메모리 장치의 내부전압 생성방법을 제공한다.
전술한 본 발명은 전하펌핑동작을 통해 생성되는 내부전압의 타겟레벨을 프로그래밍 동작모드와 리드/스텐바이 동작모드에서 서로 다르게 가져감으로써, 프로그래밍 동작모드에서는 충분히 높은 레벨을 갖는 내부전압을 생성하여 안정적인 프로그래밍 동작을 수행할 수 있도록 하는 효과가 있고, 리드/스텐바이 동작모드에서 는 충분히 낮은 레벨을 갖는 내부전압을 생성하여 안정적인 리드/스텐바이 동작을 수행함과 동시에 소모되는 전류를 최소한으로 유지할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로를 도시한 블록 다이어그램이다.
도 1을 참조하면, 피드백(feedback) 받은 승압전압(VPP)의 레벨을 동작모드 진입제어신호(OPMD_CTRL)에 대응하는 분배비율로 분배하여 분배전압(DIV_VOL)을 생성하기 위한 분배전압 생성부(100)와, 기준전압(VREFP) 레벨을 기준으로 분배전압(DIV_VOL) 레벨을 검출하기 위한 전압검출부(120)와, 전원전압(VDD)을 전원으로 공급받아 전압검출부(120)의 출력신호(OSC_CTRL)에 응답하여 전하펌핑방식(charge pumping method)으로 승압전압(VPP)을 생성하기 위한 승압전압 생성부(140), 및 동작모드 진입제어신호(OPMD_CTRL)에 응답하여 결정되는 언더 드라이빙 동작구간에서 승압전압(VPP)단을 전원전압(VDD)으로 언더 드라이빙하기 위한 언더 드라이빙 부(160)를 구비한다.
여기서, 분배전압 생성부(100)는, 전원전압(VDD)과 접지전압(VSS) 사이에서 스윙하는 동작모드 진입제어신호(OPMD_CTRL)를 입력받아 승압전압(VPP)과 접지전압(VSS) 사이에서 스윙하는 분배제어신호(DIV_CTRL)로서 출력하기 위한 분배제어신호 생성부(102), 및 분배제어신호(DIV_CTRL)에 응답하여 변동하는 분배비율로 승압전압(VPP) 레벨을 분배하여 분배전압(DIV_VOL)의 레벨을 결정하기 위한 전압분배부(104)를 구비한다.
또한, 승압전압 생성부(140)는, 전압검출부(120)의 출력신호(OSC_CTRL)에 응답하여 예정된 주파수로 토글링하는 발진신호(OSC)를 생성하기 위한 발진신호 생성부(142), 및 발진신호(OSC)에 응답하여 포지티브 전하펌핑동작을 수행함으로써 승압전압(VPP)단의 레벨을 상승시키기 위한 전하펌핑부(144)를 구비한다.
그리고, 언더 드라이빙부(160)는, 동작모드 진입제어신호(OPMD_CTRL)에 응답하여 언더 드라이빙 동작제어신호(UDOP_CTRL)를 생성하기 위한 언더 드라이빙 동작제어부(162), 및 언더 드라이빙 동작제어신호(UDOP_CTRL)에 응답하여 승압전압(VPP)단의 레벨을 전원전압(VDD) 레벨로 언더 드라이빙 하기 위한 언더 드라이버(164)를 구비한다.
동작을 설명하면, 전압검출부(120)는, 기준전압(VREFP) 레벨보다 분배전압(DIV_VOL) 레벨이 더 낮은 경우 활성화상태의 전압검출신호(OSC_CTRL)를 출력하고, 기준전압(VREFP) 레벨보다 분배전압(DIV_VOL) 레벨이 더 높은 경우 비활성화상태의 전압검출신호(OSC_CTRL)를 출력한다.
그리고, 승압전압 생성부(140)는, 활성화상태의 전압검출신호(OSC_CTRL)에 응답하여 포지티브(positive) 전하펌핑동작을 수행함으로써 승압전압(VPP)의 레벨을 상승시키고, 비활성화상태의 전압검출신호(OSC_CTRL)에 응답하여 포지티브 전하펌핑동작을 수행하지 않음으로써 승압전압(VPP)의 레벨을 상승시키지 않는다.
좀 더 구체적으로, 승압전압 생성부(140)의 구성요소 중 발진신호 생성부(142)는, 전압검출부(120)의 출력신호(OSC_CTRL)가 활성화되는 것에 응답하여 발진신호(OSC)를 예정된 주파수로 토글링시키고, 전압검출부(120)의 출력신호(OSC_CTRL)가 비활성화되는 것에 응답하여 발진신호(OSC)를 토글링시키기 않고 예정된 논리레벨로 고정시킨다.
그리고, 승압전압 생성부(140)의 구성요소 중 전하펌핑부(144)는, 발진신호(OSC)가 예정된 주파수로 토글링하는 것에 응답하여 포지티브 전하펌핑동작을 수행함으로써 승압전압(VPP)단의 레벨을 상승시키고, 발진신호(OSC)가 토글링하지 않고 예정된 논리레벨로 고정되는 것에 응답하여 포지티브 펌핑동작을 수행하지 않음으로써 승압전압(VPP)단의 레벨을 상승시키지 않는다.
또한, 언더 드라이빙부(160)의 구성요소 중 언더 드라이빙 동작제어부(162)는, 동작모드 진입제어신호(OPMD_CTRL)가 활성화 상태에서 비활성화 상태로 천이하는 것에 응답하여 언더 드라이빙 동작제어신호(UDOP_CTRL)를 활성화시키고, 예정된 시간이 흐른 후에 언더 드라이빙 동작제어신호(UDOP_CTRL)를 비활성화시킨다.
그리고, 언더 드라이빙부(160)의 구성요소 중 언더 드라이버(164)는, 언더 드라이빙 동작제어신호(UDOP_CTRL)가 활성화되는 것에 응답하여 전원전압(VDD)으로 승압전압(VPP)단을 구동함으로써, 승압전압(VPP)단의 레벨을 전원전압(VDD)의 레벨까지 하강시킨다.
전술한 본 발명의 실시예에 따른 상변환 메모리 장치의 내부전압 생성회로의 동작을 종합해 보면, 분배전압 생성부(100)에서는, 승압전압(VPP) 레벨을 분배하여 분배전압(DIV_VOL)을 생성하는데, 이때, 승압전압(VPP) 레벨을 어떤 비율로 분배할 지는 동작모드 진입제어신호(OPMD_CTRL)의 값에 따라 달라진다.
그리고, 분배전압 생성부(100)에서 출력된 분배전압(DIV_VOL)이 전압 검출부(120)로 인가되어 기준전압(VREFP) 레벨을 기준으로 그 레벨을 검출한다. 이때, 전압 검출부(120)의 검출 타겟 레벨이 되는 기준전압(VREFP) 레벨은 변동하지 않아도 분배전압 생성부(100)의 동작으로 인해 검출 타겟 레벨이 변동하는 것과 같은 효과가 발생한다.
예를 들어, 기준전압(VREFP)의 레벨은 '1.1V'라고 했을 때, 분배전압 생성부(100)에서 승압전압(VPP)의 레벨을 1/5로 분배하는 상태라고 하면, 전압검출부(120)에서 목표로 하는 승압전압(VPP)의 레벨이'5.5V'가 되지만, 분배전압 생성부(100)에서 승압전압(VPP)의 레벨을 1/3로 분배하는 상태라고 하면, 전압검출부(120)에서 목표로 하는 승압전압(VPP)의 레벨이'3.3V'가 되어 전압 검출부(120)의 검출 타겟 레벨이 되는 기준전압(VREFP) 레벨은 변동하지 않아도 분배전압 생성부(100)의 동작으로 인해 검출 타겟 레벨이 변동하는 것과 같은 효과가 발생하는 것을 알 수 있다.
그리고, 내부전압 생성부(140)는, 전압검출부(120)에서 출력되는 신 호(OSC_CTRL)에 따라 선택적으로 전하펌핑동작을 수행함으로써 승압전압(VPP)단의 레벨을 상승시키는 동작을 수행한다. 이때, 내부전압 생성부(140)부는, 승압전압(VPP)단의 레벨을 상승시키는 동작만을 수행할 뿐 전하펌핑동작을 수행하지 않는다고 해서 강제로 승압전압(VPP)단의 레벨을 하강시키는 것은 아니다.
그리고, 언더 드라이빙부(160)는, 동작모드 진입제어신호(OPMD_CTRL)에 대응하는 언더 드라이빙 동작제어신호(UDOP_CTRL)의 활성화구간에서 강제로 승압전압(VPP)단의 레벨을 전원전압(VDD) 레벨로 하강시킨다. 이때, 동작모드 진입제어신호(OPMD_CTRL)는 상변환 메모리 장치가 프로그래밍 동작 모드에서 동작하는지 아니면 리드/스텐바이 동작 모드에서 동작하는지를 결정하는 신호로써, 동작모드 진입제어신호(OPMD_CTRL)가 로직'하이'(High)로 활성화될 때 상변환 메모리 장치는 리드/스텐바이 동작 모드로 동작하게 되고, 동작모드 진입제어신호(OPMD_CTRL)가 로직'로우'(Low)로 비활성화될 때 상변환 메모리 장치는 프로그래밍 동작 모드로 동작하게 된다. 즉, 언더 드라이빙부(160)는, 상변환 메모리 장치가 프로그래밍 동작 모드에서 탈출하여 리드/스텐바이 모드로 진입할 때, 승압전압(VPP)단의 레벨을 전원전압(VDD)의 레벨로 하강시킨다.
도 2a는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 분배전압 생성부에 구비된 분배제어신호 생성부를 상세히 도시한 회로도이다.
도 2b는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압 전압 생성회로의 구성요소 중 분배전압 생성부에 구비된 전압 분배부를 상세히 도시한 회로도이다.
먼저, 도 2a을 참조하면, 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 분배전압 생성부(100)에 구비된 분배제어신호 생성부(102)는, 전원전압(VDD)과 접지전압(VSS) 사이에서 스윙하는 동작모드 진입제어신호(OPMD_CTRL)를 입력받아 그 상한레벨을 전원전압(VDD)에서 승압전압(VPP)으로 레벨 쉬프팅함으로써 승압전압(VPP)과 접지전압(VSS) 사이에서 스윙하는 분배제어신호(DIV_CTRL)를 생성하는 회로라는 것을 알 수 있다. 즉, 일반적인 레벨 쉬프팅 회로라는 것을 알 수 있다.
이렇게, 전원전압(VDD)과 접지전압(VSS) 사이에서 스윙하는 동작모드 진입제어신호(OPMD_CTRL)를 직접 사용하여 전압 분배부(104)의 동작을 제어하지 않고, 승압전압(VPP)과 접지전압(VSS) 사이에서 스윙하는 분배제어신호(DIV_CTRL)를 사용하여 전압 분배부(104)의 동작을 제어하는 이유는 전압분배부(102)에서 그 레벨을 분배하는 대상이 전원전압(VDD)보다 높은 레벨을 갖는 승압전압(VPP)이기 때문이다.
즉, 전원전압(VDD)보다 높은 레벨을 갖는 승압전압(VPP)의 전압을 분배하는 동작을 수행할 때, 전원전압(VDD)과 접지전압(VSS) 사이에서 스윙하는 동작모드 진입제어신호(OPMD_CTRL)를 사용하여 전압 분배하는 동작을 수행할 경우 정상적인 전압 분배 동작이 수행되지 못할 수 있으므로, 승압전압(VPP)과 접지전압(VSS) 사이에서 스윙하는 분배제어신호(DIV_CTRL)를 사용하여 승압전압(VPP)의 전압을 분배하는 동작을 수행하여야 한다.
그리고, 도 2b를 참조하면, 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 분배전압 생성부(100)에 구비된 전압 분배부(104)는, 승압전압(VPP)의 레벨을 분배하기 위해 승압전압(VPP)단과 분배전압(DIV_VOL)단 사이에 직렬로 접속되어 있는 다수의 다이오드형 풀 업 PMOS 트랜지스터(MP1, MP2, MP3, MP4)와, 분배전압(DIV_VOL)단과 접지전압(VSS)단 사이에 접속되어 있는 다이오드형 풀 다운 PMOS 트랜지스터(MP5), 및 분배제어신호(DIV_CTRL)에 응답하여 다수의 다이오드형 풀 업 PMOS 트랜지스터(MP1, MP2, MP3, MP4) 중 승압전압(VPP)의 레벨을 분배하기 위해 사용되는 PMOS 트랜지스터의 개수를 결정하기 위한 스위치 PMOS 트랜지스터(MPS)를 구비한다.
전압분배부(104)의 동작을 설명하면, 분배제어신호(DIV_CTRL)가 승압전압(VPP) 레벨을 갖는 경우 스위치 PMOS 트랜지스터(MPS)가 턴 오프(turn off)되며, 그로 인해, 다수의 다이오드형 풀 업 PMOS 트랜지스터(MP1, MP2, MP3, MP4)와 다이오드형 풀 다운 PMOS 트랜지스터(MP5)를 모두 사용하여 승압전압(VPP) 레벨을 분배하여 분배전압(DIV_VOL)을 생성하게 된다. 즉, 도면과 같은 상태에서는 분배전압(DIV_VOL)단이 다수의 다이오드형 풀 업 PMOS 트랜지스터(MP1, MP2, MP3, MP4)와 다이오드형 풀 다운 PMOS 트랜지스터(MP5) 사이에 있으므로 승압전압(VPP) 레벨은 1/5로 분배되여 분배전압(DIV_VOL)을 생성하게 된다.
반면, 분배제어신호(DIV_CTRL)가 접지전압(VSS) 레벨을 갖는 경우 스위치 PMOS 트랜지스터(MPS)가 턴 온(turn on)되며, 그로 인해, 다수의 다이오드형 풀 업 PMOS 트랜지스터(MP1, MP2, MP3, MP4) 중 일부 다이오드형 풀 업 PMOS 트랜지스 터(MP3, MP4)와 다이오드형 풀 다운 PMOS 트랜지스터(MP5)만을 사용하여 승압전압(VPP) 레벨을 분배하여 분배전압(DIV_VOL)을 생성하게 된다. 즉, 도면과 같은 상태에서는 스위치 PMOS 트랜지스터(MPS)에 의해 승압전압(VPP)이 제2 다이오드형 풀 업 PMOS 트랜지스터(MP2)와 제3 다이오드형 풀 업 PMOS 트랜지스터(MP3)의 변동분배노드(VDIV_ND)로 공급되고, 분배전압(DIV_VOL)단이 다수의 다이오드형 풀 업 PMOS 트랜지스터(MP1, MP2, MP3, MP4)와 다이오드형 풀 다운 PMOS 트랜지스터(MP5) 사이에 있으므로 승압전압(VPP) 레벨은 1/3로 분배되여 분배전압(DIV_VOL)을 생성하게 된다.
참고로, 스위치 PMOS 트랜지스터(MPS)의 소스에 승압전압(VPP)단이 접속되고 드레인에 변동분배노드(VDIV_ND)가 접속되므로 도 2a에 도시된 분배제어신호 생성부(102)의 구성에서 설명하였듯이 게이트로 인가되는 분배제어신호(DIV_CTRL)의 상한레벨이 승압전압(VPP)되여야 스위치 PMOS 트랜지스터(MPS)를 완벽하게 턴 오프(turn off)시키는 것이 가능하다.
또한, 도 2b에서는 변동분배노드(VDIV_ND)의 위치가 제2 다이오드형 풀 업 PMOS 트랜지스터(MP2)와 제3 다이오드형 풀 업 PMOS 트랜지스터(MP3) 사이인 것으로 표시되어 있는데, 이는 하나의 실시예 일 뿐 설계자에 의해 그 위치가 달라질 수 있다.
도 3a는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 언더 드라이빙부에 구비된 언더 드라이빙 동작제어부 를 상세히 도시한 회로도이다.
도 3b는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 언더 드라이빙부에 구비된 언더 드라이버를 상세히 도시한 회로도이다.
먼저, 도 3a를 참조하면, 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 언더 드라이빙부(160)에 구비된 언더 드라이빙 동작제어부(162)는, 동작모드 진입제어신호(OPMD_CTRL)를 입력받아 그 위상을 반전하여 출력하기 위한 제1인버터(INV1)와, 동작모드 진입제어신호(OPMD_CTRL)를 입력받아 예정된 시간만큼 지연하여 출력하기 위한 지연소자(DELAY)와, 제1인버터(INV1)의 출력신호와 지연소자(DELAY)의 출력신호를 입력받아 부정논리곱 연산을 수행하여 출력하기 위한 낸드게이트(NAND), 및 낸드게이트(NAND)의 출력신호를 입력받아 그 위상을 반전하여 언더 드라이빙 동작제어신호(UDOP_CTRL)로서 출력하기 위하 제2인버터(INV2)를 구비한다.
이때, 제1인버터(INV1)와 제2인버터(INV2) 및 낸드게이트(NAND)는 모두 전원전압(VDD)와 접지전압(VSS)을 전원으로 공급받아 동작하므로 입/출력되는 신호들 또한 전원전압(VDD)과 접지전압(VSS) 레벨 사이에서 스윙하게 된다.
동작을 설명하면, 동작모드 진입제어신호(OPMD_CTRL)가 로직'하이'(High)로 활성화된 상태를 계속 유지하는 상태이거나 로직'로우'(Low)로 비활성화된 상태를 계속 유지하는 상태에서는 언더 드라이빙 동작제어신호(UDOP_CTRL)가 로직'로우'(Low)로 비활성화되어 있다.
그리고, 동작모드 진입제어신호(OPMD_CTRL)가 로직'로우'(Low)로 비활성화된 상태에서 로직'하이'(High)로 활성화되는 경우에도 언더 드라이빙 동작제어신호(UDOP_CTRL)가 로직'로우'(Low)로 비활성화되어 있다.
하지만, 동작모드 진입제어신호(OPMD_CTRL)가 로직'하이'(High)로 활성화된 상태에서 로직'로우'(Low)로 비활성화되는 경우에는 지연소자(DELAY)의 지연량에 대응하는 시간만큼 언더 드라이빙 동작제어신호(UDOP_CTRL)가 활성화된다. 즉, 상변환 메모리 장치가 프로그래밍 동작 모드의 동작을 종료하고 리드/스텐바이 동작 모드의 동작이 시작될 때, 그에 응답하여 언더 드라이빙 동작제어신호(UDOP_CTRL)를 지연소자(DELAY)의 지연량에 대응하는 시간만큼 활성화시킨다.
그리고, 도 3b를 참조하면, 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 언더 드라이빙부(160)에 구비된 언더 드라이버(164)는, 전원전압(VDD)과 접지전압(VSS) 레벨사이에서 스윙하는 언더 드라이빙 동작제어신호(UDOP_CTRL)를 입력받아 그 상한레벨을 승압전압(VPP) 레벨로 레벨 쉬프팅하기 위한 레벨 쉬프터(1642), 및 레벨 쉬프터(1642)를 통해 출력되는 언더 드라이빙 동작제어신호(UDOP_CTRL)의 활성화구간동안 승압전압(VPP)단과 전원전압(VDD)단을 쇼트(short)시킴으로써 승압전압(VPP)단을 전원전압(VDD)으로 구동하기 위한 쇼트 구동부(1644)를 구비한다.
여기서, 레벨 쉬프터(1642)는, 도 2a에 도시된 분배제어신호 생성부(102)와 그 형태가 동일하다. 다만, 입력되는 신호가 언더 드라이빙 동작제어신호(UDOP_CTRL)의 위상을 반전한 신호이고, 출력되는 신호가 쇼트 구동부(1644)로 제공된다는 점이 다를 뿐이다. 즉, 레벨 쉬프터(1642)는 일반적인 레벨 쉬프팅 회로이다.
그리고, 쇼트 구동부(1644)는, 레벨 쉬프터(1642)에서 출력되는 신호(ST_CTRL)에 응답하여 승압전압(VPP)단과 전원전압(VDD)을 쇼트(short)시키는 동작을 수행하거나 승압전압(VPP)단과 전원전압(VDD)을 오픈(open)시키는 동작을 수행한다. 즉, 레벨 쉬프터(1642)에서 출력되는 신호(ST_CTRL)가 접지전압(VSS) 레벨을 가질 때 승압전압(VPP)단과 전원전압(VDD)을 쇼트(short)시키는 동작을 수행하고, 레벨 쉬프터(1642)에서 출력되는 신호(ST_CTRL)가 승압전압(VPP) 레벨을 가질 때 승압전압(VPP)단과 전원전압(VDD)을 오픈(open)시키는 동작을 수행한다.
이렇게, 언더 드라이빙부(160)의 실질적 동작인 전원전압(VDD)을 승압전압(VPP)단에 언더 드라이빙하는 동작을 수행하는 쇼트 구동부(1644) 이외에 레벨 쉬프터(1642)가 언더 드라이빙부(160)에 더 포함되는 이유는, 쇼트 구동부(1644)에서 언더 드라이빙이 수행되는 대상이 승압전압(VPP)단이기 때문이다.
즉, 언더 드라이빙 동작제어신호(UDOP_CTRL)가 레벨 쉬프팅되지 못하고 전원전압(VDD)과 접지전압(VSS)에서 스윙하는 경우, 쇼트 구동부(1644)에서 전원전압(VDD)단 승압전압(VPP)단을 쇼트(short)시키는 동작에서는 별 문제가 없지만, 쇼트 구동부(1644)에서 전원전압(VDD)단과 승압전압(VPP)단을 오픈(open)시키는 동작에서는 전원전압(VDD)단과 승압전압(VPP)단을 완벽하게 오픈(open)시키지 못하는 문제가 생길 수 있다.
도 4는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 내부전압 생성회로의 동작을 도시한 타이밍 다이어그램이다.
도 4를 참조하면, 동작모드 진입제어신호(OPMD_CTRL)가 전원전압(VDD) 레벨(1.8V)을 갖는 로직'하이'(High) 상태일 때 상변환 메모리 장치가 프로그래밍 동작 모드에 진입해 있는 상태이고, 동작모드 진입제어신호(OPMD_CTRL)가 접지전압(VSS) 레벨(0V)을 갖는 로직'로우'(Low) 상태일 때 상변환 메모리 장치가 리드.스텐바이 동작 모드에 진입 상태라는 것을 알 수 있다.
구체적으로, 동작모드 진입제어신호(OPMD_CTRL)가 전원전압(VDD) 레벨(1.8V)을 갖는 로직'하이'(High) 상태를 유지하여 상변환 메모리 장치가 프로그래밍 동작 모드일 때는, 분배제어신호(DIV_CTRL)가 승압전압(VPP) 레벨(5.5V)을 갖는 로직'하이'(High) 상태가 되며, 그에 따라, 언더 드라이빙 동작제어신호(UDOP_CTRL)는 접지전압(VSS) 레벨(0V)를 갖는 로직'로우'(Low) 상태를 유지하게 되어 언더 드라이빙부(160)는 아무런 동작을 수행하지 않는 상태가 된다. 따라서, 승압전압(VPP)단의 레벨은 '5.5V'에서 안정화되어 있는 것을 알 수 있다.
하지만, 동작모드 진입제어신호(OPMD_CTRL)가 전원전압(VDD) 레벨(1.8V)을 갖는 로직'하이'(High) 상태에서 접지전압(VSS) 레벨(0V)을 갖는 로직'로우'(Low) 상태로 변화하여 상변환 메모리 장치가 프로그래밍 동작 모드를 종료하고 리드/스텐바이 동작 모드에 진입할 때는, 분배제어신호(DIV_CTRL)가 승압전압(VPP) 레벨(5.5V)을 갖는 로직'하이'(High) 상태에서 접지전압(VSS) 레벨(0V)을 갖는 로직'로우'(Low) 상태로 변화하게 되며, 그에 따라, 언더 드라이빙 동작제어신 호(UDOP_CTRL)가 접지전압(VSS) 레벨(0V)을 갖는 로직'로우'(Low) 상태에서 전원전압(VDD) 레벨(1.8V)을 갖는 로직'하이'(High) 상태로 변화하게 되어 언더 드라이빙부(160)는 승압전압(VPP)단을 전원전압(VDD)으로 언더 드라이빙하는 동작을 수행한다. 때문에, 승압전압(VPP)단의 레벨은 '5.5V'에서 급격하게 전원전압(VDD)의 레벨인 '1.8V'까지 하강하는 것을 알 수 있다.
그 후, 동작모드 진입제어신호(OPMD_CTRL)가 접지전압(VSS) 레벨(0V)을 갖는 로직'로우'(Low) 상태를 유지하여 상변환 메모리 장치가 리드/스텐바이 동작 모드를 유지하게 될 때는, 언더 드라이빙 동작제어신호(UDOP_CTRL)가 다시 접지전압(VSS) 레벨(0V)를 갖는 로직'로우'(Low) 상태를 유지하게 되어 언더 드라이빙부(160)는 아무런 동작을 수행하지 않는 상태가 된다. 따라서, 승압전압(VPP)단의 레벨은 전원전압(VDD)의 레벨인 '1.8V'에서 '3.3V'까지 상승한 후 안정화되는 것을 알 수 있다. 이때, 프로그래밍 동작모드에서는 승압전압(VPP)단의 레벨이 '5.5V'로 안정화되는데 비해 리드/스텐바이 동작모드에서는 승압전압(VPP)단의 레벨이 '3.3V'로 안정화되는 이유는, 전원전압(VDD) 레벨(1.8V)을 갖는 로직'하이'(High) 상태의 동작모드 진입제어신호(OPMD_CTRL)에 의해 상변환 메모리 장치가 프로그래밍 동작모드를 수행할 때는 분배전압 생성부(100)의 구성요소 중 전압 분배부(104)의 분배비율이 상대적으로 큰 편이고, 접지전압(VSS) 레벨(0V)을 갖는 로직'로우'(Low) 상태의 동작모드 진입제어신호(OPMD_CTRL)에 의해 상변환 메모리 장치가 리드/스텐바이 동작모드를 수행할 때는 분배전압 생성부(100)의 구성요소 중 전압 분배부(104)의 분배비율이 상대적으로 작은 편이기 때문이다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 상변환 메모리 장치에서 전하펌핑동작을 통해 생성되는 승압전압(VPP)의 타겟레벨을 프로그래밍 동작모드에서는 '5.5V'가 되도록 하여 상대적으로 높게 하고, 리드/스텐바이 동작모드에서는 '3.3V'가 되도록 하여 상대적으로 낮게 하는 것과 같이 승압전압(VPP)의 타겟레벨이 프로그래밍 동작모드에서와 리드/스텐바이 동작모드에서 서로 다르게 되도록 설정한다. 이를 통해, 프로그래밍 동작모드에서는 충분히 높은 레벨을 갖는 승압전압(VPP)을 사용하여 안정적인 프로그래밍 동작을 수행할 수 있도록 하고, 리드/스텐바이 동작모드에서는 충분히 낮은 레벨을 갖는 승압전압(VPP)을 사용하여 안정적인 리드/스텐바이 동작을 수행함과 동시에 상변환 메모리 장치에서 소모되는 전류를 최소한으로 유지할 수 있도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 승압전압(VPP)을 생성하는 것을 예를 들어 설명하였는데, 백 바이어스 전압(VBB) 같이 전하펌핑동작을 통해 생성되는 전압이라면 본 발명의 범주에 속한다.
또한, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1은 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로를 도시한 블록 다이어그램.
도 2a는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 분배전압 생성부에 구비된 분배제어신호 생성부를 상세히 도시한 회로도.
도 2b는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 분배전압 생성부에 구비된 전압 분배부를 상세히 도시한 회로도.
도 3a는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 언더 드라이빙부에 구비된 언더 드라이빙 동작제어부를 상세히 도시한 회로도.
도 3b는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 승압전압 생성회로의 구성요소 중 언더 드라이빙부에 구비된 언더 드라이버를 상세히 도시한 회로도.
도 4는 도 1에 도시된 본 발명의 실시예에 따른 상변환 메모리 장치의 내부전압 생성회로의 동작을 도시한 타이밍 다이어그램.
*도면의 주요부분에 대한 부호의 설명
100 : 분배전압 생성부 120 : 전압검출부
140 : 내부전압 생성부(승압전압 생성부) 160 : 언더 드라이빙부
102 : 분배제어신호 생성부 104 : 전압 분배부
142 : 발진신호 생성부 144 : 전하펌핑부
162 : 언더 드라이빙 동작제어부 164 : 언더 드라이버
1642 : 레벨 쉬프터 1644 : 쇼트 제어부

Claims (35)

  1. 피드백 받은 내부전압 레벨을 동작모드 진입제어신호에 대응하는 분배비율로 분배하여 분배전압을 생성하기 위한 분배전압 생성부;
    기준전압 레벨을 기준으로 상기 분배전압 레벨을 검출하기 위한 전압검출부;
    전원전압을 전원으로 공급받아 상기 전압검출부의 출력신호에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하기 위한 내부전압 생성부; 및
    상기 동작모드 진입제어신호에 응답하여 결정되는 언더 드라이빙 동작구간에서 내부전압단을 전원전압으로 언더 드라이빙하기 위한 언더 드라이빙부
    를 구비하는 상변화 메모리 장치의 내부전압 생성회로.
  2. 제1항에 있어서,
    상기 분배전압 생성부는,
    전원전압과 접지전압 사이에서 스윙하는 상기 동작모드 진입제어신호를 입력받아 상기 내부전압과 접지전압 사이에서 스윙하는 분배제어신호로서 출력하기 위한 분배제어신호 생성부; 및
    상기 분배제어신호에 응답하여 변동하는 분배비율로 상기 내부전압 레벨을 분배하여 상기 분배전압의 레벨을 결정하기 위한 전압분배부를 구비하는 상변화 메모리 장치의 내부전압 생성회로.
  3. 제2항에 있어서,
    상기 전압분배부는,
    상기 분배제어신호가 상기 내부전압 레벨을 갖는 경우 상기 내부전압 레벨을 1/5로 분배하여 상기 분배전압을 생성하고,
    상기 분배제어신호가 접지전압 레벨을 갖는 경우 상기 내부전압 레벨을 1/3로 분배하여 상기 분배전압을 생성하는 것을 특징으로 하는 상변화 메모리 장치의 내부전압 생성회로.
  4. 제1항에 있어서,
    상기 전압검출부는,
    상기 기준전압 레벨보다 상기 분배전압 레벨이 더 낮은 경우 활성화상태의 전압검출신호를 출력하고,
    상기 기준전압 레벨보다 상기 분배전압 레벨이 더 높은 경우 비활성화상태의 상기 전압검출신호를 출력하는 것을 특징으로 하는 상변화 메모리 장치의 내부전압 생성회로.
  5. 제4항에 있어서,
    상기 내부전압 생성부는,
    활성화상태의 상기 전압검출신호에 응답하여 포지티브 전하펌핑동작을 수행함으로써 상기 내부전압의 레벨을 상승시키고,
    비활성화상태의 상기 전압검출신호에 응답하여 포지티브 전하펌핑동작을 수행하지 않음으로써 상기 내부전압의 레벨을 상승시키지 않는 것을 특징으로 하는 상변화 메모리 장치의 내부전압 생성회로.
  6. 제1항에 있어서,
    상기 내부전압 생성부는,
    상기 전압검출부의 출력신호에 응답하여 예정된 주파수로 토글링하는 발진신호를 생성하기 위한 발진신호 생성부; 및
    상기 발진신호에 응답하여 포지티브 전하펌핑동작을 수행함으로써 내부전압단의 레벨을 상승시키기 위한 전하펌핑부를 구비하는 상변환 메모리 장치의 내부전압 생성회로.
  7. 제6항에 있어서,
    상기 발진신호 생성부는,
    상기 전압검출부의 출력신호가 활성화되는 것에 응답하여 상기 발진신호를 예정된 주파수로 토글링시키고,
    상기 전압검출부의 출력신호가 비활성화되는 것에 응답하여 상기 발진신호를 토글링시키기 않고 예정된 논리레벨로 고정시키는 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성회로.
  8. 제7항에 있어서,
    상기 전하펌핑부는,
    상기 발진신호가 예정된 주파수로 토글링하는 것에 응답하여 포지티브 전하펌핑동작을 수행함으로써 상기 내부전압단의 레벨을 상승시키고,
    상기 발진신호가 토글링하지 않고 예정된 논리레벨로 고정되는 것에 응답하여 포지티브 펌핑동작을 수행하지 않음으로써 상기 내부전압단의 레벨을 상승시키지 않는 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성회로.
  9. 제1항에 있어서,
    상기 언더 드라이빙부는,
    상기 동작모드 진입제어신호에 응답하여 언더 드라이빙 동작제어신호를 생성하기 위한 언더 드라이빙 동작제어부; 및
    상기 언더 드라이빙 동작제어신호에 응답하여 상기 내부전압단의 레벨을 전원전압 레벨로 언더 드라이빙 하기 위한 언더 드라이버를 구비하는 상변환 메모리 장치의 내부전압 생성회로.
  10. 제9항에 있어서,
    상기 언더 드라이빙 동작제어부는,
    상기 동작모드 진입제어신호가 활성화 상태에서 비활성화 상태로 천이하는 것에 응답하여 상기 언더 드라이빙 동작제어신호를 활성화시키고, 예정된 시간이 흐른 후에 상기 언더 드라이빙 동작제어신호를 비활성화시키는 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성회로.
  11. 제10항에 있어서,
    상기 언더 드라이버는,
    전원전압과 접지전압 레벨사이에서 스윙하는 상기 언더 드라이빙 동작제어신호를 입력받아 그 상한레벨을 상기 내부전압 레벨로 레벨 쉬프팅하기 위한 레벨 쉬프터; 및
    상기 레벨 쉬프팅부를 통해 출력되는 상기 언더 드라이빙 동작제어신호의 활성화구간동안 상기 내부전압단과 전원전압단을 쇼트(short)시킴으로써 상기 내부전 압단을 전원전압으로 구동하기 위한 쇼트 구동부를 구비하는 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성회로.
  12. 동작모드 진입제어신호에 대응하는 프로그래밍 동작모드에서 제1분배비율로 피드백 받은 내부전압 레벨을 분배하여 분배전압을 생성하는 단계;
    상기 동작모드 진입제어신호에 대응하는 리드/스텐바이 동작모드에서 제2분배비율 - 상기 제1분배비율보다 작음 - 로 피드백 받은 상기 내부전압 레벨을 분배하여 상기 분배전압을 생성하는 단계;
    기준전압 레벨을 기준으로 상기 분배전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계;
    상기 동작모드 진입제어신호에 대응하는 리드/스텐바이 동작모드의 진입시점에서 예정된 시간동안 내부전압단을 전원전압으로 언더 드라이빙 하는 단계
    를 포함하는 상변화 메모리 장치의 내부전압 생성방법.
  13. 제12항에 있어서,
    상기 프로그래밍 동작모드에서 분배전압을 생성하는 단계는,
    상기 동작모드 진입제어신호가 전원전압 레벨을 갖는 것에 대응하는 상기 프로그래밍 동작모드에서 상기 동작모드 진입제어신호의 레벨을 상기 내부전압 레벨 로 레벨 쉬프팅하여 분배제어신호로서 출력하는 단계; 및
    상기 내부전압 레벨을 갖는 상기 분배제어신호에 응답하여 상기 내부전압 레벨을 상기 제1분배비율로 분배하여 상기 분배전압을 생성하는 단계를 포함하는 상변화 메모리 장치의 내부전압 생성방법.
  14. 제13항에 있어서,
    상기 리드/스텐바이 동작모드에서 분배전압을 생성하는 단계는,
    상기 동작모드 진입제어신호가 접지전압 레벨을 갖는 것에 대응하는 상기 리드/스텐바이 동작모드에서 상기 동작모드 진입제어신호와 동일한 접지전압 레벨을 갖는 상기 분배제어신호를 출력하는 단계; 및
    접지전압 레벨을 갖는 상기 분배제어신호에 응답하여 상기 내부전압 레벨을 상기 제2분배비율로 분배하여 상기 분배전압을 생성하는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  15. 제14항에 있어서,
    상기 내부전압 레벨을 상기 제1분배비율로 분배하는 것은,
    상기 내부전압 레벨을 1/5로 분배하는 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성방법.
  16. 제15항에 있어서,
    상기 내부전압 레벨을 상기 제2분배비율로 분배하는 것은,
    상기 내부전압 레벨을 1/3로 분배하는 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성방법.
  17. 제12항에 있어서,
    상기 전하펌핑방식으로 상기 내부전압을 생성하는 단계는,
    상기 기준전압 레벨을 기준으로 상기 분배전압의 레벨을 검출하여 전압검출신호를 생성하는 단계;
    상기 전압검출신호에 응답하여 예정된 주파수로 토글링하는 발진신호를 생성하는 단계; 및
    상기 발진신호에 응답하여 포지티브 전하펌핑동작을 수행함으로써 내부전압단의 레벨을 상승시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  18. 제17항에 있어서,
    상기 전압검출신호를 생성하는 단계는,
    상기 기준전압 레벨보다 상기 분배전압의 레벨이 낮은 경우 상기 전압검출신호를 활성화시켜 출력하는 단계; 및
    상기 기준전압 레벨보다 상기 분배전압의 레벨이 높은 경우 상기 전압검출신호를 비활성화시켜 출력하는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  19. 제18항에 있어서,
    상기 발진신호를 생성하는 단계는,
    활성화상태의 상기 전압검출신호에 응답하여 상기 발진신호를 예정된 주파수로 토글링시키는 단계; 및
    비활성화상태의 상기 전압검출신호에 응답하여 상기 발진신호를 토글링시키지 않고 예정된 레벨로 고정시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  20. 제19항에 있어서,
    상기 내부전압단의 레벨을 상승시키는 단계는,
    예정된 주파수로 토글링하는 상기 발진신호에 응답하여 포지티브 전하펌핑동 작을 수행하여 상기 내부전압단의 레벨을 상승시키고,
    토글링하지 않고 예정된 레벨로 고정된 상기 발진신호에 응답하여 포지티브 전하펌핑동작을 수행하지 않음으로써 상기 내부전압단의 레벨을 상승시키지 않는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  21. 제12항에 있어서,
    상기 언더 드라이빙 하는 단계는,
    상기 동작모드 진입제어신호가 전원전압 레벨에서 접지전압 레벨로 천이하는 것에 대응하는 상기 리드/스텐바이 동작모드의 진입시점에서 예정된 시간동안 활성화되는 언더 드라이빙 동작제어신호를 생성하는 단계; 및
    상기 언더 드라이빙 동작제어신호의 활성화구간에서 내부전압단의 레벨을 전원전압 레벨로 언더 드라이빙 하는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  22. 제21항에 있어서,
    내부전압단의 레벨을 전원전압 레벨로 언더 드라이빙 하는 단계는,
    전원전압과 접지전압 레벨 사이에서 스윙하는 상기 언더 드라이빙 동작제어신호의 상한레벨을 상기 내부전압 레벨로 레벨 쉬프팅하는 단계; 및
    상기 레벨 쉬프팅하는 단계를 통해 출력되는 상기 언더 드라이빙 동작제어신호의 활성화구간동안 상기 내부전압단과 전원전압단을 쇼트(short)시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  23. 프로그래밍 동작모드에서 제1타겟 레벨을 기준으로 내부전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계;
    리드/스텐바이 동작모드에서 제2타겟 레벨 - 상기 제1타겟 레벨보다 낮음 - 을 기준으로 상기 내부전압 레벨을 검출하고, 검출결과에 응답하여 전하펌핑방식으로 상기 내부전압을 생성하는 단계; 및
    상기 리드/스텐바이 동작모드의 진입시점에서 예정된 시간동안 내부전압단의 레벨을 전원전압 레벨까지 드롭(drop) 시키는 단계
    를 포함하는 상변화 메모리 장치의 내부전압 생성방법.
  24. 제23항에 있어서,
    상기 프로그래밍 동작모드에서 상기 내부전압을 생성하는 단계는,
    상기 프로그래밍 동작모드에서 상기 제1타겟 레벨에 대응하는 제1기준전압 레벨을 기준으로 상기 내부전압 레벨을 검출하여 제1전압검출신호를 생성하는 단계;
    상기 제1전압검출신호에 응답하여 예정된 주파수로 토글링하는 제1발진신호를 생성하는 단계; 및
    상기 제1발진신호에 응답하여 포지티브 전하펌핑동작을 수행함으로써 내부전압단의 레벨을 상승시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  25. 제24항에 있어서,
    제1전압검출신호를 생성하는 단계는,
    상기 제1기준전압 레벨보다 상기 내부전압의 레벨이 낮은 경우 상기 제1전압검출신호를 활성화시켜 출력하는 단계; 및
    상기 제1기준전압 레벨보다 상기 내부전압의 레벨이 높은 경우 상기 제1전압검출신호를 비활성화시켜 출력하는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  26. 제25항에 있어서,
    상기 발진신호를 생성하는 단계는,
    활성화상태의 상기 제1전압검출신호에 응답하여 상기 제1발진신호를 예정된 주파수로 토글링시키는 단계; 및
    비활성화상태의 상기 제1전압검출신호에 응답하여 상기 제1발진신호를 토글링시키지 않고 예정된 레벨로 고정시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  27. 제26항에 있어서,
    상기 내부전압단의 레벨을 상승시키는 단계는,
    예정된 주파수로 토글링하는 상기 제1발진신호에 응답하여 포지티브 전하펌핑동작을 수행하여 상기 내부전압단의 레벨을 상승시키고,
    토글링하지 않고 예정된 레벨로 고정된 상기 제1발진신호에 응답하여 포지티브 전하펌핑동작을 수행하지 않음으로써 상기 내부전압단의 레벨을 상승시키지 않는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  28. 제24항에 있어서,
    상기 리드/스텐바이 동작모드에서 상기 내부전압을 생성하는 단계는,
    상기 리드/스텐바이 동작모드에서 상기 제2타겟 레벨에 대응하는 제2기준전압 레벨을 기준으로 상기 내부전압 레벨을 검출하여 제2전압검출신호를 생성하는 단계;
    상기 제2전압검출신호에 응답하여 예정된 주파수로 토글링하는 제2발진신호 를 생성하는 단계; 및
    상기 제2발진신호에 응답하여 포지티브 전하펌핑동작을 수행함으로써 상기 내부전압단의 레벨을 상승시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  29. 제28항에 있어서,
    제2전압검출신호를 생성하는 단계는,
    상기 제2기준전압 레벨보다 상기 내부전압의 레벨이 낮은 경우 상기 제2전압검출신호를 활성화시켜 출력하는 단계; 및
    상기 제2기준전압 레벨보다 상기 내부전압의 레벨이 높은 경우 상기 제2전압검출신호를 비활성화시켜 출력하는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  30. 제29항에 있어서,
    상기 발진신호를 생성하는 단계는,
    활성화상태의 상기 제2전압검출신호에 응답하여 상기 제2발진신호를 예정된 주파수로 토글링시키는 단계; 및
    비활성화상태의 상기 제2전압검출신호에 응답하여 상기 제2발진신호를 토글 링시키지 않고 예정된 레벨로 고정시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  31. 제30항에 있어서,
    상기 내부전압단의 레벨을 상승시키는 단계는,
    예정된 주파수로 토글링하는 상기 제2발진신호에 응답하여 포지티브 전하펌핑동작을 수행하여 상기 내부전압단의 레벨을 상승시키고,
    토글링하지 않고 예정된 레벨로 고정된 상기 제2발진신호에 응답하여 포지티브 전하펌핑동작을 수행하지 않음으로써 상기 내부전압단의 레벨을 상승시키지 않는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  32. 제28항에 있어서,
    상기 제1발진신호의 토글링 주파수와 상기 제2발진신호의 토글링 주파수는 서로 동일한 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성방법.
  33. 제28항에 있어서,
    상기 제1발진신호의 토글링 주파수와 상기 제2발진신호의 토글링 주파수가 서로 다른 것을 특징으로 하는 상변환 메모리 장치의 내부전압 생성방법.
  34. 제23항에 있어서,
    상기 드롭(drop) 시키는 단계는,
    상기 리드/스텐바이 동작모드에 진입하는 것에 응답하여 예정된 시간동안 활성화되는 레벨 드롭핑 제어신호를 생성하는 단계; 및
    상기 레벨 드롭핑 제어신호의 활성화구간에서 내부전압단을 전원전압으로 구동하는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
  35. 제34항에 있어서,
    상기 내부전압단을 전원전압으로 구동하는 단계는,
    전원전압과 접지전압 레벨 사이에서 스윙하는 상기 레벨 드롭핑 제어신호의 상한레벨을 상기 내부전압 레벨로 레벨 쉬프팅하는 단계; 및
    상기 레벨 쉬프팅하는 단계를 통해 출력되는 상기 레벨 드롭핑 제어신호의 활성화구간에서 상기 내부전압단과 전원전압단을 쇼트(short)시키는 단계를 포함하는 상변환 메모리 장치의 내부전압 생성방법.
KR1020080134941A 2008-12-26 2008-12-26 상변환 메모리 장치의 내부전압 생성회로 및 생성방법 KR101001145B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080134941A KR101001145B1 (ko) 2008-12-26 2008-12-26 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
US12/489,931 US8345502B2 (en) 2008-12-26 2009-06-23 Internal voltage generating circuit of phase change random access memory device and method thereof
US13/713,862 US8625380B2 (en) 2008-12-26 2012-12-13 Internal voltage generating circuit of phase change random access memory device and method thereof
US14/133,153 US8767451B2 (en) 2008-12-26 2013-12-18 Internal voltage generating circuit of phase change random access memory device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134941A KR101001145B1 (ko) 2008-12-26 2008-12-26 상변환 메모리 장치의 내부전압 생성회로 및 생성방법

Publications (2)

Publication Number Publication Date
KR20100076776A KR20100076776A (ko) 2010-07-06
KR101001145B1 true KR101001145B1 (ko) 2010-12-17

Family

ID=42284772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134941A KR101001145B1 (ko) 2008-12-26 2008-12-26 상변환 메모리 장치의 내부전압 생성회로 및 생성방법

Country Status (2)

Country Link
US (3) US8345502B2 (ko)
KR (1) KR101001145B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011872A (ko) * 2017-07-25 2019-02-08 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120189A1 (it) * 2012-03-02 2013-09-03 St Microelectronics Srl Stadio di pilotaggio ad elevata efficienza per dispositivi di memoria non volatile a cambiamento di fase
EP2819343B1 (en) * 2013-06-25 2016-12-07 Airbus Operations GmbH Inherent power-over-data bus signaling for secure operating mode switching
US9478297B2 (en) * 2014-01-31 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Multiple-time programmable memory
US9851730B2 (en) 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
US10110240B1 (en) * 2017-10-17 2018-10-23 Micron Technology, Inc. DLL circuit having variable clock divider
CN112002364B (zh) * 2020-08-24 2023-05-05 中国科学院微电子研究所 互补型存储单元及其制备方法、互补型存储器
KR102605245B1 (ko) * 2022-08-05 2023-11-23 주식회사 피델릭스 내부 생성 전압의 레벨을 용이하게 측정될 수 있는 레벨로 변환하는 반도체 메모리 장치의 레벨 변환 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792441B1 (ko) 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432890B1 (ko) * 2002-06-07 2004-05-22 삼성전자주식회사 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
JP4488800B2 (ja) 2004-06-14 2010-06-23 株式会社ルネサステクノロジ 半導体集積回路装置
KR100623615B1 (ko) 2004-11-04 2006-09-19 주식회사 하이닉스반도체 내부전원 공급장치를 구비하는 반도체메모리소자
KR100648280B1 (ko) 2005-01-04 2006-11-23 삼성전자주식회사 반도체 메모리 장치 및 그것의 워드라인 전압 공급 방법
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
TW200721163A (en) 2005-09-23 2007-06-01 Zmos Technology Inc Low power memory control circuits and methods
US7977966B2 (en) * 2005-09-29 2011-07-12 Hynix Semiconductor Inc. Internal voltage generating circuit for preventing voltage drop of internal voltage
KR100660907B1 (ko) 2005-12-30 2006-12-26 삼성전자주식회사 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
KR100780623B1 (ko) 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성장치
KR101143396B1 (ko) 2006-10-12 2012-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치의 내부전압 발생기
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
KR100974210B1 (ko) * 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792441B1 (ko) 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011872A (ko) * 2017-07-25 2019-02-08 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
KR102427327B1 (ko) * 2017-07-25 2022-08-01 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치

Also Published As

Publication number Publication date
US20130121069A1 (en) 2013-05-16
US8345502B2 (en) 2013-01-01
US8625380B2 (en) 2014-01-07
KR20100076776A (ko) 2010-07-06
US20140104940A1 (en) 2014-04-17
US8767451B2 (en) 2014-07-01
US20100165721A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101001145B1 (ko) 상변환 메모리 장치의 내부전압 생성회로 및 생성방법
KR100773095B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100757410B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 방법
US7471136B2 (en) Temperature compensated self-refresh circuit
KR100339970B1 (ko) 저전원 전압 하에서 안정적으로 내부 전압을 발생할 수있는 반도체 장치
US9257177B2 (en) Write control circuits and write control methods
US7924073B2 (en) Semiconductor memory device having back-bias voltage in stable range
US8243505B2 (en) Phase change memory device having write driving control signal corresponding to set/reset write time
KR100996186B1 (ko) 내부 전압 생성회로
KR100812299B1 (ko) 전압 강하 회로
KR20170011289A (ko) 반도체 메모리 장치 및 그 동작 방법
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
US20080042730A1 (en) Internal voltage generating circuit and method for generating internal voltage using the same
US7764112B2 (en) Internal voltage discharge circuit and its control method
KR100939118B1 (ko) 상 변화 메모리 소자의 쓰기 드라이버
KR100825021B1 (ko) 내부전압 생성기
US20090051418A1 (en) Distributed voltage regulator
KR20090049288A (ko) 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치
KR100753080B1 (ko) 내부전원 생성장치
KR100761371B1 (ko) 액티브 드라이버
JP5460093B2 (ja) 半導体メモリの内部電源制御回路及び半導体装置
KR100799103B1 (ko) 반도체 소자
KR100922885B1 (ko) 내부전압 발생회로
KR20090003623A (ko) 반도체 메모리 소자
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee