KR20190011872A - 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치 - Google Patents

불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치 Download PDF

Info

Publication number
KR20190011872A
KR20190011872A KR1020170094398A KR20170094398A KR20190011872A KR 20190011872 A KR20190011872 A KR 20190011872A KR 1020170094398 A KR1020170094398 A KR 1020170094398A KR 20170094398 A KR20170094398 A KR 20170094398A KR 20190011872 A KR20190011872 A KR 20190011872A
Authority
KR
South Korea
Prior art keywords
voltage
comparison
memory device
operation mode
reference voltage
Prior art date
Application number
KR1020170094398A
Other languages
English (en)
Other versions
KR102427327B1 (ko
Inventor
이대열
임재우
윤재학
이강국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170094398A priority Critical patent/KR102427327B1/ko
Priority to US15/957,149 priority patent/US10522230B2/en
Priority to CN201810812877.9A priority patent/CN109300498B/zh
Publication of KR20190011872A publication Critical patent/KR20190011872A/ko
Application granted granted Critical
Publication of KR102427327B1 publication Critical patent/KR102427327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 불휘발성 메모리 장치의 동작 방법은 외부 장치로부터 커맨드를 수신하는 단계, 수신된 커맨드를 기반으로 동작 모드를 판별하는 단계, 판별된 동작 모드를 기반으로 비교 전압을 생성하는 단계, 비교 전압 및 기준 전압을 비교하는 단계, 및 비교의 결과에 따라 복구 동작을 수행하는 단계를 포함한다.

Description

불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치{NONVOLATILE MEMORY DEVICE, OPERATION METHOD OF THE SAME, AND STORAGE DEVICE INCLUDING THE SAME}
본 발명은 반도체 메모리에 관한 것으로, 좀 더 상세하게는 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치에 관한 것이다.
반도체 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같이 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 휘발성 메모리 장치 및 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같이 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 불휘발성 메모리 장치로 구분된다.
플래시 메모리는 컴퓨팅 시스템의 대용량 저장 매체로서 널리 사용된다. 플래시 메모리는 외부로부터 제공되는 전원 전압을 사용하여 동작한다. 다양한 요인으로 인하여 전원 전압이 불안정해질 경우, 플래시 메모리에 저장된 데이터 혹은 저장될 데이터의 신뢰성을 보장하지 못할 수 있다.
본 발명의 목적은 향상된 신뢰성을 갖는 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은 외부 장치로부터 커맨드를 수신하는 단계, 상기 수신된 커맨드를 기반으로 동작 모드를 판별하는 단계, 상기 판별된 동작 모드를 기반으로 비교 전압을 생성하는 단계, 상기 비교 전압 및 기준 전압을 비교하는 단계, 및 상기 비교의 결과에 따라 복구 동작을 수행하는 단계를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 전원 전압을 기반으로, 기준 전압 및 상기 복수의 메모리 셀들로 제공될 복수의 동작 전압들을 생성하도록 구성된 전압 발생기, 외부 장치로부터의 커맨드를 기반으로 동작 모드를 판별하도록 구성된 제어 로직 회로, 및 상기 판별된 동작 모드를 기반으로 비교 전압을 생성하고, 상기 비교 전압 및 상기 기준 전압을 비교하고, 상기 비교의 결과에 따라 락-아웃 신호를 출력하도록 구성된 전압 강하 검출기를 포함한다.
본 발명의 실시 예에 따른 저장 장치는 불휘발성 메모리 장치, 및 상기 불휘발성 메모리 장치로 커맨드를 제공하여 상기 불휘발성 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는 상기 커맨드와 대응되는 상기 불휘발성 메모리 장치의 동작 모드를 기반으로 비교 전압을 생성하고, 상기 비교 전압 및 기준 전압을 비교하고, 상기 비교의 결과에 따라 락-아웃 신호를 상기 불휘발성 메모리 장치로 제공하도록 구성된 전압 강하 검출기를 포함한다.
본 발명에 따르면, 전원 전압 강하를 판별하기 위한 기준 전압을 불휘발성 메모리 장치의 동작 모드, 또는 온도 정보, 또는 그것들의 조합을 기반으로 조정함으로써, 전원 전압 강하 시 수행되는 복구 동작의 동작 마진을 확보하고, 불필요한 복구 동작의 개시를 방지할 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치가 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 보여주는 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 셀 어레이에 포함된 메모리 블록을 예시적으로 보여주는 회로도이다.
도 4는 도 2의 전압 강하 검출기를 예시적으로 보여주는 블록도이다.
도 5a 및 도 5b는 본 발명의 적용 여부에 따른 락-아웃 신호의 출력 시점의 차이를 설명하기 위한 그래프들이다.
도 6a 및 도 6b는 도 2의 불휘발성 메모리 장치의 프로그램 동작을 예시적으로 보여주는 타이밍도들이다.
도 7은 도 2의 전압 강하 검출기의 다른 예를 보여주는 블록도이다.
도 8은 도 2의 불휘발성 메모리 장치의 동작을 예시적으로 보여주는 순서도이다.
도 9는 도 2의 전압 강하 검출기의 다른 예를 보여주는 블록도이다.
도 10은 도 9의 전압 강하 검출기의 동작을 설명하기 위한 그래프이다.
도 11은 본 발명의 일 실시 예에 따른 불휘발성 메모리 장치(200)를 보여주는 블록도이다.
도 12는 도 11의 전압 강하 검출기(210)를 보여주는 블록도이다.
도 13은 도 12의 전압 강하 검출기의 동작을 설명하기 위한 그래프이다.
도 14는 도 11의 불휘발성 메모리 장치의 동작을 예시적으로 보여주는 순서도이다.
도 15은 본 발명의 일 실시 예에 따른 불휘발성 메모리 장치(300)를 보여주는 블록도이다.
도 16는 도 15의 전압 강하 검출기(310)를 보여주는 블록도이다.
도 17은 도 15의 불휘발성 메모리 장치(300)의 동작을 예시적으로 보여주는 순서도이다.
도 18은 본 발명의 일 실시 예에 따른 저장 장치를 보여주는 블록도이다.
도 19는 본 발명에 따른 불휘발성 메모리 장치가 적용된 SSD 시스템(1000)을 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 저장 장치(10)를 보여주는 블록도이다. 도 1을 참조하면, 저장 장치(10)는 메모리 컨트롤러(11) 및 불휘발성 메모리 장치(100)를 포함할 수 있다.
메모리 컨트롤러(11)는 불휘발성 메모리 장치(100)에 데이터(DATA)를 저장하거나 또는 불휘발성 메모리 장치(100)에 저장된 데이터(DATA)를 읽을 수 있다. 예를 들어, 메모리 컨트롤러(11)는 전원 전압(VCC), 커맨드(CMD), 및 어드레스(ADDR)를 불휘발성 메모리 장치(100)로 전송하여, 불휘발성 메모리 장치(100)에 데이터(DATA)를 저장하거나 또는 불휘발성 메모리 장치(100)에 저장된 데이터(DATA)를 읽을 수 있다.
불휘발성 메모리 장치(100)는 메모리 컨트롤러(11)로부터 전원 전압(VCC), 커맨드(CMD), 및 어드레스(ADDR)를 수신할 수 있다. 불휘발성 메모리 장치(100)는 수신된 신호들에 응답하여 메모리 컨트롤러(11)로부터의 데이터(DATA)를 저장하거나 또는 저장된 데이터(DATA)를 메모리 컨트롤러(11)로 제공할 수 있다. 예시적으로, 이하에서, 전원 전압(VCC)은 메모리 컨트롤러(11)로부터 제공되는 것으로 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니며, 전원 전압(VCC)은 별도의 전원 공급 장치(미도시)로부터 제공될 수 있다.
불휘발성 메모리 장치(100)는 전압 강하 검출기(110)를 포함할 수 있다. 전압 강하 검출기(110)는 메모리 컨트롤러(11)로부터의 전원 전압(VCC)이 기준 전압 이하로 낮아지는지를 검출할 수 있다. 예를 들어, 외부 전원 공급 장치의 고장, 메모리 컨트롤러(11)의 전력 회로의 고장, 배선의 문제, 불휘발성 메모리 장치(100)의 내부 회로 문제 등과 같은 다양한 요인으로 인하여, 메모리 컨트롤러(11)로부터 제공되는 전원 전압(VCC)이 기준 전압 이하로 낮아질 수 있다. 전압 강하 검출기(110)는 전원 전압(VCC)이 기준 전압 이하로 낮아지는지를 검출할 수 있다. 예시적으로, 전압 강하 검출기(110)는 불휘발성 메모리 장치(100)에 포함된 락-아웃 회로(lockout circuit)일 수 있다.
불휘발성 메모리 장치(100)는 전압 강하 검출기(110)의 검출 결과에 따라 복구 동작(recovery operation)(또는 락-아웃 동작(lock-out operation)이라 불림.)을 수행할 수 있다. 예를 들어, 상술된 바와 같이, 전원 전압(VCC)이 특정 전압 이하로 낮아지는 경우, 불휘발성 메모리 장치(100)가 정상적으로 동작하지 않을 수 있다. 또는 불휘발성 메모리 장치(100)에 저장된 데이터 또는 저장될 데이터의 신뢰성이 저하될 수 있다. 따라서, 불휘발성 메모리 장치(100)는 전압 강하 검출기(110)의 검출 결과에 따라 복구 동작을 수행함으로써, 저장된 데이터 또는 저장될 데이터의 신뢰성을 보장할 수 있다.
예시적으로, 본 발명의 실시 예에 따른 전압 강하 검출기(110)는 불휘발성 메모리 장치(100)의 동작 모드, 동작 온도, 또는 그것들의 조합을 기반으로 비교 전압을 조정할 수 있다. 예시적으로, 비교 전압은 전압 강하 검출기(110)의 비교 동작의 대상이 되는 전압을 가리킬 수 있다. 즉, 전압 강하 검출기(110)는 비교 전압이 기준 전압보다 낮은지 또는 높은지 여부를 검출하기 위한 비교 동작을 수행할 수 있다.
예시적으로, 불휘발성 메모리 장치(100)의 동작 모드는 유휴 상태, 프로그램 동작, 읽기 동작, 또는 소거 동작과 같은 동작 상태, 또는 싱글/멀티 페이지 프로그램, SLC/MLC 프로그램, 싱글/멀티 페이지 읽기, 싱글 메모리 블록/서브 블록/멀티 블록/슈퍼 블록 소거 등과 같은 동작 방식, 또는 그것들의 다양한 조합을 기반으로 결정되거나 또는 그것들을 포함할 수 있다
예시적으로, 동작 모드, 또는 동작 온도, 또는 그것들의 조합에 따라 비교 전압이 조정됨으로써, 불휘발성 메모리 장치(100)가 복구 동작을 수행하는 시점이 일정해질 수 있고, 이에 따라 복구 동작을 수행하기 위한 시간(또는 동작 마진)이 충분하게 확보될 수 있거나, 또는 불필요한 복구 동작 개시(recovery operation trigger)가 방지될 수 있다. 본 발명에 따른 비교 전압 조정 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 2는 도 1의 불휘발성 메모리 장치(100)를 보여주는 블록도이다. 도 1 및 도 2를 참조하면, 불휘발성 메모리 장치(100)는 전압 강하 검출기(110), 메모리 셀 어레이(120), 어드레스 디코더(130), 전압 발생기(140), 페이지 버퍼 회로(150), 입출력 회로(160), 및 제어 로직 회로(170)를 포함할 수 있다.
전압 강하 검출기(110)는 내부 전압(Vint; internal voltage) 및 기준 전압(VREF)을 수신할 수 있다. 예시적으로, 도면의 간결성 및 설명의 편의를 위하여, 내부 전압(Vint)이 전원 전압(VCC)과 별도의 구성인 것으로 도시되나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 내부 전압(Vint)은 전원 전압(VCC)으로부터 기인된 전압일 수 있다. 좀 더 상세하게는, 내부 전압(Vint)은 전원 전압(VCC)을 수신하는 신호 핀으로부터 전압 강하 검출기(110)까지의 배선 또는 별도의 소자에 의해 전원 전압(VCC)이 전압 강하된 전압일 수 있다.
예시적으로, 전압 강하 검출기(110)는 내부 전압(Vint)을 기반으로 비교 전압(VCP)을 생성하고, 생성된 비교 전압(VCP)을 기준 전압(VREF)과 비교하도록 구성될 수 있다. 비교 전압(VCP)은 내부 전압(Vint)으로부터 전압 분배기에 의해 전압 분배된 전압일 수 있다.
메모리 컨트롤러(11)로부터 입력되는 전원 전압(VCC)이 일정하더라도, 불휘발성 메모리 장치(100)에서 사용되는 전류 또는 피크 전류에 따라 내부 전압(Vint)의 레벨이 달라질 수 있고, 이에 따라 내부 전압(Vint)에 기반된 비교 전압(VCP)의 레벨이 동작 모드에 따라 달라질 수 있다. 즉, 비교 전압(VCP)의 레벨은 불휘발성 메모리 장치(100)의 동작 모드에 따라 바뀔 수 있다. 예시적으로, 내부 전압(Vint)은 전원 전압(VCC)보다 소정의 레벨만큼 낮을 수 있고, 비교 전압(VCP)은 내부 전압(Vint)보다 소정의 레벨만큼 낮을 수 있다. 기준 전압(VREF)은 전압 발생기(140)로부터 제공되는 미리 정해진 전압일 수 있다.
전압 강하 검출기(110)는 제어 로직 회로(170)로부터 동작 모드에 대한 정보(OPM)(간결한 설명을 위하여, 이하에서 "동작 모드(operation mode)"라 칭한다.)를 수신할 수 있다. 전압 강하 검출기(110)는 수신된 동작 모드(OPM)를 기반으로 내부 전압(Vint)을 사용하여 비교 전압(VCP, 도 4 참조)을 생성할 수 있다. 예를 들어, 전압 강하 검출기(110)는 동작 모드(OPM)를 기반으로 내부 전압(Vint)의 전압 분배 비율을 조정하여 비교 전압(VCP)을 생성할 수 있다.
앞서 설명된 바와 같이, 전원 전압(VCC)이 동일하더라도, 불휘발성 메모리 장치(100)의 동작에 따라 내부 전압(Vint)이 바뀔 수 있다. 즉, 비교 대상인 내부 전압(Vint)에 기반된 비교 전압(VCP)이 불휘발성 메모리 장치(100)의 동작 모드에 따라 바뀔 수 있기 때문에, 불휘발성 메모리 장치(100)의 동작 모드에 따라 락-아웃 신호(LKO)의 출력 시점이 상이하거나, 또는 복원 동작을 위한 마진(시간 여유)이 바뀔 수 있거나, 또는 불필요한 복구 동작이 개시될 수 있다.
전압 강하 검출기(110)는 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성하고, 비교 전압(VCP) 및 기준 전압(VREF)을 비교하여 락-아웃 신호(LKO)를 출력할 수 있다. 예를 들어, 비교 전압(VCP)이 기준 전압(VREF)보다 낮을 수 있다. 비교 전압(VCP)이 기준 전압(VREF)보다 낮다는 것은 불휘발성 메모리 장치(100)가 정상적으로 동작하지 않을 수 있음을 의미한다. 이 경우, 전압 강하 검출기(110)는 불휘발성 메모리 장치(100)가 복구 동작을 수행하도록 락-아웃 신호(LKO)를 출력할 수 있다.
비교 전압(VCP)이 기준 전압(VREF)보다 낮지 않은 경우(다시 말해서, 비교 전압(VCP)이 기준 전압(VREF)보다 높거나 같은 경우), 전압 강하 검출기(110)는 락-아웃 신호(LKO)를 출력하지 않는다. 비교 전압(VCP)이 기준 전압(VREF) 보다 높은 것이 불휘발성 메모리 장치(100)가 정상적으로 동작할 수 있음을 의미하기 때문이다. 예시적으로, 기준 전압(VREF)은 불휘발성 메모리 장치(100)의 락-아웃 전압으로서 사용될 수 있다.
메모리 셀 어레이(120)는 복수의 메모리 블록들을 포함하고, 복수의 메모리 블록들 각각은 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들 각각은 워드라인들(WL)을 통해 각각 연결될 수 있다. 복수의 메모리 셀들 각각은 1-비트 데이터를 저장하는 SLC(single level cell)이거나 또는 적어도 2-비트 이상의 데이터를 저장하는 MLC(multi-level cell)일 수 있다.
어드레스 디코더(130)는 스트링 선택 라인들(SSL), 워드라인들(WL), 및 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(120)와 연결될 수 있다. 어드레스 디코더(130)는 메모리 컨트롤러(11)로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(130)는 전압 발생기(140)로부터 다양한 동작 전압들(VOP)을 수신할 수 있다. 어드레스 디코더(130)는 수신된 어드레스(ADDR)를 디코딩하여, 디코딩된 어드레스를 기반으로 스트링 선택 라인들(SSL), 워드라인들(WL), 및 접지 선택 라인들(GSL)로 대응하는 동작 전압(VOP)을 제공할 수 있다.
전압 발생기(140)는 메모리 컨트롤러(11)로부터 전원 전압(VCC)을 수신할 수 있다. 전압 발생기(140)는 수신된 전원 전압(VCC)을 사용하여, 불휘발성 메모리 장치(100)가 동작하는데 요구되는 다양한 동작 전압들(VOP)을 생성할 수 있다. 예시적으로, 동작 전압들(VOP)은 프로그램 전압들, 패스 전압들, 검증 전압들, 선택 읽기 전압들, 비선택 읽기 전압들, 소거 전압들 등과 같은 다양한 레벨의 전압들을 포함할 수 있다. 전압 발생기(140)는 기준 전압(VREF)을 생성하고, 생성된 기준 전압(VREF)을 전압 강하 검출기(110)로 제공할 수 있다. 예시적으로, 전압 발생기(140)에서 생성된 기준 전압(VREF)은 미리 정해진 레벨일 수 있다. 또는 비록 도면에 도시되지는 않았으나, 기준 전압(VREF)은 별도의 기준 전압 발생기(미도시)에서 생성될 수 있다.
페이지 버퍼 회로(150)는 비트라인들(BL)을 통해 메모리 셀 어레이(120)와 연결될 수 있다. 페이지 버퍼 회로(150)는 메모리 셀 어레이(120)에 저장될 데이터(DATA) 또는 메모리 셀 어레이(120)로부터 읽은 데이터(DATA)를 임시 저장할 수 있다.
입출력 회로(160)는 데이터 라인들(DL)을 통해 페이지 버퍼 회로(150)와 연결되고, 데이터 라인들(DL)을 통해 페이지 버퍼 회로(150)와 데이터(DATA)를 주고 받을 수 있다. 입출력 회로(160)는 제어 로직 회로(170)의 제어에 따라, 메모리 컨트롤러(11)로 데이터(DATA)를 전송하거나 또는 메모리 컨트롤러(11)로부터 데이터(DATA)를 수신할 수 있다.
제어 로직 회로(170)는 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들어, 제어 로직 회로(170)는 메모리 컨트롤러(11)로부터 커맨드(CMD) 및 제어 신호(CTRL)를 수신하고, 수신된 신호들에 응답하여 어드레스 디코더(130), 전압 발생기(140), 페이지 버퍼 회로(150), 및 입출력 회로(160)를 제어할 수 있다.
예시적으로, 제어 로직 회로(170)는 수신된 커맨드(CMD) 및 제어 신호(CTRL)를 기반으로 동작 모드(OPM)를 판별하고, 판별된 동작 모드(OPM)를 전압 강하 검출기(110)로 제공할 수 있다. 예를 들어, 제어 로직 회로(170)는 메모리 컨트롤러(11)로부터 멀티-페이지 프로그램에 대한 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다. 멀티-페이지 프로그램은 복수의 페이지들에 대한 프로그램을 가리킨다. 제어 로직(170)은 수신된 커맨드(CMD) 및 제어 신호(CTRL)를 기반으로 동작 모드(OPM)가 멀티 페이지 프로그램 모드인 것으로 판별할 수 있다. 예시적으로, 동작 모드(OPM)는 상술된 멀티-페이지 프로그램 외에, 유휴 상태, 프로그램 동작, 읽기 동작, 또는 소거 동작과 같은 동작 상태, 또는 싱글/멀티 페이지 프로그램, SLC/MLC 프로그램, 싱글/멀티 페이지 읽기, 메모리 블록/서브 블록/슈퍼 블록 소거 등과 같은 동작 방식, 또는 그것들의 다양한 조합에 대한 정보를 포함할 수 있다.
상술된 바와 같이, 본 발명에 따른 불휘발성 메모리 장치(100)는 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성하고, 비교 전압(VCP) 및 기준 전압(VREF)을 비교함으로써, 불휘발성 메모리 장치(100)의 복구 동작 마진을 충분하게 확보할 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 장치가 제공된다.
도 3은 도 2의 메모리 셀 어레이에 포함된 메모리 블록(BLK)을 예시적으로 보여주는 회로도이다. 예시적으로, 메모리 셀 어레이(120)에 포함된 하나의 메모리 블록(BLK)이 도 3을 참조하여 설명되나, 메모리 셀 어레이(120)에 포함된 복수의 메모리 블록들 각각은 도 3의 메모리 블록(BLK)과 유사한 구조를 가질 수 있다. 예시적으로, 도 3에 도시된 메모리 블록은 불휘발성 메모리 장치(100)의 물리적 소거 단위일 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 소거 단위는 페이지 단위, 워드라인 단위, 서브 블록 단위 등으로 변형될 수 있다.
도 3을 참조하면, 메모리 블록(BLK)은 복수의 셀 스트링들(CS11, CS12, CS21, CS22)을 포함한다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22)은 행 방향(row direction) 및 열 방향(column direction)을 따라 배치되어 행들 및 열들을 형성할 수 있다.
복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 복수의 셀 트랜지스터들을 포함한다. 예를 들어, 복수의 셀 스트링들(CS11, CS12, CS21, CS22) 각각은 스트링 선택 트랜지스터들(SSTa, SSTb), 복수의 메모리 셀들(MC1~MC8), 접지 선택 트랜지스터들(GSTa, GSTb), 및 더미 메모리 셀들(DMC1, DMC2)을 포함할 수 있다. 예시적으로, 복수의 셀 스트링들(CS11, CS12, CS21, CS22)에 포함된 복수의 셀 트랜지스터들 각각은 전하 트랩형 플래시(CTF; charge trap flash) 메모리 셀일 수 있다.
복수의 메모리 셀들(MC1~MC8)은 직렬 연결되며, 행 방향 및 열 방향에 의해 형성된 평면과 수직한 방향인 높이 방향(height direction)으로 적층된다. 스트링 선택 트랜지스터들(SSTa, SSTb)은 직렬 연결되고, 직렬 연결된 스트링 선택 트랜지스터들(SSTa, SSTb)은 복수의 메모리 셀들(MC1~MC8) 및 비트라인들(BL1, BL2) 사이에 제공된다. 접지 선택 트랜지스터들(GSTa, GSTb)은 직렬 연결되고, 직렬 연결된 접지 선택 트랜지스터들(GSTa, GSTb)은 복수의 메모리 셀들(MC1~MC8) 및 공통 소스 라인(CSL) 사이에 제공된다.
예시적으로, 복수의 메모리 셀들(MC1~MC8) 및 접지 선택 트랜지스터들(GSTa, GSTb) 사이에 제1 더미 메모리 셀(DMC1)이 제공될 수 있다. 예시적으로, 복수의 메모리 셀들(MC1~MC8) 및 스트링 선택 트랜지스터들(SSTa, SSTb) 사이에 제2 더미 메모리 셀(DMC2)이 제공될 수 있다.
셀 스트링들(CS11, CS12, CS21, CS22)의 접지 선택 트랜지스터들(GSTa, GSTb)은 접지 선택 라인(GSL)에 공통으로 연결될 수 있다. 예시적으로, 동일한 행의 접지 선택 트랜지스터들은 동일한 접지 선택 라인에 연결될 수 있고, 다른 행의 접지 선택 트랜지스터들은 다른 접지 선택 라인에 연결될 수 있다. 예를 들어, 제1 행의 셀 스트링들(CS11, CS12)의 제1 접지 선택 트랜지스터들(GSTa)은 제1 접지 선택 라인에 연결될 수 있고, 제2 행의 셀 스트링들(CS21, CS22)의 제1 접지 선택 트랜지스터들(GSTa)은 제2 접지 선택 라인에 연결될 수 있다.
예시적으로, 도면에 도시되지는 않았으나, 기판(미도시)으로부터 동일한 높이에 제공되는 접지 선택 트랜지스터들은 동일한 접지 선택 라인에 연결될 수 있고, 다른 높이에 제공되는 접지 선택 트랜지스터들은 다른 접지 선택 라인에 연결될 수 있다.
기판 또는 접지 선택 트랜지스터(GSTa, GSTb)으로부터 동일한 높이의 메모리 셀들은 동일한 워드 라인에 공통으로 연결되고, 서로 다른 높이의 메모리 셀들은 서로 다른 워드 라인에 연결된다. 예를 들어, 셀 스트링들(CS11, CS12, CS21, CS22)의 제1 내지 제8 메모리 셀들(MC1~MC8)은 제1 내지 제8 워드라인들(WL1~WL8)에 각각 공통으로 연결된다.
동일한 높이의 제1 스트링 선택 트랜지스터들(SSTa) 중 동일한 행의 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인과 연결되고, 다른 행의 스트링 선택 트랜지스터들은 다른 스트링 선택 라인과 연결된다. 예를 들어, 제1 행의 셀 스트링들(CS11, CS12)의 제1 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)과 공통으로 연결되고, 제2 행의 셀 스트링들(CS21, CS22)의 제1 스트링 선택 트랜지스터들(SSTa)은 스트링 선택 라인(SSL1a)과 공통으로 연결된다.
마찬가지로, 동일한 높이의 제2 스트링 선택 트랜지스터들(SSTb) 중 동일한 행의 스트링 선택 트랜지스터들은 동일한 스트링 선택 라인과 연결되고, 다른 행의 스트링 선택 트랜지스터들은 다른 스트링 선택 라인과 연결된다. 예를 들어, 제1 행의 셀 스트링들(CS11, CS12)의 제2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL1b)과 공통으로 연결되고, 제2 행의 셀 스트링들(CS21, CS22)의 제2 스트링 선택 트랜지스터들(SSTb)은 스트링 선택 라인(SSL2b)과 공통으로 연결된다.
예시적으로, 동일한 높이의 더미 메모리 셀들은 동일한 더미 워드라인과 연결되고, 다른 높이의 더미 메모리 셀들은 다른 더미 워드라인과 연결된다. 예를 들어, 제1 더미 메모리 셀들(DMC1)은 제1 더미 워드라인(DWL1)과 연결되고, 제2 더미 메모리 셀들(DMC2)은 제2 더미 워드라인(DWL2)과 연결된다.
예시적으로, 도 3에 도시된 메모리 블록(BLK)은 예시적인 것이며, 셀 스트링들의 개수는 증가 또는 감소할 수 있으며, 셀 스트링들의 개수에 따라 셀 스트링들이 구성하는 행들 및 열들의 개수는 증가 또는 감소할 수 있다. 또한, 메모리 블록(BLK)의 셀 트랜지스터들(GST, MC, DMC, SST 등)의 개수들은 각각 증가 또는 감소될 수 있으며, 셀 트랜지스터들의 개수들에 따라 제1 메모리 블록(BLK1)의 높이가 증가 또는 감소할 수 있다. 또한, 셀 트랜지스터들의 개수들에 따라 셀 트랜지스터들과 연결된 라인들(GSL, WL, DWL, SSL 등)의 개수들이 증가 또는 감소될 수 있다.
도 4는 도 2의 전압 강하 검출기(110)를 예시적으로 보여주는 블록도이다. 도 2 및 도 4를 참조하면, 전압 강하 검출기(110)는 비교 전압 발생기(111) 및 비교기(112)를 포함할 수 있다.
비교 전압 발생기(111)는 내부 전압(Vint)을 수신하고, 제어 로직 회로(170)로부터 동작 모드(OPM)를 수신할 수 있다. 비교 전압 발생기(111)는 수신된 동작 모드(OPM)를 기반으로 비교 전압들(VCP1~VCPn) 또는 그것들 중 하나를 출력할 수 있다. 예시적으로, 비교 전압 발생기(111)는 내부 전압(Vint)을 분배하여 비교 전압들(VCP1~VCPn) 또는 그것들 중 하나를 생성하는 전압 분배기일 수 있다. 비교 전압 발생기(111)는 수신된 동작 모드(OPM)를 기반으로 전압 분배 비율을 조정하여 동작 모드(OPM)와 대응되는 비교 전압을 생성하도록 구성될 수 있다.
예시적으로, 비교 전압들(VCP1~VCPn)은 다양한 동작 모드(OPM)와 각각 대응될 수 있다. 예를 들어, 비교 전압 발생기(111)가 제1 동작 모드(OPM1)를 수신한 경우, 비교 전압 발생기(111)는 제1 동작 모드(OPM1)에 대하여, 제1 비교 전압(VCP1)을 출력할 수 있다. 또는 비교 전압 발생기(111)가 제2 동작 모드(OPM2)를 수신한 경우, 비교 전압 발생기(111)는 제2 동작 모드(OPM2)에 대하여 제2 비교 전압(VCP2)을 출력할 수 있다. 예시적으로, 특정 동작 모드 하에서 불휘발성 메모리 장치(100)가 사용하는 전류 또는 피크 전류가 증가할수록, 특정 동작 모드에 대응하는 비교 전압의 레벨은 감소될 수 있다.
비교기(112)는 비교 전압 발생기(111)로부터 비교 전압들(VCP1~VCPn) 중 하나를 수신하고, 수신된 비교 전압 및 기준 전압(VREF)을 비교할 수 있다. 비교기(112)는 비교 결과에 따라 락-아웃 신호(LKO)를 출력할 수 있다. 예를 들어, 수신된 비교 전압이 기준 전압(VREF)보다 낮은 경우, 비교기(112)는 락-아웃 신호(LKO)를 출력하고, 수신된 비교 전압이 기준 전압(VREF)보다 높거나 같은 경우, 비교기(112)는 락-아웃 신호(LKO)를 출력하지 않을 수 있다.
도 5a 및 도 5b는 본 발명의 적용 여부에 따른 락-아웃 신호(LKO)의 출력 시점의 차이를 설명하기 위한 그래프들이다. 예시적으로, 도 5a 및 도 5b에 도시된 그래프들의 X축들은 시간을 가리키고, Y축들은 전압을 가리킨다. 예시적으로, 도 5a를 참조하여, 고정된 기준 전압(VREF)을 사용하는 예에서의 락-아웃 신호(LKO)의 출력 시점들이 설명되고, 도 5b를 참조하여, 동작 모드(OPM)를 기반으로 생성된 비교 전압들(VCP1, VCP2)을 사용하는 본 발명의 실시 예에서의 락-아웃 신호(LKO)의 출력 시점들이 설명된다.
도면의 간결성을 위하여, 제1 및 제2 동작 모드들(OPM1, OPM2)에서 발생되는 제1 내부 전압(Vint1) 및 제2 내부 전압(Vint2)이 도 5a 및 도 5b에 도시된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(100)는 복수의 동작 모드들에 따라 동작할 수 있고, 내부 전압(Vint)은 각 동작 모드에 따라 다양하게 바뀔 수 있다.
예시적으로, 제1 동작 모드(OPM1)에서 불휘발성 메모리 장치(100)가 사용하는 전류 또는 피크 전류는 제2 동작 모드(OPM2)에서 불휘발성 메모리 장치(100)가 사용하는 전류 또는 피크 전류보다 작을 수 있다. 따라서, 동일한 전원 전압(VCC)이 인가되더라도, 제1 동작 모드(OPM1)에서의 제1 내부 전압(Vint1)은 제2 동작 모드(OPM2)에서의 제2 내부 전압(Vint2)보다 높을 수 있다.
먼저, 도 2 및 도 5a를 참조하면, 제0 시점(t0)에 전원 전압(VCC)이 낮아지기 시작할 수 있다. 전원 전압(VCC)이 낮아짐에 따라 제1 및 제2 내부 전압들(Vint1, Vint2)이 낮아질 수 있다. 제1 및 제2 내부 전압들(Vint1, Vin2)이 낮아짐에 따라, 제1 및 제2 내부 전압들(Vint1, Vin2)에 기반된 제1 및 제2 비교 전압들(VCP1, VCP2)이 낮아질 수 있다. 예시적으로, 도 5a에 도시된 제1 및 제2 비교 전압들(VCP1, VCP2)은 동작 모드(OPM)에 따른 보상 또는 조정이 반영되지 않은 전압들이다.
제2 비교 전압(VCP2)은 제1 시점(t1)에서 기준 전압(VREF)보다 낮아질 수 있다. 즉, 비교 전압들에 대하여 동작 모드(OPM)에 대한 보상이 반영되지 않은 경우, 제2 동작 모드(OPM2)에서 락-아웃 신호(LKO)는 제1 시점(t1)에 출력될 것이다. 락-아웃 신호(LKO)에 응답하여, 제2 동작 모드(OPM2)로 동작하는 불휘발성 메모리 장치(100)는 제1 시점(t1)에 복구 동작을 개시할 것이다.
반면에, 제1 비교 전압(VCP1) 은 제2 시점(t2)에 기준 전압(VREF)보다 낮아질 수 있다. 즉, 비교 전압들에 대하여 동작 모드(OPM)에 대한 보상이 반영되지 않은 경우, 제1 동작 모드(OPM1)에서 락-아웃 신호(LKO)는 제2 시점(t2)에 출력될 것이다. 다시 말해서, 제1 동작 모드(OPM1)로 동작하는 불휘발성 메모리 장치(100)는 제2 시점(t2)에 복구 동작을 개시할 것이다.
도 5a에 도시된 바와 같이, 제2 시점(t2)은 제1 시점(t1)보다 늦다. 다시 말해서, 비교 전압들에 대하여 동작 모드(OPM)에 대한 보상이 반영되지 않은 경우, 동일한 전원 전압(VCC)이 인가되더라도, 동작 모드에 따라 락-아웃 신호(LKO)의 출력 시점이 다를 수 있다. 제2 시점(t2)에 락-아웃 신호(LKO)가 출력되는 경우, 복구 동작을 위한 충분한 마진이 확보되지 않을 수 있다. 또는 제1 시점(t1)에 락-아웃 신호(LKO)가 출력되는 경우, 불필요한 복구 동작이 수행될 수 있다.
다음으로 도 5b를 참조하면, 전압 강하 검출기(110)의 비교 전압 발생기(111)는 제1 동작 모드(OPM1)에 대하여 제1 비교 전압(VCP1)을 생성할 수 있고, 제2 동작 모드(OPM2)에 대하여 제2 비교 전압(VCP2)을 생성할 수 있다. 이 때, 도 5b에 도시된 바와 같이, 제1 및 제2 내부 전압들(Vint1, Vint2)은 서로 다르지만, 제1 및 제2 비교 전압들(VCP1, VCP2)은 동작 모드에 따라 보상이 적용된 상태이므로, 제1 및 제2 비교 전압들(VCP1, VCP2)은 서로 동일한 레벨을 가질 수 있다.
즉, 도 5b에 도시된 바와 같이, 동작 모드의 차이로 인하여 제1 및 제2 내부 전압들(Vint1, Vint2)이 서로 다르더라도, 제1 및 제2 비교 전압들(VCP1, VCP2)은 서로 동일한 레벨을 갖기 때문에, 제1 및 제2 비교 전압들(VCP1, VCP2)은 동일한 시점(예를 들어, 제3 시점(t3))에서, 기준 전압(VREF)보다 낮아질 것이다. 이에 따라, 불휘발성 메모리 장치(100)의 동작 모드가 변경되더라도, 동일한 시점(예를 들어, 제3 시점(t3))에서, 락-아웃 신호(LKO)가 출력될 수 있다.
즉, 도 5a를 참조하여 설명된 바와 달리, 불휘발성 메모리 장치(100)가 다른 동작 모드(OPM)에 따라 동작하더라도, 락-아웃 신호(LKO)에 응답하여 수행되는 복구 동작의 동작 마진이 충분하게 확보되거나 또는 불필요한 복구 동작이 방지될 수 있다.
도 6a 및 도 6b는 도 2의 불휘발성 메모리 장치(100)의 프로그램 동작을 예시적으로 보여주는 타이밍도들이다. 도 6a 및 도 6b의 타이밍도들의 X축들은 시간(time)을 가리키고, Y축들은 각 라인들에 인가되는 전압 레벨을 가리킨다. 예시적으로, 도 6a을 참조하여, 불휘발성 메모리 장치(100)의 프로그램 동작이 설명된다. 또한, 도 6b을 참조하여, 락-아웃 신호(LKO)에 응답하여 수행될 수 있는 불휘발성 메모리 장치(100)의 복구 동작(recovery) 동작이 설명된다.
예시적으로, 도 6a 및 도 6b에 도시된 타이밍도들은 불휘발성 메모리 장치(100)의 예시적인 동작들을 간결하게 보여주기 위한 것이다. 따라서, 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(100)는 다양한 프로그램 동작들 또는 다양한 복구 동작들을 수행할 수 있다.
먼저 도 2 및 도 6a를 참조하면, 불휘발성 메모리 장치(100)는 메모리 컨트롤러(11)로부터의 커맨드(CMD)(특히, 프로그램 커맨드)에 응답하여, 도 6a에 도시된 바와 같은 프로그램 동작을 수행할 수 있다. 예시적으로, 도 6a에 도시된 프로그램 동작은 하나의 프로그램 단계(program step) 및 하나의 검증 단계(verify step)를 포함하는 하나의 프로그램 루프(program loop)를 보여준다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(100)는 ISPP(incremental step pulse programing) 방식에 따라 복수의 프로그램 루프들을 수행할 수 있다.
먼저, 프로그램 단계(program step)에서, 초기에, 선택된 스트링 선택 라인(selected SSL), 비선택된 스트링 선택 라인(unselected SSL), 선택된 워드라인(selected WL), 비선택된 워드라인(unselected WL), 접지 선택 라인(GSL), 프로그램 비트 라인(program BL), 금지 비트라인(inhibit BL)의 전압 레벨들은 제1 전압(V1)일 수 있다. 예시적으로, 제1 전압(V1)은 접지 전압(GND)일 수 있다. 또는 제1 전압(V1)은 양 전압 또는 음 전압일 수 있다.
이후에, 금지 비트라인 및 선택된 워드라인과 연결된 메모리 셀들의 프로그램을 방지하기 위하여, 금지 비트라인의 전압 레벨은 제4 전압(V4)으로 상승할 수 있다. 예시적으로, 제4 전압(V4)은 전원 전압(VCC)일 수 있다.
이후에, 선택된 스트링 선택 라인의 전압 레벨은 제2 전압(V2)으로 상승할 수 있고, 선택된 워드라인 및 비선택 워드라인의 전압 레벨들은 제3 전압(V3)으로 상승할 수 있다. 예시적으로, 제2 전압(V2)은 전원 전압(VCC)일 수 있고, 제3 전압(V3)은 선택된 워드라인 및 비선택된 워드라인 각각과 연결된 메모리 셀들을 턴-온시키기에 충분한 턴-온 전압일 수 있다.
이후에, 선택된 워드라인의 전압 레벨은 제5 전압(V5)으로 상승할 수 있다. 예시적으로, 제5 전압(V5)은 선택된 워드라인과 연결된 메모리 셀들을 프로그램시키기 위한 프로그램 전압일 수 있다. 선택된 워드라인의 전압 레벨이 제5 전압(V5)으로 상승함으로써, 선택된 워드라인 및 프로그램 비트 라인과 연결된 메모리 셀들이 프로그램될 수 있다.
이후에, 선택된 스트링 선택 라인, 선택된 워드라인, 비선택된 워드라인, 금지 비트라인의 전압 레벨들은 제1 전압(V1)으로 하강할 수 있다. 상술된 전압 제어에 따라 하나의 프로그램 단계가 수행될 수 있다.
다음으로, 선택된 스트링 선택 라인의 전압 레벨은 제1 전압(V1)에서 제2 전압(V2)으로 상승하고, 선택된 워드라인 및 비선택된 워드라인의 전압 레벨들은 제1 전압(V1)에서 제6 전압(V6)으로 상승하고, 프로그램 비트라인 및 금지 비트라인의 전압 레벨들은 제1 전압(V1)에서 제7 전압으로 상승할 수 있다. 예시적으로, 제6 전압(V6)은 메모리 셀들을 턴-온시키기 위한 턴-온 전압일 수 있고, 제7 전압(V7)은 프리차지 전압일 수 있다.
이후에, 선택된 워드라인의 전압레벨은 제6 전압(V6)에서 제1 전압(V1)으로 낮아질 수 있고, 이후에, 선택된 워드라인으로 검증 전압(Vvfy)이 인가될 수 있다. 선택된 워드라인으로 검증 전압(Vvfy)이 인가됨으로써, 선택된 워드라인과 연결된 메모리 셀들의 프로그램 상태가 검증될 수 있다. 예시적으로, 검증 전압(Vvfy)은 선택된 워드라인과 연결된 메모리 셀들에 프로그램될 데이터 또는 프로그램 방식에 따라 다양하게 변형될 수 있다.
선택된 워드라인으로 검증 전압(Vvfy)이 인가된 이후에, 선택된 스트링 선택 라인, 선택된 워드라인, 비선택된 워드라인, 프로그램 비트라인, 및 금지 비트라인의 전압 레벨들은 제1 전압(V1)으로 낮아질 수 있다.
예시적으로, 상술된 전압 제어에 따라 하나의 검증 단계가 수행될 수 있다. 예시적으로, 검증 단계에서, 선택된 워드라인에 제6 전압(V6)을 인가하는 동작은 프리-펄스 구간으로써, 일부 동작에서 생략될 수 있다.
상술된 바와 같이, 불휘발성 메모리 장치(100)는 도 6a에 도시된 예시적인 프로그램 루프를 반복 수행함으로써, 프로그램 동작을 수행할 수 있다. 예시적으로, 프로그램 루프가 수행됨에 따라, 선택된 워드라인으로 인가되는 제5 전압(V5)(즉, 프로그램 전압)은 점점 상승할 수 있다.
다음으로 도 6b를 참조하면, 불휘발성 메모리 장치(100)는 도 6a를 참조하여 설명된 바와 같은 프로그램 루프를 수행할 수 있다. 이 때, 도 6b에 도시된 제4 시점(t4)에서, 전압 강하 검출기(110)에 의해 락-아웃 신호(LKO)가 출력될 수 있다. 다시 말해서, 제4 시점(t4)에서, 비교 전압(VCP)이 기준 전압(VREF)보다 낮아질 수 있다. 이 때, 비교 전압(VCP)은 불휘발성 메모리 장치(100)의 동작 모드(OPM)(이 때, 동작 모드(OPM)는 프로그램 모드와 대응됨.)에 따라 조정된 전압일 것이다.
불휘발성 메모리 장치(100)는 락-아웃 신호(LKO)가 발생한 제4 시점(t4)에서 수행 중인 프로그램 루프를 중단하고, 복구 동작(recovery operation)을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(100)는 선택된 스트링 선택 라인, 비선택된 스트링 선택 라인, 선택된 워드라인, 비선택된 워드라인, 접지 선택 라인, 프로그램 비트라인, 및 금지 비트라인들의 전압 레벨들을 제1 전압(V1)으로 방전시키거나 또는 낮출 수 있다. 이는 선택된 워드라인과 연결된 메모리 셀들 중 이미 프로그램 완료된 메모리 셀들에 저장된 데이터의 신뢰성을 보장하기 위한 것이거나 또는 내부 전압(Vint) 강하로 인하여 발생할 수 있는 다양한 교란들(disturbances)을 방지하기 위한 것일 수 있다.
예를 들어, 비교 전압(VCP)이 기준 전압(VREF)보다 낮아진 경우, 금지 비트라인이 제4 전압(V4)(즉, 전원 전압(VCC))으로 충전되지 않을 수 있다. 이 경우, 금지 비트라인과 연결된 메모리 셀들(즉, 프로그램 완료된 메모리 셀들)이 프로그램됨으로써 데이터 신뢰성이 저하될 수 있다. 이를 방지하기 위하여, 불휘발성 메모리 장치(100)는 락-아웃 신호(LKO)에 응답하여 프로그램 동작을 중단하고, 앞서 설명된 바와 같은 복구 동작을 수행할 수 있다. 복구 동작이 수행됨으로써, 프로그램 완료된 메모리 셀들에 저장된 데이터의 신뢰성이 보장될 수 있다.
예시적으로, 도 6b에 도시된 복구 동작은 예시적인 것이며 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, 프로그램 동작, 읽기 동작, 또는 소거 동작에서, 복구 동작은 저장된 데이터의 신뢰성을 보장하기 위한 다양한 동작들을 포함할 수 있다. 또는 복구 동작은 불휘발성 메모리 장치(100)의 리셋 동작을 포함할 수 있다. 따라서 본 발명의 범위가 상술된 예시적인 실시 예들에 한정되는 것은 아니다.
도 7은 도 2의 전압 강하 검출기의 다른 예를 보여주는 블록도이다. 도 2 및 도 7을 참조하면, 전압 강하 검출기(110a)는 비교 전압 발생기(111a), 비교기(112a) 및 룩업 테이블(113a)을 포함할 수 있다. 간결한 설명을 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
룩업 테이블(113a)은 복수의 오프셋들(OFFSET1~OFFSETn)을 포함할 수 있다. 복수의 오프셋들(OFFSET1~OFFSETn) 각각은 복수의 동작 모드(OPM)와 대응되는 복수의 비교 전압들(VCP1~VCPn) 각각 및 기준 전압(VREF)의 차이이거나 또는 복수의 동작 모드(OPM)에 대응하는 비교 전압 발생기(111a)의 전압 분배 비율일 수 있다. 제어 로직 회로(170)로부터 수신된 동작 모드(OPM)를 기반으로 룩업 테이블(113a)에 포함된 복수의 오프셋들(OFFSET1~OFFSETn) 중 하나가 선택되고, 선택된 오프셋이 비교 전압 발생기(111a)로 제공될 수 있다. 예시적으로, 룩업 테이블(113a)은 불휘발성 메모리 장치(100)의 제조 과정에서 구성되거나 또는 불휘발성 메모리 장치(100)의 구동 중에 갱신될 수 있다. 예시적으로, 룩업 테이블(113a)은 레지스터, 퓨즈 등과 같은 저장 회로로 구현될 수 있다.
비교 전압 발생기(111a)는 내부 전압(Vint)을 수신하고, 룩업 테이블(113a)로부터 동작 모드(OPM)와 대응하는 오프셋(제1 오프셋(OFFSET1)이라 가정함.)을 수신할 수 있다. 비교 전압 발생기(111a)는 수신된 오프셋(OFFSET1)만큼 내부 전압(Vint)을 조정하여 복수의 비교 전압들(VCP1~VCPn) 중 하나를 출력할 수 있다. 좀 더 상세하게는, 비교 전압 발생기(111a)는 수신된 오프셋(OFFSET1)을 기반으로 전압 분배 비율을 조정하고, 조정된 전압 분배 비율을 기반으로 내부 전압(Vint)을 전압 분배하여 복수의 비교 전압들(VCP1~VCPn) 중 하나를 출력할 수 있다.
상술된 바와 같이, 전압 강하 검출기(110a)는 복수의 동작 모드(OPM) 각각에 대한 복수의 오프셋들(OFFSET1~OFFSETn)을 포함하고, 복수의 오프셋들(OFFSET1~OFFSETn)을 기반으로, 제어 로직 회로(170)로부터 수신된 동작 모드(OPM)와 대응되는 비교 전압을 생성할 수 있다.
도 8은 도 2의 불휘발성 메모리 장치(100)의 동작을 예시적으로 보여주는 순서도이다. 도 2 및 도 8을 참조하면, S110 단계에서, 불휘발성 메모리 장치(100)는 메모리 컨트롤러(11)로부터 커맨드(CMD)를 수신할 수 있다.
S120 단계에서, 불휘발성 메모리 장치(100)는 수신된 커맨드(CMD)를 기반으로 동작 모드(OPM)를 판별할 수 있다.
S130 단계에서, 불휘발성 메모리 장치(100)는 판별된 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성할 수 있다. 예를 들어, 불휘발성 메모리 장치(100)의 전압 강하 검출기(110)는 제어 로직 회로(170)로부터 수신된 동작 모드(OPM)를 기반으로 전압 분배 비율을 조정하고, 조정된 전압 분배 비율을 기반으로 내부 전압(Vint)을 분배하여 비교 전압(VCP)을 생성할 수 있다. 예시적으로, 비교 전압(VCP)은 전압 강하 검출을 위하여 기준 전압(VREF)과 비교되는 비교 대상 전압일 수 있다. .
S140 단계에서, 불휘발성 메모리 장치(100)는 비교 전압(VCP)이 기준 전압(VREF)보다 낮은지 판별할 수 있다. 예를 들어, 불휘발성 메모리 장치(100)의 전압 강하 검출기(110)는 비교 전압(VCP)이 기준 전압(VREF)보다 낮은지 판별할 수 있다.
비교 전압(VCP)이 기준 전압(VREF)보다 낮은 경우, S150 단계에서, 불휘발성 메모리 장치(100)는 수행 중인 동작을 중단하고, 복구 동작(recovery operation)을 수행할 수 있다. 예를 들어, 비교 전압(VCP)이 기준 전압(VREF)보다 낮은 경우, 전압 강하 검출기(110)는 락-아웃 신호(LKO)를 출력할 수 있다. 제어 로직 회로(170)는 락-아웃 신호(LKO)에 응답하여 수행 중인 동작을 중단하고, 복구 동작을 수행할 수 있다.
비교 전압(VCP)이 기준 전압(VREF)보다 낮지 않은 경우, 불휘발성 메모리 장치(100)는 별도의 동작을 수행하지 않거나 또는 수행 중인 동작을 계속한다.
예시적으로, 비교 전압(VCP)이 기준 전압(VREF)보다 낮지 않은 경우, 불휘발성 메모리 장치(100)는 내부 전압(Vint)을 지속적으로 모니터링하여 동작 모드(OPM)에 기반된 비교 전압(VCP)을 생성하고, 생성된 비교 전압(VCP)과 기준 전압(VREF)을 비교할 수 있다. 예시적으로, 불휘발성 메모리 장치(100)의 동작 모드가 변경된 경우(예를 들어, 새로운 커맨드(CMD)가 수신된 경우), 전압 강하 검출기(110)는 새로운 비교 전압(VCP)을 생성할 수 있다.
도 9는 도 2의 전압 강하 검출기의 다른 예를 보여주는 블록도이다. 도 10은 도 9의 전압 강하 검출기의 동작을 설명하기 위한 그래프이다. 도 10의 X축은 시간을 가리키고, Y축은 전압을 가리킨다. 도 2, 도 9, 및 도 10을 참조하면, 전압 강하 검출기(110b)는 비교 전압 생성기(111b), 비교기(112b), 및 기준 전압 보상기(113b)를 포함할 수 있다.
앞서 설명된 실시 예들에서, 비교 전압 생성기(111b)가 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성하는 실시 예들이 설명되었으나, 도 9의 실시 예에서, 비교 전압 생성기(111b)는 미리 정해진 전압 분배 비율을 기반으로 비교 전압(VCP)을 생성할 수 있다. 즉, 도 9의 실시 예에서, 비교 전압(VCP)은 도 5a를 참조하여 설명된 바와 같이, 불휘발성 메모리 장치(100)의 동작 모드에 따라 다른 레벨을 가질 수 있다.
반면에, 도 9의 실시 예에서, 전압 강하 검출기(110b)는 기준 전압 보상기(113b)를 포함할 수 있다. 기준 전압 보상기(113b)는 동작 모드(OPM)를 기반으로 기준 전압(VREF)을 보상하여 보상 기준 전압(VREF_OP)을 생성할 수 있다. 즉, 보상 기준 전압(VREF_OP)은 불휘발성 메모리 장치(100)의 동작 모드(OPM)에 따라 다른 값을 가질 수 있다.
예시적으로, 동작 모드(OPM)에 따라 기준 전압(VREF)을 보상함으로써, 락-아웃 신호(LKO)의 출력 시점이 일정하게 유지될 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 제0 시점(t0)에서 전원 전압(VCC)이 낮아지기 시작할 수 있고, 이에 따라, 제1 및 제2 내부 전압들(Vint1, Vint2) 및 제1 및 제2 비교 전압들(VCP1, VCP2)이 낮아지기 시작할 수 있다. 도 5a를 참조하여 설명된 바와 같이, 제1 및 제2 내부 전압들(Vint1, Vint2) 및 제1 및 제2 비교 전압들(VCP1, VCP2)은 서로 다른 동작 모드(예를 들어, 제1 및 제2 동작 모드들(OPM1, OPM2))에 대한 전압들로서, 서로 다른 레벨을 가질 수 있다.
도 9의 전압 강하 검출기(110b)는 동작 모드(OPM)를 기반으로 보상 기준 전압들(VREF_OP1, VREF_OP2)을 생성할 수 있다. 예를 들어, 기준 전압 보상기(113b)는 제1 동작 모드(OPM1)에 대하여 제1 보상 기준 전압(VREF_OP1)을 생성할 수 있고, 제2 동작 모드(OPM2)에 대하여 제2 보상 기준 전압(VREF_OP2)을 생성할 수 있다. 이 때, 제1 및 제2 보상 기준 전압들(VREF_OP1, VREF_OP2)는 동작 모드에 따라 서로 다른 값을 가질 수 있다.
도 10에 도시된 바와 같이, 제1 및 제2 동작 모드들(OPM1, OPM2)에 따른 제1 및 제2 비교 전압들(VCP1, VCP2)이 서로 상이하더라도, 기준 전압(VREF)이 동작 모드(OPM)를 기반으로 보상됨으로써, 락-아웃 신호(LKO)의 출력 시점(예를 들어, 제1 시점(t1))이 서로 동일해질 수 있다.
다시 말해서, 전압 강하 검출기(110b)는 동작 모드(OPM)를 기반으로 기준 전압(VREF)을 보상함으로써, 복구 동작의 마진을 확보하거나 또는 불필요한 복수 동작의 개시를 방지할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 불휘발성 메모리 장치(200)를 보여주는 블록도이다. 도 11을 참조하면, 불휘발성 메모리 장치(200)는 전압 강하 검출기(210), 메모리 셀 어레이(220), 어드레스 디코더(230), 전압 발생기(240), 페이지 버퍼 회로(250), 입출력 회로(260), 제어 로직 회로(270), 및 온도 센서(280)를 포함할 수 있다. 간결한 설명을 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
도 11의 불휘발성 메모리 장치(200)는 도 2의 불휘발성 메모리 장치(100)와 비교하여 온도 센서(280)를 더 포함할 수 있다. 온도 센서(280)는 불휘발성 메모리 장치(200)의 동작 온도(또는 현재 온도)를 측정하고, 측정된 온도 정보(TEMP)를 전압 강하 검출기(210)로 제공할 수 있다.
전압 강하 검출기(210)는 수신된 온도 정보(TEMP)를 기반으로 기준 전압(VREF)을 보상하여 온도 보상 기준 전압(VREF_TC, 도 12 참조)을 생성할 수 있다. 전압 강하 검출기(210)는 내부 전압(Vint)에 기반된 비교 전압(VCP)을 온도 보상 기준 전압(VREF_TC)과 비교하고, 비교 결과에 따라 락-아웃 신호(LKO)를 출력할 수 있다.
예를 들어, 전압 발생기(240)로부터 출력되는 기준 전압(VREF)은 불휘발성 메모리 장치(200)의 동작 온도에 따라 바뀔 수 있다. 이러한 경우에서, 동일한 전원 전압(VCC)이 인가되더라도, 동작 온도에 따라 기준 전압(VREF)이 바뀌기 때문에, 락-아웃 신호(LKO)의 출력 시점이 동작 온도에 따라 다를 수 있다. 본 발명에 따른 전압 강하 검출기(210)는 온도 센서(280)로부터의 온도 정보(TEMP)를 기반으로 기준 전압(VREF)을 보상함으로써, 온도와 무관하게, 실질적으로 일정한 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다. 전압 강하 검출기(210)는 온도 보상 기준 전압(VREF_TC)을 비교 기준으로 사용함으로써, 동일한 전원 전압(VCC)에 대하여, 온도와 무관하게 일정한 시점에 락-아웃 신호(LKO)를 출력할 수 있다. 따라서, 불휘발성 메모리 장치(200)의 복구 동작의 동작 마진이 충분히 확보되거나 또는 불필요한 복구 동작이 방지될 수 있다.
도 12는 도 11의 전압 강하 검출기(210)를 보여주는 블록도이다. 도 11 및 도 12를 참조하면, 전압 강하 검출기(210)는 비교 전압 발생기(211), 비교기(212), 및 기준 전압 보상기(213)를 포함할 수 있다. 비교 전압 발생기(211) 및 비교기(212)는 도 9를 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
기준 전압 보상기(213)는 전압 발생기(240)로부터 기준 전압(VREF)을 수신하고, 온도 센서(280)로부터 온도 정보(TEMP)를 수신할 수 있다. 기준 전압 보상기(213)는 수신된 온도 정보(TEMP)를 기반으로 기준 전압(VREF)을 조정하여, 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다. 예시적으로, 온도 보상 기준 전압(VREF_TC)은 불휘발성 메모리 장치(100)의 동작 온도와 무관하게 일정한 전압 레벨을 가질 수 있다. 기준 전압 보상기(213)는 온도 보상 기준 전압(VREF_TC)을 비교기(212)로 제공할 수 있다.
비교기(212)는 비교 전압 생성기(211)로부터의 비교 전압(VCP) 및 온도 보상 기준 전압(VREF_TC)을 수신하고, 수신된 비교 전압(VCP) 및 온도 보상 기준 전압(VREF_TC)을 비교하고, 비교 결과에 따라 락-아웃 신호(LKO)를 출력할 수 있다.
도 13은 도 12의 전압 강하 검출기의 동작을 설명하기 위한 그래프이다. 도 13의 X축은 시간을 가리키고, Y축은 전압을 가리킨다. 예시적으로, 제1 기준 전압(VREF1)은 불휘발성 메모리 장치(200)의 동작 온도가 제1 값인 경우에서 전압 발생기(240)로부터 출력되는 기준 전압인 것으로 가정한다. 또한, 제2 기준 전압(VREF2)은 불휘발성 메모리 장치(200)의 동작 온도가 제1 값과 다른 제2 값인 경우에서 전압 발생기(240)로부터 출력되는 기준 전압인 것으로 가정한다. 즉, 전압 발생기(240)로부터 출력되는 기준 전압은 온도에 따라 다를 수 있다.
도 11 내지 도 13을 참조하면, 제0 시점(t0)에서, 전원 전압(VCC)이 낮아지기 시작하고, 이에 따라 내부 전압(Vint) 및 비교 전압(VCP)이 낮아질 수 있다. 제1 시점(t1)에서 비교 전압(VCP)이 제1 기준 전압(VREF1)보다 낮아질 수 있다. 즉, 불휘발성 메모리 장치(200)의 동작 온도가 제1 값인 경우, 제1 시점(t1)에서 락-아웃 신호(LKO)가 출력되고, 출력된 락-아웃 신호(LKO)에 응답하여 복구 동작이 수행될 것이다.
반면에, 제2 시점(t2)에서 비교 전압(VCP)이 제2 기준 전압(VREF2)보다 낮아질 수 있다. 즉, 불휘발성 메모리 장치(200)의 동작 온도가 제2 값인 경우, 제2 시점(t2)에서 락-아웃 신호(LKO)가 출력되고, 출력된 락-아웃 신호(LKO)에 응답하여 복구 동작이 수행될 것이다.
상술된 바와 같이, 불휘발성 메모리 장치(200)의 동작 온도에 따라 기준 전압(VREF)이 달라지기 때문에, 복구 동작이 개시되는 시점이 다를 수 있다. 이 경우, 복구 동작을 위한 동작 마진이 충분히 확보되지 않거나, 또는 불필요한 복구 동작이 수행될 수 있다.
본 발명에 따른 전압 강하 검출기(210)는 온도 정보(TMEP)를 기반으로 기준 전압(VREF)을 조정하여 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다. 온도 보상 기준 전압(VREF_TC)은 온도와 무관하게 일정한 전압 레벨을 가질 수 있다. 예를 들어, 불휘발성 메모리 장치(200)의 동작 온도가 제1 값인 경우, 전압 발생기(240)로부터 제공되는 기준 전압은 제1 기준 전압(VREF1)일 것이다. 이 때, 전압 강하 검출기(210)는 제1 값인 온도 정보(TEMP)를 기반으로 제1 기준 전압(VREF1)을 보상하여 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다. 또는 불휘발성 메모리 장치(200)의 동작 온도가 제2 값인 경우, 전압 발생기(240)로부터 제공되는 기준 전압은 제2 기준 전압(VREF2)이며, 이 때, 전압 강하 검출기(210)는 제2 값인 온도 정보(TEMP)를 기반으로 제2 기준 전압(VREF2)을 보상하여 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다.
도 13에 도시된 바와 같이, 온도 보상 기준 전압(VREF_TC)이 비교 기준으로서 사용될 경우, 온도와 무관하게 일정한 시점(즉, 제3 시점(t3))에 락-아웃 신호(LKO)가 출력될 것이다. 따라서, 복구 동작을 위한 동작 마진이 충분하게 확보되고, 불필요한 복구 동작의 수행이 방지될 것이다.
도 14는 도 11의 불휘발성 메모리 장치의 동작을 예시적으로 보여주는 순서도이다. 도 11 및 도 14를 참조하면, S210 단계에서, 불휘발성 메모리 장치(200)는 동작 온도(또는 온도 정보(TEMP))를 검출할 수 있다.
S220 단계에서, 불휘발성 메모리 장치(200)는 온도 정보(TEMP)를 기반으로 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다.
S230 단계 및 S240 단계의 동작들은 도 8의 S140 단계 및 S150 단계와 유사하므로 이에 대한 상세한 설명은 생략된다.
상술된 바와 같이, 전압 강하 검출기(210)는 온도 정보(TEMP)를 기반으로 온도 보상 기준 전압(VREF_TC)을 생성함으로써, 온도와 무관하게 복구 동작의 충분한 동작 마진을 확보할 수 있고, 불필요한 복구 동작의 개시를 방지할 수 있다.
도 15은 본 발명의 일 실시 예에 따른 불휘발성 메모리 장치(300)를 보여주는 블록도이다. 도 16는 도 15의 전압 강하 검출기(310)를 보여주는 블록도이다. 도 15 및 도 16를 참조하면, 불휘발성 메모리 장치(300)는 전압 강하 검출기(310), 메모리 셀 어레이(320), 어드레스 디코더(330), 전압 발생기(340), 페이지 버퍼 회로(350), 및 입출력 회로(360), 제어 로직 회로(370), 및 온도 센서(380)를 포함할 수 있다. 간결한 설명을 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
전압 강하 검출기(310)는 제어 로직 회로(370)로부터 동작 모드(OPM)를 수신하고, 온도 센서(380)로부터 온도 정보(TEMP)를 수신할 수 있다. 전압 강하 검출기(310)는 온도 정보(TEMP)를 기반으로 온도 보상 기준 전압(VREF_TC)을 생성하고, 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성할 수 있다. 예시적으로, 온도 보상 기준 전압(VREF_TC)은 도 11 내지 도 13을 참조하여 설명된 실시 예를 기반으로 생성될 수 있고, 비교 전압(VCP)은 도 1 내지 도 8을 참조하여 설명된 실시 예들을 기반으로 생성될 수 있다.
예를 들어, 도 16에 도시된 바와 같이, 전압 강하 검출기(310)는 비교 전압 발생기(311), 비교기(312), 및 기준 전압 보상기(313)를 포함할 수 있다. 비교 전압 발생기(311)는 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성하도록 구성될 수 있다. 비교 전압 발생기(311)는 도 1 내지 도 7을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
기준 전압 보상기(313)는 온도 센서(380)로부터의 온도 정보(TEMP)를 기반으로 기준 전압(VREF)을 보상하여, 온도 보상 기준 전압(VREF_TC)을 생성할 수 있다. 앞서 설명된 바와 같이, 온도 보상 기준 전압(VREF_TC)은 불휘발성 메모리 장치(300)의 동작 온도와 무관하게 일정한 전압 레벨을 가질 것이다. 기준 전압 보상기(313)는 도 11 내지 도 13을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
비교기(313)는 복수의 비교 전압들(VCP1~VCPn) 중 하나 및 내부 전압(Vint)을 비교하고, 비교 결과에 따라 락-아웃 신호(LKO)를 출력할 수 있다.
상술된 바와 같이, 전압 강하 검출기(310)는 온도 정보(TEMP)를 기반으로 기준 전압(VREF)을 보상하고, 동작 모드(OPM)를 기반으로 비교 전압(VCP)을 생성하고, 생성된 비교 전압(VCP) 및 온도 보상 기준 전압(VREF_TC) 을 비교하여 락-아웃 신호(LKO)를 출력함으로써, 온도 변화 또는 다양한 동작 모드와 무관하게 복구 동작의 동작 마진을 충분하게 확보할 수 있고, 불필요한 복구 동작을 방지할 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 장치가 제공된다.
도 17은 도 15의 불휘발성 메모리 장치(300)의 동작을 예시적으로 보여주는 순서도이다. 도 15 내지 도 17를 참조하면, 불휘발성 메모리 장치(300)는 S310 단계 내지 S330 단계의 동작들을 수행할 수 있다. S310 단계 및 S320 단계의 동작들은 도 6의 S110 단계 및 S120 단계의 동작들과 유사하고, S330 단계의 동작은 도 14의 S210 단계와 유사하므로 이에 대한 상세한 설명은 생략된다.
S340 단계에서, 불휘발성 메모리 장치(300)는 온도 정보(TEMP) 및 동작 모드(OPM)를 기반으로 온도 보상 기준 전압(VREF_TC) 및 비교 전압(VCP)을 생성할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 전압 강하 검출기(310)는 온도 정보(TEMP)를 기반으로 온도 보상 기준 전압(VREF_TC)을 생성하고, 동작 모드(OPM)를 기반으로 동작 모드(OPM)에 대응하는 비교 전압(VCP)을 출력할 수 있다.
이후에, 불휘발성 메모리 장치(300)는 S360 단계 내지 S370 단계의 동작들을 수행할 수 있다. S360 단계 내지 S370 단계의 동작들은 도 8의 S140 단계 및 S150 단계의 동작들과 유사하므로 이에 대한 상세한 설명은 생략된다.
예시적으로, S330 단계의 동작은 불휘발성 메모리 장치(300)의 온도 센서(380)에 의해 연속적으로 수행될 수 있다. 즉, 온도 센서(380)는 주기적, 또는 비주기적, 또는 연속적으로 불휘발성 메모리 장치(300)의 온도를 검출하고, 검출된 온도 정보(TEMP)를 전압 강하 검출기(310)로 제공할 수 있다.
도 18은 본 발명의 일 실시 예에 따른 저장 장치를 보여주는 블록도이다. 도 18을 참조하면, 저장 장치(40)는 메모리 컨트롤러(41) 및 불휘발성 메모리 장치(400)를 포함할 수 있다.
메모리 컨트롤러(41)는 전원 전압(VCC), 커맨드(CMD), 및 어드레스(ADDR)를 불휘발성 메모리 장치(400)로 전송할 수 있고, 불휘발성 메모리 장치(400)와 데이터(DATA)를 주고 받을 수 있다. 불휘발성 메모리 장치(400)는 메모리 컨트롤러(41)로부터 수신된 신호들에 응답하여 동작할 수 있다.
예시적으로, 메모리 컨트롤러(41)는 전압 강하 검출기(41a)를 포함할 수 있다. 전압 강하 검출기(41a)는 전원 전압(VCC)의 강하를 검출하고, 검출 결과에 따라 락-아웃 신호(LKO)를 불휘발성 메모리 장치(400)로 제공할 수 있다. 불휘발성 메모리 장치(400)는 락-아웃 신호(LKO)에 응답하여 복구 동작을 수행할 수 있다.
예시적으로, 전압 강하 검출기(41a)는 도 1 내지 도 17를 참조하여 설명된 동작 방법에 따라 동작할 수 있다. 예를 들어, 메모리 컨트롤러(41)는 불휘발성 메모리 장치(400)로 커맨드(CMD)를 전송할 수 있다. 커맨드(CMD)는 불휘발성 메모리 장치(400)가 동작할 동작 모드에 대한 정보를 포함할 수 있다. 즉, 메모리 컨트롤러(41)는 불휘발성 메모리 장치(400)의 동작 모드를 인지할 수 있다. 전압 강하 검출기(41a)는 불휘발성 메모리 장치(400)의 동작 모드를 기반으로 비교 전압(VCP)을 생성하고, 비교 전압(VCP) 및 전원 전압(VCC)(또는 내부 전압(Vint))을 비교하여 락-아웃 신호(LKO)를 출력할 수 있다. 또는 전압 강하 검출기(41a)는 메모리 컨트롤러(41)에 포함된 온도 센서 또는 불휘발성 메모리 장치(400)에 포함된 온도 센서, 또는 별도의 온도 센서로부터 온도 정보를 수신하고, 수신된 온도 정보를 기반으로 온도 보상 기준 전압을 생성할 수 있다. 또는 전압 강하 검출기는 동작 모드 정보 및 온도 정보를 기반으로 비교 전압을 생성할 수 있다.
상술된 바와 같이, 도 18의 실시 예에 따르면, 전압 강하 검출기(41a)는 불휘발성 메모리 장치(400)의 외부(예를 들어, 메모리 컨트롤러(41) 또는 별도의 다른 구성 요소)에 포함될 수 있다. 도 1 내지 도 17를 참조하여 설명된 동작 방법을 기반으로 락-아웃 신호(LKO)를 출력할 수 있다.
도 19는 본 발명에 따른 불휘발성 메모리 장치가 적용된 SSD 시스템(1000)을 보여주는 블록도이다. 도 19를 참조하면, SSD 시스템(1000)은 호스트(1100) 및 SSD(1200)를 포함한다.
SSD(1200)는 신호 커넥터(1201)를 통해 호스트(1100)와 신호(SIG)를 주고 받고, 전원 커넥터(1202)를 통해 전원(PWR)을 입력 받는다. SSD(1200)는 SSD 컨트롤러(1210), 복수의 플래시 메모리들(1221~1522n), 보조 전원 장치(1230), 및 버퍼 메모리(1240)를 포함한다.
SSD 컨트롤러(1210)는 호스트(1100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(1221~122n)을 제어할 수 있다. 복수의 플래시 메모리들(1221~122n)은 SSD 컨트롤러(1210)의 제어에 따라 동작할 수 있다. 보조 전원 장치(1230)는 전원 커넥터(1002)를 통해 호스트(1100)와 연결된다. 보조 전원 장치(1230)는 호스트(1100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(1230)는 호스트(1100)로부터의 전원 공급이 원활하지 않을 경우, SSD(1200)의 전원을 제공할 수 있다.
버퍼 메모리(1240)는 SSD(1200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(1240)는 호스트(1100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(1221~122n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(1221~122n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 또는 버퍼 메모리(1240)는 SSD 컨트롤러(1210)가 동작하는데 요구되는 다양한 정보들을 임시 저장할 수 있다.
예시적으로, 복수의 플래시 메모리들(1221~1522n) 각각은 도 1 내지 도 18을 참조하여 설명된 전압 강하 검출기를 포함할 수 있다. 또는 SSD 컨트롤러(1210)는 도 1 내지 도 18을 참조하여 설명된 전압 강하 검출기를 포함하고, 복수의 플래시 메모리들(1221~1522n) 각각으로 락-아웃 신호(LKO)를 제공할 수 있다. 또는 보조 전원 장치(1230)는 도 1 내지 도 18을 참조하여 설명된 전압 강하 검출기를 포함하고, 복수의 플래시 메모리들(1221~1522n) 각각으로 락-아웃 신호(LKO)를 제공할 수 있다.
상술된 본 발명의 실시 예들에 따르면, 불휘발성 메모리 장치는 외부에서 제공되는 전원 전압의 강하를 감지하여 복구 동작을 수행할 수 있다. 이 때, 불휘발성 메모리 장치의 전압 강하 검출기는 불휘발성 메모리 장치의 동작 모드, 또는 온도 정보, 또는 그것들의 조합을 기반으로 전원 전압의 강하를 감지하기 위한 기준 전압을 조정 또는 보상함으로써, 복구 동작을 위한 동작 마진을 충분히 확보할 수 있고, 불필요한 복구 동작의 개시를 방지할 수 있다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 장치가 제공된다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
10: 저장 장치 11: 메모리 컨트롤러
100: 불휘발성 메모리 장치 110: 전압 강하 검출기
VCC: 전원 전압 Vint: 내부 전압
VREF: 기준 전압 VCP: 비교 전압
OPM: 동작 모드 정보

Claims (20)

  1. 불휘발성 메모리 장치의 동작 방법에 있어서,
    외부 장치로부터 커맨드를 수신하는 단계;
    상기 수신된 커맨드를 기반으로 동작 모드를 판별하는 단계;
    상기 판별된 동작 모드를 기반으로 비교 전압을 생성하는 단계;
    상기 비교 전압 및 기준 전압을 비교하는 단계; 및
    상기 비교의 결과에 따라 복구 동작을 수행하는 단계를 포함하는 동작 방법.
  2. 제 1 항에 있어서,
    상기 동작 모드는 유휴 상태, 프로그램 동작, 읽기 동작, 또는 소거 동작 중 하나인 동작 방법.
  3. 제 1 항에 있어서,
    상기 동작 모드는 상기 불휘발성 메모리 장치에서 수행되는 SLC(single-level cell) 프로그램, MLC(multi-level cell) 프로그램, 단일 페이지 프로그램, 멀티 페이지 프로그램, 단일 페이지 읽기, 멀티 페이지 읽기, 단일 블록 소거, 슈퍼 블록 소거, 또는 서브 블록 소거 중 하나인 동작 방법.
  4. 제 1 항에 있어서,
    상기 비교 전압은 상기 판별된 동작 모드를 기반으로 내부 전압의 전압 분배 비율을 조정함으로써 생성되는 동작 방법.
  5. 제 4 항에 있어서,
    상기 내부 전압은 상기 판별된 동작 모드에 따라 다른 레벨을 갖고, 상기 비교 전압은 상기 판별된 동작 모드와 무관하게 일정한 레벨을 갖는 동작 방법.
  6. 제 1 항에 있어서,
    상기 비교하는 단계는 상기 비교 전압이 상기 기준 전압보다 낮은 경우, 락-아웃 신호를 생성하는 단계를 포함하고,
    상기 락-아웃 신호는 상기 비교의 상기 결과로써 사용되는 동작 방법.
  7. 제 1 항에 있어서,
    상기 비교하는 단계에서 상기 비교 전압이 상기 기준 전압보다 낮은 경우, 상기 불휘발성 메모리 장치에서 수행 중인 동작을 중단하는 단계를 더 포함하는 동작 방법.
  8. 제 1 항에 있어서,
    상기 불휘발성 메모리 장치의 동작 온도를 검출하는 단계; 및
    상기 검출된 동작 온도를 기반으로 온도 보상 기준 전압을 생성하는 단계를 더 포함하는 동작 방법.
  9. 제 8 항에 있어서,
    상기 비교하는 단계에서, 상기 온도 보상 기준 전압은 상기 기준 전압으로서 사용되는 동작 방법.
  10. 제 1 항에 있어서,
    상기 복구 동작은 상기 불휘발성 메모리 장치에 포함된 복수의 메모리 셀들로 인가되는 전압을 특정 전압으로 낮추는 동작 또는 상기 불휘발성 메모리 장치의 리셋 동작 중 어느 하나를 통해 수행되는 동작 방법.
  11. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    전원 전압을 기반으로, 기준 전압 및 상기 복수의 메모리 셀들로 제공될 복수의 동작 전압들을 생성하도록 구성된 전압 발생기;
    외부 장치로부터의 커맨드를 기반으로 동작 모드를 판별하도록 구성된 제어 로직 회로; 및
    상기 판별된 동작 모드를 기반으로 비교 전압을 생성하고, 상기 비교 전압 및 상기 기준 전압을 비교하고, 상기 비교의 결과에 따라 락-아웃 신호를 출력하도록 구성된 전압 강하 검출기를 포함하는 불휘발성 메모리 장치.
  12. 제 11 항에 있어서,
    상기 제어 로직 회로는 상기 락-아웃 신호에 응답하여 복구 동작을 수행하도록 더 구성된 불휘발성 메모리 장치.
  13. 제 11 항에 있어서,
    상기 내부 전압은 상기 동작 모드에 따라 다른 레벨을 갖고, 상기 비교 전압은 상기 동작 모드와 무관하게 일정한 레벨을 갖는 불휘발성 메모리 장치.
  14. 제 11 항에 있어서,
    상기 동작 모드는 유휴 상태, 프로그램 동작, 읽기 동작, 또는 소거 동작 중 하나이거나, 또는 상기 동작 모드는 상기 불휘발성 메모리 장치에서 수행되는 SLC(single level cell) 프로그램, MLC(multi level cell) 프로그램, 단일 페이지 프로그램, 멀티 페이지 프로그램, 단일 페이지 읽기, 멀티 페이지 읽기, 블록 소거, 수퍼 블록 소거, 또는 서브 블록 소거 중 하나인 불휘발성 메모리 장치.
  15. 제 11 항에 있어서,
    상기 전압 강하 검출기는,
    내부 전압을 분배하여 상기 비교 전압을 생성하되, 상기 동작 모드 정보를 기반으로 상기 내부 전압의 전압 분배 비율을 조정하도록 구성된 비교 전압 발생기; 및
    상기 비교 전압 및 상기 기준 전압을 비교하고, 상기 비교의 결과에 따라 상기 락-아웃 신호를 출력하도록 구성된 비교기를 포함하는 불휘발성 메모리 장치.
  16. 제 15 항에 있어서,
    상기 비교기는 상기 비교 전압이 상기 기준 전압보다 낮은 경우, 상기 락-아웃 신호를 출력하도록 더 구성되는 불휘발성 메모리 장치.
  17. 제 11 항에 있어서,
    상기 불휘발성 메모리 장치의 온도를 검출하여, 검출된 온도 정보를 상기 전압 강하 검출기로 제공하도록 구성된 온도 센서를 더 포함하는 불휘발성 메모리 장치.
  18. 제 17 항에 있어서,
    상기 전압 강하 검출기는,
    상기 전압 발생기로부터 상기 기준 전압을 수신하고, 상기 온도 정보를 기반으로 상기 기준 전압을 보상하여 온도 보상 기준 전압을 생성하도록 구성된 기준 전압 보상기;
    내부 전압을 분배하여 상기 비교 전압을 생성하되, 상기 동작 모드 정보를 기반으로 상기 내부 전압의 전압 분배 비율을 조정하도록 구성된 비교 전압 발생기; 및
    상기 비교 전압 및 상기 온도 보상 기준 전압을 비교하고, 상기 비교의 결과에 따라 상기 락-아웃 신호를 출력하도록 구성된 비교기를 포함하는 불휘발성 메모리 장치.
  19. 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치로 커맨드를 제공하여 상기 불휘발성 메모리 장치를 제어하도록 구성된 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 커맨드와 대응되는 상기 불휘발성 메모리 장치의 동작 모드를 기반으로 비교 전압을 생성하고, 상기 비교 전압 및 기준 전압을 비교하고, 상기 비교의 결과에 따라 락-아웃 신호를 상기 불휘발성 메모리 장치로 제공하도록 구성된 전압 강하 검출기를 포함하는 저장 장치.
  20. 제 19 항에 있어서,
    상기 불휘발성 메모리 장치는 상기 락-아웃 신호에 응답하여, 복구 동작 또는 리셋 동작 중 어느 하나를 수행하도록 구성되는 저장 장치.
KR1020170094398A 2017-07-25 2017-07-25 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치 KR102427327B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170094398A KR102427327B1 (ko) 2017-07-25 2017-07-25 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
US15/957,149 US10522230B2 (en) 2017-07-25 2018-04-19 Nonvolatile memory device having a recovery operation conditioned on an operation mode, operation method thereof, and storage device including the same
CN201810812877.9A CN109300498B (zh) 2017-07-25 2018-07-23 非易失性存储装置、其操作方法以及包括其的存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170094398A KR102427327B1 (ko) 2017-07-25 2017-07-25 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치

Publications (2)

Publication Number Publication Date
KR20190011872A true KR20190011872A (ko) 2019-02-08
KR102427327B1 KR102427327B1 (ko) 2022-08-01

Family

ID=65038123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170094398A KR102427327B1 (ko) 2017-07-25 2017-07-25 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치

Country Status (3)

Country Link
US (1) US10522230B2 (ko)
KR (1) KR102427327B1 (ko)
CN (1) CN109300498B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190050487A (ko) * 2017-11-03 2019-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20200058867A (ko) * 2018-11-20 2020-05-28 에스케이하이닉스 주식회사 메모리 시스템의 복구 동작 중 비휘발성 메모리 블록의 반복 접근을 줄이는 방법 및 장치
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
CN112652338B (zh) * 2019-10-10 2023-10-03 上海磁宇信息科技有限公司 存储器的行译码器
JP7181419B2 (ja) * 2019-10-31 2022-11-30 長江存儲科技有限責任公司 不揮発性メモリデバイスおよび制御方法
CN113284537A (zh) * 2020-01-31 2021-08-20 台湾积体电路制造股份有限公司 用于rram单元的混合式自跟踪参考电路
CN113823347A (zh) * 2020-04-15 2021-12-21 长江存储科技有限责任公司 3d nand闪存及其操作方法
KR20220008991A (ko) * 2020-07-14 2022-01-24 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
CN117762180A (zh) * 2022-09-16 2024-03-26 长鑫存储技术有限公司 电压调整电路及其存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038816A (ko) * 2004-11-01 2006-05-04 주식회사 하이닉스반도체 전압레벨 검출장치 및 그를 이용한 내부전압 발생장치
KR100695891B1 (ko) * 2004-11-17 2007-03-19 삼성전자주식회사 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122920A (en) 1988-08-22 1992-06-16 National Semiconductor Corporation Low voltage lockout circuit
US5301161A (en) 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
US5896338A (en) 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
US6434653B1 (en) * 1998-09-29 2002-08-13 Intel Corporation Method and apparatus for disabling power-on in a system requiring add-in modules
US6789159B1 (en) * 2002-05-08 2004-09-07 Broadcom Corporation System and method for programming non-volatile memory
US6629047B1 (en) * 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
JP2006115594A (ja) 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 誤動作防止回路
KR100660537B1 (ko) 2004-12-27 2006-12-22 삼성전자주식회사 락 아웃 장치 및 이를 구비한 반도체 집적회로 장치
US7450359B1 (en) 2005-03-03 2008-11-11 National Semiconductor Corporation System and method for providing a temperature compensated under-voltage-lockout circuit
JP5786388B2 (ja) 2010-05-17 2015-09-30 富士電機株式会社 低電圧誤動作防止回路を備えたスイッチング電源装置
JP5530268B2 (ja) * 2010-06-23 2014-06-25 ラピスセミコンダクタ株式会社 不揮発性記憶装置
KR101334634B1 (ko) 2011-08-11 2013-11-29 주식회사 실리콘웍스 미달 전압 록-아웃 회로
KR101996004B1 (ko) * 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템
KR101975406B1 (ko) * 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
KR20150051708A (ko) 2013-11-05 2015-05-13 인제대학교 산학협력단 Uvlo 보호기능이 추가된 ldo 레귤레이터
KR102397016B1 (ko) * 2014-11-24 2022-05-13 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038816A (ko) * 2004-11-01 2006-05-04 주식회사 하이닉스반도체 전압레벨 검출장치 및 그를 이용한 내부전압 발생장치
KR100695891B1 (ko) * 2004-11-17 2007-03-19 삼성전자주식회사 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법
KR101001145B1 (ko) * 2008-12-26 2010-12-17 주식회사 하이닉스반도체 상변환 메모리 장치의 내부전압 생성회로 및 생성방법

Also Published As

Publication number Publication date
CN109300498B (zh) 2023-11-03
US10522230B2 (en) 2019-12-31
US20190035478A1 (en) 2019-01-31
CN109300498A (zh) 2019-02-01
KR102427327B1 (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
KR102427327B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
KR101434403B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템
US8717832B2 (en) Nonvolatile memory devices, memory systems and methods of performing read operations
KR101504339B1 (ko) 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101214285B1 (ko) 메모리 시스템 및 이의 동작 방법
US8159869B2 (en) Circuit and method for generating reference voltage, phase change random access memory apparatus and read method using the same
KR102089532B1 (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
CN109872757B (zh) 半导体存储装置和半导体装置
US10553297B2 (en) Method for controlling program verify operations of a non-volatile memory and a corresponding circuit thereof
KR102470726B1 (ko) 비휘발성 메모리 장치
KR20200038752A (ko) 비휘발성 메모리 장치의 센싱 회로, 이를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR20140026115A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
US10366729B2 (en) Sense circuit with two-step clock signal for consecutive sensing
KR20200039403A (ko) 차지 펌프 회로를 포함하는 메모리 장치
KR20190054720A (ko) 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US20190318792A1 (en) Ramp down sensing between program voltage and verify voltage in memory device
JP2017208152A (ja) 半導体記憶装置及びメモリシステム
US20140146620A1 (en) Methods and apparatuses for compensating for source voltage
CN111833949A (zh) 存储器控制器、存储器系统及其操作方法
KR20200099024A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 장치의 동작 방법
KR20120105155A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20140021909A (ko) 반도체 메모리 장치 및 이의 동작 방법
CN110689913A (zh) 非易失性存储器装置
US9224491B1 (en) Average voltage band detection and use for tuning of voltages in ASICS

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant