JP5530268B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP5530268B2 JP5530268B2 JP2010143147A JP2010143147A JP5530268B2 JP 5530268 B2 JP5530268 B2 JP 5530268B2 JP 2010143147 A JP2010143147 A JP 2010143147A JP 2010143147 A JP2010143147 A JP 2010143147A JP 5530268 B2 JP5530268 B2 JP 5530268B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- signal
- memory cell
- electric signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Landscapes
- Read Only Memory (AREA)
Description
[第1の実施の形態]
図1には、本発明が適用された不揮発性メモリ10のブロック図が示されている。なお、以下の説明において本発明に直接関係のない部分については、図示およびその説明を省略する。
次に、第2の実施の形態について説明する。
12、12a メモリセル
12b メモリセル(供給手段)
14 メモリセルアレイ
40 アンプ(増幅手段)
42 アンプ(増幅手段)
60 センスアンプ(比較手段)
70 検出用アンプ(充電手段)
71 トランジスタ(充電手段)
72 検出用アンプ(充電手段)
73 トランジスタ(充電手段)
80 接続線(接続手段)
81 トランジスタ(接続手段)
82 接続線(接続手段)
83 トランジスタ(接続手段)
90 電源回路(供給手段)
BLa ビットライン
Claims (4)
- データを電気的書き込み可能に記憶する不揮発性のメモリセルが複数配列されたメモリアレイ部と、
前記メモリセルにそれぞれ接続され、前記メモリセルに記憶されたデータに応じて電圧レベルが変化する複数のビットラインと、
前記メモリセルに記憶されたデータを判定する際の比較の基準となる基準レベルの電圧を供給する供給手段と、
チップ・イネーブル信号が入力されている期間、前記供給手段により供給された基準レベルを検出して同一電圧レベルの電気信号を出力する第1の検出用増幅手段と、
読み出しメモリセルの切り替わり時に生成されるアドレス切替信号が入力されると、読み出し対象とされた前記メモリセルに接続された前記ビットラインを、前記第1の検出用増幅手段から出力された電気信号の電圧で充電する第1の充電手段と、
前記供給手段により供給された基準レベルの電圧の基準信号を増幅する基準信号増幅手段と、
前記第1の充電手段で充電された前記ビットラインの電気信号を増幅する電気信号増幅手段と、
チップ・イネーブル信号が入力されている期間、前記基準信号増幅手段で増幅された基準信号の電圧レベルを検出して同一電圧レベルの電気信号を出力する第2の検出用増幅手段と、
前記アドレス切替信号が入力されると、前記電気信号増幅手段で増幅された電気信号が流れるビットラインを、前記第2の検出用増幅手段から出力された電気信号の電圧で充電する第2の充電手段と、
前記第2の充電手段で充電された前記ビットラインの電圧レベルを前記基準信号増幅手段で増幅された基準信号の電圧レベルと比較する比較手段と、
を備えた不揮発性記憶装置。 - 前記アドレス切替信号が入力されると、前記読み出し対象とされた前記メモリセルに接続された前記ビットラインと前記供給手段により供給された前記基準レベルの基準信号が流れる配線を電気的に接続する第1の接続手段と、
前記アドレス切替信号が入力されると、前記電気信号増幅手段で増幅された電気信号が流れる前記ビットラインと前記基準信号増幅手段により増幅された基準信号が流れる配線を電気的に接続する第2の接続手段と、
をさらに備えた
請求項1記載の不揮発性記憶装置。 - 前記メモリアレイ部は、前記基準レベル用のデータを記憶した基準用メモリセルを有し、
前記供給手段は、前記基準用メモリセルに接続された前記ビットラインの電圧レベルを基準レベルとして供給する
請求項1又は請求項2記載の不揮発性記憶装置。 - 前記供給手段を、前記基準レベルの基準信号を供給する電源回路とした
請求項1又は請求項2記載の不揮発性記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143147A JP5530268B2 (ja) | 2010-06-23 | 2010-06-23 | 不揮発性記憶装置 |
US13/165,602 US8559244B2 (en) | 2010-06-23 | 2011-06-21 | Non-volatile storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143147A JP5530268B2 (ja) | 2010-06-23 | 2010-06-23 | 不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012009100A JP2012009100A (ja) | 2012-01-12 |
JP5530268B2 true JP5530268B2 (ja) | 2014-06-25 |
Family
ID=45352453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010143147A Active JP5530268B2 (ja) | 2010-06-23 | 2010-06-23 | 不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8559244B2 (ja) |
JP (1) | JP5530268B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10153021B1 (en) | 2017-06-09 | 2018-12-11 | Micron Technology, Inc. | Time-based access of a memory cell |
US10153022B1 (en) | 2017-06-09 | 2018-12-11 | Micron Technology, Inc | Time-based access of a memory cell |
KR102427327B1 (ko) * | 2017-07-25 | 2022-08-01 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3160316B2 (ja) * | 1991-07-25 | 2001-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6717856B2 (en) * | 2001-06-30 | 2004-04-06 | Intel Corporation | Method and apparatus for sen-ref equalization |
US7129635B2 (en) * | 2002-08-06 | 2006-10-31 | Rohm Co., Ltd. | Organic EL display device with plural electrode segments |
JP4286085B2 (ja) * | 2003-07-28 | 2009-06-24 | Okiセミコンダクタ株式会社 | 増幅器及びそれを用いた半導体記憶装置 |
JP2006107546A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
US7312641B2 (en) * | 2004-12-28 | 2007-12-25 | Spansion Llc | Sense amplifiers with high voltage swing |
US7342832B2 (en) * | 2005-11-16 | 2008-03-11 | Actel Corporation | Bit line pre-settlement circuit and method for flash memory sensing scheme |
JP4874637B2 (ja) | 2005-11-30 | 2012-02-15 | ラピスセミコンダクタ株式会社 | 不揮発性記憶装置およびその読出し方法 |
US7349260B2 (en) * | 2005-12-29 | 2008-03-25 | Sandisk Corporation | Alternate row-based reading and writing for non-volatile memory |
US7978527B2 (en) * | 2008-06-03 | 2011-07-12 | Sandisk Technologies Inc. | Verification process for non-volatile storage |
-
2010
- 2010-06-23 JP JP2010143147A patent/JP5530268B2/ja active Active
-
2011
- 2011-06-21 US US13/165,602 patent/US8559244B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110317498A1 (en) | 2011-12-29 |
JP2012009100A (ja) | 2012-01-12 |
US8559244B2 (en) | 2013-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9406353B2 (en) | Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell | |
US9202531B2 (en) | Sensor amplifier, memory device comprising same, and related method of operation | |
JP5106760B2 (ja) | プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法 | |
JP4221613B2 (ja) | ダイナミック半導体記憶装置及びその動作方法 | |
US7280384B2 (en) | Semiconductor memory device | |
US8964449B2 (en) | Semiconductor memory device | |
JPH05166365A (ja) | ダイナミック型半導体記憶装置 | |
KR101026658B1 (ko) | 단일-종단 감지 증폭기를 갖는 반도체 디바이스 | |
JP2006127728A (ja) | 低電圧用半導体メモリ装置 | |
JP2016513852A (ja) | 高速・低電力センス増幅器 | |
KR101317874B1 (ko) | 불휘발성 기억장치 및 그 판독방법 | |
KR101338384B1 (ko) | 메모리 셀 어레이 및 이를 포함하는 반도체 메모리 장치 | |
JP2013062001A (ja) | 半導体記憶装置 | |
JP5530268B2 (ja) | 不揮発性記憶装置 | |
US9013914B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
KR19990053220A (ko) | 강유전체 메모리 장치 및 그 동작 방법 | |
JP2011118975A (ja) | 半導体記憶装置 | |
US7821856B2 (en) | Memory device having an evaluation circuit | |
KR100699875B1 (ko) | 센스앰프 구조를 개선한 반도체 메모리 장치 | |
KR101171254B1 (ko) | 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 | |
JP2009009641A (ja) | 半導体記憶装置及びその読み出し方法 | |
WO2019087769A1 (ja) | 抵抗変化型メモリ装置の読み出し回路及びその読み出し方法 | |
CN110379446B (zh) | 输出入多工器 | |
US20230078539A1 (en) | Sense amplifier including pre-amplifying circuit and memory device including the same | |
JP4031206B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5530268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |