KR102089532B1 - 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR102089532B1
KR102089532B1 KR1020130013497A KR20130013497A KR102089532B1 KR 102089532 B1 KR102089532 B1 KR 102089532B1 KR 1020130013497 A KR1020130013497 A KR 1020130013497A KR 20130013497 A KR20130013497 A KR 20130013497A KR 102089532 B1 KR102089532 B1 KR 102089532B1
Authority
KR
South Korea
Prior art keywords
read
memory
word line
reliability verification
reliability
Prior art date
Application number
KR1020130013497A
Other languages
English (en)
Other versions
KR20140100327A (ko
Inventor
김경륜
윤상용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130013497A priority Critical patent/KR102089532B1/ko
Priority to US14/147,063 priority patent/US9613687B2/en
Priority to CN201410045218.9A priority patent/CN103971724B/zh
Publication of KR20140100327A publication Critical patent/KR20140100327A/ko
Application granted granted Critical
Publication of KR102089532B1 publication Critical patent/KR102089532B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Probability & Statistics with Applications (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 및 상기 불휘발성 메모리를 제어하도록 구성되는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 동작 방법에 관한 것이다. 본 발명의 동작 방법은, 읽기 커맨드 및 읽기 어드레스를 수신하는 단계, 읽기 커맨드 및 읽기 어드레스에 따라 불휘발성 메모리의 읽기를 수행하는 단계, 그리고 읽기 커맨드 및 읽기 어드레스에 기반하여 불휘발성 메모리의 신뢰성 검증 읽기를 수행하는 단계로 구성된다. 신뢰성 검증 읽기는 이전 신뢰성 검증 읽기가 수행된 후에 읽기 커맨드가 수신되는 횟수가 랜덤 수에 도달할 때마다 수행된다.

Description

메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY CONTROLLER, MEMORY SYSTEM AND OPERATING METHOD OF MEMORY CONTROLLER}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
반도체 메모리(semiconductor memory)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비소 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리는 크게 휘발성 메모리(Volatile memory)와 불휘발성 메모리(Nonvolatile memory)로 구분된다.
휘발성 메모리는 전원 공급이 차단되면 저장하고 있던 데이터를 소실하는 메모리 장치이다. 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등을 포함한다. 불휘발성 메모리는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
메모리는 메모리를 제어하기 위한 메모리 컨트롤러와 함께 사용된다. 메모리 컨트롤러는 호스트와 메모리 사이를 중개하는 역할을 수행한다. 또한, 메모리 컨트롤러는 호스트에 의해 지시되지 않은, 메모리를 관리하기 위한 다양한 동작들을 배경 동작(background operation)으로 수행할 수 있다.
본 발명의 목적은 향상된 신뢰성을 갖는 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법을 제공하는 데에 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 및 상기 불휘발성 메모리를 제어하도록 구성되는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법은, 상기 메모리 컨트롤러가 읽기 커맨드 및 읽기 어드레스를 수신하는 단계; 상기 읽기 커맨드 및 상기 읽기 어드레스에 따라, 상기 메모리 컨트롤러가 상기 불휘발성 메모리의 선택된 메모리 블록의 선택된 워드 라인에 연결된 메모리 셀들에 대해 읽기를 수행하는 단계; 그리고 상기 읽기 커맨드 및 상기 읽기 어드레스에 기반하여, 상기 메모리 컨트롤러가 상기 불휘발성 메모리의 상기 선택된 메모리 블록의 비선택된 적어도 하나의 워드 라인에 연결된 메모리 셀들에 대해 신뢰성 검증 읽기를 수행하는 단계를 포함하고, 상기 읽기는 상기 메모리 컨트롤러가 상기 선택된 워드 라인에 연결된 메모리 셀들에 미리 프로그램된 데이터를 판별하여 외부 장치로 출력하는 동작을 포함하고, 상기 신뢰성 검증 읽기는 상기 메모리 컨트롤러가 상기 비선택된 적어도 하나의 워드 라인에 연결된 메모리 셀들의 문턱 전압들의 분포 상태들을 모니터하는 동작을 포함하고, 상기 신뢰성 검증 읽기는 이전 신뢰성 검증 읽기가 수행된 후에 상기 메모리 컨트롤러가 상기 읽기 커맨드를 수신하는 횟수가 상기 메모리 컨트롤러에 의해 생성된 랜덤 수에 도달할 때마다 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기가 수행될 때마다, 상기 랜덤 수는 갱신된다.
실시 예로서, 상기 랜덤 수는 미리 정해진 평균 값을 갖도록 생성된다.
실시 예로서, 상기 랜덤 수는 상기 불휘발성 메모리의 쓰기 또는 소거 횟수가 증가함에 따라 감소하는 평균 값을 갖도록 생성된다.
실시 예로서, 상기 신뢰성 검증 읽기를 수행하는 단계는, 상기 읽기 어드레스에 대응하는 상기 불휘발성 메모리의 상기 선택된 워드 라인에 인접한 상위 워드 라인의 메모리 셀들을 읽는 단계; 그리고 상기 읽기 어드레스에 대응하는 상기 불휘발성 메모리의 상기 선택된 워드 라인에 인접한 하위 워드 라인의 메모리 셀들을 읽는 단계를 포함한다.
실시 예로서, 상기 상위 워드 라인의 메모리 셀들을 읽는 단계 및 상기 하위 워드 라인의 메모리 셀들을 읽는 단계는 상기 읽기 커맨드에 따른 읽기가 수행되기 전에 또는 상기 읽기 커맨드에 따른 읽기가 수행된 다음에 수행된다.
실시 예로서, 상기 상위 워드 라인의 메모리 셀들을 읽는 단계 및 상기 하위 워드 라인의 메모리 셀들을 읽는 단계 중 하나의 단계는 상기 읽기 커맨드에 따른 읽기가 수행되기 전에 수행되고, 다른 하나의 단계는 상기 읽기 커맨드에 따른 읽기가 수행된 후에 수행된다.
실시 예로서, 상기 상위 워드 라인의 메모리 셀들을 읽는 단계 및 상기 하위 워드 라인의 메모리 셀들을 읽는 단계 중 하나의 단계는 상기 읽기 커맨드에 따른 읽기가 수행된 다음에 수행되고, 다른 하나의 단계는 상기 읽기 커맨드에 후속하는 제 2 읽기 커맨드에 따른 읽기가 수행된 다음에 수행된다.
실시 예로서, 상기 상위 워드 라인의 메모리 셀들을 읽는 단계 및 상기 하위 워드 라인의 메모리 셀들을 읽는 단계 중 하나의 단계는 상기 읽기 커맨드에 따른 읽기가 수행되기 전에 수행되고, 다른 하나의 단계는 상기 읽기 커맨드에 후속하는 제 2 읽기 커맨드가 수신된 후 상기 제 2 읽기 커맨드에 따른 읽기가 수행되기 전에 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기를 수행하는 단계는, 상기 읽기 어드레스에 대응하는 상기 불휘발성 메모리의 상기 선택된 워드 라인에 인접한 상위 워드 라인 및 하위 워드 라인 중 하나의 워드 라인에 연결된 메모리 셀들을 읽는 단계를 포함한다.
실시 예로서, 워드 라인 중 상기 신뢰성 검증 읽기에 의해 읽어지는 워드 라인은 랜덤하게 선택된다.
실시 예로서, 상기 상위 워드 라인 및 상기 하위 워드 라인 중 읽어지는 워드 라인은 상기 신뢰성 검증 읽기가 수행될 때마다 교대로 선택된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 읽기 시에 최하위 비트들을 읽는 제 1 읽기 방법, 중간 비트들을 읽는 제 2 읽기 방법, 그리고 최상위 비트들을 읽는 제 3 읽기 방법 중 하나를 이용하여 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 제 1 내지 제 3 읽기 방법들 중 상기 읽기 시에 소거 상태의 문턱 전압 분포와 가장 인접한 읽기 전압을 이용하는 읽기 방법을 이용하여 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 메모리 셀들의 소거 상태의 문턱 전압 분포 및 상기 소거 상태와 가장 인접한 프로그램 상태의 문턱 전압 분포 사이의 레벨을 갖는 읽기 전압을 이용하여 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 읽기 어드레스에 대응하는 상기 불휘발성 메모리의 상기 선택된 메모리 블록의 비선택된 워드 라인들 중 소거 상태의 메모리 셀들에 연결된 워드 라인에 대해 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 선택된 메모리 블록의 소거 상태의 메모리 셀들에 연결된 비선택된 워드 라인들 중 미리 정해진 위치의 워드 라인에 대해 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 선택된 메모리 블록의 소거 상태의 메모리 셀들에 연결된 비선택된 워드 라인들 중 최외곽에 위치한 워드 라인에 대해 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 선택된 메모리 블록의 소거 상태의 메모리 셀들에 연결된 비선택된 워드 라인들 중 중앙에 위치한 워드 라인에 대해 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기는, 상기 선택된 메모리 블록의 소거 상태의 메모리 셀들에 연결된 비선택된 워드 라인들 중 상기 선택된 워드 라인에 가장 인접한 워드 라인에 대해 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기가 수행된 메모리 셀들이 데이터를 저장하는 메모리 셀들일 때, 상기 신뢰성 검증 읽기가 수행된 후 상기 신뢰성 검증 읽기에 의해 읽어진 데이터에 대해 에러 정정을 수행하는 단계를 더 포함한다.
실시 예로서, 상기 에러 정정이 수행될 때 검출되는 에러율이 문턱값보다 클 때, 상기 신뢰성 검증 읽기가 수행된 상기 선택된 메모리 블록을 읽기 리클레임(read reclaim)하는 단계를 더 포함한다.
실시 예로서, 상기 에러 정정이 수행될 때 검출되는 에러율이 문턱값보다 클 때, 상기 신뢰성 검증 읽기가 수행된 상기 비선택된 적어도 하나의 더미 워드 라인에 연결된 메모리 셀들을 읽기 리클레임(read reclaim)하는 단계를 더 포함한다.
실시 예로서, 상기 신뢰성 검증 읽기가 수행된 메모리 셀들이 데이터를 저장하지 않는 소거 상태의 메모리 셀들일 때, 상기 메모리 셀들로부터 읽어진 데이터 중 소거 상태가 아닌 것으로 읽어지는 메모리 셀들의 수를 카운트하고, 그리고 상기 카운트 값이 문턱값보다 클 때 상기 메모리 셀들이 속한 상기 선택된 메모리 블록의 빈(empty) 저장 공간을 무효화하여 상기 선택된 메모리 블록을 닫는(close) 단계를 더 포함한다.
실시 예로서, 상기 신뢰성 검증 읽기를 수행하는 단계는, 상기 선택된 메모리 블록에 대응하는 읽기 커맨드가 수신된 횟수가 상기 선택된 메모리 블록과 연관된 랜덤 수에 도달할 때 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기를 수행하는 단계는, 상기 선택된 메모리 블록을 포함하는 선택된 메모리 블록 그룹에 대응하는 읽기 커맨드가 수신된 횟수가 상기 선택된 메모리 블록 그룹과 연관된 랜덤 수에 도달할 때 수행된다.
실시 예로서, 상기 신뢰성 검증 읽기를 수행하는 단계는, 상기 읽기 커맨드가 수신되는 횟수가 제 1 랜덤 수에 도달할 때, 상기 선택된 메모리 블록의 비선택된 워드 라인들 중 상기 선택된 워드 라인과 인접한 워드 라인에 대해 제 1 신뢰성 검증 읽기를 수행하는 단계; 그리고 상기 읽기 커맨드가 수신되는 횟수가 제 2 랜덤 수에 도달할 때, 상기 선택된 메모리 블록의 비선택된 워드 라인들 중 소거 상태의 메모리 셀들에 연결된 워드 라인에 대해 제 2 신뢰성 검증 읽기를 수행하는 단계를 포함한다.
실시 예로서, 상기 제 1 랜덤 수의 평균값은 상기 제 2 랜덤 수의 평균값보다 크다.
실시 예로서, 상기 제 1 신뢰성 검증 읽기를 수행하는 단계는, 상기 선택된 메모리 블록에 대응하는 읽기 커맨드가 수신된 횟수가 상기 선택된 메모리 블록과 연관된 랜덤 수에 도달할 때 수행되고, 상기 제 2 신뢰성 검증 읽기를 수행하는 단계는, 상기 선택된 메모리 블록이 소거 상태의 메모리 셀들을 포함할 때 상기 선택된 메모리 블록에 대응하는 읽기 커맨드가 수신된 횟수가 상기 선택된 메모리 블록과 연관된 랜덤 수에 도달할 때 수행된다.
본 발명의 실시 예에 따른 메모리 시스템은, 불휘발성 메모리; 그리고 상기 불휘발성 메모리를 제어하도록 구성되는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 랜덤 수를 생성하도록 구성되는 랜덤 수 생성기; 외부 장치로부터 읽기 커맨드를 수신하고, 상기 읽기 커맨드에 응답하여 읽기를 수행하도록 상기 불휘발성 메모리를 제어하고, 상기 읽기에 의해 상기 불휘발성 메모리로부터 읽어진 데이터를 상기 외부 장치로 출력하도록 구성되는 읽기 제어부; 그리고 상기 읽기 커맨드가 수신되는 횟수를 카운트하도록 구성되는 카운터를 포함하고, 상기 읽기 제어부는 상기 카운터의 카운트 값이 상기 랜덤 수에 도달할 때, 읽기가 수행된 메모리 블록에 대해 신뢰성 검증 읽기를 수행하도록 상기 불휘발성 메모리를 제어하고, 상기 신뢰성 검증 읽기에 의해 상기 불휘발성 메모리로부터 읽어진 데이터에 기반하여 상기 불휘발성 메모리를 제어하도록 구성된다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 랜덤 수를 생성하도록 구성되는 랜덤 수 생성기; 그리고 제 1 외부 장치로부터 제 1 읽기 커맨드를 수신하고, 상기 제 1 읽기 커맨드에 응답하여 제 2 외부 장치로 제 2 읽기 커맨드를 출력하고, 상기 제 2 외부 장치로부터 상기 제 2 읽기 커맨드에 응답하여 수신되는 데이터를 상기 제 1 외부 장치로 출력하고, 그리고 상기 제 1 읽기 커맨드가 수신되는 횟수를 카운트하도록 구성되는 읽기 제어부를 포함하고, 상기 읽기 제어부는, 상기 제 1 읽기 커맨드의 카운트 값이 상기 랜덤 수에 도달할 때 상기 제 2 외부 장치로 신뢰성 검증 읽기 커맨드를 더 출력하고, 상기 제 2 외부 장치로부터 상기 신뢰성 검증 읽기 커맨드에 응답하여 수신되는 데이터에 기반하여 상기 제 2 외부 장치를 제어한다.
본 발명의 실시 예들에 따르면, 불휘발성 메모리의 메모리 셀들이 읽혀질 때, 읽혀지는 메모리 셀과 인접한 메모리 셀들이 교란되는 정도가 체크된다. 따라서, 향상된 신뢰성을 갖는 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.
도 2는 불휘발성 메모리의 메모리 셀들을 보여주는 블록도이다.
도 3은 읽기 시에 메모리 셀들에 인가되는 전압 조건들을 보여주는 회로도이다.
도 4는 불휘발성 메모리의 특정한 워드 라인이 반복적으로 읽어질 때 발생하는 교란을 보여주는 테이블이다.
도 5는 불휘발성 메모리의 특정한 워드 라인들이 교대로 그리고 반복적으로 읽어질 때 발생하는 교란을 보여주는 테이블이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 7은 메모리 컨트롤러가 신뢰성 검증 읽기를 수행하기 위한 조건을 보여주는 순서도이다.
도 8a는 본 발명의 제 1 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다.
도 8b는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 1 예를 보여준다.
도 8c는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 2 예를 보여준다.
도 8d는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 3 예를 보여준다.
도 8e는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 4 예를 보여준다.
도 9a는 본 발명의 제 2 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다.
도 9b는 도 9a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 예를 보여준다.
도 10a는 본 발명의 제 3 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다.
도 10b는 도 10a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 예를 보여준다.
도 11a는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 1 예를 보여준다.
도 11b는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 2 예를 보여준다.
도 11c는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 3 예를 보여준다.
도 11d는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 4 예를 보여준다.
도 11e는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 5 예를 보여준다.
도 11f는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 6 예를 보여준다.
도 12는 메모리 컨트롤러가 랜덤 수 및 카운트 값을 관리하는 방법의 예를 보여준다.
도 13a는 불휘발성 메모리의 오픈 워드 라인에서 발생하는 교란의 제 1 예를 준다.
도 13b는 불휘발성 메모리의 오픈 워드 라인에서 발생하는 교란의 제 2 예를 준다.
도 13c는 불휘발성 메모리의 오픈 워드 라인에서 발생하는 교란의 제 3 예를 준다.
도 14a는 본 발명의 제 4 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다.
도 14b는 도 14a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 예를 보여준다.
도 15는 메모리 컨트롤러가 랜덤 수 및 카운트 값을 관리하는 방법의 다른 예를 보여준다.
도 16은 신뢰성 검증 읽기가 수행된 후 수행되는 후속 프로세스의 제 1 예를 보여주는 순서도이다.
도 17은 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 2 예를 보여주는 순서도이다.
도 18a는 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 1 예들을 보여주는 테이블이다.
도 18b는 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 2 예들을 보여주는 테이블이다.
도 19는 본 발명의 제 2 실시 예에 따른 메모리 컨트롤러를 보여주는 블록도이다.
도 20은 본 발명의 제 3 실시 예에 따른 메모리 컨트롤러를 보여주는 블록도이다.
도 21은 본 발명의 응용 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 메모리 카드를 보여준다.
도 23은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여준다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
'선택된 워드 라인'은 복수의 워드 라인들 중 쓰기 또는 읽기의 대상이 되는 셀 트랜지스터에 연결된 워드 라인을 가리킨다. '비선택된 워드 라인' 또는 '비선택된 워드 라인들'은 복수의 워드 라인들 중 선택된 워드 라인을 제외한 나머지 워드 라인 또는 나머지 워드 라인들을 가리킨다.
'선택된 메모리 셀' 또는 '선택된 메모리 셀들'은 복수의 메모리 셀들 중 쓰기 또는 읽기의 대상이 되는 메모리 셀들을 가리킨다. '비선택된 메모리 셀' 또는 '비선택된 메모리 셀들'은 복수의 메모리 셀들 중 선택된 메모리 셀 또는 선택된 메모리 셀들을 제외한 나머지 메모리 셀 또는 나머지 메모리 셀들을 가리킨다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 시스템(1000)을 보여주는 블록도이다. 도 1을 참조하면, 컴퓨팅 시스템(1000)은 호스트(1100), 메모리 컨트롤러(1200), 그리고 불휘발성 메모리(1300)를 포함한다.
호스트(1100)는 메모리 컨트롤러(1200)를 통해 불휘발성 메모리(1300)를 액세스하도록 구성된다. 호스트(1100)는 불휘발성 메모리(1300)를 스토리지 또는 메모리로 사용하는 다양한 전자 장치들일 수 있다. 예를 들어, 호스트(1100)는 컴퓨터, 노트북 컴퓨터, 스마트폰, 스마트패드, 스마트티비, 넷북 등과 같은 전자 장치들을 포함할 수 있다.
메모리 컨트롤러(1200)는 호스트(1100)의 제어에 따라 불휘발성 메모리(1300)를 액세스하도록 구성된다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 쓰기, 읽기 또는 소거 커맨드를 수신하고, 불휘발성 메모리(1300)의 쓰기, 읽기 또는 소거를 제어할 수 있다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 지시되지 않더라고, 불휘발성 메모리(1300)를 제어하기 위한 다양한 배경 동작을 수행할 수 있다. 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)를 제어하여 신뢰성 검증 읽기를 수행할 수 있다. 신뢰성 검증 읽기는 호스트(1100)로부터 읽기 커맨드가 수신되지 않은 불휘발성 메모리(1300)의 저장 공간에 대한 읽기일 수 있다. 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)의 신뢰성을 향상시키기 위한 관리 기법으로, 신뢰성 검증 읽기를 수행할 수 있다.
메모리 컨트롤러(1200)는 신뢰성 검증 읽기 레지스터(1210), 랜덤 수 발생기(1220), 카운터(1230), 읽기 제어부(1240), 그리고 에러 정정부(1250)를 포함한다.
신뢰성 검증 읽기 레지스터(1210)는 메모리 컨트롤러(1200)가 불휘발성 메모리(1300)를 제어하여 신뢰성 검증 읽기를 수행하기 위해 요구되는 다양한 정보를 저장할 수 있다. 예를 들어, 신뢰성 검증 읽기 레지스터(1210)는 신뢰성 검증 읽기가 수행되는 빈도에 대한 정보, 신뢰성 검증 읽기가 수행되는 횟수에 대한 정보, 신뢰성 검증 읽기가 수행되는 위치에 대한 정보 등을 저장할 수 있다. 신뢰성 검증 읽기 레지스터(1210)는 외부 장치(예를 들어, 호스트(1100) 또는 테스트 장치)에 의해 프로그램될 수 있다.
랜덤 수 발생기(1220)는 신뢰성 검증 읽기 레지스터(1210)에 저장된 정보에 기반하여, 랜덤 수를 생성할 수 있다. 예를 들어, 랜덤 수 발생기(1220)는 신뢰성 검증 읽기 레지스터(1210)에 저장된 특정한 값(예를 들어, 신뢰성 검증 읽기가 수행되는 빈도)에 기반하여, 해당 값을 평균값으로 갖는 랜덤 수를 순차적으로 발생할 수 있다.
카운터(1230)는 호스트(1100)로부터 읽기 커맨드가 수신되는 횟수를 카운트할 수 있다. 예시적으로, 카운터(1230)는 호스트(1100)로부터 읽기 커맨드가 수신될 때마다 카운트를 증가시킬 수 있다. 다른 예로서, 카운터(1230)는 불휘발성 메모리(1300)의 복수의 영역들 각각에 대해 카운트를 관리할 수 있다. 카운터(1230)는 불휘발성 메모리(1300)의 제 1 영역에 대응하는 읽기 커맨드가 수신될 때 제 1 카운트를 증가시키고, 불휘발성 메모리(1300)으 제 2 영역에 대응하는 읽기 커맨드가 수신될 때 제 2 카운트를 증가시킬 수 있다.
읽기 제어부(1240)는 랜덤 수 발생기(1220)로부터 랜덤 수를 수신하고, 카운터(1230)로부터 카운트 값을 수신할 수 있다. 읽기 제어부(1240)는 수신된 카운트 값이 랜덤 수에 도달할 때, 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다. 읽기 제어부(1240)는 카운트 값이 랜덤 수에 도달한 때에 대응하는 읽기 커맨드 및 어드레스에 응답하여, 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다. 읽기 제어부(1240)는 신뢰성 검증 읽기의 결과에 따라, 후속 동작을 수행하고, 후속 동작을 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다.
에러 정정부(1250)는 불휘발성 메모리(1300)로 기입되는 데이터에 에러 정정을 위한 패리티를 추가할 수 있다. 에러 정정부(1250)는 불휘발성 메모리(1300)로부터 읽어지는 데이터에서, 패리티에 기반하여 에러 정정을 수행할 수 있다.
불휘발성 메모리(1300)는 메모리 컨트롤러(1200)의 제어에 따라 동작할 수 있다. 불휘발성 메모리(1300)는 플래시 메모리, PRAM, MRAM, RRAM, FRAM 등과 같은 다양한 불휘발성 메모리들 중 적어도 하나를 포함할 수 있다.
메모리 컨트롤러(1200) 및 불휘발성 메모리(1300)는 호스트(1100)의 제어에 따라 데이터를 저장하는 메모리 시스템을 형성할 수 있다.
도 2는 불휘발성 메모리(1300)의 메모리 셀들(MC)을 보여주는 블록도이다. 도 2를 참조하면, 메모리 셀들(MC)은 워드 라인들(WL1~WL8) 및 비트 라인들(BL1~BL4)에 연결된다. 메모리 셀들(MC)은 행들 및 열들을 따라 배치될 수 있다. 하나의 행 방향을 따라 배열된 메모리 셀들은 하나의 워드 라인에 공통으로 연결될 수 있다. 하나의 열 방향을 따라 배열된 메모리 셀들은 하나의 비트 라인에 공통으로 연결될 수 있다. 하나의 행 방향을 따라 배열된 메모리 셀들, 즉 하나의 워드 라인에 공통으로 연결된 메모리 셀들은 하나의 페이지(P)를 형성할 수 있다.
메모리 셀들(MC) 각각은 하나 또는 그 이상의 비트들을 저장할 수 있다. 메모리 셀들(MC) 각각이 둘 이상의 비트들을 저장할 때, 하나의 페이지는 복수의 논리 페이지들을 포함할 수 있다. 하나의 페이지(P)의 메모리 셀들(MC)에 저장되는 최하위 비트들(LSB, Least Significant Bits)이 하나의 논리 페이지를 형성하고, 최상위 비트들(MSB, Most Significant Bits)이 다른 하나의 논리 페이지를 형성할 수 있다. 메모리 셀들(MC)이 최상위 비트들(LSB) 및 최상위 비트들(MSB) 사이의 중간 비트들(CSB, Central Significant Bits)을 더 저장할 때, 중간 비트들(CSB)은 또다른 하나의 논리 페이지를 형성할 수 있다.
도 2에서, 8 개의 워드 라인들(WL1~WL8) 및 4 개의 비트 라인들(BL1~BL4)에 연결된 메모리 셀들(MC)이 도시되어 있다. 그러나, 이는 간결한 설명을 위해 단순화된 것으로, 불휘발성 메모리(1300, 도 1 참조)의 메모리 셀들의 수는 한정되지 않는다. 또한, 메모리 셀들(MC) 각각이 저장하는 비트들의 수는 한정되지 않는다.
도 3은 읽기 시에 메모리 셀들에 인가되는 전압 조건들을 보여주는 회로도이다. 예시적으로, 플래시 메모리의 예가 도 3에 도시되어 있다. 그러나, 본 발명의 기술적 사상은 플래시 메모리에 한정되지 않는다.
도 3을 참조하면, 직렬 연결된 복수의 메모리 셀들은 하나의 낸드 스트링(NS)을 형성한다. 각 낸드 스트링(NS)의 일 단에 스트링 선택 트랜지스터(SST)가 연결되고, 타 단에 접지 선택 트랜지스터(GST)가 연결된다.
복수의 낸드 스트링들(NS)에서, 접지 선택 트랜지스터들(GST)의 게이트들은 접지 선택 라인(GSL)에 공통으로 연결된다. 복수의 낸드 스트링들(NS)에서, 스트링 선택 트랜지스터들(SST)의 게이트들은 스트링 선택 라인(SSL)에 공통으로 연결된다. 복수의 낸드 스트링들(NS)의 메모리 셀들(MC)은 워드 라인들(WL1~WL8)에 각각 연결된다. 복수의 낸드 스트링들(NS)에서, 접지 선택 트랜지스터(GST)로부터 동일한 순서에 위치한 메모리 셀들은 하나의 워드 라인에 공통으로 연결된다. 복수의 낸드 스트링들(NS)의 접지 선택 트랜지스터들(SST)은 비트 라인들(BL1~BL4)에 각각 연결된다.
읽기 시에, 워드 라인(WL5)이 선택될 수 있다. 선택된 워드 라인(WL5)에 선택 읽기 전압(VRD)이 인가된다. 비선택된 워드 라인들(WL1~WL4, WL6~WL8) 중 선택된 워드 라인(WL5)에 인접한 워드 라인들(WL4, WL6)에 제 2 읽기 전압(VREAD2)이 인가되고, 나머디 워드 라인들(WL1~WL3, WL7, WL8)에 제 1 읽기 전압(VREAD1)이 인가된다.
선택 읽기 전압(VRD)은 선택된 워드 라인(WL5)에 연결된 메모리 셀들(MC)의 문턱 전압들을 판별하기 위한 전압일 수 있다. 선택 읽기 전압(VRD)은 메모리 셀들(MC)이 가질 수 있는 문턱 전압들 사이의 레벨을 가질 수 있다. 선택 읽기 전압(VRD)은 읽기 전압들(VREAD1, VREAD2)보다 낮은 전압일 수 있다.
제 1 비선택 읽기 전압(VREAD1)은 비선택된 워드 라인들(WL1~WL3, WL7, WL8)에 연결된 메모리 셀들을 턴-온 하기 위한 전압일 수 있다.제 1 비선택 읽기 전압(VREAD1)은 메모리 셀들(MC)의 문턱 전압들보다 높은 레벨을 가질 수 있다. 제 1 비선택 읽기 전압(VREAD1)은 선택 읽기 전압(VRD)보다 높은 고전압일 수 있다.
제 2 비선택 읽기 전압(VREAD2)은 선택된 워드 라인(WL5)에 인접한 비선택된 워드 라인들(WL4, WL6)에 연겨로딘 메모리 셀들을 턴-온 하기 위한 전압일 수 있다. 선택된 워드 라인(WL5)에 인가되는 선택 읽기 전압(VRD)은 제 1 읽기 전압(VREAD1)보다 낮은 레벨을 갖는다. 선택된 워드 라인(WL5)에 인접한 워드 라인들(WL4, WL6)에 제 1 읽기 전압(VREAD1)이 인가될 때, 제 1 읽기 전압(VREAD1)에 의해 생성되는 전기장(electric filed)은 선택된 워드 라인(WL5)의 방향으로 분산된다. 즉, 비선택된 워드 라인들(WL1~WL4, WL6~WL8)에 동일한 읽기 전압이 인가될 때, 선택된 워드 라인(WL5)에 인접한 비선택된 워드 라인들(WL4, WL6)에 형성되는 전기장은 나머지 비선택된 워드 라인들(WL1~WL3, WL7, WL8)에 형성되는 전기장보다 약할 수 있다. 이를 방지하기 위하여, 선택된 워드 라인(WL5)에 인접한 비선택된 워드 라인들(WL4, WL6)에 인가되는 제 2 읽기 전압(VREAD2)은 제 1 읽기 전압(VREAD1)보다 높은 레벨을 갖도록 설정될 수 있다.
읽기가 수행될 때, 비선택된 워드 라인들(WL1~WL4, WL6~WL8)에 연결된 메모리 셀들(MC)은 읽기 전압들(VREAD1, VREAD2)로 인해 교란(disturb)을 경험할 수 있다. 선택된 워드 라인(WL5)에 인접한 비선택된 워드 라인들(WL4, WL6)에 가장 높은 전압(제 2 읽기 전압(VREAD2))이 인가되므로, 해당 메모리 셀들이 가장 강한 교란을 경험할 수 있다. 읽기 시에 발생하는 교란은 메모리 셀을(MC)의 문턱 전압의 변화를 초래하고, 이로 인해 불휘발성 메모리(1300, 도 1 참조)에 저장된 데이터가 손상될 수 있다.
도 4는 불휘발성 메모리(1300)의 특정한 워드 라인이 반복적으로 읽어질 때 발생하는 교란을 보여주는 테이블이다. 도 4를 참조하면, 워드 라인(WL5)에서 반복적인 k 번의 읽기가 수행될 때, 인접한 워드 라인들(WL4, WL6)은 k 번의 강한 교란을 경험한다.
도 5는 불휘발성 메모리(1300)의 특정한 워드 라인들이 교대로 그리고 반복적으로 읽어질 때 발생하는 교란을 보여주는 테이블이다. 도 5를 참조하면, 워드 라인들(WL3, WL5)에서 교대로 반복적인 2k 번의 읽기가 수행될 때, 인접한 워드 라인들(WL2, WL6)은 k 번의 강한 교란을 경험하고, 이들 사이의 워드 라인(WL4)은 2k 번의 강한 교란을 경험한다.
도 3 내지 도 5를 참조하여 설명된 바와 같이, 불휘발성 메모리(1300)에서 읽기가 수행될 때, 선택된 워드 라인에 인접한 워드 라인들은 강한 교란을 경험한다. 특히, 특정한 워드 라인 또는 특정한 워드 라인들에 대한 반복적인 읽기가 수행될 때, 인접한 워드 라인들에 연결된 메모리 셀들에 강한 교란이 누적될 수 있다. 강한 교란이 누적되면, 해당 메모리 셀들에 저장된 데이터가 손상될 수 있다.
본 발명은 이를 방지하기 위하여, 읽기 횟수가 랜덤 수에 도달할 때마다, 비선택된 워드 라인들에 연결된 메모리 셀들을 신뢰성 검증 읽기를 통해 읽고, 메모리 셀들에 저장된 데이터가 손상된 정도를 판별한다. 판별 결과에 따라, 해당 메모리 셀들에 저장된 데이터를 보호하기 위한 후속 동작이 수행된다. 신뢰성 검증 읽기가 랜덤으로 수행되면, 읽기가 자주 발생하는 워드 라인에 인접한 메모리 셀들의 체크 빈도가 높아진다. 또한, 호스트(1100, 도 1 참조)로부터 수신되는 읽기 패턴이 주기성을 갖더라도, 읽기 패턴의 주기성에 관계 없이 불휘발성 메모리(1300)의 메모리 셀들의 교란이 종합적으로 체크될 수 있다. 따라서, 향상된 신뢰성을 갖는 메모리 컨트롤러(1200) 및 메모리 시스템(1200 및 1300)이 제공된다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다. 도 1 및 도 6을 참조하면, S110 단계에서, 읽기 커맨드 및 읽기 어드레스가 수신된다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 읽기 커맨드 및 읽기 어드레스를 수신할 수 있다.
S120 단계에서, 수신된 읽기 커맨드 및 읽기 어드레스에 따라 읽기가 수행된다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 수신된 읽기 커맨드 및 읽기 어드레스에 기반하여, 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 수신된 읽기 어드레스를 불휘발성 메모리(1300)에서 사용되는 어드레스로 변환할 수 있다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 수신된 읽기 커맨드에 기반하여, 불휘발성 메모리(1300)에서 사용되는 읽기 커맨드를 생성할 수 있다. 메모리 컨트롤러(1200)는 변환된 읽기 어드레스 및 생성된 읽기 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다.
메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로부터 읽혀진 데이터를 수신하고, 수신된 데이터를 호스트(1100)로 전송할 수 있다.
S130 단계에서, 수신된 읽기 커맨드에 따라, 수신된 읽기 어드레스와 연관된 신뢰성 검증 읽기가 수행된다. 메모리 컨트롤러(1200)는 수신된 읽기 커맨드가 특정 조건을 만족할 때, 신뢰성 검증 읽기를 수행할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는 카운터(1230)에 의해 카운트된 값이 랜덤 수 발생기(1220)에 의해 생성된 랜덤 수에 대응할 때, 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다.
신뢰성 검증 읽기가 수행될 때, 메모리 컨트롤러(1200)는 통상적인 읽기가 수행될 때와 동일한 읽기 커맨드를 생성할 수 있다. 다른 예로서, 메모리 컨트롤러(1200)는 신뢰성 검증 읽기를 특정하는 별도의 커맨드를 생성할 수 있다. 메모리 컨트롤러(1200)는 호스트(1100)로부터 수신된 읽기 어드레스에 기반하여, 신뢰성 검증 읽기를 위한 어드레스를 생성할 수 있다. 메모리 컨트롤러(1200)는 생성된 커맨드 및 어드레스를 불휘발성 메모리(1300)로 전송할 수 있다.
메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로부터 읽혀진 데이터를 수신하고, 수신된 데이터에 기반하여 후속 동작을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는 읽기 교란에 의해 손상될 가능성이 있는 데이터를 보호하기 위한 후속 동작을 수행할 수 있다.
메모리 컨트롤러(1200)는 호스트(1100)에 의해 지시되지 않은 신뢰성 검증 읽기를 호스트(1100)에 의해 지정되지 않은 불휘발성 메모리(1300)의 저장 공간에 대해 수행할 수 있다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기를 통해 읽혀진 데이터를 호스트(1100)로 출력하지 않고, 불휘발성 메모리(1300)를 관리하기 위한 배경 동작에 사용할 수 있다.
도 7은 메모리 컨트롤러(1200)가 신뢰성 검증 읽기를 수행하기 위한 조건을 보여주는 순서도이다. 도 1 및 도 7을 참조하면, S131 단계에서, 랜덤 수가 생성된다. 예를 들어, 랜덤 수 발생기(1220)가 신뢰성 검증 읽기 레지스터(1210)에 저장된 기준값에 기반하여 랜덤 수를 생성할 수 있다. 랜덤 수 발생기(1220)는 읽기 제어부(1240)의 제어에 따라 순차적으로 하나씩의 랜덤 수를 생성할 수 있다. 랜덤 수 발생기(1220)에 의해 순차적으로 생성되는 랜덤 수들은 신뢰성 검증 읽기 레지스터(1210)에 저장된 기준값을 평균값으로 가질 수 있다.
S132 단계에서, 읽기 커맨드가 수신될 때까지, 후속 동작은 수행되지 않는다. 읽기 커맨드가 수신되면, S133 단계가 수행된다.
S133 단계에서, 읽기 커맨드가 카운트된다. 카운터(1230)는 호스트(1100)로부터 수신되는 읽기 커맨드에 따라, 카운트 값을 증가시킬 수 있다. 일 예로서, 카운터(1230)는 호스트(1100)로부터 수신되는 읽기 어드레스에 관계 없이, 호스트(1100)로부터 읽기 커맨드가 수신될 때마다 카운트 값을 증가시킬 수 있다. 다른 예로서, 카운터(1230)는 복수의 카운트 값들을 관리할 수 있다. 복수의 카운트 값들은 불휘발성 메모리(1300)의 복수의 영역들에 각각 대응할 수 있다. 카운터(1230)는 호스트(1100)로부터 수신된 읽기 어드레스에 의해 지정된 불휘발성 메모리(1300)의 영역에 대응하는 카운트 값을 증가시킬 수 있다. S133 단계는 호스트(1100)로부터 읽기 커맨드가 수신될 때마다 수행될 수 있다.
S134 단계에서, 카운트 값이 랜덤 수에 도달하는지 판별된다. 읽기 제어부(1240)는 랜덤 수 발생기(1220)로부터 랜덤 수를 수신하고, 카운터(1230)로부터 카운트 값을 수신할 수 있다. 읽기 제어부(1240)는 수신된 랜덤 수 및 카운트 값을 비교하여, 카운트 값이 랜덤 수에 도달하는지 판별할 수 있다. 읽기 제어부(1240)는 카운터(1230)의 복수의 카운트 값들 중 적어도 하나가 랜덤 수에 도달했는지 판별할 수 있다. 예시적으로, 카운터(1230)가 복수의 카운트 값들을 관리하는 경우, 랜덤 수 발생기(1220)는 복수의 랜덤 수들을 관리할 수 있다. 복수의 랜덤 수들은 각각 복수의 카운트 값들에 대응할 수 있다. 복수의 랜검수들 각각은 신뢰성 검증 읽기 레지스터(1210)에 저장된 기준값을 평균값으로 가질 수 있다.
카운트 값이 랜덤 수에 도달하지 않았으면, 신뢰성 검증 읽기는 수행되지 않는다. 이후에, S132 단계가 다시 수행될 수 있다.
카운트 값이 랜덤 수에 도달하면, S135 단계에서, 신뢰성 검증 읽기가 수행된다. 이후에, S136 단계에서, 카운트 값이 리셋되고, S131 단계에서 랜덤 수가 다시 생성된다. 카운터(1230)가 복수의 카운트 값들을 관리하는 경우, S136 단계에서, 호스트(1100)로부터 수신된 읽기 어드레스와 연관된 카운트 값, 즉 신뢰성 검증 읽기를 유발한 카운트 값이 리셋될 수 있다. S131 단계에서, 리셋된 카운트 값과 연관된 랜덤 수가 다시 생성될 수 있다. 이후에, S133 단계가 다시 수행될 수 있다.
S131 단계 내지 S136 단계는 메모리 컨트롤러(1200) 및 불휘발성 메모리(1300)에 전원이 공급되는 동안 지속적으로 수행될 수 있다. 메모리 컨트롤러(1200) 및 불휘발성 메모리(1300)의 전원이 차단될 때, S131 단계 내지 S136 단계는 중지될 수 있다.
랜덤 수 발생기(1220)에 의해 발생된 랜덤 수는 메모리 컨트롤러(1200) 또는 불휘발성 메모리(1300)의 전원이 차단되어도 유지될 수 있다. 예를 들어, 랜덤 수는 메모리 컨트롤러(1200) 내의 불휘발성 메모리에 저장되거나, 불휘발성 메모리(1300)로 백업될 수 있다. 카운터(1230)에 의해 관리되는 카운트 값은 메모리 컨트롤러(1200) 또는 불휘발성 메모리(1300)의 전원이 차단되어도 유지될 수 있다. 예를 들어, 카운트 값은 메모리 컨트롤러(1200) 내의 불휘발성 메모리에 저장되거나, 불휘발성 메모리(1300)로 백업될 수 있다.
도 8a는 본 발명의 제 1 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다. 도 1 및 도 8a를 참조하면, S211 단계에서, 읽기 어드레스에 기반하여, 선택된 워드 라인의 상위 워드 라인이 읽어진다. 메모리 컨트롤러(1200)는 수신된 읽기 커맨드에 의해 카운트값이 랜덤 수에 도달할 때, 읽기 커맨드와 함께 수신된 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 상위 워드 라인에 연결된 메모리 셀들을 읽도록 불휘발성 메모리를 제어할 수 있다. 예를 들어, 수신된 어드레스가 불휘발성 메모리의 k 번째 워드 라인을 가리킬 때, 메모리 컨트롤러는 k+1 번째 워드 라인에 대응하는 어드레스를 생성할 수 있다. 메모리 컨트롤러(1200)는 생성된 어드레스 및 읽기 커맨드를 불휘발성 메모리(1300)로 전송하여, 신뢰성 검증 읽기를 수행할 수 있다.
S213 단계에서, 읽기 어드레스에 기반하여, 선택된 워드 라인의 상위 워드 라인이 읽어진다. 메모리 컨트롤러(1200)는 수신된 읽기 커맨드에 의해 카운트값이 랜덤 수에 도달할 때, 읽기 커맨드와 함께 수신된 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 하위 워드 라인에 연결된 메모리 셀들을 읽도록 불휘발성 메모리를 제어할 수 있다. 예를 들어, 수신된 어드레스가 불휘발성 메모리의 k 번째 워드 라인을 가리킬 때, 메모리 컨트롤러는 k-1 번째 워드 라인에 대응하는 어드레스를 생성할 수 있다. 메모리 컨트롤러(1200)는 생성된 어드레스 및 읽기 커맨드를 불휘발성 메모리(1300)로 전송하여, 신뢰성 검증 읽기를 수행할 수 있다.
예시적으로, 선택된 워드 라인이 가장자리에 위치하여 상위 또는 하위 워드 라인이 존재하지 않는 경우, S211 단계 및 S213 단계 중 하나는 생략될 수 있다.
도 8b는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 1 예를 보여준다. 예시적으로, 박스 안의 숫자는 워드 라인의 번호를 가리킬 수 있다. 도 1 및 도 8b를 참조하면, 호스트(1100)는 메모리 컨트롤러(1200)에 워드 라인들(1, 8)의 읽기 커맨드를 순차적으로 전송할 수 있다. 읽기 커맨드가 수신될 때마다, 메모리 컨트롤러(1200)는 카운트 값을 증가시킬 수 있다.
메모리 컨트롤러(1200)는 워드 라인들(1, 8)의 읽기 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다. 메모리 컨트롤러(1200)는 워드 라인들(1, 8)로부터 읽혀진 데이터를 호스트(1100)로 전송할 수 있다.
제 1 시각(T1)에, 호스트(1100)는 메모리 컨트롤러(1200)로 워드 라인(2)의 읽기 커맨드를 전송할 수 있다. 이때, 읽기 커맨드의 카운트 값이 랜덤 수에 도달할 수 있다.
메모리 컨트롤러(1200)는 수신된 읽기 커맨드(2)를 불휘발성 메모리(1300)로 전송하여, 읽기를 수행할 수 있다. 읽혀진 데이터는 호스트(1100)로 전송될 수 있다. 이후에, 메모리 컨트롤러(1200)는 선택된 워드 라인(2)에 인접한 하위 워드 라인(1) 및 상위 워드 라인(3)의 읽기 커맨드를 순차적으로 불휘발성 메모리(1300)로 전송할 수 있다. 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로부터 읽혀지는 워드 라인들(1, 3)의 데이터를 호스트(1100)로 전송하지 않고, 불휘발성 메모리(1300)를 관리하기 위한 후속 동작에 사용할 수 있다. 메모리 컨트롤러(1200)는 카운트 값을 리셋하고, 새로운 랜덤 수를 생성할 수 있다.
이후에, 호스트(1100)는 워드 라인들(7, 4)의 읽기 커맨드를 메모리 컨트롤러(1200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 워드 라인들(7, 4)의 읽기 커맨드를 불휘발성 메모리(1300)로 전송하고, 워드 라인들(7, 4)로부터 읽혀진 데이터를 호스트(1100)로 전송할 수 있다.
제 2 시각(T2)에, 호스트(1100)는 메모리 컨트롤러(1200)로 워드 라인(3)의 읽기 커맨드를 전송할 수 있다. 이때, 읽기 커맨드의 카운트 값이 랜덤 수에 도달할 수 있다.
메모리 컨트롤러(1200)는 수신된 읽기 커맨드(3)를 불휘발성 메모리(1300)로 전송하여, 읽기를 수행할 수 있다. 읽혀진 데이터는 호스트(1100)로 전송될 수 있다. 이후에, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 인접한 하위 워드 라인(2) 및 상위 워드 라인(4)의 읽기 커맨드를 순차적으로 불휘발성 메모리(1300)로 전송할 수 있다. 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로부터 읽혀지는 워드 라인들(2, 4)의 데이터를 호스트(1100)로 전송하지 않고, 불휘발성 메모리(1300)를 관리하기 위한 후속 동작에 사용할 수 있다. 메모리 컨트롤러(1200)는 카운트 값을 리셋하고, 새로운 랜덤 수를 생성할 수 있다.
이후에, 호스트(1100)는 워드 라인(1)의 읽기 커맨드를 메모리 컨트롤러(1200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 워드 라인(1)의 읽기 커맨드를 불휘발성 메모리(1300)로 전송하고, 워드 라인(1)으로부터 읽혀진 데이터를 호스트(1100)로 전송할 수 있다.
예시적으로, 신뢰성 검증 읽기가 수행될 때의 전압 조건 및 읽기가 수행될 때의 전압 조건은 서로 다를 수 있다. 예를 들어, 신뢰성 검증 읽기 시에 사용되는 읽기 전압들의 수 및 레벨들은 읽기가 수행될 때의 읽기 전압들의 수 및 레벨들과 서로 다를 수 있다.
예시적으로, 메모리 컨트롤러(1200)가 불휘발성 메모리(1300)로 전송하는 신뢰성 검증 읽기의 커맨드 및 읽기의 커맨드는 동일할 수 있다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기를 수행하기 위해, 불휘발성 메모리(1300)의 전압 조건을 조절할 수 있다. 예를 들어, 읽기 커맨드(2)에 따른 읽기를 수행한 후, 메모리 컨트롤러(1200)는 전압 조건을 신뢰성 검증 읽기에 따른 전압 조건으로 조절하는 셋업 커맨드(미도시)를 불휘발성 메모리(1300)로 전송할 수 있다. 셋업 커맨드에 따라 전압 조건이 조절된 후, 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로 읽기 커맨드들(1, 3)을 전송할 수 있다. 즉, 메모리 컨트롤러(1200)는 셋업 커맨드 및 읽기 커맨드들(1, 3)을 불휘발성 메모리(1300)로 전송함으로써, 신뢰성 검증 읽기를 수행할 수 있다.
신뢰성 검증 읽기가 완료된 후, 메모리 컨트롤러(1200)는 전압 조건을 읽기(예를 들어, 정상 읽기)를 수행하기 위한 전압 조건으로 조절하는 제 2 셋업 커맨드(미도시)를 불휘발성 메모리(1200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기를 유발하는 읽기 커맨드(2)에 응답하여, 신뢰성 검증 읽기를 수행한 후 제 2 셋업 커맨드를 불휘발성 메모리로 전송할 수 있다. 다른 예로서, 메모리 컨트롤러(1200)는 신뢰성 검증 읽기를 유발하는 읽기 커맨드(2)에 후속하는 읽기 커맨드(7)에 응답하여, 후속 읽기 커맨드(7)에 따른 읽기를 수행하기 전에 제 2 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다.
다른 예로서, 메모리 컨트롤러(1200)는 읽기 및 신뢰성 검증 읽기를 수행하기 위한 커맨드들을 별도로 구비할 수 있다.
도 8c는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 2 예를 보여준다. 도 8b의 예와 비교하면, 제 1 시각(T1)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 인접한 워드 라인들(1, 3)에 대한 신뢰성 검증 읽기를 수행한 후, 선택된 워드 라인(2)에 대한 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다. 마찬가지로, 제 2 시작(T2)에 카운트 값이 새로운 랜덤 수에 도달하면, 선택된 워드 라인(3)에 인접한 워드 라인들(2, 4)에 대한 신뢰성 검증 읽기를 수행한 후, 선택된 워드 라인(3)에 대한 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다.
예시적으로, 도 8b 및 도 8c에서, 신뢰성 검증 읽기가 수행될 때, 선택된 워드 라인에 인접한 하위 워드 라인의 메모리 셀들이 읽혀진 후 상위 워드 라인에 연결된 메모리 셀들이 읽혀지는 것으로 도시되어 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 신뢰성 검증 읽기가 수행될 때, 선택된 워드 라인에 인접한 상위 워드 라인의 메모리 셀들이 읽혀진 후 하위 워드 라인에 연결된 메모리 셀들이 읽혀질 수 있다.
예시적으로, 메모리 컨트롤러(1200)가 불휘발성 메모리(1300)로 전송하는 신뢰성 검증 읽기의 커맨드 및 읽기의 커맨드는 동일할 수 있다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기를 수행하기 위해, 불휘발성 메모리(1300)의 전압 조건을 조절할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는 전압 조건을 신뢰성 검증 읽기에 따른 전압 조건으로 조절하는 셋업 커맨드(미도시)를 불휘발성 메모리(1300)로 전송할 수 있다. 셋업 커맨드에 따라 전압 조건이 조절된 후, 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로 읽기 커맨드들(1, 3)을 전송할 수 있다. 즉, 메모리 컨트롤러(1200)는 셋업 커맨드 및 읽기 커맨드들(1, 3)을 불휘발성 메모리(1300)로 전송함으로써, 신뢰성 검증 읽기를 수행할 수 있다.
신뢰성 검증 읽기가 완료된 후, 메모리 컨트롤러(1200)는 전압 조건을 읽기(예를 들어, 정상 읽기)를 수행하기 위한 전압 조건으로 조절하는 제 2 셋업 커맨드(미도시)를 불휘발성 메모리(1200)로 전송할 수 있다. 이후에, 메모리 컨트롤러(1200)는 전압 조건을 읽기(예를 들어, 정상 읽기)를 수행하기 위한 전압 조건으로 조절하는 제 2 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다. 제 2 셋업 커맨드에 따라 전압 조건이 조절된 후, 메모리 컨트롤러(1300)는 읽기 커맨드(2)를 불휘발성 메모리(1300)로 전송할 수 있다.
다른 예로서, 메모리 컨트롤러(1200)는 읽기 및 신뢰성 검증 읽기를 수행하기 위한 커맨드들을 별도로 구비할 수 있다.
도 8d는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 3 예를 보여준다. 도 8b의 예와 비교하면, 제 1 시각(T1)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 인접한 하위 워드 라인(1)에 대한 신뢰성 검증 읽기를 수행하고, 선택된 워드 라인(2)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(2)에 인접한 상위 워드 라인(3)에 대한 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다. 마찬가지로, 제 2 시각(T2)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 인접한 하위 워드 라인(2)에 대한 신뢰성 검증 읽기를 수행하고, 선택된 워드 라인(3)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(3)에 인접한 상위 워드 라인(4)에 대한 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다.
메모리 컨트롤러(1200)는 전압 조건을 조절하기 위한 셋업 커맨드를 불휘발성 메모리(1300)로 전송한 후, 읽기 커맨드(1)를 불휘발성 메모리(1300)로 전송할 수 있다. 읽기 커맨드(1)에 따른 신뢰성 검증 읽기가 완료된 후, 메모리 컨트롤러(1200)는 제 2 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 잇다. 제 2 셋업 커맨드에 따라 전압 조건이 조절된 후, 메모리 컨트롤러(1200)는 읽기 커맨드(2)를 불휘발성 메모리(1300)로 전송할 수 있다. 읽기 커맨드(2)에 따른 읽기가 수행된 후, 메모리 컨트롤러(1200)는 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다. 셋업 커맨드에 따라 전압 조건이 조절된 후, 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)로 읽기 커맨드(3)를 전송할 수 있다.
읽기 커맨드(3)에 따른 신뢰성 검증 읽기가 수행된 후, 메모리 컨트롤러(1200)는 제 2 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다. 예를 들어, 메모리 컨트롤러(1200)는 읽기 커맨드(2)에 응답하여, 신뢰성 검증 읽기가 모두 완료된 후 제 2 셋업 커맨드를 전송할 수 있다. 다른 예로서, 메모리 컨트롤러(1200)는 후속하는 읽기 커맨드(7)에 응답하여, 후속하는 읽기 커맨드(7)에 따른 읽기가 수행되기 전에 제 2 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다.
다른 예로서, 메모리 컨트롤러(1200)는 읽기 및 신뢰성 검증 읽기를 수행하기 위한 커맨드들을 별도로 구비할 수 있다.
도 8e는 도 8a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 제 4 예를 보여준다. 도 8b의 예와 비교하면, 제 1 시각(T1)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 인접한 상위 워드 라인(3)에 대한 신뢰성 검증 읽기를 수행하고, 선택된 워드 라인(2)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(2)에 인접한 하위 워드 라인(1)에 대한 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다. 마찬가지로, 제 2 시각(T2)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 인접한 상위 워드 라인(4)에 대한 신뢰성 검증 읽기를 수행하고, 선택된 워드 라인(3)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(3)에 인접한 하위 워드 라인(2)에 대한 신뢰성 검증 읽기를 수행하도록 불휘발성 메모리(1300)를 제어할 수 있다.
메모리 컨트롤러(1200)는 신뢰성 검증 읽기가 수행되기 전에, 전압 조건을 조절하기 위한 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기가 완료된 후에, 전압 조건을 복원하기 위한 제 2 셋업 커맨드를 불휘발성 메모리(1300)로 전송할 수 있다. 제 1 셋업 커맨드는 신뢰성 검증 읽기를 유발하는 읽기 커맨드에 따라 전송될 수 있다. 제 2 셋업 커맨드는 신뢰성 검증 읽기를 유발하는 읽기 커맨드 또는 후속하는 읽기 커맨드에 따라 전송될 수 있다.
다른 예로서, 메모리 컨트롤러(1200)는 읽기 및 신뢰성 검증 읽기를 수행하기 위한 커맨드들을 별도로 구비할 수 있다.
메모리 컨트롤러(1200)가 전압 조건을 조절하기 위한 커맨드를 전송하는 구성, 또는 메모리 컨트롤러(1200)가 읽기 및 신뢰성 검증 읽기를 위한 별도의 커맨드들을 구비하는 구성은 이하의 실시 예들에도 동일하게 적용될 수 있으며, 본 발명의 기술적 사상으로부터 괴리되지 않은 상태에서 필요에 따라 변경 및 응용될 수 있다.
도 9a는 본 발명의 제 2 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다. 도 1 및 도 9a를 참조하면, S221 단계에서, 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 워드 라인들 중 하나의 워드 라인이 읽어진다. 메모리 컨트롤러(1200)는 수신된 읽기 커맨드에 의해 카운트값이 랜덤 수에 도달할 때, 읽기 커맨드와 함께 수신된 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 워드 라인들 중 하나의 워드 라인에 연결된 메모리 셀들을 읽도록 불휘발성 메모리를 제어할 수 있다. 예를 들어, 수신된 어드레스가 불휘발성 메모리의 k 번째 워드 라인을 가리킬 때, 메모리 컨트롤러는 k-1 번째 또는 k+1 번째 워드 라인에 대응하는 어드레스를 생성할 수 있다. 메모리 컨트롤러(1200)는 생성된 어드레스 및 읽기 커맨드를 불휘발성 메모리(1300)로 전송하여, 신뢰성 검증 읽기를 수행할 수 있다.
S223 단계에서, 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 워드 라인들 중 다른 하나의 워드 라인이 읽어진다. 메모리 컨트롤러(1200)는 읽기 커맨드와 함께 수신된 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 워드 라인들 중 다른 하나의 워드 라인에 연결된 메모리 셀들을 읽도록 불휘발성 메모리를 제어할 수 있다. 예를 들어, 수신된 어드레스가 불휘발성 메모리의 k 번째 워드 라인을 가리킬 때, 메모리 컨트롤러는 k+1 번째 또는 k-1 번째 워드 라인에 대응하는 어드레스를 생성할 수 있다. 메모리 컨트롤러(1200)는 생성된 어드레스 및 읽기 커맨드를 불휘발성 메모리(1300)로 전송하여, 신뢰성 검증 읽기를 수행할 수 있다.
예시적으로, 다른 하나의 워드 라인에 대한 신뢰성 검증 읽기는 후속하는 읽기 커맨드에 응답하여 수행될 수 있다. 제 1 읽기 커맨드가 수신되어 카운트 값이 랜덤 수에 도달할 때, 제 1 읽기 커맨드와 연관된 제 1 읽기 어드레스에 의해 선택된 워드 라인과 인접한 워드 라인들 중 하나의 워드 라인에 대한 신뢰성 검증 읽기가 수행될 수 있다. 제 1 읽기 커맨드에 후속하는 제 2 읽기 커맨드가 수신될 때, 제 1 읽기 어드레스에 의해 선택된 워드 라인과 인접한 워드 라인들 중 다른 하나의 워드, 라인에 대한 신뢰성 검증 읽기가 수행될 수 있다.
예시적으로, 선택된 워드 라인이 가장자리에 위치하여 상위 또는 하위 워드 라인이 존재하지 않는 경우, S221 단계 및 S223 단계 중 하나는 생략될 수 있다.
도 9b는 도 9a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 예를 보여준다. 도 8b의 예와 비교하면, 제 1 시각(T1)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(2)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(3)에 인접한 워드 라인들(1, 3) 중 하나의 워드 라인(1)에 대한 신뢰성 검증 읽기를 수행할 수 있다. 제 2 시각(T1)에 워드 라인(7)의 읽기 커맨드가 수신되면, 메모리 컨트롤러(1200)는 선택된 워드 라인(7)에 대한 읽기를 수행하고, 그리고 이전 읽기 커맨드에 의해 선택된 워드 라인(2)과 인접한 워드 라인들(1, 3) 중 다른 하나의 워드 라인(3)에 대한 신뢰성 검증 읽기를 수행할 수 있다.
마찬가지로, 제 3 시각(T3)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(3)에 인접한 워드 라인들(2, 4) 중 하나의 워드 라인(2)에 대한 신뢰성 검증 읽기를 수행할 수 있다. 제 4 시각(T4)에 워드 라인(1)의 읽기 커맨드가 수신되면, 메모리 컨트롤러(1200)는 선택된 워드 라인(1)에 대한 읽기를 수행하고, 그리고 이전 읽기 커맨드에 의해 선택된 워드 라인(3)과 인접한 워드 라인들(2, 4) 중 다른 하나의 워드 라인(4)에 대한 신뢰성 검증 읽기를 수행할 수 있다.
신뢰성 검증 읽기가 복수의 읽기 커맨드들에 응답하여 수행되는 것으로 분산되면, 메모리 컨트롤러(1200) 및 불휘발성 메모리(1300)를 포함하는 메모리 시스템이 호스트(1100)의 읽기 요청에 응답하는 응답 시간(response time)이 단축될 수 있다.
예시적으로, 도 8b 및 도 8c를 참조하여 설명된 바와 같이, 읽기 및 신뢰성 검증 읽기가 수행되는 순서는 변경될 수 있다.
예시적으로, 도 8d 및 도 8e를 참조하여 설명된 바와 같이, 첫 번째 신뢰성 검증 읽기가 수행되는 워드 라인의 위치와 두 번째 신뢰성 검증 읽기가 수행되는 워드 라인의 위치는 변경될 수 있다.
도 10a는 본 발명의 제 3 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다. 도 1 및 도 10a를 참조하면, S231 단계에서, 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 워드 라인들 중 하나의 워드 라인이 읽어진다. 메모리 컨트롤러(1200)는 수신된 읽기 커맨드에 의해 카운트값이 랜덤 수에 도달할 때, 읽기 커맨드와 함께 수신된 읽기 어드레스에 기반하여, 선택된 워드 라인에 인접한 워드 라인들 중 하나의 워드 라인에 연결된 메모리 셀들을 읽도록 불휘발성 메모리를 제어할 수 있다. 예를 들어, 수신된 어드레스가 불휘발성 메모리의 k 번째 워드 라인을 가리킬 때, 메모리 컨트롤러는 k-1 번째 또는 k+1 번째 워드 라인에 대응하는 어드레스를 생성할 수 있다. 메모리 컨트롤러(1200)는 생성된 어드레스 및 읽기 커맨드를 불휘발성 메모리(1300)로 전송하여, 신뢰성 검증 읽기를 수행할 수 있다.
예시적으로, 선택된 워드 라인에 인접한 워드 라인들 중 신뢰성 검증 읽기가 수행되는 워드 라인은 랜덤하게 선택될 수 있다. 메모리 컨트롤러(1200)는 랜덤 수 발생기(1220)에서 더미 워드 라인을 선택하기 위한 랜덤 수를 더 생성하고, 생성된 랜덤 수에 기반하여, 인접한 워드 라인들 중 신뢰성 검증 읽기가 수행될 워드 라인을 선택할 수 있다.
예시적으로, 선택된 워드 라인에 인접한 워드 라인들 중 신뢰성 검증 읽기가 수행되는 워드 라인은 교대로 선택될 수 있다. 메모리 컨트롤러(1200)는 첫 번째 신뢰성 검증 읽기가 수행될 때 상위(또는 하위) 워드 라인에 대해 신뢰성 검증 읽기를 수행하고, 두 번째 신뢰성 검증 읽기가 수행될 때 하위(또는 상위) 워드 라인에 대해 신뢰성 검증 읽기를 수행할 수 있다.
도 10b는 도 10a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 예를 보여준다. 도 8b의 예와 비교하면, 제 1 시각(T1)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(2)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(3)에 인접한 워드 라인들(1, 3) 중 하나의 워드 라인(1)에 대한 신뢰성 검증 읽기를 수행할 수 있다. 인접한 워드 라인들(1, 3) 중 신뢰성 검증 읽기가 수행될 워드 라인은 랜덤하게 또는 교대로 선택될 수 있다.
제 2 시각(T2)에 카운트 값이 랜덤 수에 도달하면, 메모리 컨트롤러(1200)는 선택된 워드 라인(3)에 대한 읽기를 수행하고, 그리고 선택된 워드 라인(3)에 인접한 워드 라인들(2, 4) 중 하나의 워드 라인(4)에 대한 신뢰성 검증 읽기를 수행할 수 있다. 인접한 워드 라인들(2, 4) 중 신뢰성 검증 읽기가 수행될 워드 라인은 랜덤하게 또는 교대로 선택될 수 있다.
예시적으로, 도 8b 및 도 8c를 참조하여 설명된 바와 같이, 읽기 및 신뢰성 검증 읽기가 수행되는 순서는 변경될 수 있다.
도 10a 및 도 10b를 참조하여 설명된 바와 같이 인접한 워드 라인들 중 하나의 워드 라인에 대해 신뢰성 검증 읽기가 수행될 때, 신뢰성 검증 읽기가 수행되는 빈도의 평균값(제 1 평균값)은 도 8a 내지 도 9b를 참조하여 설명된 바와 같이 인접한 워드 라인들에 대해 신뢰성 검증 읽기가 수행될 때의 평균값(제 2 평균값)보다 적을 수 있다. 예를 들어, 제 1 평균값은 제 2 평균값의 절반일 수 있다.
도 11a는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 1 예를 보여준다. 도 11a에서, 가로 축은 메모리 셀들의 문턱 전압을 가리키고, 세로 축은 메모리 셀들의 수를 가리킨다. 도 11a에서, 세 개의 워드 라인들(WL_k-1, WL_k, WL_k+1)의 메모리 셀들의 문턱 전압 산포들이 도시되어 있다.
메모리 셀들은 소거 상태(E) 및 프로그램 상태들(P1~P7) 중 하나를 가질 수 있다. 즉, 각 메모리 셀은 3비트를 저장할 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
워드 라인(WL_k)은 읽기 커맨드 및 읽기 어드레스에 의해 선택된 워드 라인을 수 있다. 워드 라인들(WL_k-1, WL_k+1)은 선택된 워드 라인과 인접한 워드 라인들일 수 있다. 인접한 워드 라인들(WL_k-1, WL_k+1)에 복수의 전압들(VR1~VR2)이 선택 읽기 전압으로 인가될 수 있다. 복수의 전압들(VR1~VR2)은 통상 읽기 시에 사용되는 전압들일 수 있다.
예를 들어, 통상 읽기 시에, 최하위 비트들(LSB)을 읽기 위한 전압들, 중간 비트들(CSB)을 읽기 위한 전압들, 그리고 최상위 비트들(MSB)을 읽기 위한 전압들이 사용될 수 있다. 신뢰성 검증 읽기는 이러한 읽기 전압들 중 소거 상태(E) 및 소거 상태(E)와 가장 인접한 프로그램 상태(P1) 사이의 레벨을 갖는 전압을 포함하는 읽기 전압들을 사용할 수 있다.
예를 들어, 신뢰성 검증 읽기는 소거 상태(E)와 가장 인접한 전압(VR1)을 이용하여 수행될 수 있다. 또는, 신뢰성 검증 읽기는 소거 상태(E)와 가장 인접한 전압(VR1)을 포함하는 읽기 전압들(VR1, VR2)을 이용하여 수행될 수 있다. 예를 들어, 신뢰성 검증 읽기는 최상위 비트들(MSB)을 읽는 동작을 포함할 수 있다. 예시적으로, 최상위 비트들(MSB)을 읽기 위한 전압들이 사용되는 것으로 도 11a에 도시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
소거 상태(E)는 메모리 셀들이 갖는 상태들 중 가장 낮은 문턱 전압의 범위을 갖는다. 따라서, 읽기 교란은 소거 상태(E)의 메모리 셀들에서 가장 크게 발생할 수 있다. 소거 상태(E) 및 프로그램 상태(P1) 사이의 전압(VRE1)이 선택 읽기 전압으로 사용되면, 소거 상태(E)의 메모리 셀들에서 발생하는 읽기 교란이 검출되고, 인접한 워드 라인들(WL_k-1, WL_k+1)에서 발생하는 가장 큰 교란이 검출될 수 있다.
도 11b는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 2 예를 보여준다. 도 11a와 비교하면, 인접한 워드 라인(WL_k+1)의 메모리 셀들은 최하위 비트들(LSB) 및 중간 비트들(CSB)을 저장하고, 최상위 비트들(MSB)을 저장하지 않은 상태일 수 있다. 인접한 워드 라인(WL_k-1)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 선택된 워드 라인(WL_k)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다.
인접한 워드 라인(WL_k-1)의 메모리 셀들은 도 11a를 참조하여 설명된 바와 같이 읽어질 수 있다. 인접한 워드 라인(WL_k+1)에 대해 신뢰성 검증 읽기가 수행될 때, 복수의 전압들(VCR1, VCR2)이 사용될 수 있다. 복수의 전압들(VCR1, VCR2)은 통상 읽기 시에 사용되는 전압들일 수 있다. 예를 들어, 통상 읽기 시에, 최하위 비트들(LSB)을 읽기 위한 전압들 및 중간 비트들(CSB)을 읽기 위한 전압들이 사용될 수 있다. 신뢰성 검증 읽기는 이러한 읽기 전압들 중 소거 상태(E) 및 소거 상태(E)와 가장 인접한 프로그램 상태(CP1) 사이의 레벨을 갖는 전압을 포함하는 읽기 전압들을 사용할 수 있다. 예를 들어, 신뢰성 검증 읽기는 소거 상태(E)와 가장 인접한 전압(VR1)을 이용하여 수행될 수 있다. 또는, 신뢰성 검증 읽기는 소거 상태(E)와 가장 인접한 전압(VCR1)을 포함하는 읽기 전압들(VCR1, VCR2)을 이용하여 수행될 수 있다. 예를 들어, 신뢰성 검증 읽기는 중간 비트들(CSB)을 읽는 동작을 포함할 수 있다. 예시적으로, 중간 비트들(CSB)을 읽기 위한 전압들이 사용되는 것으로 도 11b에 도시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
도 11c는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 3 예를 보여준다. 도 11a와 비교하면, 인접한 워드 라인(WL_k+1)의 메모리 셀들은 최하위 비트들(LSB)을 저장하고, 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하지 않은 상태일 수 있다. 인접한 워드 라인(WL_k-1)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 선택된 워드 라인(WL_k)의 메모리 셀들은 최하위 비트들(LSB) 및 중간 비트들(CSB)을 저장하는 상태일 수 있다.
인접한 워드 라인(WL_k-1)의 메모리 셀들은 도 11a를 참조하여 설명된 바에 따라 읽어질 수 있다. 인접한 워드 라인(WL_k+1)에 대해 신뢰성 검증 읽기가 수행될 때, 전압(VLR)이 사용될 수 있다. 전압(VLR)은 통상 읽기 시에 사용되는 전압일 수 있다. 예를 들어, 전압(VLR)은 최하위 비트들(LSB)을 읽기 위한 전압일 수 있다. 예를 들어, 신뢰성 검증 읽기는 소거 상태(E)와 가장 인접한 전압(VLR)을 이용하여 수행될 수 있다. 또는, 신뢰성 검증 읽기는 최하위 비트들(LSB)을 읽는 동작을 포함할 수 있다.
도 11d는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 4 예를 보여준다. 도 11b와 비교하면, 인접한 워드 라인(WL_k+1)의 메모리 셀들은 데이터를 저장하지 않는 소거 상태(E)일 수 있다. 인접한 워드 라인(WL_k-1)의 메모리 셀들은 최하위 비트들(LSB) 및 중간 비트들(CSB)을 저장하는 상태일 수 있다. 선택된 워드 라인(WL_k)의 메모리 셀들은 최하위 비트들(LSB)을 저장하는 상태일 수 있다.
인접한 워드 라인(WL_k-1)의 메모리 셀들은 도 11b의 인접한 워드 라인(WL_k+1)을 참조하여 설명된 바에 따라 읽어질 수 있다. 인접한 워드 라인(WL_k+1)에 대해 신뢰성 검증 읽기가 수행될 때, 신뢰성 검증 읽기 전압(VDR)이 사용될 수 있다. 신뢰성 검증 읽기 전압(VDR)은 소거 상태(E) 및 소거 상태와 가장 인접한 프로그램 상태(P1) 사이의 레벨을 갖는 전압일 수 있다. 신뢰성 검증 읽기 전압(VDR)은 통상 읽기 시에 사용되는 전압일 수 있다. 예를 들어, 신뢰성 검증 읽기 전압(VDR)은 최하위 비트들(LSB)을 읽기 위한 전압, 중간 비트들(CSB)을 읽기 위한 전압, 그리고 최상위 비트들(MSB)을 읽기 위한 전압들 중 소거 상태(E)에 가장 인접한 레벨을 갖는 전압일 수 있다. 신뢰성 검증 읽기 전압(VDR)은 통상 읽기 시에 사용되는 전압들과 다른 레벨을 갖는, 신뢰성 검증 읽기를 위해 정해진 레벨을 갖는 전압일 수 있다.
도 11e는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 5 예를 보여준다. 도 11a와 비교하면, 인접한 워드 라인(WL_k+1)의 메모리 셀들은 데이터를 저장하지 않는 소거 상태(E)일 수 있다. 인접한 워드 라인(WL_k-1)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 선택된 워드 라인(WL_k)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다.
인접한 워드 라인(WL_k-1)의 메모리 셀들은 도 11a를 참조하여 설명된 바와 같이 읽어질 수 있다. 인접한 워드 라인(WL_k+1)의 메모리 셀들은 도 11d의 인접한 워드 라인(WL_k+1)을 참조하여 설명된 바와 같이 읽어질 수 있다.
도 11f는 신뢰성 검증 읽기가 수행될 때 인가되는 선택 읽기 전압의 제 6 예를 보여준다. 도 11a와 비교하면, 인접한 워드 라인(WL_k+1)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)이 거칠게 프로그램된(coarse programmed) 상태일 수 있다. 인접한 워드 라인(WL_k-1)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 선택된 워드 라인(WL_k)의 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다.
인접한 워드 라인(WL_k-1)의 메모리 셀들은 도 11a를 참조하여 설명된 바와 같이 읽어질 수 있다. 신뢰성 검증 읽기가 수행될 때, 거칠게 프로그램된 인접한 워드 라인(WL_k+1)에 대한 읽기는 생략될 수 있다.
거친 프로그램(coarse program)은 온-칩 버퍼 프로그램(on-chip buffer program)의 프로그램 시퀀스의 하나일 수 있다. 온-칩 버퍼 프로그램은 하나의 워드 라인의 메모리 셀들에 대해 1-스텝 프로그램, 거친 프로그램, 그리고 정교한 프로그램(fine program)을 수행하는 프로그램일 수 있다. 1-스텝 프로그램은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB) 중 적어도 두 개의 비트들을 선택된 워드 라인의 메모리 셀들에 프로그램할 수 있다. 거친 프로그램은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 메모리 셀들에 프로그램할 수 있다. 정교한 프로그램은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB) 메모리 셀들에 거친 프로그램보다 정밀하게 프로그램할 수 있다. 특정한 워드 라인의 메모리 셀들에 1-스텝 프로그램 및 거친 프로그램이 수행된 상태에서, 해당 메모리 셀들의 읽기는 수행되지 않을 수 있다. 특정한 워드 라인의 메모리 셀들에 정교한 프로그램이 수행된 후에, 해당 메모리 셀들의 읽기가 수행될 수 있다.
도 12는 메모리 컨트롤러(1200)가 랜덤 수 및 카운트 값을 관리하는 방법의 예를 보여준다. 도 12를 참조하면, 메모리 컨트롤러(1200)는 총괄 관리, 블록 그룹 관리 또는 블록 관리 중 하나를 수행할 수 있다.
총괄 관리는 불휘발성 메모리(1300)의 저장 공간 전체에 대해 하나의 랜덤 수(RDN) 및 하나의 읽기 카운트를 관리할 수 있다. 랜덤 수 발생기(1220)는 하나의 랜덤 수(RDN)를 생성할 수 있다. 카운터(1230)는 하나의 카운트 값을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 카운트 값이 증가될 수 있다. 카운트 값은 랜덤 수와 비교될 수 있다.
블록 그룹 관리는 불휘발성 메모리(1300)의 메모리 블록들을 복수의 블록 그룹들로 나누어 관리할 수 있다. 각 블록 그룹은 복수의 메모리 블록들을 포함할 수 있다. 랜덤 수 발생기(1220)는 복수의 블록 그룹들에 각각 대응하는 복수의 랜덤 수들(RDN1~RDNn)을 생성할 수 있다. 카운터(1230)는 복수의 블록 그룹들에 각각 대응하는 복수의 카운트 값을 카운트할 수 있다. 메모리 컨트롤러(1200)는 블록 그룹 단위로 랜덤 수 및 카운트 값을 관리할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 읽기가 수행된 블록 그룹에 대응하는 카운트 값이 증가될 수 있다. 증가된 카운트 값은 읽기가 수행된 블록 그룹에 대응하는 랜덤 수와 비교될 수 있다.
블록 관리는 불휘발성 메모리(1300)의 복수의 메모리 블록들을 관리할 수 있다. 랜덤 수 발생기(1220)는 복수의 메모리 블록들에 각각 대응하는 복수의 랜덤 수들(RDN1~RDNn)을 생성할 수 있다. 카운터(1230)는 복수의 메모리 블록들에 각각 대응하는 복수의 카운트 값을 카운트할 수 있다. 메모리 컨트롤러(1200)는 메모리 블록의 단위로 랜덤 수 및 카운트 값을 관리할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 읽기가 수행된 메모리 블록에 대응하는 카운트 값이 증가될 수 있다. 증가된 카운트 값은 읽기가 수행된 메모리 블록에 대응하는 랜덤 수와 비교될 수 있다.
도 13a는 불휘발성 메모리의 오픈 워드 라인에서 발생하는 교란의 제 1 예를 준다. 도 13a에서, 가로 축은 메모리 셀들의 문턱 전압을 가리키고, 세로 축은 메모리 셀들의 수를 가리킨다. 즉, 도 13a는 워드 라인들(WL1~WL8)에 연결된 메모리 셀들의 문턱 전압 산포들을 보여준다.
도 13a를 참조하면, 워드 라인들(WL1~WL5)에 연결된 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 워드 라인들(WL6~WL8)에 연결된 메모리 셀들은 데이터를 저장하지 않는 소거 상태(E)일 수 있다. 데이터를 저장하지 않는 메모리 셀들에 연결되는 워드 라인들(WL6~WL8)은 오픈 워드 라인들(open word lines)일 수 있다.
워드 라인(WL3)이 선택되어, 읽기가 수행될 수 있다. 워드 라인들(WL1, WL2, WL4, WL5) 에서도 교란이 발생하지만, 소거 상태(E)의 메모리 셀들만 존재하는 워드 라인들(WL6~WL7)에서 가장 강한 교란이 발생할 수 있다. 워드 라인들(WL6~WL8)에서 발생하는 교란은 선택된 워드 라인(WL3)과 인접한 워드 라인들(WL2, WL4)에서 발생하는 교란보다 강할 수 있다.
도 13b는 불휘발성 메모리의 오픈 워드 라인에서 발생하는 교란의 제 2 예를 준다. 도 13b에서, 가로 축은 메모리 셀들의 문턱 전압을 가리키고, 세로 축은 메모리 셀들의 수를 가리킨다. 즉, 도 13b는 워드 라인들(WL1~WL8)에 연결된 메모리 셀들의 문턱 전압 산포들을 보여준다.
도 13b를 참조하면, 워드 라인들(WL1~WL3)에 연결된 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 워드 라인(WL4)에 연결된 메모리 셀들은 최하위 비트들(LSB) 및 중간 비트들(CSB)을 저장하는 상태일 수 있다. 워드 라인(WL5)에 연결된 메모리 셀들은 최하위 비트들(LSB)을 저장하는 상태일 수 있다. 워드 라인들(WL6~WL8)에 연결된 메모리 셀들은 데이터를 저장하지 않는 소거 상태(E)일 수 있다. 데이터를 저장하지 않는 메모리 셀들에 연결되는 워드 라인들(WL6~WL8)은 오픈 워드 라인들(open word lines)일 수 있다.
워드 라인(WL3)이 선택되어, 읽기가 수행될 수 있다. 워드 라인들(WL1, WL2, WL4, WL5) 에서도 교란이 발생하지만, 소거 상태(E)의 메모리 셀들만 존재하는 워드 라인들(WL6~WL7)에서 가장 강한 교란이 발생할 수 있다. 워드 라인들(WL6~WL8)에서 발생하는 교란은 선택된 워드 라인(WL3)과 인접한 워드 라인들(WL2, WL4)에서 발생하는 교란보다 강할 수 있다.
도 13c는 불휘발성 메모리의 오픈 워드 라인에서 발생하는 교란의 제 3 예를 준다. 도 13c에서, 가로 축은 메모리 셀들의 문턱 전압을 가리키고, 세로 축은 메모리 셀들의 수를 가리킨다. 즉, 도 13c는 워드 라인들(WL1~WL8)에 연결된 메모리 셀들의 문턱 전압 산포들을 보여준다.
도 13c를 참조하면, 워드 라인들(WL1~WL3)에 연결된 메모리 셀들은 최하위 비트들(LSB), 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하는 상태일 수 있다. 워드 라인(WL4)에 연결된 메모리 셀들은 거친 프로그램된 상태일 수 있다. 워드 라인(WL5)에 연결된 메모리 셀들은 1-스텝 프로그램된 상태일 수 있다. 워드 라인들(WL6~WL8)에 연결된 메모리 셀들은 데이터를 저장하지 않는 소거 상태(E)일 수 있다. 데이터를 저장하지 않는 메모리 셀들에 연결되는 워드 라인들(WL6~WL8)은 오픈 워드 라인들(open word lines)일 수 있다.
워드 라인(WL3)이 선택되어, 읽기가 수행될 수 있다. 워드 라인들(WL1, WL2, WL4, WL5) 에서도 교란이 발생하지만, 소거 상태(E)의 메모리 셀들만 존재하는 워드 라인들(WL6~WL7)에서 가장 강한 교란이 발생할 수 있다. 워드 라인들(WL6~WL8)에서 발생하는 교란은 선택된 워드 라인(WL3)과 인접한 워드 라인들(WL2, WL4)에서 발생하는 교란보다 강할 수 있다.
도 13a 및 도 13c를 참조하여 설명된 바와 같이, 읽기가 수행되는 메모리 블록에 오픈 워드 라인이 존재할 때, 오픈 워드 라인에서 가장 강한 교란이 발생할 수 있다. 이와 같은 문제를 방지하기 위하여, 본 발명은 오픈 워드 라인에 대해 신뢰성 검증 읽기를 수행할 수 있다.
도 14a는 본 발명의 제 4 실시 예에 따라 신뢰성 검증 읽기가 수행되는 방법을 보여주는 순서도이다. 도 1 및 도 14a를 참조하면, S311 단계에서, 읽기 어드레스에 기반하여 적어도 하나의 오픈 워드 라인이 읽어진다. 메모리 컨트롤러(1200)는 카운터(1230)로부터 수신되는 카운트 값이 랜덤 수 발생기(1220)로부터 수신되는 랜덤 수에 도달할 때, 읽기 어드레스에 대응하는 메모리 블록의 오픈 워드 라인에 대해 신뢰성 검증 읽기를 수행할 수 있다.
도 14b는 도 14a의 신뢰성 검증 읽기 방법에 따라 신뢰성 검증 읽기가 수행되는 예를 보여준다. 도 1 및 도 14b를 참조하면, 선택된 워드 라인(WL3)이 속한 메모리 블록에서, 워드 라인들(WL6~WL8)이 오픈 워드 라인들일 수 있다. 신뢰성 검증 읽기는 미리 정해진 위치의 오픈 워드 라인에 대해 수행될 수 있다.
예를 들어, 첫 번째 신뢰성 검증 읽기 케이스로 표시된 바와 같이, 오픈 워드 라인들 중 데이터를 저장하는 워드 라인들(WL1~WL5)과 가장 인접한 워드 라인(WL6)에서 신뢰성 검증 읽기가 수행될 수 있다.
예를 들어, 두 번째 신뢰성 검증 읽기 케이스로 표시된 바와 같이, 오픈 워드 라인들 중 중앙의 워드 라인(WL7)에서 신뢰성 검증 읽기가 수행될 수 있다.
예를 들어, 세 번째 신뢰성 검증 읽기 케이스로 표시된 바와 같이, 오픈 워드 라인들 중 데이터를 저장하는 워드 라인들(WL1~WL5)과 가장 먼 워드 라인(WL8)에서 신뢰성 검증 읽기가 수행될 수 있다.
예시적으로, 오픈 워드 라인에 대한 신뢰성 검증 읽기는 도 8b 내지 도 8e, 도 9b 또는 도 10b를 참조하여 설명된 커맨드 시퀀스에 따라 수행될 수 있다.
예시적으로, 오픈 워드 라인에 대한 신뢰성 검증 읽기는 도 11d 또는 도 11e 인접한 워드 라인(WL_k+1)에 대한 신뢰성 검증 읽기를 참조하여 설명된 전압을 이용하여 수행될 수 있다.
도 15는 메모리 컨트롤러(1200)가 랜덤 수 및 카운트 값을 관리하는 방법의 다른 예를 보여준다. 도 15를 참조하면, 메모리 컨트롤러(1200)는 총괄 관리, 블록 그룹 관리 또는 블록 관리 중 하나를 수행할 수 있다.
총괄 관리는 불휘발성 메모리(1300)의 저장 공간 전체에 대해 제 1 신뢰성 검증 읽기 테이블 및 제 2 신뢰성 검증 읽기 테이블을 관리할 수 있다. 제 1 신뢰성 검증 읽기 테이블은 인접 워드 라인에 대해 신뢰성 검증 읽기를 수행하기 위한 테이블이고, 제 2 신뢰성 검증 읽기 테이블은 오픈 워드 라인에 대해 신뢰성 검증 읽기를 수행하기 위한 테이블일 수 있다.
메모리 컨트롤러(1200)는 제 1 신뢰성 검증 읽기 테이블에서, 하나의 랜덤 수(RDN_C) 및 읽기 카운트를 관리할 수 있다. 랜덤 수 발생기(1220)는 제 1 신뢰성 검증 읽기 테이블에 대응하는 하나의 랜덤 수(RDN_C)를 생성할 수 있다. 카운터(1230)는 제 1 신뢰성 검증 읽기 테이블에 대응하는 하나의 카운트 값을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 카운트 값이 증가될 수 있다. 카운트 값은 랜덤 수(RDN_C)와 비교될 수 있다.
메모리 컨트롤러(1200)는 제 2 신뢰성 검증 읽기 테이블에서, 하나의 랜덤 수(RDN_O) 및 읽기 카운트를 관리할 수 있다. 랜덤 수 발생기(1220)는 제 2 신뢰성 검증 읽기 테이블에 대응하는 하나의 랜덤 수(RDN_O)를 생성할 수 있다. 카운터(1230)는 제 2 신뢰성 검증 읽기 테이블에 대응하는 하나의 카운트 값을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 카운트 값이 증가될 수 있다. 예시적으로, 불휘발성 메모리(1300)의 메모리 블록들 중 오픈 워드 라인을 포함하는 메모리 블록에서 읽기가 수행될 때, 카운트 값이 증가될 수 있다. 카운트 값은 랜덤 수(RDN_C)와 비교될 수 있다.
제 1 신뢰성 검증 읽기 테이블과 제 2 신뢰성 검증 읽기 테이블은 독립적으로 관리될 수 있다. 예를 들어, 불휘발성 메모리(1300)의 메모리 블록들 중 오픈 워드 라인을 포함하지 않는 메모리 블록에서 읽기가 수행될 때, 제 1 신뢰성 검증 읽기 테이블의 카운트 값은 증가되고, 제 2 신뢰성 검증 읽기 테이블의 카운트 값은 증가되지 않을 수 있다. 오픈 워드 라인을 포함하는 메모리 블록에서 읽기가 수행될 때, 제 1 신뢰성 검증 읽기 테이블의 카운트 값과 제 2 신뢰성 검증 읽기 테이블의 카운트 값이 증가될 수 있다.
제 1 신뢰성 검증 읽기 테이블에 기반하여, 인접한 워드 라인들에서 신뢰성 검증 읽기가 수행될 때, 제 2 신뢰성 검증 읽기 테이블의 정보는 변경되지 않을 수 있다. 예를 들어, 제 1 신뢰성 검증 읽기 테이블의 랜덤 수가 다시 생성되고 카운트 값이 리셋되어도, 제 2 신뢰성 검증 읽기 테이블의 랜덤 수 및 카운트 값은 유지될 수 있다. 마찬가지로, 제 2 신뢰성 검증 읽기 테이블에 기반하여, 적어도 하나의 오픈 워드 라인에서 신뢰성 검증 읽기가 수행될 때, 제 1 신뢰성 검증 읽기 테이블의 정보는 변경되지 않을 수 있다. 예를 들어, 제 2 신뢰성 검증 읽기 테이블의 랜덤 수가 다시 생성되고 카운트 값이 리셋되어도, 제 1 신뢰성 검증 읽기 테이블의 랜덤 수 및 카운트 값은 유지될 수 있다.
블록 그룹 관리는 불휘발성 메모리(1300)의 메모리 블록들을 복수의 블록 그룹들로 나누어 관리할 수 있다. 각 블록 그룹은 복수의 메모리 블록들을 포함할 수 있다. 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)의 블록 그룹들에 대해 제 1 신뢰성 검증 읽기 테이블 및 제 2 신뢰성 검증 읽기 테이블을 관리할 수 있다.
메모리 컨트롤러(1200)는 제 1 신뢰성 검증 읽기 테이블에서, 복수의 블록 그룹들에 각각 대응하는 복수의 랜덤 수들(RDN_C1~RDN_Cn) 및 읽기 카운트들을 관리할 수 있다. 랜덤 수 발생기(1220)는 제 1 신뢰성 검증 읽기 테이블의 복수의 블록 그룹들에 각각 대응하는 복수의 랜덤 수들(RDN_C1~RDN_Cn)을 생성할 수 있다. 카운터(1230)는 제 1 신뢰성 검증 읽기 테이블의 복수의 블록 그룹들에 각각 대응하는 복수의 카운트 값들을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 읽기가 수행된 블록 그룹에 대응하는 카운트 값이 증가될 수 있다. 카운트 값은 읽기가 수행된 블록 그룹에 대응하는 랜덤 수와 비교될 수 있다.
메모리 컨트롤러(1200)는 제 2 신뢰성 검증 읽기 테이블에서, 복수의 블록 그룹들에 각각 대응하는 복수의 랜덤 수들(RDN_O1~RDN_On) 및 읽기 카운트들을 관리할 수 있다. 랜덤 수 발생기(1220)는 제 2 신뢰성 검증 읽기 테이블의 복수의 블록 그룹들에 각각 대응하는 복수의 랜덤 수들(RDN_O1~RDN_On)을 생성할 수 있다. 카운터(1230)는 제 2 신뢰성 검증 읽기 테이블의 복수의 블록 그룹들에 각각 대응하는 복수의 카운트 값들을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 읽기가 수행된 블록 그룹에 대응하는 카운트 값이 증가될 수 있다. 카운트 값은 읽기가 수행된 블록 그룹에 대응하는 랜덤 수와 비교될 수 있다.
제 1 신뢰성 검증 읽기 테이블과 제 2 신뢰성 검증 읽기 테이블은 독립적으로 관리될 수 있다.
블록 관리는 불휘발성 메모리(1300)의 복수의 메모리 블록들을 관리할 수 있다. 메모리 컨트롤러(1200)는 불휘발성 메모리(1300)의 메모리 블록들에 대해 제 1 신뢰성 검증 읽기 테이블 및 제 2 신뢰성 검증 읽기 테이블을 관리할 수 있다.
메모리 컨트롤러(1200)는 제 1 신뢰성 검증 읽기 테이블에서, 복수의 메모리 블록들에 각각 대응하는 복수의 랜덤 수들(RDN_C1~RDN_Cn) 및 읽기 카운트들을 관리할 수 있다. 랜덤 수 발생기(1220)는 제 1 신뢰성 검증 읽기 테이블의 복수의 메모리 블록들에 각각 대응하는 복수의 랜덤 수들(RDN_C1~RDN_Cn)을 생성할 수 있다. 카운터(1230)는 제 1 신뢰성 검증 읽기 테이블의 복수의 메모리 블록들에 각각 대응하는 복수의 카운트 값들을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 읽기가 수행된 메모리 블록에 대응하는 카운트 값이 증가될 수 있다. 카운트 값은 읽기가 수행된 메모리 블록에 대응하는 랜덤 수와 비교될 수 있다.
메모리 컨트롤러(1200)는 제 2 신뢰성 검증 읽기 테이블에서, 복수의 메모리 블록들에 각각 대응하는 복수의 랜덤 수들(RDN_O1~RDN_On) 및 읽기 카운트들을 관리할 수 있다. 랜덤 수 발생기(1220)는 제 2 신뢰성 검증 읽기 테이블의 복수의 메모리 블록들에 각각 대응하는 복수의 랜덤 수들(RDN_O1~RDN_On)을 생성할 수 있다. 카운터(1230)는 제 2 신뢰성 검증 읽기 테이블의 복수의 메모리 블록들에 각각 대응하는 복수의 카운트 값들을 카운트할 수 있다. 불휘발성 메모리(1300)에서 읽기가 수행될 때, 읽기가 수행된 메모리 블록에 대응하는 카운트 값이 증가될 수 있다. 카운트 값은 읽기가 수행된 메모리 블록에 대응하는 랜덤 수와 비교될 수 있다.
제 1 신뢰성 검증 읽기 테이블과 제 2 신뢰성 검증 읽기 테이블은 독립적으로 관리될 수 있다.
도 15에서, 인접한 워드 라인들에서 신뢰성 검증 읽기를 수행하기 위한 정보와 오픈 워드 라인에서 신뢰성 검증 읽기를 수행하기 위한 정보가 독립적으로 관리되는 예가 설명되었다. 그러나, 도 12를 참조하여 설명된 바와 같이, 인접한 워드 라인들에서 신뢰성 검증 읽기를 수행하기 위한 정보와 오픈 워드 라인에서 신뢰성 검증 읽기를 수행하기 위한 정보는 하나로 관리될 수 있다.
예를 들어, 카운트 값이 랜덤 수에 도달할 때, 선택된 워드 라인과 인접한 워드 라인들에서 신뢰성 검증 읽기가 수행될 수 있다. 선택된 워드 라인이 속한 메모리 블록이 오픈 워드 라인을 포함할 때, 오픈 워드 라인에 대해 신뢰성 검증 읽기가 추가적으로 수행될 수 있다.
예를 들어, 카운트 값이 랜덤 수에 도달할 때, 선택된 워드 라인이 속한 메모리 블록이 오픈 워드 라인을 포함하는지 판별될 수 있다. 해당 메모리 블록이 오픈 워드 라인을 포함하지 않을 때, 선택된 워드 라인과 인접한 워드 라인들에서 신뢰성 검증 읽기가 수행될 수 있다. 해당 메모리 블록이 오픈 워드 라인을 포함할 때, 오픈 워드 라인에서 신뢰성 검증 읽기가 수행될 수 있다. 예시적으로, 도 11d 및 도 11e를 참조하여 설명된 바와 같이, 선택된 워드 라인에 인접한 워드 라인들 중 적어도 하나가 오픈 워드 라인일 수 있다. 이때, 인접한 워드 라인들에 대한 신뢰성 검증 읽기가 수행되고, 오픈 워드 라인에 대한 추가적인 신뢰성 검증 읽기는 생략될 수 있다.
예시적으로 인접한 워드 라인에 대한 신뢰성 검증 읽기의 조건 및 오픈 워드 라인에 대한 신뢰성 검증 읽기의 조건이 동시에 충족될 때, 도 9b를 참조하여 설명된 바와 같이 인접한 워드 라인의 신뢰성 검증 읽기 및 오픈 워드 라인의 신뢰성 검증 읽기가 후속하는 읽기 커맨드들에 분산되어 처리될 수 있다.
도 16은 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 1 예를 보여주는 순서도이다. 예시적으로, 데이터를 저장하는 워드 라인에 대한 신뢰성 검증 읽기가 수행된 때의 후속 프로세스가 도 16에 도시된다.
도 1 및 도 16을 참조하면, S410 단계에서, 신뢰성 검증 읽기 데이터가 수신된다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기에 의해 불휘발성 메모리(1300)에서 읽어진 데이터를 수신할 수 있다.
S420 단계에서, 읽기의 후속 프로세스가 수행된다. 예를 들어, 에러 정정, 다시 읽기(read retry)와 같은 프로세스가 수행될 수 있다. 다시 읽기는 에러 정정이 실패한 경우, 읽기 전압의 레벨과 같은 읽기 조건들을 변경하여 읽기를 다시 수행하는 프로세스일 수 있다.
S430 단계에서, 비트 에러율(BER)이 계산된다. 비트 에러율(BER)은 메모리 컨트롤러(1200)의 에러 정정부(1250)의 에러 정정의 결과에 따라 계산될 수 있다.
S440 단계에서, 비트 에러율(BER)이 문턱값보다 큰지 판별된다. 비트 에러율(BER)이 문턱값보다 크지 않으면, 신뢰성 검증 읽기의 후속 동작은 종료된다. 비트 에러율(BER)이 문턱값보다 크면, S450 단계에서, 신뢰성 검증 읽기의 후속 프로세스로서 읽기 리클레임(read reclaim)이 수행된다.
읽기 리클레임은 메모리 셀들로부터 데이터를 읽고, 읽혀진 데이터를 불휘발성 메모리의 다른 메모리 셀들에 기입하는 동작일 수 있다. 예를 들어, 메모리 컨트롤러(1200)는 신뢰성 검증 읽기가 수행된 워드 라인의 메모리 셀들로부터 데이터를 읽고, 읽혀진 데이터를 불휘발성 메모리(1300)의 다른 메모리 블록의 메모리 셀들에 기입할 수 있다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기가 수행된 워드 라인이 속한 메모리 블록으로부터 데이터를 읽고, 읽혀진 데이터를 불휘발성 메모리(1300)의 다른 메모리 블록의 메모리 셀들에 기입할 수 있다.
읽기 리클레임이 수행되면, 메모리 셀들에 누적된 교란이 제거될 수 있다.
예시적으로, 비트 에러율(BER)이 문턱값보다 크지 않아 읽기 리클레임이 수행되지 않더라도, 오픈 워드 라인에 누적되는 교란은 오픈 워드 라인에 대한 신뢰성 검증 읽기에 의해 별도로 체크될 수 있다.
도 17은 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 2 예를 보여주는 순서도이다. 예시적으로, 데이터를 저장하지 않는 오픈 워드 라인에 대한 신뢰성 검증 읽기가 수행된 때의 후속 프로세스가 도 17에 도시된다.
도 1 및 도 17을 참조하면, S510 단계에서, 신뢰성 검증 읽기 데이터가 수신된다. 메모리 컨트롤러(1200)는 신뢰성 검증 읽기에 의해 불휘발성 메모리(1300)에서 읽어진 데이터를 수신할 수 있다.
S520 단계에서, 오프 셀들(또는 온 셀들)의 수가 카운트된다. 오프 셀들은 신뢰성 검증 읽기 시에 턴-오프 된 것으로 읽혀지는 메모리 셀들일 수 있다. 즉, 오프 셀들은 신뢰성 검증 읽기 시에 사용된 읽기 전압보다 높은 문턱 전압을 갖는 메모리 셀들일 수 있다. 오프 셀들은 교란에 의해 소거 상태(E)로부터 문턱 전압이 상승한 메모리 셀들일 수 있다. 온-셀들은 신뢰성 검증 읽기 시에 턴-온 된 것으로 읽혀지는 메모리 셀들일 수 있다. 즉, 온-셀들은 신뢰성 검증 읽기 시에 사용된 읽기 전압보다 낮은 문턱 전압을 갖는 메모리 셀들일 수 있다. 카운트 값은 카운터(1230)에 의해 카운트될 수 있다.
S530 단계에서, 카운트 값이 문턱값보다 큰지 판별된다. 예시적으로, S520 단계에서 온-셀들의 수가 카운트되는 경우, S530 단계에서 카운트 값이 문턱값보다 작은지 판별될 수 있다.
카운트 값이 문턱값보다 크지 않으면, 신뢰성 검증 읽기의 후속 동작은 종료된다. 카운트 값이 문턱값보다 크면, S540 단계에서, 대응하는 메모리 블록이 클로즈(close)된다. 예를 들어, 신뢰성 검증 읽기가 수행된 메모리 블록에 더 이상의 쓰기가 수행되지 않도록, 해당 메모리 블록이 클로즈될 수 있다. 해당 메모리 블록의 오픈 워드 라인들은 모두 무효화될 수 있다. 최하위 비트들(LSB) 및 중간 비트들(CSB)을 저장하는 워드 라인에서, 최상위 비트들(MSB)을 저장하기 위한 저장 공간이 무효화될 수 있다. 최하위 비트들(LSB)을 저장하는 워드 라인에서, 중간 비트들(CSB) 및 최상위 비트들(MSB)을 저장하기 위한 저장 공간이 무효화될 수 있다. 해당 메모리 블록에서, 읽기는 허용될 수 있다.
메모리 블록이 클로즈되면, 교란이 누적되어 에러를 유발할 가능성이 높은 워드 라인(예를 들어, 오픈 워드 라인)에 데이터를 쓰는 것이 금지된다. 무효화된 메모리 블록에서 데이터를 저장하는 워드 라인에서 교란이 누적되는 것은, 인접한 워드 라인들에 대한 신뢰성 검증 읽기에 의해 별도로 체크될 수 있다.
도 18a는 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 1 예들을 보여주는 테이블이다. 예시적으로, 메모리 블록 단위의 읽기 리클레임이 수행되는 경우의 예들이 도 18a에 도시되어 있다.
도 11a 내지 도 11f, 그리고 도 18a를 참조하면, 선택된 워드 라인(WL_k)에 인접한 하위 워드 라인(WL_k-1)에 대해 신뢰성 검증 읽기가 수행된 후, 인접한 상위 워드 라인(WL_k+1)에 대해 신뢰성 검증 읽기가 수행될 수 있다.
패스는(pass) 신뢰성 검증 읽기 시에 후속 동작이 수행되는 조건이 충족되지 않은 경우를 가리키고, 페일(fail)은 후속 동작이 수행되는 조건이 충족된 경우를 가리킨다.
도 18a에서, 선택된 워드 라인(WL_k)에 인접한 상위 워드 라인(WL_k+1)이 클로즈 워드 라인인 경우(case 1)와 오픈 워드 라인인 경우(case 2)가 설명된다.
우선, 상위 워드 라인(WL_k+1)이 클로즈 워드 라인인 경우(case 1)가 설명된다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 이때, 후속 동작은 수행되지 않을 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 페일될 수 있다. 이때, 읽기 리클레임(read reclaim)이 수행될 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 페일된 경우, 상위 워드 라인(WL_k+1)에 대한 신뢰성 검증 읽기는 생략될 수 있다. 하위 워드 라인(WL_k-1)의 신뢰성 검증 읽기의 페일에 따라, 읽기 리클레임이 수행될 수 있다.
다음으로, 상위 워드 라인(WL_k+1)이 오픈 워드 라인인 경우(case 2)가 설명된다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 이때, 후속 동작은 수행되지 않을 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 페일될 수 있다. 이때, 해당 메모리 블록이 클로즈된다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 페일된 경우, 상위 워드 라인(WL_k+1)에 대한 신뢰성 검증 읽기는 생략될 수 있다. 하위 워드 라인(WL_k-1)의 신뢰성 검증 읽기의 페일에 따라, 읽기 리클레임이 수행될 수 있다.
도 18b는 신뢰성 검증 읽기가 수행된 후 수행되는 후속 동작의 제 2 예들을 보여주는 테이블이다. 예시적으로, 페이지 단위의 읽기 리클레임이 수행되는 경우의 예들이 도 18b에 도시되어 있다.
도 11a 내지 도 11f, 그리고 도 18b를 참조하면, 선택된 워드 라인(WL_k)에 인접한 하위 워드 라인(WL_k-1)에 대해 신뢰성 검증 읽기가 수행된 후, 인접한 상위 워드 라인(WL_k+1)에 대해 신뢰성 검증 읽기가 수행될 수 있다.
도 18b에서, 선택된 워드 라인(WL_k)에 인접한 상위 워드 라인(WL_k+1)이 클로즈 워드 라인인 경우(case 1)와 오픈 워드 라인인 경우(case 2)가 설명된다.
우선, 상위 워드 라인(WL_k+1)이 클로즈 워드 라인인 경우(case 1)가 설명된다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 이때, 후속 동작은 수행되지 않을 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 페일될 수 있다. 이때, 읽기 리클레임(read reclaim)이 수행될 수 있다. 예를 들어, 상위 워드 라인(WL_k+1)에 연결된 메모리 셀들에 저장된 데이터가 읽기 리클레임될 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 페일되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 하위 워드 라인(WL_k-1)의 신뢰성 검증 읽기의 페일에 따라, 읽기 리클레임이 수행될 수 있다. 예를 들어, 하위 워드 라인(WL_k-1)에 연결된 메모리 셀들에 저장된 데이터가 읽기 리클레임될 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 페일되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 하위 워드 라인(WL_k-1) 및 상위 워드 라인(WL_k+1)의 페일에 따라 두 번의 읽기 리클레임이 수행될 수 있다. 예를 들어, 하위 워드 라인(WL_k-1)에 연결된 메모리 셀들에 저장된 데이터가 읽기 리클레임되고, 상위 워드 라인(WL_k+1)에 연결된 메모리 셀들에 저장된 데이터가 읽기 리클레임될 수 있다.
다음으로, 상위 워드 라인(WL_k+1)이 오픈 워드 라인인 경우(case 2)가 설명된다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 이때, 후속 동작은 수행되지 않을 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 패스되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 페일될 수 있다. 이때, 해당 메모리 블록은 클로즈될 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 페일되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 패스될 수 있다. 하위 워드 라인(WL_k-1)의 신뢰성 검증 읽기의 페일에 따라, 읽기 리클레임이 수행될 수 있다. 예를 들어, 하위 워드 라인(WL_k-1)에 연결된 메모리 셀들에 저장된 데이터가 읽기 리클레임될 수 있다.
하위 워드 라인(WL_k-1)에서 신뢰성 검증 읽기가 페일되고, 상위 워드 라인(WL_k+1)에서 신뢰성 검증 읽기가 페일될 수 있다. 하위 워드 라인(WL_k-1)의 페일에 따라 읽기 리클레임이 수행될 수 있다. 상위 워드 라인(WL_k+1)의 페일에 따라, 해당 메모리 블록이 클로즈될 수 있다.
도 19는 본 발명의 제 2 실시 예에 따른 메모리 컨트롤러(1200')를 보여주는 블록도이다. 도 1의 메모리 컨트롤러(1200)와 비교하면, 도 19의 메모리 컨트롤러(1200')는 프로그램 및 소거 사이클 레지스터(1260)를 더 포함한다. 프로그램 및 소거 사이클 레지스터(1260)는 불휘발성 메모리(1300)의 메모리 블록들의 프로그램 및 소거 사이클에 대한 정보를 저장할 수 있다.
신뢰성 검증 읽기 레지스터(1210)는 프로그램 및 소거 사이클 레지스터(1260)로부터 프로그램 및 소거 사이클에 대한 정보를 수신할 수 있다. 신뢰성 검증 읽기 레지스터(1210)는 프로그램 및 소거 사이클에 대한 정보에 따라, 랜덤 수 발생기(1220)가 생성하는 랜덤 수들의 평균값을 조절할 수 있다. 예를 들어, 프로그램 및 소거 사이클이 증가할수록, 신뢰성 검증 읽기 레지스터(1210)는 랜덤 수들의 평균값을 감소시킬 수 있다.
도 20은 본 발명의 제 3 실시 예에 따른 메모리 컨트롤러(1200'')를 보여주는 블록도이다. 도 1의 메모리 컨트롤러(1200)와 비교하면, 메모리 컨트롤러(1200'')는 랜덤 수 발생기(1220)를 포함하지 않을 수 있다. 읽기 제어부(1240)는 신뢰성 검증 읽기 레지스터(1210)에 저장된 정보에 따라, 주기적으로 신뢰성 검증 읽기를 수행할 수 있다.
도 21은 본 발명의 응용 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 21을 참조하면, 메모리 시스템은 불휘발성 메모리(2300) 및 메모리 컨트롤러(2200)를 포함한다.
메모리 컨트롤러(2200)는 도 1, 도 19 또는 도 20을 참조하여 설명된 메모리 컨트롤러(1200, 1200' 또는 1200'')를 포함할 수 있다.
불휘발성 메모리(2300)는 복수의 불휘발성 메모리 칩들을 포함한다. 복수의 불휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 불휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 메모리 컨트롤러(2200)와 통신하도록 구성된다. 예시적으로, 복수의 불휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 메모리 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
도 22는 본 발명의 실시 예에 따른 메모리 카드를 보여준다. 도 22를 참조하면, 메모리 카드는 불휘발성 메모리(3300), 메모리 컨트롤러(3200), 그리고 커넥터(3400)를 포함한다.
메모리 컨트롤러(3200)는 도 1, 도 19 또는 도 20을 참조하여 설명된 메모리 컨트롤러(1200, 1200' 또는 1200'')를 포함할 수 있다.
메모리 카드는 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드들을 구성할 수 있다.
도 23은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 보여준다. 도 23을 참조하면, 솔리드 스테이트 드라이브는 복수의 불휘발성 메모리들(4300), 메모리 컨트롤러(4200), 그리고 커넥터(4400)를 포함한다.
메모리 컨트롤러(4200)는 도 1, 도 19 또는 도 20을 참조하여 설명된 메모리 컨트롤러(1200, 1200' 또는 1200'')를 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000; 컴퓨팅 시스템
1100; 호스트 1200; 메모리 컨트롤러
1300; 불휘발성 메모리 1210; 신뢰성 검증 읽기 레지스터
1220; 랜덤 수 발생기 1230; 카운터
1240; 읽기 제어부 1250; 에러 정정부
1260; 프로그램 및 소거 사이클 레지스터

Claims (31)

  1. 메모리 컨트롤러의 동작 방법에 있어서:
    메모리의 선택된 워드 라인에 연결된 제1 메모리 셀들에 대해 읽기 동작을 수행하도록 상기 메모리를 제어하는 단계;
    상기 메모리 컨트롤러에 의해 상기 메모리에 대해 발행된 읽기 커맨드들의 수에 기반한 카운트값을 상기 메모리 컨트롤러가 기준값과 비교하는 단계;
    상기 카운트값이 상기 기준값에 도달할 때, 상기 읽기 동작 동안에 선택되지 않은 상기 메모리의 적어도 하나의 비선택된 워드 라인에 연결된 제2 메모리 셀들에 대해 신뢰성 검증 읽기 동작을 수행하도록 상기 메모리를 제어하여 상기 메모리의 신뢰성을 검증하는 단계; 그리고
    상기 신뢰성 검증 읽기 동작의 결과가 제1 신뢰성을 가리키면 읽기 리클레임을 수행하고, 그리고 상기 신뢰성 검증 읽기 동작의 결과가 상기 제1 신뢰성보다 높은 제2 신뢰성을 가리키면 상기 읽기 리클레임을 생략하는 단계를 포함하는 동작 방법.
  2. 제 1 항에 있어서,
    상기 기준값으로 랜덤수를 생성하는 단계를 더 포함하는 동작 방법.
  3. 제 2 항에 있어서,
    상기 랜덤수를 생성하는 단계는 시간에 걸쳐 생성되는 랜덤수들의 평균이 특정값에 근접하도록 상기 랜덤수를 생성하는 동작 방법.
  4. 제 2 항에 있어서,
    상기 신뢰성 검증 읽기 동작은 상기 카운트값이 상기 랜덤수 이상인 경우에 수행되는 동작 방법.
  5. 제 4 항에 있어서,
    상기 신뢰성 검증 읽기 동작이 수행되면, 상기 카운트값을 리셋하는 단계를 더 포함하는 동작 방법.
  6. 제 2 항에 있어서,
    상기 메모리의 블록들 각각에 대해 카운트 값들 및 랜덤수들을 유지하는 단계를 더 포함하고,
    상기 비교하는 단계는 상기 읽기 동작이 수행되는 블록과 연관된 상기 카운트값 및 상기 랜덤수를 사용하는 동작 방법.
  7. 제 1 항에 있어서,
    상기 신뢰성 검증 읽기 동작을 수행하는 단계는 상기 읽기 동작 동안에 선택된 워드 라인에 인접한 상기 적어도 하나의 비선택된 워드 라인에 대해 상기 신뢰성 검증 읽기 동작을 수행하는 동작 방법.
  8. 제 1 항에 있어서,
    제 1 항에 있어서,
    상기 비선택된 워드 라인은 오픈 워드 라인이고, 상기 오픈 워드 라인에 연결된 상기 제2 메모리 셀들의 각각은 소거 상태인 동작 방법.
  9. 제 1 항에 있어서,
    상기 신뢰성 검증 읽기 동작을 수행하는 단계는,
    상기 읽기 동작 동안에 선택된 워드 라인에 인접한 상기 적어도 하나의 비선택된 워드 라인에 대해 상기 신뢰성 검증 읽기 동작을 수행하고, 그리고
    오픈 워드 라인이 존재하면, 적어도 하나의 오픈 워드 라인에 대해 상기 신뢰성 검증 읽기 동작을 더 수행하고,
    상기 오픈 워드 라인에 연결된 적어도 하나의 메모리 셀은 소거 상태인 동작 방법.
  10. 제 1 항에 있어서,
    상기 메모리의 상기 신뢰성은 비트 에러율에 따라 판단되는 동작 방법.
  11. 제 1 항에 있어서,
    상기 읽기 동작은 제1 읽기 전압들을 이용하여 수행되고, 상기 신뢰성 검증 읽기 동작은 상기 제1 읽기 전압들보다 적은 수의 제2 읽기 전압들을 이용하여 수행되는 동작 방법.
  12. 제 1 항에 있어서,
    상기 읽기 리클레임은 상기 읽기 동작 동안에 선택된 워드 라인을 포함하는 블록의 데이터를 새로운 블록으로 복사하고, 상기 선택된 워드 라인을 포함하는 상기 블록을 닫는 동작 방법.
  13. 메모리 컨트롤러의 동작 방법에 있어서:
    메모리에 대해 읽기 동작을 수행하는 단계;
    상기 메모리 컨트롤러에 의해 상기 메모리에 대해 발행된 읽기 커맨드들의 수에 기반한 카운트값을 상기 메모리 컨트롤러가 기준값과 비교하는 단계;
    상기 카운트값이 상기 기준값에 도달할 때, 상기 읽기 동작 동안에 선택되지 않은 상기 메모리의 적어도 하나의 비선택된 워드 라인에 대해 신뢰성 검증 읽기 동작을 수행하여 상기 메모리의 신뢰성을 검증하는 단계; 그리고
    상기 신뢰성 검증 읽기 동작의 결과에 따라 읽기 리클레임을 수행하는 단계를 포함하고,
    상기 신뢰성 검증 읽기 동작의 결과가 조건을 만족하면, 제어 동작을 수행하는 단계를 더 포함하고,
    상기 조건은 상기 신뢰성 검증 읽기 동작 동안에 읽혀진 오프 메모리 셀들의 수가 문턱보다 큰지를 포함하는 동작 방법.
  14. 제 13 항에 있어서,
    상기 제어 동작은 상기 읽기 동작 동안에 선택된 워드 라인을 포함하는 블록을 닫는 동작 방법.
  15. 메모리에 대해 발행된 읽기 커맨드들의 수에 기반하여 카운트값을 생성하도록 구성되는 카운터;
    읽기 동작을 수행하고, 그리고 상기 카운트값이 기준값에 도달할 때, 상기 읽기 동작 동안에 선택되지 않은 상기 메모리의 적어도 하나의 비선택된 워드 라인에 대해 신뢰성 검증 읽기 동작을 수행하여 상기 메모리의 신뢰성을 검증하도록 구성되는 읽기 컨트롤러를 포함하고,
    상기 신뢰성 검증 읽기 동작의 결과가 제1 신뢰성을 가리키면 읽기 리클레임을 수행하고, 그리고 상기 신뢰성 검증 읽기 동작의 결과가 상기 제1 신뢰성보다 높은 제2 신뢰성을 가리키면 상기 읽기 리클레임을 생략하하도록 구성되는 메모리 컨트롤러.
  16. 제 15 항에 있어서,
    특정값을 저장하도록 구성되는 제1 레지스터; 그리고
    상기 특정값에 기반하여 랜덤수를 생성하도록 구성되는 랜덤수 생성기를 더 포함하고,
    상기 읽기 컨트롤러는 상기 랜덤수를 상기 기준값으로 사용하여 상기 신뢰성 검증 읽기 동작을 수행할 지를 판단하도록 구성되는 메모리 컨트롤러.
  17. 제 16 항에 있어서,
    상기 메모리의 프로그램/소거 횟수들에 대한 정보를 저장하는 제2 레지스터를 더 포함하고,
    상기 메모리 컨트롤러는 상기 정보에 기반하여 상기 특정값을 변경하도록 구성되는 메모리 컨트롤러.
  18. 적어도 하나의 메모리; 그리고
    상기 메모리를 제어하도록 구성되는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는 상기 메모리에 대해 상기 메모리 컨트롤러가 발행한 읽기 커맨드들의 수에 기반한 카운트값을 기준값과 비교하도록 구성되고, 그리고
    상기 메모리 컨트롤러는 상기 카운트값이 상기 기준값에 도달할 때, 상기 읽기 커맨드들에 대응하는 읽기 동작들 동안에 선택되지 않은 상기 메모리의 적어도 하나의 비선택된 워드 라인에 대해 신뢰성 검증 읽기 동작을 수행하여 상기 메모리의 신뢰성을 검증하도록 더 구성되고,
    상기 메모리 컨트롤러는 상기 신뢰성 검증 읽기의 결과가 제1 신뢰성을 가리키면 읽기 리클레임을 수행하고, 그리고 상기 신뢰성 검증 읽기 동작의 결과가 상기 제1 신뢰성보다 높은 제2 신뢰성을 가리키면 상기 읽기 리클레임을 생략하도록 더 구성되는 메모리 시스템.
  19. 불휘발성 메모리 시스템의 동작 방법에 있어서:
    불휘발성 메모리 장치의 선택된 블록에서 선택된 워드 라인에 연결된 불휘발성 메모리 셀들에 대해 읽기 동작을 수행하는 단계;
    메모리 컨트롤러에 의해 상기 불휘발성 메모리 장치에 대해 발행된 읽기 커맨드들의 수에 기반한 카운트값을 상기 메모리 컨트롤러가 기준값과 비교하는 단계;
    상기 카운트값이 상기 기준값에 도달할 때, 상기 읽기 동작 동안에 선택되지 않고 그리고 소거 동작 후에 프로그램되지 않은 상기 불휘발성 메모리 장치의 적어도 하나의 비선택된 워드 라인에 대해 신뢰성 검증 읽기 동작을 수행하여 상기 선택된 블록의 문턱 전압 산포들을 검증하는 단계; 그리고
    상기 신뢰성 검증 읽기 동작의 결과가 제1 신뢰성을 가리키면 상기 선택된 블록을 닫고, 그리고 상기 신뢰성 검증 읽기 동작의 결과가 상기 제1 신뢰성보다 높은 제2 신뢰성을 가리키면 상기 선택된 블록을 닫는 것을 생략하는 단계를 포함하는 동작 방법.
  20. 불휘발성 메모리 시스템의 동작 방법에 있어서:
    불휘발성 메모리 장치의 선택된 블록에서 선택된 워드 라인에 연결된 불휘발성 메모리 셀들에 대해 읽기 동작을 수행하는 단계;
    신뢰성 검증 읽기 동작을 수행하여 상기 선택된 블록의 신뢰성을 검증하는 단계; 그리고
    상기 신뢰성 검증 읽기 동작의 결과가 제1 신뢰성을 가리키면 상기 선택된 블록에 대해 후속 프로세스를 수행하고, 그리고 상기 신뢰성 검증 읽기 동작의 결과가 상기 제1 신뢰성보다 높은 제2 신뢰성을 가리키면 상기 선택된 블록에 대한 상기 후속 프로세스를 생략하는 단계를 포함하고,
    상기 신뢰성 검증 읽기 동작은 상기 선택된 블록에서 상기 읽기 동작 동안에 선택되지 않은 적어도 하나의 비선택된 워드 라인의 불휘발성 메모리 셀들 중 적어도 하나로부터 데이터를 읽는 동작을 포함하는 동작 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020130013497A 2013-02-06 2013-02-06 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 KR102089532B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130013497A KR102089532B1 (ko) 2013-02-06 2013-02-06 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US14/147,063 US9613687B2 (en) 2013-02-06 2014-01-03 Memory, memory controller, memory system, method of memory, memory controller and memory system
CN201410045218.9A CN103971724B (zh) 2013-02-06 2014-02-07 存储器、存储控制器、存储系统、及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013497A KR102089532B1 (ko) 2013-02-06 2013-02-06 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140100327A KR20140100327A (ko) 2014-08-14
KR102089532B1 true KR102089532B1 (ko) 2020-03-16

Family

ID=51260369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013497A KR102089532B1 (ko) 2013-02-06 2013-02-06 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US9613687B2 (ko)
KR (1) KR102089532B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089532B1 (ko) 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US9230689B2 (en) * 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
KR102178141B1 (ko) 2014-08-01 2020-11-12 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
US9495255B2 (en) * 2014-08-07 2016-11-15 Pure Storage, Inc. Error recovery in a storage cluster
KR102318561B1 (ko) * 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102527288B1 (ko) * 2015-03-03 2023-05-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102233074B1 (ko) * 2014-10-08 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 신뢰성 검증 방법
KR102200108B1 (ko) * 2014-10-10 2021-01-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
JP2016085337A (ja) * 2014-10-24 2016-05-19 株式会社メガチップス 半導体装置、半導体記憶装置、及び半導体装置の信頼性テスト方法
KR102277521B1 (ko) * 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US10147500B2 (en) 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
US9785362B2 (en) * 2015-07-16 2017-10-10 Qualcomm Incorporated Method and apparatus for managing corruption of flash memory contents
KR102435873B1 (ko) * 2015-12-18 2022-08-25 삼성전자주식회사 스토리지 장치 및 그것의 리드 리클레임 방법
KR102459077B1 (ko) * 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR20170086840A (ko) 2016-01-19 2017-07-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102513505B1 (ko) 2016-01-29 2023-03-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
KR102585871B1 (ko) * 2016-02-26 2023-10-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170136382A (ko) * 2016-06-01 2017-12-11 주식회사 맴레이 메모리 컨트롤러, 그리고 이를 포함하는 메모리 모듈 및 프로세서
KR102661936B1 (ko) * 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
US10026488B2 (en) * 2016-08-18 2018-07-17 Sandisk Technologies Llc Non-volatile memory with read disturb detection for open blocks
US10157646B2 (en) * 2016-10-06 2018-12-18 SK Hynix Inc. Latch control signal generation circuit to reduce row hammering
KR20180040288A (ko) 2016-10-12 2018-04-20 삼성전자주식회사 비휘발성 메모리 장치의 리클레임 제어 방법, 상기 비휘발성 메모리 장치를 포함하는 저장 장치의 동작 방법 및 저장 장치
KR20180047808A (ko) * 2016-11-01 2018-05-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180077872A (ko) * 2016-12-29 2018-07-09 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법
KR102389433B1 (ko) * 2017-10-18 2022-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP7074519B2 (ja) * 2018-03-19 2022-05-24 キオクシア株式会社 メモリシステム、および、メモリ制御方法
KR102639696B1 (ko) * 2018-05-23 2024-02-23 에스케이하이닉스 주식회사 메모리 시스템, 컨트롤러 및 그 동작방법
KR102499061B1 (ko) 2018-08-22 2023-02-13 삼성전자주식회사 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법
JP2020035504A (ja) * 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
KR102627873B1 (ko) * 2018-10-25 2024-01-23 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
JP2020149123A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 メモリシステム、及びメモリシステムの制御方法
TWI722867B (zh) * 2020-04-14 2021-03-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN113961140A (zh) 2020-07-02 2022-01-21 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
CN113885778B (zh) * 2020-07-02 2024-03-08 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
KR20220067386A (ko) * 2020-11-17 2022-05-24 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11581058B2 (en) * 2021-05-17 2023-02-14 PetaIO Inc. Adaptive read disturb algorithm for NAND storage accounting for layer-based effect
KR102641756B1 (ko) 2021-11-11 2024-02-29 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259708A1 (en) * 2007-02-07 2008-10-23 Megachips Corporation Memory controller
KR101089414B1 (ko) 2007-10-03 2011-12-07 가부시끼가이샤 도시바 반도체 메모리 장치
US20130007353A1 (en) 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090129624A (ko) 2008-06-13 2009-12-17 삼성전자주식회사 메모리 시스템 및 그것의 읽기 페일 방지 방법
JPH1196755A (ja) 1997-09-25 1999-04-09 Mitsubishi Electric Corp Ｄｒａｍ搭載の集積回路
US6762974B1 (en) * 2003-03-18 2004-07-13 Micron Technology, Inc. Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
KR100541819B1 (ko) * 2003-12-30 2006-01-10 삼성전자주식회사 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
US7372730B2 (en) 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
JP4157065B2 (ja) 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
KR100645055B1 (ko) 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100841336B1 (ko) 2006-01-24 2008-06-26 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
US7453723B2 (en) 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
KR100874911B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 리드 디스터브 특성을 개선하는 플래쉬 메모리 어레이의독출 방법
KR100790823B1 (ko) 2006-12-14 2008-01-03 삼성전자주식회사 리드 디스터브를 개선한 불휘발성 반도체 메모리 장치
US7440324B2 (en) 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
CN101627443B (zh) 2006-12-29 2012-10-03 桑迪士克股份有限公司 通过考虑相邻存储器单元的所存储状态来读取非易失性存储器单元
US7477547B2 (en) 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
KR100890016B1 (ko) 2007-05-10 2009-03-25 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
KR100882841B1 (ko) 2007-06-19 2009-02-10 삼성전자주식회사 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법
US7751237B2 (en) 2007-09-25 2010-07-06 Sandisk Il, Ltd. Post-facto correction for cross coupling in a flash memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7903486B2 (en) 2007-11-19 2011-03-08 Sandforce, Inc. System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
US8565019B2 (en) 2007-11-20 2013-10-22 Kabushiki Kaisha Toshiba Method for controlling threshold value in nonvolatile semiconductor memory device
US8031521B1 (en) 2008-05-20 2011-10-04 Marvell International Ltd. Reprogramming non-volatile memory devices for read disturbance mitigation
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
KR101466585B1 (ko) 2008-07-10 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
KR20100102925A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101575851B1 (ko) * 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101635502B1 (ko) 2009-07-22 2016-07-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8130544B2 (en) 2009-08-17 2012-03-06 Skymedi Corporation Method of reducing bit error rate for a flash memory
KR101605381B1 (ko) 2009-09-28 2016-03-23 삼성전자주식회사 비휘발성 메모리 장치, 이를 구비하는 비휘발성 메모리 시스템
JP2011107851A (ja) * 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
KR101692520B1 (ko) * 2010-02-17 2017-01-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
CA2793922A1 (en) * 2010-04-26 2011-11-03 Mosaid Technologies Incorporated Write scheme in phase change memory
KR101678907B1 (ko) 2010-06-01 2016-11-23 삼성전자주식회사 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101656384B1 (ko) 2010-06-10 2016-09-12 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101810640B1 (ko) * 2010-11-26 2017-12-20 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
KR101212387B1 (ko) * 2011-01-03 2012-12-13 에스케이하이닉스 주식회사 반도체 메모리 소자의 독출 방법
KR20130011058A (ko) * 2011-07-20 2013-01-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
US8913437B2 (en) 2011-12-15 2014-12-16 Marvell World Trade Ltd. Inter-cell interference cancellation
JP5870901B2 (ja) * 2012-11-02 2016-03-01 ソニー株式会社 誤り検出訂正装置、不一致検出装置、メモリシステム、および、誤り検出訂正方法
US9824772B2 (en) * 2012-12-26 2017-11-21 Nvidia Corporation Hardware chip select training for memory using read commands
US20140181452A1 (en) * 2012-12-26 2014-06-26 Nvidia Corporation Hardware command training for memory using read commands
KR102089532B1 (ko) 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR102182381B1 (ko) * 2013-12-11 2020-11-24 에스케이하이닉스 주식회사 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
US9734888B2 (en) * 2013-12-11 2017-08-15 SK Hynix Inc. Address storage circuit and memory and memory system including the same
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259708A1 (en) * 2007-02-07 2008-10-23 Megachips Corporation Memory controller
KR101089414B1 (ko) 2007-10-03 2011-12-07 가부시끼가이샤 도시바 반도체 메모리 장치
US20130007353A1 (en) 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device

Also Published As

Publication number Publication date
US9613687B2 (en) 2017-04-04
KR20140100327A (ko) 2014-08-14
US20140223246A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
KR102089532B1 (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US8149625B2 (en) Nonvolatile memory device, operating method thereof, and memory system including the same
KR102461099B1 (ko) 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
US8705279B2 (en) Nonvolatile memory device and reading method thereof
CN105718387B (zh) 数据储存器件及其操作方法
CN112447244B (zh) 存储装置及其操作方法
KR101662277B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN109003641B (zh) 存储设备及其操作方法
CN110622249B (zh) 数据存储装置
KR20150131449A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법
CN105654988B (zh) 存储器系统及其操作方法
US9646696B2 (en) Semiconductor memory device, erasing methods thereof, and data storage device including the same
KR20160117713A (ko) 반도체 장치 및 그것의 동작 방법
CN108694989B (zh) 存储设备及其坏块指派方法
CN103971724A (zh) 存储器、存储控制器、存储系统、及其操作方法
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
US10079063B2 (en) Apparatuses and methods for charging a global access line prior to accessing a memory
US11646084B2 (en) Memory device performing program operation and method of operating the same
KR20230120930A (ko) 메모리 장치 및 그 동작 방법
KR20170113863A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102649347B1 (ko) 불휘발성 메모리 장치를 프로그램하는 방법과, 상기 메모리 장치를 포함하는 시스템의 작동 방법
CN117912520A (zh) 储存装置
KR20150116073A (ko) 배드 블록 관리 방법 및 메모리 시스템
KR20230000731A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20230041330A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant