CN109003641B - 存储设备及其操作方法 - Google Patents

存储设备及其操作方法 Download PDF

Info

Publication number
CN109003641B
CN109003641B CN201810443660.5A CN201810443660A CN109003641B CN 109003641 B CN109003641 B CN 109003641B CN 201810443660 A CN201810443660 A CN 201810443660A CN 109003641 B CN109003641 B CN 109003641B
Authority
CN
China
Prior art keywords
memory
open
memory block
erase
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810443660.5A
Other languages
English (en)
Other versions
CN109003641A (zh
Inventor
车相守
沈荣燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109003641A publication Critical patent/CN109003641A/zh
Application granted granted Critical
Publication of CN109003641B publication Critical patent/CN109003641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种包括非易失性存储器设备的存储设备的操作方法，所述方法包括：进入通电模式；从非易失性存储器设备中包括的存储器块中搜索包括至少一条擦除字线的开放存储器块；如果开放存储器块中包括的擦除字线的数量不大于预设值，则向至少一条擦除字线施加编程电压以关闭开放存储器块；以及在通电模式之后，进入正常操作模式。连接到被施加所述编程电压的所述至少一条擦除字线的存储器单元被编程为具有高于擦除状态的阈值电压分布范围的阈值电压分布范围。

Description

存储设备及其操作方法
相关申请的交叉引用
本申请要求于2017年6月7日在韩国知识产权局提交的韩国专利申请No.10-2017-0070862的优先权，该申请的全部内容通过引用并入本文中。
技术领域
本公开的实施例涉及一种半导体存储器，更具体地涉及一种存储设备及其操作方法。
背景技术
存储设备是指在主机设备(例如，计算机、智能电话和智能平板)的控制下存储数据的设备。存储设备包括将数据存储在半导体存储器(特别是非易失性存储器)中的设备。
半导体存储器设备被分类为：易失性存储设备，其在断电时丢失存储在其中的数据，例如静态随机存取存储器(SRAM)、动态RAM(DR AM)和同步DRAM；和非易失性存储器设备，其即使在断电时也保留存储在其中的数据，例如只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存设备、相变R AM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。随着半导体制造技术的发展，存储设备的集成度和容量不断增加。存储设备的高集成度使得可以降低制造存储设备所需的成本。然而，如果存储设备由于其高集成度而缩小，则会出现各种新问题。由于这些问题导致存储设备中所存储的数据的损坏，所以存储设备的可靠性可能会降低。
发明内容
本公开的实施例提供了一种具有改善的可靠性的存储设备及其操作方法。
根据实施例，一种具有非易失性存储器设备的存储设备的操作方法包括：(a)进入通电模式；(b)从所述非易失性存储器设备中包括的存储器块中搜索包括至少一条擦除字线的开放存储器块；(c)如果所述开放存储器块中包括的所述擦除字线的数量不大于预设值，则向所述至少一条擦除字线施加编程电压以关闭所述开放存储器块；以及(d)在所述通电模式之后，进入正常操作模式。连接到被施加所述编程电压的所述至少一条擦除字线的存储器单元被编程为具有高于擦除状态的阈值电压分布范围的阈值电压分布范围。
根据另一实施例，一种存储设备包括：非易失性存储器设备；以及存储器控制器，其向所述非易失性存储器设备发送编程命令。所述存储器控制器在通电模式下向所述非易失性存储器设备发送所述编程命令，所述非易失性存储器设备具有其中包括至少一条擦除字线的开放存储器块。所述非易失性存储器设备通过响应于所述编程命令对所述开放存储器块中包括的所述至少一条擦除字线进行编程来关闭所述开放存储器块。
根据另一实施例，一种存储设备的操作方法包括：(a)进入断电模式；(b)从非易失性存储器设备中包括的存储器块中搜索包括至少一条擦除字线的开放存储器块；(c)在所述断电模式下，如果所述开放存储器块中包括的所述擦除字线的数量不大于第一预设值，则对所述开放存储器块中包括的所述至少一条擦除字线进行编程以关闭所述开放存储器块；以及(d)中断所述储存设备的电力。
根据另一实施例，一种由具有非易失性存储器设备的存储设备执行的操作方法包括：(a)标识所述非易失性存储器设备的存储器块中仅寻址处于擦除状态的存储器单元的字线的数量；以及(b)响应于确定所述数量小于预定值，向由所述字线寻址的所述存储器单元中的每个存储器单元施加编程电压。
附图说明
通过参考以下附图的以下描述，上述和其他目的和特征将变得显而易见，其中，除非另有说明，否则相似的附图标记在各个附图中指代相似的部件，并且在附图中：
图1是示出了根据本公开的实施例的存储设备的框图；
图2是示出了包括图1的存储设备的软件操作的软件层的框图；
图3是示出了图1的存储器控制器的框图；
图4是示出了图1的非易失性存储器设备的框图；
图5是示出了根据本公开的实施例的存储器块的电路图；
图6描述了图5的非易失性存储器设备的操作；
图7描述了根据本公开的实施例的非易失性存储器设备的存储器块中的开放存储器块；
图8示出了关闭图7的开放存储器块的示例；
图9是示出了根据本公开的实施例的伪编程操作的流程图；
图10描述了根据本公开的实施例的伪编程操作；
图11示出了根据本公开的实施例关闭开放存储器块的操作；
图12是示出了根据本公开的另一实施例的伪编程操作的流程图；
图13是示出了根据本公开的另一实施例的伪编程操作的流程图；
图14示出了存储设备根据图13的操作方法来执行伪编程操作的示例；
图15是示出了根据本公开的另一实施例的伪编程操作的流程图；
图16是示出了根据本公开的另一实施例的伪编程操作的流程图；以及
图17是示出了根据本公开的实施例的固态驱动器(SSD)的框图。
具体实施方式
下面以使本领域普通技术人员容易实现本公开的程度详细并清楚地描述了本公开的实施例。
图1是示出了根据本公开的实施例的存储设备的框图。参考图1，存储设备100包括存储器控制器110和非易失性存储器设备120。在一个实施例中，存储设备100可以是诸如固态驱动器(SSD)、通用串行总线(USB)存储器、硬盘驱动器或USB棒之类的大容量存储介质。
存储器控制器110可以响应于来自主机HOST的请求来交换数据。存储器控制器110可以响应于来自主机的请求从非易失性存储器设备120读取数据，并且可以将读取的数据提供给主机。而且，存储器控制器110可以响应于来自主机的请求在非易失性存储器设备120中对从主机接收的数据进行编程。
为了执行上述操作，存储器控制器110可以向非易失性存储器设备120提供地址ADDR、命令CMD和控制信号CTRL，并且可以与非易失性存储器设备120交换数据DATA。
非易失性存储器设备120可以响应于从存储器控制器110接收的信号对接收到的数据进行编程或可以输出数据。在一个实施例中，非易失性存储器设备120可以包括NAND闪存存储器。然而，实施例可以不限于此。例如，非易失性存储器设备120可以包括：易失性存储器，例如静态随机存取存储器(SRAM)、DRAM或同步DRAM(SDRAM)；或非易失性存储设器，例如只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存存储器设备、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。
存储器控制器110可以向非易失性存储器设备120提供读取命令、编程命令、擦除命令或伪编程命令，作为命令CMD。存储器控制器110可以通过编程命令来请求对非易失性存储器设备120的字线单元的编程操作。存储器控制器110可以通过读取命令来请求对非易失性存储器设备120的字线单元的读取操作。存储器控制器110可以通过擦除命令来请求对非易失性存储器设备120的存储器块或子块单元的擦除操作。存储器控制器110可以通过伪编程命令来关闭非易失性存储器设备120的存储器块中的开放存储器块。伪编程命令可以被包括在编程命令中。在一个实施例中，存储器控制器110可以感测存储设备100的通电或断电，以关闭开放存储器块。
开放存储器块可以指包括与经编程存储器单元连接的字线(在下文中称为“编程字线”)以及与擦除状态的存储器单元连接的字线(在下文中称为“擦除字线”)的存储器块。在一个实施例中，开放存储器块可以包括编程状态的存储器单元和擦除状态的存储器单元。编程状态的存储器单元可以包括在编程字线中，并且擦除状态的存储器单元可以包括在擦除字线中。存储器控制器110通过编程命令对字线进行编程可以意指对连接到字线的一个或多个存储器单元进行编程。存储器控制器110可以通过用伪编程命令对开放存储器块的所有擦除字线进行编程来关闭开放存储器块。因此，由于与开放存储器块的字线连接的所有存储器单元都具有编程状态，所以开放存储器块可以切换成闭合存储器块。
在一个实施例中，闭合存储器块可以指代仅包括与经编程的存储器单元连接的字线的存储器块。闭合存储器块的每个存储器单元可以存储与编程状态相对应的特定数据。闭合存储器块的每个存储器单元可以不存储与编程状态相对应的特定数据。
可以执行伪编程操作以改变存储器单元的阈值电压分布。例如，通过使用预先存储在存储设备100或非易失性存储器设备120中的编程电压值来对经伪编程的存储器单元进行编程，并且因此可以改变阈值电压分布。伪编程操作可以指代施加编程电压以改变存储器单元的阈值电压分布的操作，并且可以通过伪编程操作将特定数据存储或不存储在存储器单元中。因此，可以通过由编程命令执行的正常编程操作来执行伪编程操作。下面将参考附图更全面地描述伪编程命令以及与伪编程命令相关联的伪编程操作。
图2是示出了包括图1的存储设备的软件操作的软件层的框图。参考图1和图2，包括主机和存储设备100的用户设备(未示出)的软件层可以包括应用201、文件系统202和闪存转译层(FTL)111。
应用201可以包括在用户设备或主机上驱动的各种应用程序。文件系统202可以组织由应用201使用的文件或数据。例如，文件系统202可以用逻辑地址来管理存储设备100的存储空间，并且可以将逻辑地址分配给存储设备100中所存储或要存储的数据以进行管理。在一个实施例中，文件系统202的类型可以根据用户设备或主机的操作系统OS而变化。在一个实施例中，文件系统202可以包括FAT(文件分配表)、FAT32、NTFS(NT文件系统)、HFS(分层文件系统)、JSF2(日志文件系统2)、XFS、ODS-5(磁盘上结构-5)、UDF、ZFS、UFS(Unix文件系统)、ext2、ext3、ext4、ReiserFS、Reiser4、ISO 9660、Gnome VF S、BFS、WinFS等。应用201和文件系统202可以是在主机中驱动的软件层。
FTL 111可以在主机和非易失性存储器设备120之间执行各种维护操作，从而高效地地使用非易失性存储器设备120。例如，FTL 111可以执行逻辑地址和物理地址之间的转译操作。逻辑地址是由文件系统202管理的信息，并且物理地址是表示非易失性存储器设备120的存储数据的物理位置的信息。FTL 111可以通过映射表(未示出)来管理地址转译操作。
在一个实施例中，FTL 111可以通过使用存储数据的物理地址或映射表在非易失性存储器设备120的存储器块中寻找开放存储器块。F TL 111可以通过使用物理地址或映射表在非易失性存储器设备120的字线中搜索编程字线，并且可以基于找到的结果来找到开放存储器块。存储设备100可以对通过FTL 111找到的开放存储器块执行伪编程操作，从而关闭该开放存储器块。
在一个实施例中，FTL 111可以根据存储设备100的操作状态来搜索开放存储器块，并且可以通过对找到的开放存储器块执行伪编程操作来关闭所找到的开放存储器块。例如，FTL 111可以在存储设备100处于通电状态时搜索开放存储器块，并且可以通过对找到的开放存储器块执行伪编程操作来关闭所找到的开放存储器块。而且，FTL 111可以在存储设备100处于断电状态时搜索开放存储器块，并且可以通过对找到的开放存储器块执行伪编程操作来关闭所找到的开放存储器块。
图3是示出了图1的存储器控制器的框图。为了简要描述，图3中仅示出了存储器控制器110的一些元件。然而，实施例可以不限于此。例如，存储器控制器110还可以包括其他元件，例如纠错码(ECC)电路。
参考图1和图3，存储器控制器110包括总线112、处理器113、随机存取存储器(RAM)114、只读存储器(ROM)115、主机接口116和闪存接口117。
总线112被配置为在存储器控制器110的元件之间提供通道。处理器113可以执行存储器控制器110的整体操作。RAM 114可以用作存储器控制器110的缓存存储器、高速缓存存储器或工作存储器。RAM 114可以存储处理器113将执行的代码和命令。RAM 114可以存储由处理器113处理的数据。RAM 114可以包括静态RAM(SRAM)。
ROM 115可以存储存储器控制器110以固件形式操作所需的各种信息。在一个实施例中，图2的FTL 111可以以软件的形式实现，并且可以存储在ROM 15或RAM 114中。可以由处理器113来驱动存储在ROM 115或RAM 114中的FTL 111。
存储器控制器110可以通过主机接口116与主机通信。存储器控制器110可以通过闪存接口117与非易失性存储器设备120通信。在一个实施例中，存储器控制器110可以通过闪存接口117将伪编程命令发送到非易失性存储器设备120。
图4是示出了图1的非易失性存储器设备的框图。参考图4，非易失性存储器设备120包括存储器单元阵列121、地址解码器电路122、页面缓存电路123、数据输入/输出电路124以及控制逻辑电路125。
存储器单元阵列121包括多个存储器块BLK1至BLKz。存储器块BLK1至BLKz中的每一个包括多个存储器单元。存储器块BLK1至BLKz中的每一个可以通过至少一个接地选择线GSL、多条字线WL以及至少一个串选择线SSL连接到地址解码器电路122。存储器块BLK1至BLKz中的每一个可以通过多个位线BL连接到页面缓存电路123。存储器块BLK1至BLKz可以连接到位线BL。存储器块BLK1至BLKz的存储器单元可以具有相同的结构。在一个实施例中，存储器块BLK1至BLKz中的每一个可以与擦除操作的单位相对应。存储器单元阵列121的存储器单元可以以存储器块为单位被擦除。可以同时对属于存储器块的存储器单元进行擦除。作为另一示例，存储器块BLK1至BLKz中的每一个可以划分为多个子块。每个子块可以与擦除操作的单位相对应。
地址解码器电路122可以通过多个接地选择线GSL、多条字线WL以及多个串选择线SSL连接到存储器单元阵列121。地址解码器电路122在控制逻辑电路125的控制下进行操作。地址解码器电路122可以从存储器控制器110接收地址ADDR。地址解码器电路122可以对接收到的地址ADDR进行解码，并且可以控制基于解码的地址向字线WL施加的电压。
例如，在编程操作期间，地址解码器电路122可以向与地址ADDR相对应的所选择存储器块的所选择的字线施加编程电压Vpgm，并且可以向所选择存储器块的未选择字线施加通过电压(pass voltage)Vp ass。地址解码器电路122可以向所选择的字线施加验证电压Vvfy。在伪编程操作期间，地址解码器电路122可以向地址ADDR指示的所选择存储器块的所选择的字线施加编程电压Vpgm。在读取操作期间，地址解码器电路122可以分别向由地址ADDR指示的所选择存储器块的所选择的字线施加读取电压Vrd，并且可以向所选择存储器块的未选择字线施加未选择读取电压Vread。在擦除操作期间，地址解码器电路122可向地址ADDR指示的所选择存储器块的字线施加擦除电压(例如，地电压)。
页面缓存电路123通过位线BL连接到存储器单元阵列121。页面缓存电路123通过多条数据线DL连接到数据输入/输出电路124。页面缓存电路123可以在控制逻辑电路125的控制下进行操作。
页面缓存电路123可以存储要在存储器单元阵列121的存储器单元中编程的数据或从存储器单元读取的数据。在编程操作期间，页面缓存电路123可以在存储器单元中存储要编程的数据。数据输入/输出电路124通过数据线DL与页面缓存电路123相连接。数据输入/输出电路124可以与存储器控制器110交换数据DATA。
数据输入/输出电路124可以临时存储从存储器控制器110接收的数据。数据输入/输出电路124可以向页面缓存电路123传送所存储的数据。数据输入/输出电路124可以临时存储从页面缓存电路123传送的数据。数据输入/输出电路124可以向存储器控制器110发送存储的数据。数据输入/输出电路124可以用作缓存存储器。
控制逻辑电路125可以从存储器控制器110接收命令CMD和控制信号CTRL。控制逻辑电路125可以对接收到的命令CMD进行解码，并且可以基于解码的命令来控制非易失性存储器设备120的整体操作。
如果接收到伪编程命令作为命令CMD，则控制逻辑电路125可以控制地址解码器电路122和页面缓存电路123，以执行该伪编程操作。例如，控制逻辑电路125可以控制页面缓存电路123，使得位线BL被偏置。控制逻辑电路125可以控制页面缓存电路123，使得位线BL被地电压偏置。控制逻辑电路125可以控制地址解码器电路122，使得编程电压被同时施加到与地址ADDR相对应的多于一条字线。例如，控制逻辑电路125可以控制地址解码器电路122，使得，编程电压根据与地址ADDR相对应的字线的位置被同时施加到多于一条字线。
图5是示出了根据本公开的实施例的存储器块的电路图。参考图5，存储器块BLK1包括多个单元串CS11、CS21、CS12和CS22。多个单元串CS11、CS21、CS12和CS22可以沿行方向和列方向排列以构成行和列。
例如，沿着行方向排列的单元串CS11和CS12可以构成第一行，并且沿着行方向排列的单元串CS21和CS22可以构成第二行。沿着列方向排列的单元串C11和C21可以构成第一列，并且沿着列方向排列的单元串CS12和CS22可以构成第二列。
每个单元串可以包括多个单元晶体管。在每个单元串中，单元晶体管包括接地选择晶体管GSTa和GSTb、存储器单元MC1至MC6以及串选择晶体管SSTa和SSTb。每个单元串中的接地选择晶体管GSTa和GSTb、存储器单元MC1至MC6以及串选择晶体管SSTa和SSTb可以在与平面(例如，存储器块BLK1的衬底上的平面)垂直的高度方向上堆叠，其中在所述平面上单元串CS11、CS21、CS12和CS22沿着行和列排列。
每个单元晶体管可以是其阈值电压根据其绝缘层中捕获的电荷量而改变的电荷捕获型单元晶体管。
最下面的接地选择晶体管GSTa可以共同连接到公共源极线CSL。
单元串CS11、CS21、CS12和CS22的接地选择晶体管GSTs和GSTb可以共同连接到接地选择线GSL。
在一个实施例中，相同高度(或顺序)的接地选择晶体管可以连接到相同的接地选择线，并且不同高度(或顺序)的接地选择晶体管可以连接到不同的接地选择线。例如，第一高度的接地选择晶体管GS Ta可以共同连接到第一接地选择线，并且第二高度的第二接地选择晶体管GSTb可以共同连接到第二接地选择线。
在一个实施例中，同一行中的接地选择晶体管可以连接到相同的接地选择线，并且不同行的接地选择晶体管可以连接到不同的接地选择线。例如，第一行中的单元串CS11和CS12的接地选择晶体管GSTa和GSTb可以连接到第一接地选择线，并且第二行中的单元串CS21和CS22的接地选择晶体管GSTa和GSTb可以连接到第二接地选择线。
放置在距衬底相同高度(或顺序)的存储器单元(或接地选择晶体管GSTa或GSTb)可以共同连接到一条字线，并且放置在不同高度(或顺序)的存储器单元可以分别连接到不同的字线WL1至WL6。例如，存储器单元MC1共同连接到字线WL1。存储器单元MC2共同连接到字线WL2。存储器单元MC3共同连接到字线WL3。存储器单元MC4共同连接到字线W L4。存储器单元MC5共同连接到字线WL5。存储器单元MC6共同连接到字线WL6。
在具有相同高度(或顺序)的单元串CS11、CS21、CS12和CS22的第一串选择晶体管SSTa中，不同行中的第一串选择晶体管SSTa分别连接到不同的串选择线SSL1a和SSL2a。例如，单元串CS11和CS12的第一串选择晶体管SSTa共同连接到串选择线SSL1a。单元串CS21和CS22的第一串选择晶体管SSTa共同连接到串选择线SSL2a。
在具有相同高度(或顺序)的单元串CS11、CS21、CS12和CS22的第二串选择晶体管SSTb中，不同行中的第二串选择晶体管SSTb分别连接到不同的串选择线SSL1b和SSL2b。例如，单元串CS11和CS12的第二串选择晶体管SSTb共同连接到串选择线SSL1b。单元串CS21和CS22的第二串选择晶体管SSTb共同连接到串选择线SSL2b。
也就是说，不同行中的单元串连接到不同的串选择线。同一行的单元串中具有相同高度(或顺序)的串选择晶体管连接到同一串选择线。同一行的单元串中具有不同高度(或顺序)的串选择晶体管连接到不同的串选择线。
在一个实施例中，同一行的单元串的串选择晶体管可以共同连接到串选择线。例如，第一行中的单元串CS11和CS12的串选择晶体管SS Ta和SSTb可以共同连接到串选择线。第二行中的单元串CS21和CS22的串选择晶体管SSTa和SSTb可以共同连接到串选择线。
单元串CS11、CS21、CS12和CS22的列可以连接到不同的位线BL1和BL2。例如，第一列中的单元串CS11和CS21的串选择晶体管SSTb共同连接到位线BL1。单元串CS12和CS22的串选择晶体管SSTb共同连接到位线BL2。
单元串CS11和CS12可以构成第一平面。单元串CS21和CS22可以构成第二平面。
在存储器块BLK1中，读取操作和编程操作可以以行为单位来执行。例如，可以通过串选择线SSL1a、SSL1b、SSL2a和SSL2b来选择存储器块BLKa的一个平面。当导通电压被提供给串选择线SSL1a和SSL1b并且关断电压被提供给串选择线SSL2a和SSL2b时，第一平面中的单元串CS11和CS12可以连接到位线BL1和BL2。也就是说，可以选择第一平面。当导通电压被提供给串选择线SSL2a和SSL2b并且关断电压被提供给串选择线SSL1a和SSL1b时，第二平面中的单元串CS21和CS22可以连接到位线BL1和BL2。也就是说，可以选择第二平面。在所选择的平面中，可以通过字线WL1至WL6来选择一行存储器单元MC。在所选择的行中，可以执行编程操作或读取操作。
在存储器块BLK1中，可以以存储器块或子块为单位来擦除存储器单元。当以存储器块为单位执行擦除操作时，可以根据擦除请求同时擦除存储器块BLK1中的所有存储器单元MC。当以子块为单位执行擦除操作时，可以根据擦除请求同时擦除存储器块BLK1中的一些存储器单元MC，而同时其剩余存储器单元被擦除禁止。低电压(例如，地电压)可以被提供给连接到擦除存储器单元的字线，并且连接到擦除禁止存储器单元MC的字线可以被浮置。
图5中所示的存储器块BLK1是一个示例。然而，实施例可以不限于此。例如，单元串的行数可以增加或减少。随着单元串的行数变化，连接到单元串的行的串选择线或接地选择线的数量以及连接到位线的单元串的数量也可以改变。
单元串的列数可以增加或减少。随着单元串的列数变化，连接到单元串的列的位线的数量以及连接到串选择线的单元串的数量也可以改变。
电池串的高度可以增加或减小。例如，堆叠在每个单元串中的接地选择晶体管、存储器单元或串选择晶体管的数量可以增加或减少。
图6描述了图5的非易失性存储器设备的操作。图6的第一部分示出了根据与至少一条所选择的字线相关联的每个编程操作形成的存储器单元的阈值电压分布。图6的第二部分是示出了在编程操作期间向至少一条所选择的字线施加的编程电压和验证电压的图。
在图6的第一部分中，横轴表示存储器单元MC的阈值电压，纵轴表示存储器单元MC的数量。例如，当响应于编程命令而执行编程操作时，每个存储器单元可以被编程为具有擦除状态“E”以及来自擦除状态“E”的第一至第七编程状态P1至P7中的一个。为了将存储器单元编程为具有第一到第七编程状态P1到P7，可以将顺序增加的编程电压施加到所选择的字线。也就是说，可以使用多个脉冲来将不同电平的编程电压施加到存储器单元。可以通过使用第一至第七编程验证电压V1至V7来验证第一至第七编程状态P1至P7。
在图6的第二部分中，横轴表示时间T，纵轴表示电压V。参考图6的第二部分，编程电压Vpgm被施加到至少一条所选择的字线，并且然后向其施加验证电压Vvfy。如图6的第二部分所示，非易失性存储器设备120可以基于增量步进脉冲编程(ISPP)方案来执行编程操作。例如，编程操作可以包括多个编程循环，每个编程循环包括用于施加编程电压Vpgm1至Vpgm3的编程步骤和用于施加验证电压Vvfy的验证步骤。可以在第一编程循环中将第一编程电压Vpgm1施加到所选择的字线，并且可以在第二编程循环中将比第一编程电压Vpgm1高出增量ΔVpgm1的第二编程电压Vpgm2施加到所选择的字线。也就是说，非易失性存储器设备120可以通过向至少一条所选择的字线施加不同电平的编程电压来使与至少一条所选择的字线连接的存储器单元的阈值电压不同。验证电压Vvfy可以包括与编程电压Vpgm相关联的各种电平的验证电压。
图7描述了根据本公开的实施例的非易失性存储器设备的存储器块中的开放存储器块。开放存储器块包括与经过编程的存储器单元连接的字线以及与擦除状态的存储器单元连接的字线。例如，参考图7，存储器块BLK1包括多条字线WL1至WL6。第一至第三字线WL1至WL3是编程字线，并且第四至第六字线WL4至WL6是擦除字线。也就是说，图7的存储器块BLK1是包括编程字线WL1至WL3和擦除字线WL4至WL6的开放存储器块。
开放存储器块不限于图7的存储器块BLK1。例如，开放存储器块可以包括一条或多条编程字线以及一条或多条擦除字线。因此，开放存储器块中包括的擦除字线的数量可以彼此不同。而且，开放存储器块的编程字线和擦除字线的顺序不限于图7中所示的存储器块BLK1。
如上所述，非易失性存储器设备120中可以不存在开放存储器块。在存在开放存储器块的情况下，存储器单元阵列121可以包括一个或多个开放存储器块，并且开放存储器块中包括的擦除字线的数量可以彼此不同。
图8示出了关闭图7的开放存储器块的示例。参考图1和图8，存储设备100可以执行伪编程操作以关闭非易失性存储器设备120中存在的开放存储器块。例如，存储设备100可以通过向开放存储器块BLK1的擦除字线WL4至WL6施加伪编程电压来关闭开放存储器块BLK1。也就是说，可以通过伪编程操作来对与擦除字线WL4至WL6连接的擦除状态的存储器单元MC进行编程。可以通过伪编程操作将开放存储器块BLK1中包括的所有擦除字线WL4至WL6改变为编程字线WL4至WL6。因此，可以通过伪编程操作将开放存储器块BLK1改变为闭合存储器块BLK2。也就是说，闭合存储器块的所有字线可以是编程字线。
图9是示出了根据本公开的实施例的伪编程操作的流程图。为了简要描述，将参考存储设备100来描述根据本公开的实施例的伪编程操作。然而，实施例可以不限于此。例如，可以通过单独的硬件元件或单独的软件元件来执行伪编程操作。例如，可以在存储设备100中包括的存储器控制器110或非易失性存储器设备120中执行伪编程操作。可以在存储设备100中包括的存储器控制器110或非易失性存储器设备120中执行与伪编程操作相关联的图9的操作S110至S150中的全部或一些。
参考图1、图2和图9，在操作S110中，存储设备100可以进入通电模式。通电模式可以表示开始向存储设备100供电的状态。在存储设备100通过供电从断电状态变为通电状态的情况下，存储设备100可以进入通电模式。在一个实施例中，存储设备100可以在通电模式下执行固件。
在操作S120中，存储设备100搜索开放存储器块。存储器控制器110可以在非易失性存储器设备120的存储器块之中搜索一个或多个开放存储器块。存储器控制器110不仅可以确定是否存在开放存储器块，而且可以确定非易失性存储器设备120中包括的所有开放存储器块的位置。例如，存储器控制器110可以通过FTL 111来确定是否存在开放存储器块以及开放存储器块的位置。由于FTL 111管理与存储数据的物理地址有关的信息，所以存储器控制器110可以通过使用物理地址信息来确定编程字线的位置和编程字线的数量。存储器控制器110可以基于所确定的编程字线的位置和数量来确定在存储器块中是否存在开放存储器块。因此，存储器控制器110可以确定开放存储器块的存在和开放存储器块的位置。
存储设备100可以在通电模式之后进入正常操作模式。在操作S130至操作S150中，如果在操作S130中确定在非易失性存储器设备120中不存在开放存储器块，则存储设备100进入正常操作模式S150。如果在操作S130中确定在非易失性存储器设备120中存在开放存储器块，则存储设备100可以通过操作S140来关闭一个或多个开放存储器块。存储设备100在关闭开放存储器块之后进入正常操作模式。正常操作模式可以指代存储设备100能够在非易失性存储器设备120上执行编程、读取和擦除操作的状态。例如，存储设备100可以在通电模式下执行了用来在非易失性存储器设备120上执行编程、读取和擦除操作的准备操作之后进入正常操作模式。
在操作S140中，存储设备100可以执行伪编程操作以关闭开放存储器块。存储设备100可以关闭非易失性存储器设备120中存在的一个或多个开放存储器块。存储设备100可以在开放存储器块上同时执行伪编程操作以关闭开放存储器块。存储设备100可以对开放存储器块的一条或多条擦除字线执行伪编程操作。存储设备100可以通过同时对多条擦除字线执行伪编程操作来对连接到多条擦除字线的存储器单元MC进行编程。例如，存储器控制器110可以将伪编程命令CMD发送到非易失性存储器设备120以执行伪编程操作。存储器控制器110可以发送表示一条或多条擦除字线的一个或多个地址ADDR，其中在所述一条或多条擦除字线上执行伪编程操作以使得在开放存储器块的一条或多条擦除字线上执行编程。
在当非易失性存储器设备120中包括开放存储器块时中断向存储设备100的供电的情况下，开放存储器块的擦除字线的存储器单元可以保持在擦除状态。在开放存储器块中，如果擦除字线的存储器单元处于擦除状态的时间变长，则存储器单元可能劣化。存储设备100可以在通电模式下关闭开放存储器块，由此防止开放存储器块的擦除字线的存储器单元长时间处于擦除状态。存储设备100可以通过在供电中断时快速地对处于擦除状态的存储器单元进行编程来防止劣化。因此，可以改善存储设备100的可靠性。
图10描述了根据本公开的实施例的伪编程操作。图10的第一部分示出了当响应于伪编程命令而执行伪编程操作时存储器单元的阈值电压分布的变化。图10的第二部分是示出了在伪编程操作期间向至少一条所选择的字线施加的编程电压的图。
在图10的第一部分中，横轴表示存储器单元MC的阈值电压，纵轴表示存储器单元MC的数量。例如，当响应于伪编程命令而执行伪编程操作时，可以将每个存储器单元编程为具有来自擦除状态“E”的伪编程状态DP。经过伪编程的存储器单元可以不具有擦除状态“E”。也就是说，可以将存储器单元编程为具有伪编程状态DP，其阈值电压分布范围高于擦除状态“E”的阈值电压分布范围。在一个实施例中，伪编程状态DP的阈值电压分布范围的下限可以等于或高于擦除状态“E”的阈值电压分布范围的上限。为了将存储器单元MC编程到伪编程状态DP，可以将一个编程电压施加到存储器单元MC。也就是说，一个脉冲可以用来向存储器单元施加一次编程电压。
在图10的第二部分中，横轴表示时间T，纵轴表示电压V。参考图10的第二部分，在伪编程操作期间，编程电压Vpgm被施加到至少一条所选择的字线SelectedWL。在一个实施例中，可以通过将一个正的高电压(例如，编程电压)施加到与存储器单元的控制栅极连接的字线来完成与存储器单元相关联的伪编程操作。在伪编程操作期间，可以在没有验证操作的情况下对存储器单元进行编程。
与图6的编程操作相比，出于对存储器单元MC进行编程的目的，可以通过向存储器单元MC仅施加一个编程脉冲来缩短图10的伪编程操作的编程时间。
图11示出了根据本公开的实施例的关闭开放存储器块的操作。参考图11，存储设备100可以通过以各种方式执行伪编程操作来关闭开放存储器块。在图11中，假设开放存储器块BLK1包括第一和第二编程字线以及第三至第n擦除字线。然而，实施例可以不限于此。例如，实施例可以适用于包括各种数量的编程字线和各种数量的擦除字线的开放存储器块。
在一个实施例中，存储设备100可以在同一时间T1将编程电压施加到开放存储器块BLK1的擦除字线WL3至WLn。存储设备100可以通过同时对擦除字线WL3至WLn执行伪编程操作来关闭开放存储器块BLK1。存储设备100可以通过同时对擦除字线WL3至WLn执行伪编程操作来缩短编程时间。
在一个实施例中，存储设备100可以在不同时间T1～Tn将编程电压施加到开放存储器块BLK2的擦除字线WL3至WLn。存储设备100可以从最靠近编程字线WL1和WL2的擦除字线WL3开始顺序地执行伪编程操作。存储设备100可以通过在不同时间对擦除字线WL3至WLn执行伪编程操作来关闭开放存储器块BLK2。
在一个实施例中，存储设备100可以在不同时间T1～T3处对置于距开放存储器块BLK3的编程字线WL1和WL2特定距离内的擦除字线WL3至W L5执行伪编程操作。存储设备100可以在第一时间T1向擦除字线WL3施加编程电压，可以在第二时间T2向擦除字线WL4施加编程电压，并且可以在第三时间T3向擦除字线WL5施加编程电压。存储设备100可以对与编程字线WL1和WL2间隔开特定距离或更远的擦除字线WL6至WLn执行伪编程操作，执行所述伪编程操作的时间与针对擦除字线WL3至WL5执行伪编程操作的时间不同。存储设备100可以在第四时间T4向擦除字线W L6至WLn施加编程电压。
在一个实施例中，存储设备100可以在第一时间T1向最靠近开放存储器块BLK4的编程字线WL1和WL2的擦除字线WL3施加编程电压。存储设备100可以在第二时间T2向擦除字线WL3至WL5中除了与编程字线WL1和WL2最靠近的擦除字线WL3之外的剩余擦除字线WL4和WL5施加编程电压。这里，擦除字线WL3至WL5可以位于距离编程字线WL1和WL2特定距离的范围内。存储设备100可以在不同时间Tk向与编程字线WL1和WL2间隔超过特定距离的擦除字线WL6到WLn施加编程电压。
根据本公开的实施例的存储设备100可以基于编程字线和擦除字线之间的物理距离在不同时间对擦除字线执行编程操作。因此，存储设备100可以通过在不同时间对与编程字线相邻的两条或更多条擦除字线执行伪编程操作来降低与连接到编程字线的存储器单元相关联的耦合噪声。
根据本公开的实施例的存储设备100在开放存储器块上执行伪编程操作的方法不限于参考图11描述的方法，并且可以包括根据距编程字线的距离在不同时间对擦除字线执行编程操作的任何方法。
图12是示出了根据本公开的另一实施例的伪编程操作的流程图。为了简要描述，将参考存储设备100来描述根据本公开的实施例的伪编程操作。在操作S210中，存储设备100可以进入通电模式。在操作S220中，存储设备100搜索开放存储器块。操作S210和操作S220可以类似于图9的操作S110至操作S130，在此不再重复其具体描述。下面将参考图1和图12更全面地描述在存储设备100搜索开放存储器块之后的操作。
在操作S230中，存储设备100将至少一个开放存储器块的擦除字线的数量与预设值进行比较。在一个实施例中，存储设备100可以确定非易失性存储器设备120中包括的至少一个开放存储器块的擦除字线的数量是否超过预设值。存储设备100可以通过使用非易失性存储器设备120中包括的所有开放存储器块的擦除字线的数量来执行操作S230。
可以基于存储设备100的资源来确定预设值。例如，在存储设备100中使用的资源较多的情况下，预设值可以较小；并且在存储设备100中使用的资源较少的情况下，预设值可以较大。
如果擦除字线的数量不大于预设值，则在操作S240中，存储设备100关闭开放存储器块。在一个实施例中，存储设备100可以关闭在操作S230中用作参考以确定擦除字线的数量的开放存储器块。例如，在基于所有开放存储器块来确定擦除字线的数量是否超过预设值的情况下，存储设备100可以关闭所有开放存储器块。如果所有开放存储器块的擦除字线的数量不大于预设值，则存储设备100可以关闭所有开放存储器块。存储设备100可以执行伪编程操作以关闭开放存储器块。
在擦除字线的数量超过预设值的情况下，在操作S230和操作S250中，存储设备100进入正常操作模式而不关闭开放存储器块。
在操作S260中，存储设备100确定存储设备100是否处于空闲状态。空闲状态表示其中没有执行用来使用存储设备100的资源的操作(例如，编程操作、读取操作或擦除操作)的状态。在一个实施例中，存储设备100可以确定非易失性存储器设备120是否处于空闲状态。例如，存储设备100可以基于非易失性存储器设备120是否使用资源来确定非易失性存储器设备120是否处于空闲状态。
在非易失性存储器设备120处于空闲状态的情况下，在操作S270和操作S280中，存储设备100可以搜索开放存储器块，以确定在正常操作模式下是否存在开放存储器块(S270)。在一个实施例中，处于正常操作模式的开放存储器块可以包括未在通电模式下编程的开放存储器块以及在正常操作模式下新生成的开放存储器块。例如，存储设备100可以通过在空闲状态下搜索在通电模式下未找到的开放存储器块来确定是否存在开放存储器块(S270)。
在存在开放存储器块的情况下，存储设备100关闭开放存储器块(S280)。在非易失性存储器设备120中不存在开放存储器块的情况下，存储设备100可以不执行伪编程操作。例如，在操作S230和操作S240中，在存储设备100执行用来关闭所有开放存储器块的操作的情况下，非易失性存储器设备120中可以不存在开放存储器块，并且因此存储设备100可以不执行伪编程操作。
因此，根据本公开的另一实施例的存储设备100可以基于擦除字线的数量来使得关闭开放存储器块的时间不同。在通电模式下，由于用于进入正常操作模式的准备操作，存储设备100可能使用大量资源。由于考虑了在通电模式下使用的资源，所以存储设备100可以在擦除字线的数量不多于特定值的情况下执行开放存储器块关闭操作。存储设备100可以在资源使用量较小的空闲状态下关闭非易失性存储器设备120中包括的所有开放存储器块。因此，当执行伪编程操作时，存储设备100可以防止存储器单元的劣化，并且可以有效地使用存储设备100的资源。
图13是示出了根据本公开的另一实施例的伪编程操作的流程图。为了简要描述，将参考存储设备100来描述根据本公开的实施例的伪编程操作。在操作S310中，存储设备100可以进入通电模式。在操作S320中，存储设备100搜索开放存储器块。操作S310和操作S320可以类似于图9的操作S110至操作S130，在此不再重复其具体描述。下面将参考图1和图13更全面地描述在存储设备100搜索开放存储器块之后的操作。
在操作S330中，存储设备100将在操作S320中找到的一个或多个开放存储器块中的每一个的擦除字线的数量与预设值进行比较。在操作S340中，存储设备100基于操作S330的比较结果来关闭开放存储器块。在一个实施例中，在任何一个开放存储器块的擦除字线的数量都不大于预设值的情况下，存储设备100可以关闭开放存储器块。在任何一个开放存储器块的擦除字线的数量都超过预设值的情况下，存储设备100可以不关闭开放存储器块。因此，在通电模式下，可以基于擦除字线的数量来选择性地关闭开放存储器块中的每个开放存储器块。
在操作S350中，存储设备100进入正常操作模式。当存储设备100处于正常操作模式时，非易失性存储器设备120中可以不存在开放存储器块。在一个实施例中，在操作S330中确定所有开放存储器块的擦除字线的数量不大于预设值的情况下，非易失性存储器设备120中可以不存在开放存储器块。而且，当存储设备100处于正常操作模式时，非易失性存储器设备120中可以存在开放存储器块。在一个实施例中，在操作S330中确定任何一个开放存储器块的擦除字线的数量都超过预设值的情况下，非易失性存储器设备120中可以存在开放存储器块。
在操作S360中确定存储设备100处于空闲状态的情况下，在操作S370中，存储设备100关闭剩余的开放存储器块。在存储设备100未进入空闲状态的情况下，即使存在开放存储器块，存储设备100也可以不关闭剩余的开放存储器块。如果即使存储设备100进入空闲状态也不存在开放存储器块，则可以不执行操作S370。
图14示出了存储设备根据图13的操作方法来执行伪编程操作的示例。在图14中，横轴表示时间，并且非易失性存储器设备120中包括第一开放存储器块BLK1和第二开放存储器块BLK2。第一开放存储器块BLK1的擦除字线WL4至WL6的数量是“3”，并且第二开放存储器块BLK2的擦除字线WL2至WL6的数量是“5”。
根据图13的操作S310和操作S320，如果存储设备100进入通电模式，则存储设备100检索非易失性存储器设备120中存在的开放存储器块以找到第一开放存储器块BLK1和第二开放存储器块BLK2。根据操作S330，存储设备100将第一开放存储器块BLK1和第二开放存储器块BLK2中的每一个的擦除字线的数量与预设值进行比较。在图14的情况下，假设预设值是“4”。在这种情况下，第一开放存储器块BLK1的擦除字线的数量不大于预设值。相反，由于第二开放存储器块BLK2的擦除字线的数量是“5”，所以它超过了预设值。根据操作S340，存储设备100通过仅对第一开放存储器块BLK1的擦除字线WL4至WL6执行伪编程操作来关闭第一开放存储器块BLK1。
根据操作S350，存储设备100在通电模式下仅关闭第一开放存储器块BLK1之后进入正常操作模式。根据操作S360和操作S370，如果进入空闲状态，则存储设备100通过对第二开放存储器块BLK2的擦除字线WL2至WL6执行伪编程操作来关闭第二开放存储器块BLK2。与具有大量擦除字线的第二开放存储器块BLK2相比，存储设备100可以更早地关闭具有少量擦除字线的第一开放存储器块BLK1。
根据本公开的另一实施例的用于执行伪编程操作的方法不限于图14的示例。例如，可以不同地改变或修改开放存储器块的数量和开放存储器块中包括的擦除字线的数量。
根据本公开的另一实施例的存储设备100可以根据关于每个开放存储器块的擦除字线的数量使得关闭开放存储器块的时间不同。因此，存储设备100可以通过在通电模式下对其中擦除字线的数量较小的开放存储器块执行伪编程操作来减少在通电模式下使用的资源量。存储设备100可以通过在空闲状态下对其中擦除字线数量较大的开放存储器块执行伪编程操作来高效地使用资源。
图15是示出了根据本公开的另一实施例的伪编程操作的流程图。为了简要描述，将参考存储设备100来描述根据本公开的实施例的伪编程操作。
参考图1、图3和图15，在操作S410中，存储设备100可以进入断电模式。断电模式可以意指中断供电的准备状态。如果从主机接收到断电命令，则存储设备100可以进入断电模式。存储设备100可以在断电模式下向非易失性存储器设备120发送RAM 114中存储的数据的部分。
在操作S420中，存储设备100搜索开放存储器块。在操作S430和操作S440中，在操作S430中确定存在开放存储器块的情况下，在操作S440中，存储设备100关闭开放存储器块。操作S420到操作S440可以类似于图9的操作S120到操作S140，在此不再重复其具体描述。如果开放存储器块不存在，或者在关闭开放存储器块之后，在操作S450中，存储设备100断电。
因此，根据本公开的另一实施例的存储设备100可以通过在电源中断之前关闭非易失性存储器设备120中存在的开放存储器块来防止存储器单元在电源中断时保持在擦除状态。这可以意指存储设备100防止存储器单元的劣化。
根据本公开的另一实施例的存储设备100不限于以上描述。例如，根据本公开的另一实施例的存储设备100可以基于参考图12和图13所描述的操作方法来执行伪编程操作。也就是说，当在断电模式下关闭开放存储器块时，存储设备100可以基于擦除字线的数量来关闭开放存储器块。在擦除字线的数量超过预设值的情况下，存储设备100可能无法关闭至少一个开放存储器块。存储设备100可以进入通电模式以将存储设备100在断电模式下未能关闭的开放存储器块关闭。也就是说，存储设备100可以在通电模式下关闭存储设备100在断电模式下未能关闭的开放存储器块。在通电模式下关闭开放存储器块的情况下，存储设备100可以根据参考图9、图12和图13所述的实施例来关闭开放存储器块。断电模式的预设值和通电模式的预设值可以不同。可以考虑在每种模式下使用的资源来确定预设值，并且可以根据在相同模式下使用的资源来不同地确定预设值。
图16是示出了根据本公开的另一实施例的伪编程操作的流程图。为了简要描述，将参考存储设备100来描述根据本公开的实施例的伪编程操作。然而，实施例可以不限于此。例如，可以通过单独的硬件元件或单独的软件元件来执行伪编程操作。例如，可以在存储设备100中包括的存储器控制器110或非易失性存储器设备120中执行伪编程操作。可以在存储器控制器110或非易失性存储器设备120中执行与伪编程操作相关联的图16的操作S510至S550中的全部或部分操作。
参考图1和图16，在操作S510中，存储设备100可以进入通电模式。在操作S520中，存储设备100可以检测是否执行了从突然断电(SPO)的恢复操作。存储设备100可以在电力突然中断之后检测是否供应了电力。例如，存储设备100可以参考非易失性存储器设备120中存储的元数据或用户数据来检测存储设备100是否从SPO恢复。
在检测到从SPO恢复的情况下，在操作S530中，存储设备100搜索开放存储器块。在操作S540和操作S550中，在操作S540中确定存在开放存储器块的情况下，在操作S550中，存储设备100关闭开放存储器块。在操作S520中没有检测到从SPO恢复的情况下，或者在操作S540中确定不存在开放存储器块的情况下，存储设备100不关闭开放存储器块。在操作S560中，存储设备100进入正常操作模式。存储设备100在操作S530至操作S560中执行的操作方法类似于存储设备100在图9的操作S120至操作S150中执行的操作方法，在此不再重复其说明。
参考图15描述的用于执行伪编程操作的方法可能难以适用于存储设备100经历SPO的情况。根据参考图15描述的用于执行伪编程操作的方法，在发生SPO的情况下，可以在再次向存储设备100供应电力之后通过关闭开放存储器块来防止存储器单元MC劣化。
根据本公开的另一实施例的存储设备100不限于以上描述。例如，根据本公开的另一实施例的存储设备100可以基于参考图12和图13所描述的操作方法来执行伪编程操作。也就是说，存储设备100可以基于擦除字线的数量来关闭开放存储器块。基于擦除字线的数量，存储设备100可以在通电模式下关闭开放存储器块，或者可以在正常操作模式的空闲状态下关闭开放存储器块。
图17是示出了根据本公开的实施例的固态驱动器(SSD)的框图。参考图17，固态驱动器(SSD)系统1000包括主机1100和SSD 1200。
SSD 1200通过信号连接器1201与主机1100交换信号SIG，并通过电源连接器1202被供应电力PWR。SSD 1200包括SSD控制器1210、多个闪存存储器1221至122n、辅助电源1230和缓存存储器1240。
SSD控制器1210可以响应于来自主机1100的信号SIG来控制闪存存储器1221至122n。闪存存储器1221至122n可以响应于SSD控制器1210的控制来执行编程操作。在一个实施例中，SSD控制器1210可以根据参考图1至图16描述的方法来执行伪编程操作。
辅助电源1230通过电源连接器1202与主机1100连接。辅助电源1230可以由来自主机1100的电力PWR充电。当不能从主机1100平稳地供电时，辅助电源1230可以为SSD系统1200供电。
缓存存储器1240用作SSD 1200的缓存存储器。例如，缓存存储器1240可以临时存储从主机1100或从闪存存储器1221至122n接收的数据，或者可以临时存储闪存存储器1221至122n的元数据(例如，映射表)。备选地，缓存存储器1240可以临时存储SSD控制器1210操作所需的各种信息。在一个实施例中，SSD控制器1210可以通过使用缓存存储器1240中存储的数据来搜索开放存储器块。缓存存储器1240可以存储SSD控制器1210基于擦除字线的数量来执行伪编程操作所需的预设值。
根据本公开的实施例，可以防止当存储器单元处于擦除状态时发生存储器单元的劣化。因此，可以提供能够改善非易失性存储器设备的可靠性的存储设备及其操作方法。
如在本领域中常见的，可以根据执行所描述的一个或多个功能的块来描述和示出实施例。在本文中可以称为单元或模块等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子部件、有源电子部件、光学部件、硬连线电路等的模拟和/或数字电路物理地实现，并且可以可选地由固件和/或软件驱动。例如，电路可以实现在一个或多个半导体芯片中，或者在诸如印刷电路板等的衬底支撑件上。构成块的电路可以由专用硬件或处理器(例如，一个或多个编程的微处理器和相关联的电路)来实现，或者由用来执行该块的一些功能的专用硬件和用来执行该块的其他功能的处理器的组合来实现。在不脱离本公开的范围的情况下，实施例的每个块可以物理地分成两个或更多个交互和分立的块。类似地，在不脱离本公开的范围的情况下，实施例的块可以物理地组合成更复杂的块。
尽管已经参考实施例描述了本公开，但是对于本领域技术人员来说显而易见的是，在不脱离本公开的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是：上述实施例不是限制性的而是说明性的。

Claims (17)

1.一种由包括非易失性存储器设备的存储设备执行的操作方法，所述方法包括：
进入通电模式；
从所述非易失性存储器设备内的存储器块中搜索包括至少一条擦除字线的开放存储器块；
响应于确定所述开放存储器块内的擦除字线的数量不大于预设值，向所述至少一条擦除字线施加编程电压以关闭所述开放存储器块；以及
在所述通电模式之后，进入正常操作模式，其中，
连接到被施加所述编程电压的所述至少一条擦除字线的存储器单元被编程为具有比擦除状态的阈值电压分布范围高的阈值电压分布范围，
其中，所述开放存储器块包括第一开放存储器块或第二开放存储器块，所述第一开放存储器块中的擦除字线的数量不大于预设值，所述第二开放存储器块中的擦除字线的数量超过所述预设值，并且
针对所述第一开放存储器块执行对所述开放存储器块的关闭。
2.根据权利要求1所述的方法，其中，响应于确定所述开放存储器块包括多条擦除字线，所述编程电压被同时施加到所述多条擦除字线。
3.根据权利要求1所述的方法，其中，响应于确定所述开放存储器块包括多条擦除字线，基于距所述开放存储器块内的编程字线的物理距离，使得对所述多条擦除字线进行编程的时间彼此不同。
4.根据权利要求1所述的方法，还包括：
在所述正常操作模式下确定所述存储设备是否处于空闲状态；
响应于确定所述存储设备处于所述空闲状态，确定是否存在处于所述正常操作模式的开放存储器块；以及
响应于确定存在处于所述正常操作模式的开放存储器块，关闭所述处于正常操作模式的开放存储器块，其中，
所述处于正常操作模式的开放存储器块包括未在所述通电模式下编程的开放存储器块以及在所述正常操作模式下新生成的开放存储器块。
5.根据权利要求1所述的方法，其中，所述预设值是基于所述存储设备中使用的资源来确定的。
6.根据权利要求1所述的方法，其中，所述至少一条擦除字线包括擦除状态的至少一个存储器单元。
7.一种存储设备，包括：
非易失性存储器设备；以及
存储器控制器，被配置为向所述非易失性存储器设备发送编程命令，其中：
所述存储器控制器响应于检测到所述存储设备的通电而向所述非易失性存储器设备发送所述编程命令，所述非易失性存储器设备包括具有至少一条擦除字线的开放存储器块，并且
所述非易失性存储器设备通过响应于所述编程命令对所述开放存储器块内的所述至少一条擦除字线进行编程来关闭所述开放存储器块，
其中，所述存储器控制器响应于确定所述开放存储器块内的擦除字线的数量超过预设值而在正常操作模式的空闲状态下发出所述编程命令。
8.根据权利要求7所述的存储设备，其中，所述非易失性存储器设备向所述至少一条擦除字线施加编程电压。
9.根据权利要求7所述的存储设备，其中，所述非易失性存储器设备将通过所述至少一条擦除字线寻址的存储器单元编程为具有比擦除状态的阈值电压分布范围高的阈值电压分布范围。
10.根据权利要求7所述的存储设备，其中，所述存储器控制器响应于确定所述开放存储器块内的擦除字线的数量不大于所述预设值而发出所述编程命令。
11.根据权利要求7所述的存储设备，其中，所述预设值是基于所述非易失性存储器设备中使用的资源来确定的。
12.一种由包括非易失性存储器设备的存储设备执行的操作方法，所述方法包括：
a)标识所述非易失性存储器设备的存储器块中仅寻址处于擦除状态的存储器单元的字线的数量；
b)响应于确定所述数量小于预定值，向由所述字线寻址的所述存储器单元中的每个存储器单元施加编程电压；以及
c)响应于确定所述非易失性存储器设备未在执行读取操作、编程操作或擦除操作执行以下操作：
标识所述非易失性存储器设备的另一存储器块，所述另一存储器块具有仅寻址处于所述擦除状态的存储器单元的第一字线和仅寻址处于与所述擦除状态不同的编程状态的存储器单元的第二字线；以及
向由所述另一存储器块的第一字线寻址的所述存储器单元中的每一个施加所述编程电压。
13.根据权利要求12所述的操作方法，其中，施加到所述存储器单元的所述编程电压使得所述存储器单元转变到与所述擦除状态不同的编程状态。
14.根据权利要求12所述的操作方法，其中，响应于确定所述存储设备已通电而执行操作(a)和(b)。
15.根据权利要求12所述的操作方法，其中，响应于确定所述存储设备已经从接收主电力转变为接收辅助电力而执行操作(a)和(b)。
16.根据权利要求12所述的操作方法，其中，操作(b)向由所述字线寻址的所述存储器单元中的每个存储器单元只施加单个编程电压。
17.根据权利要求12所述的操作方法，其中，操作(c)还包括：
响应于确定在操作(a)中标识的所述数量等于或超过所述预定值，向由所述字线寻址的所述存储器单元中的每个存储器单元施加所述编程电压。
CN201810443660.5A 2017-06-07 2018-05-10 存储设备及其操作方法 Active CN109003641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170070862A KR102351649B1 (ko) 2017-06-07 2017-06-07 저장 장치 및 그것의 동작 방법
KR10-2017-0070862 2017-06-07

Publications (2)

Publication Number Publication Date
CN109003641A CN109003641A (zh) 2018-12-14
CN109003641B true CN109003641B (zh) 2022-08-16

Family

ID=64564312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810443660.5A Active CN109003641B (zh) 2017-06-07 2018-05-10 存储设备及其操作方法

Country Status (3)

Country Link
US (1) US10706938B2 (zh)
KR (1) KR102351649B1 (zh)
CN (1) CN109003641B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018060A (ko) * 2018-08-10 2020-02-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200066907A (ko) * 2018-12-03 2020-06-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102692901B1 (ko) 2019-01-11 2024-08-08 에스케이하이닉스 주식회사 메모리 시스템에서의 비휘발성 메모리 블록 내 데이터를 삭제하는 방법 및 장치
KR20200113047A (ko) * 2019-03-20 2020-10-06 삼성전자주식회사 오픈 채널 스토리지 장치의 동작 방법
US11288007B2 (en) * 2019-05-16 2022-03-29 Western Digital Technologies, Inc. Virtual physical erase of a memory of a data storage device
KR20200144389A (ko) * 2019-06-18 2020-12-29 삼성전자주식회사 스토리지 장치 및 그것의 액세스 방법
CN110853686B (zh) * 2019-10-22 2021-12-07 长江存储科技有限责任公司 适用于闪存设备的掉电处理方法、装置、介质、及终端
KR102547949B1 (ko) 2021-01-27 2023-06-26 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102493864B1 (ko) 2021-11-16 2023-01-31 삼성전자주식회사 스토리지 장치의 동작 방법 및 호스트 및 스토리지 장치를 포함하는 스토리지 시스템의 동작 방법
EP4180935A1 (en) * 2021-11-16 2023-05-17 Samsung Electronics Co., Ltd. Operation methods of storage devices, and operation methods of storage systems including hosts and storage devices
US12027211B2 (en) * 2022-05-26 2024-07-02 Micron Technology, Inc. Partial block handling protocol in a non-volatile memory device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948026B2 (en) * 2001-08-24 2005-09-20 Micron Technology, Inc. Erase block management
KR100749736B1 (ko) * 2005-06-13 2007-08-16 삼성전자주식회사 플래시 메모리 장치 및 그것의 소거 방법
JP4435200B2 (ja) * 2007-04-03 2010-03-17 株式会社東芝 半導体記憶装置のデータ書き込み方法
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8908431B2 (en) * 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101732585B1 (ko) * 2010-08-26 2017-05-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8635399B2 (en) 2011-10-18 2014-01-21 Stec, Inc. Reducing a number of close operations on open blocks in a flash memory
KR101975406B1 (ko) 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
KR102068163B1 (ko) * 2013-02-27 2020-01-20 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
US9032264B2 (en) 2013-03-21 2015-05-12 Kabushiki Kaisha Toshiba Test method for nonvolatile memory
JP5983512B2 (ja) 2013-04-15 2016-08-31 株式会社デンソー 書き込み装置
KR102102224B1 (ko) 2013-10-01 2020-04-20 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
US9229806B2 (en) 2013-11-14 2016-01-05 Sandisk Technologies Inc. Block closure techniques for a data storage device
US9423970B2 (en) * 2013-12-30 2016-08-23 Sandisk Technologies Llc Method and system for predicting block failure in a non-volatile memory
KR102285994B1 (ko) 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102292183B1 (ko) * 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
US9552885B2 (en) * 2014-12-10 2017-01-24 Sandisk Technologies Llc Partial block erase for open block reading in non-volatile memory
KR102282947B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102211868B1 (ko) 2014-12-15 2021-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9864545B2 (en) * 2015-04-14 2018-01-09 Sandisk Technologies Llc Open erase block read automation
KR20160132169A (ko) * 2015-05-06 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
US9530517B2 (en) 2015-05-20 2016-12-27 Sandisk Technologies Llc Read disturb detection in open blocks
KR20170004698A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102491624B1 (ko) 2015-07-27 2023-01-25 삼성전자주식회사 데이터 저장 장치의 작동 방법과 상기 데이터 저장 장치를 포함하는 시스템의 작동 방법
US9910730B2 (en) 2015-10-21 2018-03-06 Sandisk Technologies Llc System for handling erratic word lines for non-volatile memory
US9460799B1 (en) 2015-11-24 2016-10-04 Sandisk Technologies Llc Recovery of partially programmed block in non-volatile memory
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102578153B1 (ko) * 2016-08-25 2023-09-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10388379B2 (en) * 2017-03-21 2019-08-20 Micron Technology, Inc. Apparatuses and methods for automated dynamic word line start voltage

Also Published As

Publication number Publication date
KR20180133982A (ko) 2018-12-18
US10706938B2 (en) 2020-07-07
KR102351649B1 (ko) 2022-01-17
US20180358098A1 (en) 2018-12-13
CN109003641A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109003641B (zh) 存储设备及其操作方法
KR102658792B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR102435873B1 (ko) 스토리지 장치 및 그것의 리드 리클레임 방법
US10008272B2 (en) Operation method of nonvolatile memory system that includes erase operations, fast erase operations, program operations and fast program operations
KR102633029B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 읽기 방법
KR102024850B1 (ko) 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
CN106971754B (zh) 非易失性存储器设备、包括其的存储装置和操作其的方法
KR102470606B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
US9514830B2 (en) Non-volatile memory device, memory system including the same, and method of operating the same
CN107045892B (zh) 非易失性存储器和包括非易失性存储器的存储装置
US20200321058A1 (en) Page buffer, a memory device having page buffer, and a method of operating the memory device
KR101772578B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN108694989B (zh) 存储设备及其坏块指派方法
KR102387960B1 (ko) 컨트롤러 및 그것의 동작 방법
KR20160087430A (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
CN111554342B (zh) 非易失性存储器件和非易失性存储器件的擦除方法
CN108335711B (zh) 非易失性存储器件、其操作方法及存储设备
US10685721B2 (en) Apparatuses and methods for charging a global access line prior to accessing a memory
CN111798892A (zh) 存储器装置及其操作方法
KR20210062502A (ko) 메모리 장치 및 그 동작 방법
KR20240012088A (ko) 메모리 장치 및 이의 동작 방법
KR102708947B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
US12027210B2 (en) Programming delay scheme for a memory sub-system based on memory reliability
EP4339954A1 (en) Storage device including flash memory and block continuous-write operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant