KR20200066907A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20200066907A
KR20200066907A KR1020180153626A KR20180153626A KR20200066907A KR 20200066907 A KR20200066907 A KR 20200066907A KR 1020180153626 A KR1020180153626 A KR 1020180153626A KR 20180153626 A KR20180153626 A KR 20180153626A KR 20200066907 A KR20200066907 A KR 20200066907A
Authority
KR
South Korea
Prior art keywords
dummy
page
pages
memory
controller
Prior art date
Application number
KR1020180153626A
Other languages
English (en)
Inventor
이종민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180153626A priority Critical patent/KR20200066907A/ko
Priority to US16/700,776 priority patent/US11157210B2/en
Publication of KR20200066907A publication Critical patent/KR20200066907A/ko
Priority to KR1020240095293A priority patent/KR20240115798A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 일 실시 예에 따른 복수의 비휘발성 저장 소자들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법은 복수의 비휘발성 저장 소자들에 포함되는 적어도 한 개의 오픈 블록들에 포함된 복수의 더미 페이지들을 그룹핑하여, 적어도 한 개의 더미 페이지 그룹을 생성하는 단계; 및 상기 복수의 비휘발성 저장 소자들 중에서, 유휴 상태인 제1 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하는 단계를 포함할 수 있다. 상기 더미 프로그램 동작은 특정 동작이 제2 비휘발성 저장 소자에 수행되는 동안에 수행 될 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템 및 메모리 시스템의 동작방법에 관한 것으로, 구체적으로 메모리 장치와 컨트롤러 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예는 메모리 장치의 성능 및 신뢰성을 향상 시킬 수 있는 메모리 시스템을 제공한다.
본 발명의 실시 예는 더미　프로그램 동작의 효율성을 향상 시킬 수 있는 메모리 시스템을 제공한다.
본 발명의 실시 예는 오버헤드를 감소 시킬 수 있는 있는 메모리 시스템을 제공한다.
본 발명의 일 실시 예에 따른 복수의 비휘발성 저장 소자들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법은 복수의 비휘발성 저장 소자들에 포함되는 적어도 한 개의 오픈 블록들에 포함된 복수의 더미 페이지들을 그룹핑하여, 적어도 한 개의 더미 페이지 그룹을 생성하는 단계; 및 상기 복수의 비휘발성 저장 소자들 중에서, 유휴 상태인 제1 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하는 단계를 포함할 수 있다. 상기 더미 프로그램 동작은 특정 동작이 제2 비휘발성 저장 소자에 수행되는 동안에 수행 될 수 있다. 상기 특정 동작은 상기 컨트롤러의 요청 또는 호스트의 요청에 의해 수행 될 수 있다. 상기 특정 동작은 리드 동작, 노멀 프로그램 동작, 이레이즈 동작, 업데이트 동작 및 캐시 플러싱 동작을 포함할 수 있다. 상기 복수의 비휘발성 저장 소자는 상기 복수의 오픈 블록들을 각각 포함하는 복수의 플래인들 및 상기 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들을 포함할 수 있다. 상기 적어도 한 개의 더미 페이지 그룹들을 생성하는 단계는 상기 적어도 한 개의 오픈 블록에 포함된 복수의 더미 페이지들의 개수(D)를 산출하는 단계; 및 상기 산출된 복수의 더미 페이지들의 개수(D) 및 더미 프로그램 수행 단위(A)에 따라, 상기 더미 페이지들을 그룹핑 하는 단계를 포함할 수 있다. 상기 더미 프로그램 수행 단위(A)는 상기 컨트롤러에 의해 기 설정된다. 상기 더미 프로그램 수행 단위(A)는 상기 제1 비휘발성 저장 소자의 유휴 상태 동안 더미 프로그래밍이 가능한 복수의 더미 페이지들의 개수일 수 있다. 상기 더미 프로그램 수행 단위(A)는 1회의 더미 프로그램 동작으로 더미 프로그래밍 동작이 수행되는 복수의 더미 페이지들의 개수일 수 있다. 상기 복수의 더미 페이지들의 개수(D)를 산출하는 단계는 블록 정보를 이용하여 상기 오픈 블록들 각각에 포함되는 바운더리 페이지 및 적어도 한 개의 이레이즈 페이지들을 검색하는 단계; 및 상기 오픈 블록들 각각에 포함되며, 상기 검색된 바운더리 페이지 및 적어도 한 개의 이레이즈 페이지들을 포함하는 더미 페이지들의 개수(D1)를 산출하는 단계를 포함할 수 있다. 상기 블록 정보는 리스트 테이블, 비트맵 및 데이터 비트 어레이의 형태를 포함할 수 있다. 상기 더미 페이지들을 그룹핑 하는 단계는 상기 오픈 블록들 각각에 포함된 더미 페이지들의 개수(D1)를 상기 더미 프로그램 수행 단위(A)로 나누어, 몫(Q)과 나머지(R)를 산출하는 단계; 및 산출된 나머지(R)가 존재하지 않으면 상기 D한 개의 더미 페이지들을 A개씩 그룹핑하여 Q개의 더미 페이지 그룹을 생성하고, 산출된 나머지(R)가 존재하면 상기 D한 개의 더미 페이지들을 그룹핑하여 Q+1의 개의 더미 페이지 그룹을 생성하는 단계를 포함할 수 있다. 상기 Q+1의 개의 더미 페이지 그룹은 더미 페이지들이 A개씩 그룹핑된 Q개의 더미 페이지 그룹 및 R개의 더미 페이지들이 그룹핑된 한 개의 더미 페이지 그룹을 포함할 수 있다. 상기 복수의 더미 페이지들의 개수(D)를 산출하는 단계는 N개의 오픈 블록들에 포함되며, 페이지 옵셋(P=++1, 초기값=1)을 갖는 페이지들로 구성된 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출하는 단계; 상기 산출된 더미 페이지들의 개수(D2)가 0 이상이고 N미만이면 상기 페이지 옵셋(P)을 1만큼 증가시킨 후 상기 더미 페이지들의 개수(D2)를 산출하는 단계를 수행하거나 상기 산출된 더미 페이지들의 개수(D2)가 N 이면 상기 페이지 옵셋(P)를 갖는 페이지 라인을 최초 더미 페이지 라인으로 판단하는 단계; 및 상기 최초 더미 페이지 라인의 페이지 옵셋 이상인 페이지 옵셋을 갖는 적어도 한 개의 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출하는 단계를 포함할 수 있다. 상기 더미 페이지들을 그룹핑 하는 단계는 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 상기 더미 프로그램 수행 단위(A)로 나누어 몫(Q)과 나머지(R)를 산출하는 단계; 및 산출된 나머지(R)가 존재하지 않으면 상기 D3개의 더미 페이지들을 A개씩 그룹핑하여 Q개의 더미 페이지 그룹을 생성하고, 산출된 나머지(R)가 존재하면 상기 D3개의 더미 페이지들을 그룹핑하여 Q+1의 개의 더미 페이지 그룹을 생성하는 단계를 포함할 수 있다. 상기 Q+1의 개의 더미 페이지 그룹은 더미 페이지들이 A개씩 그룹핑된 Q개의 더미 페이지 그룹 및 R개의 더미 페이지들이 그룹핑된 한 개의 더미 페이지 그룹을 포함할 수 있다. 상기 더미 프로그램 동작을 수행하는 단계는 상기 Q개 또는 Q+1 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하기 전에, 상기 최초 더미 페이지 라인보다 작은 페이지 옵셋을 갖는 더미 페이지들에 예비 더미 프로그램 동작을 페이지 라인 단위로 순차적으로 수행하는 단계를 더 포함할 수 있다. 상기 더미 페이지들의 개수(D)를 산출하는 단계는 N개의 오픈 블록들에 포함된 바운더리 페이지들을 검색하는 단계; 상기 검색된 바운더리 페이지들의 페이지 옵셋들 중에서 최대 페이지 옵셋을 산출하는 단계; 및 상기 최대 페이지 옵셋 이상인 페이지 옵셋을 갖는 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출하는 단계를 포함할 수 있다. 상기 더미 페이지들을 그룹핑 하는 단계는 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 상기 더미 프로그램 수행 단위(A)로 나누어 몫(Q)과 나머지(R)를 산출하는 단계; 및 산출된 나머지(R)가 존재하지 않으면 상기 D3개의 더미 페이지들을 A개씩 그룹핑하여 Q개의 더미 페이지 그룹을 생성하고, 산출된 나머지(R)가 존재하면 상기 D3개의 더미 페이지들을 그룹핑하여 Q+1의 개의 더미 페이지 그룹을 생성하는 단계를 포함할 수 있다. 상기 Q+1의 개의 더미 페이지 그룹은 더미 페이지들이 A개씩 그룹핑된 Q개의 더미 페이지 그룹 및 R개의 더미 페이지들이 그룹핑된 한 개의 더미 페이지 그룹을 포함할 수 있다. 상기 더미 프로그램 동작을 수행하는 단계는 상기 Q개 또는 Q+1 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하기 전에, 상기 최초 더미 페이지 라인보다 작은 페이지 옵셋을 갖는 더미 페이지들에 예비 더미 프로그램 동작을 페이지 라인 단위로 순차적으로 수행하는 단계를 더 포함할 수 있다. 상기 더미 프로그램 동작의 수행 후, 상기 오픈 블록들에 대하여 이레이즈 동작을 수행하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템은 복수의 비휘발성 저장 소자들을 포함하는 메모리 장치; 및 특정 동작이 제2 비휘발성 저장 소자에 수행되는 동안에, 상기 복수의 비휘발성 저장 소자들 중에서 유휴 상태(idle state)인 제1 비휘발성 저장 소자에 포함된 적어도 한 개의 오픈 블록에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하는 컨트롤러를 포함할 수 있다. 상기 특정 동작은 상기 컨트롤러의 요청 또는 호스트의 요청에 의해 수행 될 수 있다. 상기 비휘발성 저장 소자는 상기 복수의 오픈 블록들을 각각 포함하는 복수의 플래인들(plane) 및 상기 복수의 플래인들을 각각 포함하는 복수의 메모리 다이(memory die)중에서 적어도 어느 하나이다. 상기 컨트롤러는 블록 정보를 이용하여, 적어도 한 개의 오픈 블록에 포함된 더미 페이지들의 개수(D1)를 산출하는 더미 페이지 개수 산출부; 상기 산출된 복수의 더미 페이지들의 개수(D) 및 더미 프로그램 수행 단위(A)에 따라 더미 페이지 그룹 정보를 생성하는 더미 페이지 그룹 생성부; 및 더미 페이지 그룹 정보, 인에이블 신호 및 유휴 메모리 정보에 응답하여, 더미 프로그램 커맨드를 생성하는 더미 프로그램 수행부를 포함할 수 있다. 상기 더미 페이지 개수 산출부는 적어도 한 개의 오픈 블록에 포함된 더미 페이지들의 개수(D1)를 산출할 수 있다. 상기 더미 페이지 개수 산출부는 N개의 오픈 블록들에 포함된 최초 더미 페이지 라인의 페이지 옵셋 이상인 페이지 옵셋을 갖는 적어도 한 개의 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 블록에 더미　프로그램 동작을 수행한 후에 메모리 블록에 이레이즈 동작을 수행하여 메모리 블록에 연속적으로 이레이즈 동작이 수행되는 딥-이레이즈(deep-erase)를 방지하여, 메모리 장치의 성능 및 신뢰성을 향상 시킬 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 더미　프로그램 동작의 수행 단위 및 횟수를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 더미　프로그램 동작의 수행 시기 및 횟수를 제어하고 유휴 상태인 비휘발성 저장 소자에 포함된 메모리 블록에 더미　프로그램 동작을 독립적으로 수행하여, 메모리 시스템에 가해지는 오버헤드를 감소 시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 도시한 도면이다.
도 2는 도 1의 메모리 시스템에서 메모리 장치의 일 예를 도시한 도면이다.
도 3은 도 2의 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 도시한 도면이다.
도 4는 도 1의 메모리 시스템에서 메모리 장치의 일 예를 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 블록을 도시한 도면이다.
도 6은 본 발명의 실시 예에 따른 바운더리 페이지 검색방법을 설명하기 위한 도면이다.
도 7는 본 발명의 실시 예에 따른 메모리 시스템을 나타내는 블럭도이다.
도 8은 도 7에 도시되는 더미 프로그램 제어부의 일 예를 나타내는 블럭도이다.
도 9는 본 발명의 실시 예에 따른, 복수의 비휘발성 저장 소자를 포함하는 메모리 시스템을 나타내는 블럭도이다.
도 10는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 더미 프로그램 동작의 수행 방법을 설정하기 위한 도면이다.
도 11은 본 발명의 제1 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법을 설명하기 위한 흐름도이다.
도 12은 도 11에 도시된 제1 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법에 의해 생성된 더미 페이지 그룹을 포함하는 메모리 블록을 도시한 블럭도이다.
도 13a 내지 도 13c은 본 발명의 제2 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법을 설명하기 위한 흐름도이다.
도 14은 도 13a 내지 도 13c에 도시된 제2 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법에 의해 생성된 더미 페이지 그룹을 포함하는 메모리 블록들을 도시한 블럭도이다.
도 15는 본 발명의 제3실시 예에 따른 더미 페이지 그룹을 포함하는 메모리 블록들을 도시한 블럭도이다.
도 16은　본 발명의 실시 예에 따른 더미 프로그램의 수행 후, 이레이즈 동작이 수행된 메모리 블록을 도시한 블럭도이다.
도 17은 본 발명의 실시 예에 따른 더미　프로그램 동작 후에 더미 페이지들의 메모리 셀들의 문턱 전압 산포를 나타낸다.
도 18 내지 도 21은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해서 보다 구체적으로 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 한 개의 운영 시스템(OS: operating system)를 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다. 예를 들면, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 저장 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다. 여기서, 컨트롤러(130) 및 메모리 장치(150)는 한 개의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 한 개의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 한 개의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는 복수의 메모리 블록(memory block)들(152, 154, 156)을 포함하며, 각각의 메모리 블록들(152, 154, 156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152, 154, 156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 본 발명의 실시 예의 설명에서는 플래인과 메모리 다이를 비휘발성 저장 소자(nonvolatile storage device)이라고 하기로 한다.
아울러, 메모리 장치(150)는, 비휘발성 저장 소자, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 3 내지 도 5에서 보다 구체적으로 설명된다.
메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
본 발명의 실시 예의 설명에서 컨트롤러(130)는 호스트(102)로부터 수신되는 호스트 요청(HOST_R)에 응답하여, 메모리 장치(150)의 특정 비휘발성 저장 소자(플래인 또는 메모리 다이)에 리드 동작(read operation), 프로그램 동작(program operation), 이레이즈 동작(erase operation) 등을 수행하기 위해, 메모리 장치(150)를 제어한다. 특정 비휘발성 저장 소자는 호스트(102)로부터 수신되는 어드레스에 따라 결정된다.
그리고 컨트롤러(130)는 리드 동작, 라이트 동작, 프로그램 동작, 이레이즈 동작 등이 수행되지 않는 유휴 상태(idle state)의 비휘발성 저장 소자에 더미 프로그램 동작을 수행한다. 보다 구체적으로 설명하면, 컨트롤러(130)는 유휴 상태의 비휘발성 저장 소자에 포함된 더미 페이지들의 개수(D)를 산출하고, 산출된 더미 페이지들의 개수(D) 및 더미 프로그램 수행 단위(A)에 따라 더미 페이지들을 그룹핑하여, 적어도 하나 이상의 더미 페이지 그룹을 생성 할 수 있다. 컨트롤러(130)는 유휴 상태의 비휘발성 저장 소자에 포함되는 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행한다.
더미 프로그램 수행 단위(A)는 컨트롤러(130)에 의해 기 설정될 수 있으며, 비휘발성 저장 소자의 유휴 상태 동안 컨트롤러(130)가 더미 프로그램 동작을 수행 할 수 있는 더미 페이지들의 개수일 수도 있다. 또한 더미 프로그램 수행 단위(A)는 컨트롤러(130)가 1회의 더미 프로그램 동작으로 더미 프로그램 가능한 더미 페이지들의 개수일 수도 있다.
더미 프로그램 동작은 컨트롤러(130)가 메모리 장치의 동작 상태에 따라 수행 할 수도 있고, 호스트(102)의 요청에 의해 수행할 수도 있다.
컨트롤러(130)는 메모리 장치()에 포함되는 산출된 더미 페이지들의 개수(D) 및 적어도 하나 이상의 더미 페이지 그룹들에 따라, 더미　프로그램 동작의 수행 단위 및 횟수를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다. 컨트롤러(130)는 더미　프로그램 동작의 수행 시기 및 횟수를 제어하고 유휴 상태인 비휘발성 저장 소자에 포함된 메모리 블록에 더미　프로그램 동작을 독립적으로 수행하여, 메모리 시스템에 가해지는 오버헤드를 감소 시킬 수 있다.
위의 동작들을 수행하기 위해, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 HIL이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그래밍될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수 가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 FIL이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입/출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
본 발명의 실시 예의 설명에서 컨트롤러(130)는 호스트(102)로부터 수신되는 호스트 쓰기 커맨드(HOST_WT_CMD)에 응답하여, 메모리 장치(150)의 특정 비휘발성 저장 소자에 프로그래밍할 호스트 데이터(HOST_D)를 컨트롤러(130)의 메모리(144)에 포함된 라이트 버퍼(buffer)/캐시(cache)에 임시 저장할 수 있다.
그리고 컨트롤러(130)는 호스트(102)로부터 수신되는 캐쉬 플러싱 커맨드(FLUSH_CMD)에 응답하여, 라이트 버퍼(buffer)/캐시(cache)에 저장된 데이터(HOST_D)를 메모리 장치(150)의 특정 비휘발성 저장 소자에 프로그래밍하기 위해, 플러싱 동작을 수행 할 수 있다. 또한 컨트롤러(130)는 메모리 장치(150)에 포함된 메모리 블록들(152, 154, 156)에 포함된 오픈 블록에 대한 정보 및 오픈 블록의 바운더리 페이지 정보를 포함하는 블록 정보를 메모리(144)에 임시 저장하였다가, 메모리 장치(150)에 저장 할 수 있다. 또한 컨트롤러(130)는 메모리 장치(150)의 상태 정보를 메모리(144)에 임시 저장하였다가, 메모리 장치(150)에 저장 할 수 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 FTL이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152, 154, 156)에서 임의의 오픈 블록에 저장된 데이터를 다른 임의의 오픈 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 도 1의 메모리 시스템에서 메모리 장치의 일 예를 도시한 도면이고, 도 3은 도 2의 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 도시한 도면이며, 도 4는 도 1의 메모리 시스템에서 메모리 장치 구조를 도시한 도면으로, 메모리 장치가 3차원 비휘발성 저장 소자로 구현될 경우의 구조를 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210, 220, 230, 240)은, 복수의 페이지들(PAGEs), 예컨대 2M개의 페이지들(2MPAGEs)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
복수의 메모리 블록들은 포함하고 있는 페이지들의 종류에 따라 오픈 블록(open block), 프리 블록(free block) 및 클로즈 블록(close block)으로 구분될 수 있다. 프리 블록은 이레이즈 페이지들로만 구성되는 메모리 블록이며, 클로즈 블록은 노멀 프로그램 페이지들로만 구성되는 메모리 블록이다. 그리고 오픈 블록은 이레이즈 페이지, 노멀 프로그램 페이지 및 이레이즈 페이지와 노멀 프로그램 페이지의 경계에 위치하는 바운더리 페이지를 포함한다. 오픈 블록에 대한 구체적인 설명은 도 5에서 하기로 한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 한 개의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 한 개의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 한 개의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화 할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 한 개의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 한 개의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 한 개의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 한 개의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 한 개의 메모리로 구현될 수도 있다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 각 오픈 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 한 개의 드레인 선택 트랜지스터(DST)와, 적어도 한 개의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152, 154, 156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는 후술되는 도 7의 전압 공급부(150C)에 대응될 수 있으며, 메모리 장치(150)에서 수행되는 동작에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 복수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322, 324, 326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322, 324, 326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152, 154, 156)을 보여주는 블럭도로서, 각각의 메모리 블록들(152, 154, 156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152, 154, 156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 한 개의 스트링 선택라인(SSL), 적어도 한 개의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 한 개의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152, 154, 156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 한 개의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 한 개의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152, 154, 156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
이하에서는, 도 5 및 도 6을 참조하여, 본 발명의 실시 예에 따라 오픈 블록에서 더미 페이지의 검색 방법을 설명하기로 한다. 도 5는 본 발명의 실시 예에 따른 메모리 블록의 구조를 도시한 블럭도이다. 도 6은 본 발명의 실시 예에 따른 바운더리 페이지 검색방법을 설명하기 위한 도면이다.
본 발명의 실시 예에 따른 복수의 메모리 블록들은 포함하고 있는 페이지들의 종류에 따라 오픈 블록(open block), 프리 블록(free block) 및 클로즈 블록(close block)으로 구분될 수 있다. 프리 블록은 이레이즈 페이지들로만 구성되는 메모리 블록이며, 클로즈 블록은 프로그램 된 페이지들로만 구성되는 메모리 블록일 수 있다. 오픈 블록은 노멀 프로그램 페이지, 바운더리 페이지 및 이레이즈 페이지를 포함하는 메모리 블록 일 수 있다.
도 5에 개시되는 오픈 블록은 바운더리 페이지(PAGE 5)를 포함할 수 있다. 바운더리 페이지(PAGE 5) 아래에는 노멀 프로그램 동작이 수행된 노멀 프로그램 페이지들(PAGE 0 내지 PAGE 4)이 배치될 수 있다. 바운더리 페이지(PAGE 5)의 상부에는 데이터가 프로그래밍 되지 않은(노멀 프로그램 동작이 수행되지 않은) 이레이즈 페이지들(PAGE 6 내지 PAGE 8)이 배치될 수 있다. 바운더리 페이지는 이레이즈 페이지와 노멀 프로그램 페이지의 경계에 있는 페이지일 수 있다.
본 발명의 실시 예에 따른 오픈 블록은 배드(bad) 처리되어, 이레이즈 페이지들에 노멀 프로그램 동작을 수행하지 않는 것을 전제로 하여 설명 하기로 한다. 이에 본 발명의 배드 처리된 오픈 블록을 파샬 클로즈드 블록(partial closed block)이라고 할 수도 있다. 배드(bad) 처리된 오픈 블록(파샬 클로즈드 블록)에 포함된 이레이즈 페이지들에 노멀 프로그램 동작을 수행하기 위해서는 그 전에 이레이즈 동작을 수행 해야 한다. 하지만 이레이즈 동작은 블록 단위로 수행되기 때문에, 이미 이레이즈 상태인 페이지들에는 이레이즈 동작이 두 번 수행되어, 딥-이레이즈가 발생할 수 있다.
이에 본 발명의 실시 예는 바운더리 페이지 및 이와 물리적으로 연속되는 이레이즈 페이지를 포함하는 더미 페이지들에 더미　프로그램 동작을 수행하여 더미 페이지들에 포함된 메모리 셀들의 문턱 전압을 이동시킨 후, 더미　프로그램 동작의 수행이 완료된 더미 페이지들에 이레이즈 동작을 수행함으로써, 더미 페이지들에 대한 딥-이레이즈를 방지할 수 있다.
바운더리 페이지와 이레이즈 페이지들에 대한　더미　프로그램 동작은 바운더리 페이지와 이레이즈 페이지들이 연결되는 워드라인들에 더미 프로그램 전압(V_D_PGM)를 인가하여 수행될 수 있다. 그리고 바운더리 페이지와 이레이즈 페이지들에 대하여 수행되는　더미　프로그램 동작의 시간은 노멀 프로그램 동작의 시간보다 짧을 수 있다.
도 6은 도 5에 도시되는 오픈 블록에 포함된 더미 페이지를 검색하는 방법을 설명하기 위한 도면이다. 특히, 도 8의 설명에서 후술되는 boundary page search circuit(133)에 의해 수행될 수 있다.
설명의 편의를 위하여 메모리 셀들 각각에 3-비트 데이터가 프로그램 될 수 있다고 가정하기로 한다. 즉 도 6에 도시된 바와 같이, 노멀 프로그램 동작에 따라, 메모리 셀의 문턱 전압은 이레이즈 상태(E) 및 프로그램 상태들(P0~PN) 중 어느 하나로 메모리 셀의 문턱 전압이 변경될 수 있다.
오픈 블록(BLK)의 바운더리 페이지를 검색하기 위하여 바운더리 페이지 리드 전압(V_R_BP)이 이용될 수 있다. 즉, 오픈 블록(BLK)의 워드라인들에 바운더리 페이지 리드 전압(V_R_BP)을 인가하여 리드 동작을 순차적으로 수행함으로써 바운더리 페이지가 검색될 수 있다.
예를 들어, 바운더리 페이지 리드 전압(V_R_BP) 보다 문턱 전압이 높은(즉, 바운더리 페이지 리드 전압(V_R_BP)에 의한 오프-셀들)의 수가 기준 값보다 큰 워드라인에 대응되는 페이지는 바운더리 페이지로 판별될 수 있다.
오픈 블록(BLK)의 이레이즈 페이지를 검색하기 위하여 이레이즈 페이지 리드 전압(V_R_EP)이 이용될 수 있다. 즉, 바운더리 페이지로부터 상위 페이지에 대하여 이레이즈 페이지 리드 전압(V_R_EP)을 인가하여 리드 동작을 순차적으로 수행함으로써, 이레이즈 페이지가 검색될 수 있다.
예를 들어, 리드 동작 수행 시 이레이즈 페이지 리드 전압(V_R_EP)보다 문턱 전압이 높은 메모리 셀들(즉, 이레이즈 페이지 리드 전압(V_R_EP)에 의한 오프-셀들)의 개수 가 기준 값보다 작은 워드라인에 대응되는 페이지는 이레이즈 페이지로 판별될 수 있다. 본 발명의 실시 예에 있어서, 이레이즈 페이지 리드 전압(V_R_EP)은 바운더리 페이지 리드 전압(V_R_BP)보다 낮을 수 있다.
본 발명의 실시 예에 있어서, 바운더리 페이지 리드 전압(V_R_BP)은 메모리 셀들에 저장되는 데이터 비트의 수에 따라 달라질 수 있다. 즉 도 6에서는 메모리 셀들 각각에 3 비트 데이터가 저장될 수 있다고 가정하였지만, 메모리 셀들 각각에 2 비트 데이터가 저장될 때와 메모리 셀들 각각에 싱글 비트 데이터가 저장되는 경우의 바운더리 페이지 리드 전압(V_R_BP)은 달라질 수 있다.
도 7는 본 발명의 실시 예에 따른 메모리 시스템(110)을 간략하게 나타내는 블럭도이다. 도 7을 참조하면, 메모리 시스템(110)는 컨트롤러(130) 및 적어도 한 개의 메모리 장치(150)를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 장치(150)는 컨트롤러(130)로부터 수신되는 더미 프로그램 커맨드(D_PGM_CMD<0:N>) 및 더미 페이지 그룹 정보(D_PG_INF)에 응답하여, 적어도 한 개의 유휴 상태(idle state)인 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행할 수 있다. 비휘발성 저장 소자는 복수의 메모리 블록들을 각각 포함하는 복수의 플래인들(plane) 및 복수의 플래인들을 각각 포함하는 복수의 메모리 다이(memory die)중에서 적어도 어느 하나 일 수 있다.
메모리 장치(150)는 컨트롤러(130)부터 수신되는 데이터를 저장할 수 있다. 이를 위해, 본 발명의 실시 예에 따른 메모리 장치(150)는 메모리 셀 어레이(150A, 150B)를 포함 할 수 있다. 메모리 셀 어레이(150A, 150B)는 사용자 데이터를 저장하는 사용자 데이터 영역(150A) 및 메모리 장치(150)를 관리하기 위한 관리 정보를 저장하는 메타 영역(150B)을 포함할 수 있다. 사용자 데이터 영역(150A)은 복수의 메모리 블록들을 포함할 수 있으며, 메타 영역(150B)은 사용자 데이터 영역(150A)의 메모리 블록들 각각과 동일한 구조를 갖는 적어도 한 개의 메모리 블록으로 구현될 수 있다. 메타 영역(150B)은 컨트롤러(130)로부터 수신되는 요청에 응답하여, 복수의 메모리 블록들에서 수행되는 동작들의 상태를 나타내는 상태 정보(STATE_INF)를 저장 할 수 있다.
상태 정보(STATE_INF)는 메모리 장치(150)에 포함된 메모리 블록들의 상태를 나타내는 정보일 수 있다. 특히, 본 발명의 실시 예에서 상태 정보(STATE_INF)는 메모리 블록에 포함된 페이지들이 열화 되어 신뢰성이 보장되지 않는 상태인 배드(bad) 상태를 나타낼 수 있다.
예를 들면, 상태 정보(STATE_INF)는 메모리 블록에 노멀 프로그램 동작을 수행 하는 동안에 리드 동작이 기설정된 횟수 이상 수행된 상태를 나타낼 수 있다. 상태 정보(STATE_INF)는 메모리 블록에 노멀 프로그램 동작을 수행 하는 동안에 서든 파워 오프(sudden power off, SPO) 가 발생한 상태를 나타낼 수 있다. 또한 상태 정보(STATE_INF)는 메모리 블록에 노멀 프로그래밍된 데이터에 페일(fail)된 상태를 나타낼 수 있다. 상태 정보(STATE_INF)는 정상적으로 파워 오프가 된 후에, 기설정된 시간 동안 파워 공급이 되지 않은 상태를 나타낼 수 있다.
메모리 장치(150)는 컨트롤러(130)로부터 수신되는 커맨드(미도시)에 응답하여, 메모리 장치(10)의 동작 수행에 필요한 여러 가지 전압들 생성할 수 있다. 이를 위해, 본 발명의 실시 예에 따른 메모리 장치(150)는 전압 공급부(150C)를 포함 할 수 있다.
전압 공급부(150C)는 노멀 프로그램 동작을 수행하기 위한 프로그램 전압(V_PGM), 오픈 블록에 프로그램된 데이터의 이레이즈를 위해 공급되는 이레이즈 전압(V_ERS), 바운더리 페이지와 이레이즈 페이지에 더미 프로그램 동작을 수행하기 위한 더미　프로그램 전압(V_D_PGM), 이레이즈 페이지를 검색하기 위한 이레이즈 페이지 리드 전압(V_R_EP) 및 바운더리 페이지를 검색하기 위한 바운더리 페이지 리드 전압(V_R_BP)를 메모리 셀 어레이(150A, 150B)로 공급할 수 있다.
컨트롤러(130)는 메모리 장치(150)의 메타 영역(150B)에 저장된 상태 정보(STATE_INF)을 수신하여 메모리 장치(150)의 상태를 판단할 수 있다. 예를 들어, 상태 정보(STATE_INF)가 배드 상태를 나타낸다면, 컨트롤러(130)는 상태 정보(STATE_INF)에 기초하여　더미　프로그램 동작의 수행 여부를 결정할 수 있다.
컨트롤러(130)는 리드 동작, 라이트 동작, 프로그램 동작, 이레이즈 동작, 업데이트 동작 및 캐시 플러싱 동작 등이 수행되지 않는 유휴 상태의 비휘발성 저장 소자에 더미 프로그램 동작을 수행할 수 있다. 그리고 컨트롤러(130)는 유휴 상태의 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미　프로그램 동작을 수행할 수 있다.
이를 위해, 상기 컨트롤러(130)는 더미 프로그램 제어부(130A)를 포함할 수 있다. 또한 컨트롤러(130)는 호스트(102)로부터 수신되는 호스트 요청(HOST_R) 또는 메모리 장치(150)가 수행중인 동작의 모니터링 결과에 근거하여, 현재 동작을 수행중인 비휘발성 저장 소자와 동작을 수행하지 않는 유휴 상태의 비휘발성 저장 소자를 판단할 수 있다. 이에, 컨트롤러(130)는 유휴 상태의 비휘발성 저장 소자를 나타내는 유휴 메모리 정보(IDLE<0:N>)를 생성하여, 더미 프로그램 제어부(130A)로 제공 할 수 있다.
만약, 메모리 장치(150)에 배드 상태인 비휘발성 저장 소자가 존재한다면, 더미 프로그램 제어부(130A)는 컨트롤러(130)로부터 수신한 유휴 메모리 정보(IDLE<0:N>)에 응답하여, 유휴 상태인 비휘발성 저장 소자에 포함된 복수의 더미 페이지들을 그룹핑하여 적어도 한 개의 더미 페이지 그룹을 생성하고, 이에 따라 더미 페이지 그룹 정보(D_PG_INF)를 생성할 수 있다.
또한 더미 프로그램 제어부(130A)는 컨트롤러(130)의 제어 하에, 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하기 위해, 더미 프로그램 커맨드(D_PGM_CMD<0:N>)를 생성할 수 있다.
이에, 본 발명의 실시 예에 따른 메모리 시스템(110)는 메모리 장치(110)의 상태에 따라, 더미 페이지에　더미　프로그램 동작을 수행한 후에 이레이즈 동작을 수행함으로써 오픈 블록에 포함된 이레이즈 페이지들이 딥-이레이즈 되는 것을 방지하여 오픈 블록의 수명 및 신뢰성을 개선시킬 수 있다.
또한 이에, 본 발명의 실시 예에 따른 메모리 시스템(110)는 더미 페이지 그룹을 생성하여 더미　프로그램 동작의 수행 단위 및 횟수를 조절하고, 유휴 상태(idle state)인 비휘발성 저장 소자에 포함된 더미 페이지 그룹에 더미　프로그램 동작을 독립적으로 수행하여, 메모리 시스템에 가해지는 오버헤드를 감소 시킬 수 있다.
도 8은 도 7에 도시되는 더미 프로그램 제어부(130A)를 나타내는 블럭도이다.
컨트롤러(130)는 메모리 장치(150)로부터 수신되는 상태 정보(STATE_INF)에 근거하여 메모리 장치(150)에 포함된 비휘발성 저장 소자에 더미 프로그램 동작의 수행이 필요하다고 판단되면, 인에이블 신호(ENABLE)를 활성화 하여 더미 프로그램 제어부(130A)으로 전송할 수 있다.
또한 컨트롤러(130)는 유휴 상태인 비휘발성 저장 소자를 나타내는 유휴 메모리 정보(IDLE<0:N>)을 더미 프로그램 제어부(130A)으로 전송할 수 있다.
또한 컨트롤러(130)는 더미 프로그램 수행 단위(A)를 더미 프로그램 제어부(130A)으로 전송할 수 있다. 더미 프로그램 수행 단위(A)는 상기 컨트롤러에 의해 기 설정될 수 있다. 또한 더미 프로그램 수행 단위(A)는 상기 제1 비휘발성 저장 소자의 유휴 상태 동안 더미 프로그래밍이 가능한 복수의 더미 페이지들의 개수일 수 있다. 또한 더미 프로그램 수행 단위(A)는 1회의 더미 프로그램 동작으로 더미 프로그래밍 동작이 수행되는 복수의 더미 페이지들의 개수일 수 있다.
더미 프로그램 제어부(130A)는 컨트롤러(130)의 제어 하에, 유휴 상태(idle state)인 비휘발성 저장 소자에 포함된 오픈 블록의 더미 페이지들의 개수(D)를 산출하고, 더미 프로그램 수행 단위(A)에 따라 더미 페이지들을 그룹핑하여 적어도 한 개의 더미 페이지 그룹을 생성하는 더미 페이지 그룹핑부(131, 133, 135 및 137) 및 유휴 상태인 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 독립적으로 수행하는 더미 프로그램 수행부(139)를 포함할 수 있다. 이때, 컨트롤러(130)는 산출된 더미 페이지들의 개수(D)에 따라, 더미 프로그램 수행 단위(A) 및 수행되는 더미 프로그램의 횟수를 조절 할 수 있다.
더미 페이지 그룹핑부(131, 133, 135 및 137)는 블록정보 저장부(131), 바운더리 페이지 검색부(133), 더미 페이지 개수 산출부(135) 및 더미 페이지 그룹 생성부(137)를 포함할 수 있다.
본 발명의 실시 예에 따른 블록정보 저장부(131)는 메모리 블록에 대한 블록 정보(BLK_INF)를 저장할 수 있다. 블록 정보(BLK_INF)는 리스트, 비트맵 및 데이터 비트 어레이 중 어느 한 개의 형태로 저장될 수 있다.
설명의 편의를 위해, 5개의 메모리 블록(BLK0 내지 BLK4)중에서, 제2 블록(BLK1) 및 제4 블록(BLK3)만 오픈 블록이고, 제2 블록(BLK1)의 1234번 페이지 및 제4 블록(BLK3)의 2000번째 페이지가 바운더리 페이지라고 가정하기로 한다.
블록 정보(BLK_INF)가 리스트 형태를 갖는다면, 2->4 또는 2/1234 및 4/2000의 형태의 정보를 포함 할 수 있다. 2->4는 제2 메모리 블록 및 제4 메모리 블록이 오픈 블록임을 나타낼 수 있다. 본 실시 예에 따른, 리스트 형태의 블록 정보(BLK_INF)는 오픈 블록 정보만을 포함할 수 있다. 또한 2/1234 및 4/2000은 제2 메모리 블록 및 제4 메모리 블록은 오픈 블록이고, 제2 메모리 블록의 1234번 페이지 및 제4 메모리 블록의 2000번째 페이지가 바운더리 페이지임을 나타낼 수 있다. 본 실시 예에 따른, 리스트 형태의 블록 정보(BLK_INF)는 오픈 블록 정보 및 바운더리 페이지 정보(BP_INF) 모두를 포함할 수 있다.
블록 정보(BLK_INF)가 비트맵 형태를 갖는다면, 01010 의 형태의 5자리수의 2진수 정보를 포함 할 수 있다. 01010의 각 비트는 5개의 메모리 블록에 일대일 대응될 수 있다. 1의 값에 대응되는 제2 오픈 메모리 및 제4 오픈 메모리 은 오픈 블록이고, 0 의 값에 대응되는 제1 메모리 블록, 제3 메모리 블록 및 제5 메모리 블록은 오픈 블록이 아닌 프리 블록 또는 클로즈 블록임을 나타낼 수 있다. 본 실시 예에 따른, 비트맵 형태의 블록 정보(BLK_INF)는 오픈 블록정보 만을 포함할 수 있다.
블록 정보(BLK_INF)가 데이터 비트 어레이 형태를 갖는다면, 0xffff/0x1234/0xffff/0x2000/0xffff 의 형태의 16진수 정보를 포함 할 수 있다. 16진수 정보 "0xffff", "0x1234", "0xffff", "0x2000" 및 "0xffff"각각은 5개의 메모리 블록과 일대일 대응되고, 오픈 블록 정보 및 바운더리 페이지 정보(BP_INF)를 나타낼 수 있다. 예를 들어, 0xffff 의 블록 정보(BLK_INF)에 대응되는 메모리 블록은 오픈 블록이 아닌 프리 블록 또는 클로즈 블록임을 나타낼 수 있다. 즉, 0xffff 의 블록 정보(BLK_INF)를 갖는 제1 메모리 블록, 제3 메모리 블록 및 제5 메모리 블록은 오픈 블록이 아님을 나타낼 수 있다. 0x1234 의 블록 정보(BLK_INF)에 대응되는 제2 메모리 블록 및 0x2000 의 블록 정보(BLK_INF)를 갖는 제4 메모리 블록은 오픈 블록이며, 1234및 2000은 제2 메모리 블록 및 제4 메모리 블록의 바운더리 페이지를 나타낼 수 있다. 본 실시 예에 따른, 데이터 비트 어레이 형태의 블록 정보(BLK_INF)는 오픈 블록 정보 및 바운더리 페이지 정보(BP_INF)를 포함할 수 있다.
본 발명의 실시 예에 따른 바운더리 페이지 검색부(133)는 더미 페이지 개수 산출부(135)로부터 바운더리 페이지 검색 요청(BP_R)을 수신하면, 도 6에 도시된 바운더리 페이지 검색 방법을 통해 바운더리 페이지 및 이레이즈 페이지를 검색하고, 바운더리 페이지 정보(BP_INF)를 생성하여 더미 페이지 개수 산출부(135)로 전송 할 수 있다.
본 발명의 실시 예에 따른 더미 페이지 개수 산출부(135)는 컨트롤러(130)로부터 수신한 인에이블 신호(ENABLE) 또는 유휴 메모리 정보(IDLE<0:N>)에 응답하여 활성화 되고, 오픈 블록에 포함된 더미 페이지들의 개수(D)를 산출할 수 있다.
본 발명의 제 1 실시 예에 따른 더미 페이지 개수 산출부(135)는 블록정보 저장부(131) 및 바운더리 페이지 검색부(133)로부터 수신한 블록 정보(BLK_INF) 및 바운더리 페이지 정보(BP_INF)을 이용하여 오픈 블록 각각에 포함된 더미 페이지들의 개수(D1)를 산출할 수 있다.
좀더 자세히 설명하면, 더미 페이지 개수 산출부(135)는 블록 정보 저장부(131)로 블록 정보(BLK_INF)를 요청하고, 블록 정보 저장부(131)로부터 블록 정보(BLK_INF)를 수신할 수 있다. 더미 페이지 개수 산출부(135)는 수신된 블록 정보(BLK_INF)에 오픈 블록 정보 및 오픈 블록의 바운더리 페이지 정보(BP_INF)가 포함되는지를 판단할 수 있다. 블록 정보(BLK_INF)에 오픈 블록 정보 및 바운더리 페이지 정보(BP_INF)가 모두 포함되어 있으면, 더미 페이지 개수 산출부(135)는 오픈 블록 정보 및 바운더리 페이지 정보(BP_INF)에 따른 바운더리 페이지 및 이와 물리적으로 연속되는 적어도 한 개의 이레이즈 페이지들의 개수를 합산하여, 해당 오픈 블록의 더미 페이지들의 개수(D1)를 산출하여, 더미 페이지 그룹 생성부(137)로 전송할 수 있다.
만약, 블록 정보(BLK_INF)에 오픈 블록 정보만 포함되고 바운더리 페이지 정보(BP_INF)가 포함되지 않으면, 더미 페이지 개수 산출부(135)는 바운더리 페이지 검색부(133)에 바운더리 페이지 정보 요청신호(BP_R)를 전송할 수 있다. 그리고 더미 페이지 개수 산출부(135)는 바운더리 페이지 검색부(133)로부터 수신한 바운더리 페이지 정보(BP_INF)에 따른 바운더리 페이지를 검색할 수 있다. 그리고 더미 페이지 개수 산출부(135)는 검색된 바운더리 페이지와 및 이와 물리적으로 연속되는 적어도 한 개의 이레이즈 페이지들의 개수를 합산하여, 해당 오픈 블록의 더미 페이지들의 개수(D1)를 산출하여, 더미 페이지 그룹 생성부(137)로 전송할 수 있다.
본 발명의 제2 실시 예에 따른 더미 페이지 개수 산출부(135)는 그룹핑 하고자 하는 복수의 오픈 블록들(BLK0, BLK1 내지 BLK(N-1)에 포함된 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출할 수 있다. 이를 위해 더미 페이지 개수 산출부(135)는 컨트롤러(130)부터 그룹핑 하고자 하는 복수의 오픈 블록들(BLK0, BLK1 내지 BLK(N-1)의 개수(N) 및 이에 포함되는 페이지들의 페이지 오프셋(page offset)을 수신할 수 있다.
좀더 자세히 설명하면, 더미 페이지 개수 산출부(135)는 더미 페이지만으로 구성된 최초 더미 페이지 라인을 검색할 수 있다. 더미 페이지 개수 산출부(135)는 검색한 최초 더미 페이지 라인의 페이지 오프셋(page offset) 이상의 페이지 오프셋을 갖는 페이지 라인들을 더미 페이지 라인으로 판단하여, 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출할 수 있다.
더미 페이지 개수 산출부(135)는 해당 페이지 라인에 포함된 더미 페이지의 개수(D2)를 오픈 블록들의 개수(N)과 비교하는 동작을, 초기값(P=1)인 페이지들로 구성된 제1 페이지 라인부터 순차적으로 수행하여 최초 더미 페이지 라인을 검색 할 수 있다. 또한 더미 페이지 개수 산출부(135)는 N개의 오픈 블록들 각각에 포함된 바운더리 페이지들의 페이지 옵셋들 중에서 가장 큰 페이지 옵셋을 산출하고, 가장 큰 페이지 옵셋을 갖는 페이지 라인을 최초 더미 페이지 라인으로 판단할 수 있다. 이와 관련한 자세한 설명은 후술하는 도 13a 및 도 13b에서 하기로 한다.
본 발명의 실시 예에 따른 더미 페이지 그룹 생성부(137)는 더미 페이지 개수 산출부(135)로부터 수신한 더미 페이지들의 개수(D) 및 컨트롤러(130)로부터 수신한 더미 프로그램 수행 단위(A)에 따라, 오픈 블록에 포함된 더미 페이지들을 그룹핑 하여, 더미 페이지 그룹을 생성할 수 있다.
본 발명의 실시 예에 따른 더미 프로그램 수행부(139)는 컨트롤러(130)로부터 수신한 유휴 메모리 정보(IDLE<0:N>) 및 더미 프로그램 수행부(139)로부터 수신한 더미 페이지 그룹핑 정보(D_PG_INF)에 따라, 유휴 상태인 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행할 수 있다. 이를 위해, 더미 프로그램 수행부(139)는 더미 프로그램 커맨드(D_PGM_CMD<0:N>) 및 더미 페이지 그룹핑 정보(D_PG_INF)를 메모리 장치(150)로 전송할 수 있다.
본 발명의 제 1실시 예에 따른 더미 프로그램 수행부(139)는 오픈 블록들 각각에 포함된 적어도 하나 이상의 더미 페이지 그룹에 더미 프로그램 동작을 수행할 수 있다. 또한 본 발명의 제 2실시 예에 따른 더미 프로그램 수행부(139)는 복수의 오픈 블록들(BLK0, BLK1 내지 BLK(N-1)에 포함된 적어도 하나 이상의 더미 페이지 그룹에 더미 프로그램 동작을 수행할 수 있다. 이와 관련한 자세한 설명은 후술하는 도 13a 내지13c에서 하기로 한다.
이하, 도 9 및 도 10을 참조하여, 발명의 실시 예에 따른 데이터 처리 시스템(100)의 더미 프로그램 동작의 수행 방법을 설명하기로 한다. 도 9는 본 발명의 실시 예에 따른, 복수의 비휘발성 저장 소자를 포함하는 메모리 장치(150) 및 메모리 장치(150)를 제어하기 위한 컨트롤러(130)를 포함하는 메모리 시스템(100)을 나타내는 블럭도이다. 도 10는 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 더미 프로그램 동작의 수행 방법을 설명하기 위한 도면이다.
특히, 도 9 및 도 10은 컨트롤러(130)가 호스트 데이터(HOST_D)를 메모리 장치(150)의 제1 메모리 다이(DIE0)에 프로그래밍하는 동안에 더미 프로그램을 수행하기 위해, 호스트(102)로부터 호스트 데이터(HOST_D), 쓰기 커맨드(HOST_WT_CMD) 및 캐쉬 플러싱 커맨드(FLUSH_CMD)를 포함하는 호스트 요청(HOST_R)을 수신하는 경우에 한정하여 설명하기로 한다. 하지만 본 발명에서 더미 프로그램과 동시에 수행되는 컨트롤러(130)의 동작이 호스트 데이터(HOST_D)의 프로그래밍에 한정 되는 것은 아니다.
메모리 장치(150)는 컨트롤러(130)의 요청에 따라, 상태 정보(STATE_INF)를 컨트롤러(130)로 전송할 수 있다(S910).
컨트롤러(130)는 메모리 장치(150)로부터 수신한 상태 정보(STATE_INF)에 응답하여, 더미 프로그램 수행 여부를 결정할 수 있다(S920). 컨트롤러(130)는 메모리 장치(150)에 포함된 더미 페이지의 개수(D)를 산출할 수 있다(S930). 즉, 컨트롤러(130)는 상태 정보(STATE_INF)에 따라 더미 프로그램 수행 여부를 결정하면, 인에이블 신호(ENABLE)를 생성하여 더미 프로그램 제어부(130A)로 전송하고, 더미 프로그램 제어부(130A)는 더미 페이지의 개수(D)를 산출할 수 있다.
컨트롤러(130)는 복수의 더미 페이지 그룹을 생성할 수 있다(S940). 즉, 더미 프로그램 제어부(130A)는 산출된 더미 페이지의 개수(D) 및 더미 프로그램 수행단위(A)에 따라, 더미 페이지들을 그룹핑 하여 복수의 더미 페이지 그룹을 생성할 수 있다(S940).
컨트롤러(130)가 호스트(102)로부터 호스트 데이터(HOST_D)및 쓰기 커맨드(HOST_WT_CMD)를 수신하면(S950), 컨트롤러(130)는 메모리 장치(150)의 제1 메모리 다이(DIE0)에 프로그래밍 예정인 호스트 데이터(HOST_D)를 컨트롤러(130)의 메모리(144)에 저장할 수 있다(S960).
컨트롤러(130)가 호스트(102)로부터 캐쉬 플러싱 커맨드(FLUSH_CMD)를 수신(S970)하면, 컨트롤러(130)는 메모리 장치(150)에 데이터 플러싱 동작을 수행하는 동안에 더미 프로그램 동작을 수행할 수 있다. 이를 위해 컨트롤러(130)는 플러싱된 호스트 데이터(F_HOST_D), 더미 프로그램 커맨드(D_PGM_CMD<1:N>) 및 더미 페이지 그룹 정보(D_PG_INF<1:N>)을 메모리 장치(150)로 전송할 수 있다(S980).
S980 단계에서, 플러싱된 호스트 데이터(F_HOST_D)가 제1 메모리 다이(DIE0)에 저장될 수 있다고 가정하면, 컨트롤러(130)는 플러싱 동작이 수행되지 않는 제2 내지 제 4메모리 다이(DIE1 내지 DIE3)을 유휴 상태 비휘발성 저장 소자로 판단할 수 있다. 컨트롤러(130)는 제1 메모리 다이(DIE0)에 플러싱 동작이 수행되는 동안, 제2 내지 제4메모리 다이(DIE1 내지 DIE3)에 더미 프로그램 동작을 수행할 수 있다. 이를 위해 컨트롤러(130)는 플러싱되는 호스트 데이터(F_HOST_D)를 제1 메모리 다이(DIE0)로 전송하고, 제1 메모리 다이(DIE0)에는 더미 프로그램 동작을 수행하지 않기 위해 비활성화된 제1 더미 프로그램 커맨드(D_PGM_CMD<0>) 및 비활성화된 제1 더미 페이지 그룹 정보(D_PG_INF<0>)를 전송 할 수 있다.
컨트롤러(130)는 활성화된 제2 내지 제4 더미 프로그램 커맨드들(D_PGM_CMD<1:3>) 및 활성화된 제2 내지 제4 더미 페이지 그룹 정보(D_PG_INF<1:3>)를 제2 내지 제4 메모리 다이(DIE1 내지 DIE3)로 각각 전송 할 수 있다.
컨트롤러(130)는 제1 메모리 다이(DIE1)에 쓰기 동작이 수행되는 동안에, 제2 내지 제4 메모리 다이(DIE1 내지 DIE3)에 더미 프로그램 동작을 수행하기에, 더미 프로그램 동작에 의해 메모리 시스템에 가해지는 오버헤드를 감소 시킬 수 있다. 또한 컨트롤러(130)는 제2 내지 제4 메모리 다이(DIE1 내지 DIE3)에 수행되는 더미 프로그램 동작을 각 메모리 다이 별로 독립적으로 수행하여 더미 프로그램 동작의 효율성을 높일 수 있다.
또한 본 발명의 실시 예는 플래인 단위로 더미 프로그램 동작을 수행하는 실시 예도 포함 할 수도 있다. 즉, 플러싱 되는 호스트 데이터(F_HOST_D)의 크기가 한 개의 메모리 다이 전체가 아닌, 메모리 다이에 포함된 일부 플래인들에 저장될 수 있는 크기라면, 호스트 데이터(F_HOST_D)의 저장이 수행되지 않는 플래인에 더미 프로그램 동작을 수행 할 수도 있다. 예를 들어, 플러싱 되는 호스트 데이터(F_HOST_D)의 크기가 제1메모리 다이(DIE0)에 포함된 제1 내지 제4 플래인(PLANE0 내지 PLANE3) 그리고 제2 메모리 다이(DIE1)포함된 플레인들 중 일부인 제1 플래인(PLANE0)에 저장이 가능한 크기라면, 컨트롤러(130)는 제2 메모리 다이(DIE1)에 포함된 제2 내지 제4 플래인(PLANE1 내지 PLANE3) 및 제 3내지 제4 메모리 다이(DIE3 내지 DIE3)를 유휴 상태 비휘발성 저장 소자로 판단하여 더미 프로그램 동작을 수행할 수 있다.
S990단계에서, 유휴 상태 비휘발성 저장 소자의 더미 프로그램이 완료되면, 컨트롤러(130)는 유휴 상태 비휘발성 저장 소자에 포함된 오픈 블록에 이레이즈 동작을 수행하기 위해서, 이레이즈 커맨드(ER_CMD)를 메모리 장치(150)로 전송할 수 있다(S995).
그리고 메모리 장치(150)는 컨트롤러(130)로부터 수신한 이레이즈 커맨드(ER_CMD)에 따라, 유휴 상태 비휘발성 저장 소자에 포함된 오픈 블록에 이레이즈 동작을 수행할 수 있다(S996).
더미 프로그램 수행 여부를 결정하는 S920 단계는 메모리 장치(150)로부터 수신한 상태 정보(STATE_INF)에 따라 수행할 수도 있지만, 컨트롤러(130)로부터 수신한 유휴 메모리 정보(IDLE<0:N>) 및 호스트(102)의 요청에 의해서도 수행 될 수 있다.
또한 본 발명의 실시 예는 더미 페이지의 개수(D)를 산출하는 S930 단계 및 복수의 더미 페이지 그룹을 생성하는 S940 단계는 호스트로부터 호스트커맨드(HOST_WT_CMD)를 수신하는 S950 단계 이후에 수행 되는 실시 예도 포함할 수 있다.
도 9 및 도 10에 도시된 실시 예의 설명에서는 캐쉬 플러싱 동작을 수행하지 않는 유휴 상태의 비휘발성 저장 소자에 더미 프로그램 동작을 수행하는 실시 예를 설명하였다. 하지만 또한 본 발명의 실시 예는 본 발명은 리드 동작(read operation), 프로그램 동작(program operation), 이레이즈 동작(erase operation) 및 업데이트 동작(update operation )등을 수행하지 않는 유휴 상태의 비휘발성 저장 소자에 더미 프로그램 동작을 수행하는 실시 예도 포함할 수 있다.
이하에서는 도 11 및 도 12을 참조하여, 본 발명의 제1 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법을 설명하도록 한다.
도 11은 본 발명의 제1 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법을 나타내는 흐름도이고, 도 12은 도 11에 도시된 제1 실시 예에 따른 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법에 따라 생성된 더미 페이지 그룹을 도시한 블록도 이다.
본 발명의 제1 실시 예에 따른 더미 페이지 개수를 산출하기 위해, 더미 페이지 개수 산출부(135)는 블록정보 저장부(131)로부터 수신한 블록 정보(BLK_INF) 또는 바운더리 페이지 검색부(133)로부터 수신한 바운더리 페이지 정보(BP_INF)를 이용하여, 오픈 블록들(BLK0, BLK1 및 BLK2) 각각에 포함되는 바운더리 페이지들을 검색 할 수 있다. 또한 더미 페이지 개수 산출부(135)는 검색된 바운더리 페이지들 및 이와 물리적으로 연속되는 이레이즈 페이지들의 개수를 합산하여, 상기 오픈 블록들 각각에 포함되는 더미 페이지들의 개수(D1)를 산출할 수 있다.
본 발명의 제1 실시 예에 따른 더미 페이지 그룹을 생성하기 위해, 더미 페이지 그룹 생성부(137)는 더미 페이지 개수 산출부(135)로부터 수신한 오픈 블록들(BLK0, BLK1 및 BLK2) 각각에 포함된 더미 페이지들의 개수(D1) 및 컨트롤러(130)로부터 수신한 더미 프로그램 수행 단위(A)를 이용하여, 도 12에 도시되는 더미 페이지 그룹들(G1, G2, G3, G4 및 G5)을 생성할 수 있다.
도 11을 참고하면, 더미 페이지 그룹 생성부(137)는 한 개의 오픈 블록에 포함된 더미 페이지들의 개수(D1)를 더미 프로그램 수행 단위(A)로 나누어, 몫(Q)과 나머지(R)를 산출할 수 있다(S941).
S941 단계를 통해 산출된 나머지(R)가 0인지 여부를 판단한다(도 S943).
S943의 판단 결과, 나머지(R)가 0이면(S943의 YES), 더미 페이지들의 개수(D1)는 더미 프로그램 수행 단위(A)의 배수이므로, D한 개의 더미 페이지들을 A개씩 그룹핑하여, Q개의 더미 페이지 그룹을 생성할 수 있다(S947).
S943의 판단 결과, 나머지(R)가 0이 아니면(S943의 NO), D한 개의 더미 페이지들을 그룹핑하여, Q+한 개의 더미 페이지 그룹을 생성할 수 있다(S945). 좀더 자세히 설명하면, D한 개의 더미 페이지들을 A개씩 그룹핑하여, Q개의 더미 페이지 그룹을 생성하고, R개의 더미 페이지들을 그룹핑하여 한 개의 더미 페이지 그룹으로 생성할 수 있다.
이하에서는, 도 11의 S941부터 S947의 단계를 통해, 도 12의 오픈 블록들(BLK0, BLK1 및 BLK2) 각각에 포함된 더미 페이지 그룹들(G1 내지 G5)을 생성하는 방법을 설명하기로 한다.
제1오픈 블록(BLK0)은 4개의 더미 페이지들(PAGE5 내지 PAGE8)을 포함하고, 이때 더미 프로그램 수행 단위(A)는 4 라고 가정하기로 한다. 제1오픈 블록(BLK0)의 더미 페이지들의 개수(D1=4)를 더미 프로그램 수행 단위(A=4)로 나누어, 몫(Q)과 나머지(R)를 산출할 수 있다(도 11의 S941). 이때, 몫(Q)은 1이고 나머지(R)는 0 이기에(도 11의 S943 단계의 YES), 4(D1)개의 더미 페이지들을 4(A)개씩 그룹핑하여, 1(Q)개의 더미 페이지 그룹을 생성할 수 있다(S947). 즉, 제1오픈 블록(BLK0)은 한 개의 더미 페이지 그룹(G1)을 포함할 수 있다.
제2오픈 블록(BLK1)은 6개의 더미 페이지들(PAGE3 내지 PAGE8)을 포함하고, 이때 더미 프로그램 수행 단위(A)는 4라고 가정하기로 한다. 제2오픈 블록(BLK1)의 더미 페이지들의 개수(D1=6)를 더미 프로그램 수행 단위(A=4)로 나누어, 몫(Q)과 나머지(R)를 산출할 수 있다(도 11의 S941). 이때, 몫(Q)은 1이고 나머지(R)는 2 이기에(S953 단계의 NO), 6(D1)개의 더미 페이지들을 4(A)개씩 그룹핑하여, 1(Q)개의 더미 페이지 그룹을 생성하고, 2(R)개의 더미 페이지를 한 개의 더미 페이지 그룹으로 생성할 수 있다(S947). 즉, 제2오픈 블록(BLK1)은 두 개의 더미 페이지 그룹(G2, G3)을 포함할 수 있다.
제3오픈 블록(BLK2)은 8개의 더미 페이지들(PAGE1 내지 PAGE8)을 포함하고, 이때 더미 프로그램 수행 단위(A)는 4라고 가정하기로 한다. 제3오픈 블록(BLK2)의 더미 페이지들의 개수(D1=8)를 더미 프로그램 수행 단위(A=4)로 나누어, 몫(Q)과 나머지(R)를 산출할 수 있다(도 11의 S941). 이때, 몫(Q)은 2이고 나머지(R)는 0 이기에(S953 단계의 YES), 8(D1)개의 더미 페이지들을 4(A)개씩 그룹핑하여, 2(Q)개의 더미 페이지 그룹을 생성할 수 있다(S947). 즉, 제3오픈 블록(BLK2)은 두 개의 더미 페이지 그룹(G4, G5)을 포함할 수 있다.
이하에서는 도 13a 를 참조하여 본 발명의 제1 실시 예에 따른 더미 페이지 라인에 포함된 더미 페이지 개수(D3) 산출 방법을 설명하고, 도 13b를 참조하여 본 발명의 제2 실시 예에 따른 더미 페이지 라인에 포함된 더미 페이지 개수(D3) 산출 방법을 설명하도록 한다. 또한 도 13c를 참조하여 본 발명의 제2 실시 예에 따른 더미 페이지 그룹 생성 방법을 설명하도록 한다. 도 14은 도 13a, 도 13b 및 도 13c에 도시된 더미 페이지 라인에 포함된 더미 페이지 개수 산출 방법 및 더미 페이지 그룹 생성 방법에 따라 생성된 더미 페이지 그룹을 도시한 블록도 이다.
도 13a 및 도 13b는 N개의 오픈 블록들에 포함되는 복수의 페이지들의 페이지 옵셋(page offset)을 이용하여, 더미 페이지 라인들에 포함된 더미 페이지 개수(D3)를 산출하는 방법을 설명하기 위한 흐름도이다.
본 발명의 설명에서 페이지 라인은 서로 동일한 페이지 옵셋(page offset, P)을 갖는 페이지들로 구성될 수 있다. 본 발명의 설명에서 더미 페이지 라인은 N개의 오픈 블록들(BLK0, BLK1 내지 BLKN-1)에 포함되며, 서로 동일한 페이지 옵셋(P)을 갖는 N개의 더미 페이지들로 구성될 수 있다. 즉, 더미 페이지 라인은 더미 페이지들로만 구성된 페이지 라인일 수 있다.
본 발명의 설명에서 최초 더미 페이지 라인은 더미 페이지 라인 중에서, 제일 작은 페이지 옵셋(P)을 갖는 더미 페이지 라인일 수 있다. 또한 최초 더미 페이지 라인은 N개의 오픈 블록들 각각에 포함된 바운더리 페이지들 중에서, 제일 작은 페이지 옵셋(P)을 갖는 바운더리 페이지를 포함하는 페이지 라인일 수 있다.
도 13a 에 도시되는 본 발명의 제2 실시 예에 따라 더미 페이지 개수(D3)를 산출하기 위해, 더미 페이지 개수 산출부(도 8의 135)는 컨트롤러(130)부터 그룹핑 하고자 하는 오픈 블록들(BLK0 내지 BLK(N-1))의 개수(N) 및 이에 포함되는 페이지들의 페이지 오프셋(P)을 수신할 수 있다.
도 13a를 참조하면, 먼저, 더미 페이지 개수 산출부(도 8의 135)는 1부터 순차적으로 증가하는 페이지 옵셋(P=++1, 초기값=1)을 갖는 페이지들로 구성된 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출할 수 있다(S951).
더미 페이지 개수 산출부(135)는 페이지 옵셋(P)을 갖는 페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이상이고 N미만 인지 여부를 판단할 수 있다(S953).
S953의 판단결과, 페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이상 그리고 N미만이면(S953의 YES), 페이지 옵셋(P)을 갖는 페이지 라인은 노멀 프로그램 페이지들만을 포함하거나, 더미 페이지를 포함 하지만 더미 페이지들로만 구성된 더미 페이지 라인이 아닌 것으로 판단할 수 있다.
이에, 더미 페이지 개수 산출부(135)는 페이지 옵셋(P)의 값을 1만큼 증가시키고(S957), S951단계로 돌아가서, S951및S953 단계를 재수행 할 수 있다. 이때 S951단계의 재수행시, 1만큼 증가한 페이지 옵셋(P+1)을 갖는 페이지들로 구성된 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출할 수 있다.
S953의 판단결과, 더미 페이지들의 개수(D2)가 0이상 그리고 N미만이 아니면(S953의 NO), 더미 페이지들의 개수(D2)가 N개 이기에, 페이지 옵셋(P)을 갖는 페이지들을 포함하는 페이지 라인을 최초 더미 페이지 라인으로 판단할 수 있다(S958).
그리고 페이지 옵셋이 P 이상인 페이지 라인들은 모두 더미 페이지 라인이므로, 페이지 옵셋이 P 이상인 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D2)를 모두 합산하여, N개의 오픈 블록에 포함된 더미 페이지 라인들의 더미 페이지 개수(D3)을 산출할 수 있다(S959).
도 13b 에 도시되는 본 발명의 제2 실시 예에 따른 더미 페이지 개수(D3)를 산출하기 위해, 더미 페이지 개수 산출부(도 8의135)는 블록정보 저장부(131)로부터 수신한 블록 정보(BLK_INF) 또는 바운더리 페이지 검색부(133)로부터 수신한 바운더리 페이지 정보(BP_INF)를 이용하여, 오픈 블록들(BLK0, BLK1 내지 BLKN-1) 각각에 포함되는 바운더리 페이지들을 검색 할 수 있다. 또한 더미 페이지 개수 산출부(135)는 컨트롤러(130)부터 그룹핑 하고자 하는 오픈 블록들(BLK0, BLK1 내지 BLK(N-1)의 개수(N) 및 이에 포함되는 페이지들의 페이지 오프셋(page offset)을 수신할 수 있다.
도 13b를 참조하면, 더미 페이지 개수 산출부(도 8의 135)는 N개의 오픈 블록들(BLK0, BLK1 내지 BLKN-1) 각각에 포함된 바운더리 페이지들을 검색할 수 있다(S952). 이때, 더미 페이지 개수 산출부(도 8의 135)는 블록정보 저장부(도 8의 131)로부터 수신한 블록 정보(BLK_INF) 또는 바운더리 페이지 검색부(도 8의 133)로부터 수신한 바운더리 페이지 정보(BP_INF)를 이용하여, 오픈 블록들(BLK0, BLK1 내지 BLKN-1) 각각에 포함되는 바운더리 페이지들을 검색 할 수 있다.
더미 페이지 개수 산출부(135)는 상기 검색된 바운더리 페이지들 각각의 페이지 옵셋들 중에서, 최대 페이지 옵셋을 산출할 수 있다(S954).
더미 페이지 개수 산출부(135)는 상기 최대 페이지 옵셋을 갖는 페이지 라인을 최초 더미 페이지로 판단 할 수 있다(S955). 또한 더미 페이지 개수 산출부(135)는 최대 페이지 옵셋 이상을 갖는 페이지 라인들을 더미 페이지 라인들로 판단할 수 있다.
이에, 더미 페이지 개수 산출부(135)는 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출 할 수 있다(S956). 이때, 더미 페이지 개수 산출부(135)는 더미 페이지 라인들의 개수와 각각의 더미 페이지 라인에 포함된 더미 페이지 개수(N)을 곱하여, 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출 할 수 있다
이하, 도 13c를 참조하여, 도 13 A 및 도 13b에 도시된 방법들에 의해 산출된 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 이용하여 본 발명의 제2 실시 예에 따른 더미 페이지 그룹 생성 방법에 대해 설명 하기로 한다.
더미 페이지 그룹 생성부(도 8의 137)는 더미 페이지 개수 산출부(135)에 의해 산출된N개의 오픈 블록에 포함된 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 더미 프로그램 수행 단위(A)로 나누어, 몫(Q)과 나머지(R)를 산출할 수 있다(S961).
더미 페이지 그룹 생성부(137)는 S961 단계의 동작을 통해 산출된 나머지(R)가 0인지 여부를 판단할 수 있다(S963).
S963의 판단 결과, 나머지(R)가 0이면(S963의 YES), 더미 페이지 그룹 생성부(137)는, 더미 페이지 라인에 포함된 더미 페이지들의 개수(D3)는 더미 프로그램 수행 단위(A)의 배수이므로, D3개의 더미 페이지들을 A개씩 그룹핑하여, Q개의 더미 페이지 그룹을 생성할 수 있다(S967).
S963의 판단 결과, 나머지(R)가 0이 아니면(S963의 NO), 더미 페이지 그룹 생성부(137)는 D3개의 더미 페이지들을 그룹핑하여, Q+한 개의 더미 페이지 그룹을 생성할 수 있다(S965). 좀더 자세히 설명하면, D3개의 더미 페이지들을 A개씩 그룹핑하여, Q개의 더미 페이지 그룹을 생성하고, R개의 더미 페이지들을 그룹핑하여, 한 개의 더미 페이지 그룹으로 생성할 수 있다.
본 발명의 제2 실시 예에 따른 더미 페이지 그룹 생성 방법에서, 더미 프로그램 수행 단위(A)는 N의 배수이며, 페이지 그룹단위로 수행되는 더미 프로그램 동작의 효율성을 위해 2N개 이상인 것이 바람직하다.
또한, 도면에는 기재하지 않았지만 본 발명의 실시 예에 있어서, 더미 페이지 그룹에 더미 프로그램을 수행하기 전에, 최초 더미 페이지 라인보다 물리적으로 아래에 위치하며 더미 페이지들의 개수(D2)가 1이상 그리고 N미만인 페이지 라인들에 예비 더미 프로그램 동작을 페이지 라인 단위로 순차적으로 수행 할 수도 있다. 이때, 더미 페이지들의 개수(D2)가 1이상 그리고 N미만인 페이지 라인들은 최초 더미 페이지 라인의 페이지 옵셋보다 작은 페이지 옵셋을 갖는다.
이하에서는, 도 13a에 도시된 방법으로 도 14에 도시되는 N개의 오픈 블록들(BLK0, BLK1 내지 BLKN-1)에 포함된 더미 페이지 들의 개수(D3)를 산출하고, 도 13c에 도시된 방법으로 더미 페이지들을 두 개의 더미 페이지 그룹들(G1 및 G2)을 생성하는 방법을 설명하기로 한다.
더미 페이지 개수 산출부(135)는 초기값인 1인 페이지 옵셋(P=1)을 갖는 페이지들(BLK0의 PAGE 0, BLK1 의 PAGE 0 내지 BLKN-1 의 PAGE 0)로 구성된 제1 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출한다(S951). 더미 페이지 개수 산출부(135)는 제1 페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이상 그리고 N미만 인지 여부를 판단할 수 있다(S953). S953의 판단 결과, 제1 페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이기에, 더미 페이지 개수 산출부(135)는 페이지 옵셋(P=1)를 1만큼 증가시키고(S957), 페이지 옵셋(P=2)를 갖는 제2 페이지 라인에 S951 및 S953 단계를 재수행한다.
더미 페이지 개수 산출부(135)는 페이지 옵셋(P=2)를 갖는 페이지들(BLK0의 PAGE 1, BLK1 의 PAGE 1 내지 BLKN-1 의 PAGE 1)로 구성된 제2 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출할 수 있다(S951). 더미 페이지 개수 산출부(135)는 제2페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이상 그리고 N미만 인지 여부를 판단할 수 있다(S953). S953의 판단결과, 제2페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이기에, 더미 페이지 개수 산출부(135)는 페이지 옵셋(P=2)를 1만큼 증가시키고(S957), 페이지 옵셋(P=3)를 갖는 제3 페이지 라인에 S951 및 S953 단계를 재수행한다.
S951 및 S953 단계는 최초 더미 페이지 라인이 검색될 때까지 수행될 수 있다. 도 14에 도시된 N개의 오픈 블록(BLK0, BLK1 내지 BLKN-1)의 최초 더미 페이지 라인은 페이지 옵셋(P=6)인 제 6페이지 라인이 최초 더미 페이지 라인이기 때문에, 페이지 옵셋(P)를 순차적으로 6까지 증가시켜 S951 및 S953 단계를 재수행 할 수 있다.
더미 페이지 개수 산출부(135)는 페이지 옵셋(P=6)를 갖는 페이지들(BLK0의 PAGE 5, BLK1 의 PAGE 5 내지 BLKN-1 의 PAGE 5)로 구성된 제6 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출할 수 있다(S951).
더미 페이지 개수 산출부(135)는 페이지 옵셋(P=6)를 갖는 제6페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0 이상 그리고 N미만 인지 여부를 판단할 수 있다(S953). S953의 판단결과, 제6 페이지 라인에 포함된 더미 페이지들의 개수(D2)가 0이상 그리고 N미만이 아닌 N개 이기에(S953의 NO), 더미 페이지 개수 산출부(135)는 페이지 옵셋(P=6)를 갖는 페이지들(BLK0의 PAGE 5, BLK1 의 PAGE 5 내지 BLKN-1 의 PAGE 5)로 구성된 제6 페이지 라인을 최초 더미 페이지 라인으로 판단할 수 있다(S958).
그리고 페이지 옵셋(P)이 6 이상(6 내지 9)인 4개의 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3 = 4*D2=4N)를 산출할 수 있다(S959).
더미 페이지 그룹 생성부(137)는 N개의 오픈 블록에 포함된 더미 페이지들의 개수(D3=4N)를 더미 프로그램 수행 단위(A=2N)로 나누어, 몫(Q=2)과 나머지(R=0)를 산출할 수 있다(S961).
S961 단계의 나눗셈 연산을 통해 산출된 나머지(R)가 0인지 여부를 판단할 수 있다(S963).
S963의 판단 결과, 나머지(R)가 0이기에(S933의 YES), 4N개의 더미 페이지들을 2N개씩 그룹핑하여, 2개의 더미 페이지 그룹(G1 및 G2)을 생성할 수 있다(S967).
본 발명의 실시 예에 따른 더미 프로그래밍 방법은 도 14에서 최초 더미 페이지 라인인 제6 페이지 라인보다 아래에 위치하고, 더미 페이지들의 개수(D2)가 1이상 그리고 N미만인 제4 및 제5페이지 라인들에 대하여, 제1 및 제2 더미 페이지 그룹(G1 및 G2)의 더미 프로그램 동작을 수행하기 전에, 페이지 라인 단위로 예비 더미 프로그램 동작을 순차적으로 수행 할 수도 있다.
이하에서는, 도 13b에 도시된 방법으로 도 14에 도시되는 N개의 오픈 블록들(BLK0, BLK1 내지 BLKN-1)에 포함된 더미 페이지 들의 개수(D3)를 산출하고, 도 13c에 도시된 방법으로 더미 페이지들을 두 개의 더미 페이지 그룹들(G1 및 G2)을 생성하는 방법을 설명하기로 한다.
도 14에 도시된 오픈 블록들(BLK0, BLK1 내지 BLKN-1)의 개수는 N개 이고, 더미 프로그램 수행 단위(A)는 2N개 임을 가정하도록 할 수 있다. 더미 페이지 라인은 N개의 오픈 블록에 포함되며, 서로 동일한 페이지 옵셋(P)을 갖는 N개의 더미 페이지들로 구성될 수 있다.
더미 페이지 개수 산출부(135)는N개의 오픈 블록(BLK0내지 BLKN-1)들 각각에 포함되는 N개의 바운더리 페이지들을 검색한다(S952). 도 14를 참조하면, 제1 오픈 블록(BLK0)의 바운더리 페이지는 페이지 옵셋(P=6)을 갖는 제6 페이지(PAGE 5)이며, 제2 오픈 블록(BLK1)의 바운더리 페이지는 페이지 옵셋(P=5)을 갖는 제5 페이지(PAGE 4)이며, 제N오픈 블록(BLKN-1)의 바운더리 페이지는 페이지 옵셋(P=4)을 갖는 제4 페이지(PAGE 3)일 수 있다.
더미 페이지 개수 산출부(135)는 검색된 N개의 바운더리 페이지의 페이지 옵셋들 중에서, 가장 큰 페이지 옵셋을 제1 오픈 블록(BLK0)에 포함된 바운더리 페이지(PAGE 5)의 페이지 옵셋(P=6)을 최대 페이지 옵셋으로 산출한다(S954).
더미 페이지 개수 산출부(135)는 상기 최대 페이지 옵셋(P=6)을 갖는 페이지들(PAGE 5)로 구성된 페이지 라인을 최초 더미 페이지로 판단 할 수 있다(S955). 또한 더미 페이지 개수 산출부(135)는 최대 페이지 옵셋(P=6) 이상을 갖는 4개의 제 6 내지 제 9 페이지 라인들을 더미 페이지 라인들로 판단할 수 있다.
이에, 더미 페이지 개수 산출부(135)는 P=6 이상인 4개의 제 6 내지 제 9 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출 할 수 있다(S956). 이때, 더미 페이지 개수 산출부(135)는 더미 페이지 라인들의 개수(4)와 각각의 더미 페이지 라인에 포함된 더미 페이지 개수(N)을 곱하여, 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3 = 4*D2=4N)를 산출할 수 있다(S956).
더미 페이지 그룹 생성부(137)는 N개의 오픈 블록에 포함된 더미 페이지들의 개수(D3=4N)를 더미 프로그램 수행 단위(A=2N)로 나누어, 몫(Q=2)과 나머지(R=0)를 산출할 수 있다(S961).
S961 단계의 나눗셈 연산을 통해 산출된 나머지(R)가 0인지 여부를 판단할 수 있다(S963). S963의 판단 결과, 나머지(R)가 0이기에(S933의 YES), 4N개의 더미 페이지들을 2N개씩 그룹핑하여, 2개의 더미 페이지 그룹(G1 및 G2)을 생성할 수 있다(S967).
본 발명의 실시 예에 따른 더미 프로그래밍 방법은 도 14에서 최초 더미 페이지 라인인 제6 페이지 라인보다 아래에 위치하고, 더미 페이지들의 개수(D2)가 1이상 그리고 N미만인 제4 및 제5페이지 라인들에 대하여, 제1 및 제2 더미 페이지 그룹(G1 및 G2)의 더미 프로그램 동작을 수행하기 전에, 페이지 라인 단위로 예비 더미 프로그램 동작을 순차적으로 수행 할 수도 있다.
도 15는 본 발명의 제3실시 예에 따른 더미 페이지 그룹 생성 방법에 따라 생성된 더미 페이지 그룹을 포함하는 오픈 블록들을 개념적으로 도시한 블록도 이다. 특히, 도 15는 도 11 및 12에 도시되는 제1 실시 예 및 도 13 및 14에 도시되는 제2 실시 예를 혼합한 제 3실시 예에 따른 페이지 그룹핑 방법을 설명하기 위한 블록도 이다. 도 15에 도시된 바와 같이, 제1 오픈 블록(BLK0) 및 제2 오픈 블록(BLK1)에 포함된 더미 페이지들은 도 13 및 14에 도시되는 제2 실시예의 방법으로 그룹핑하여 생성된 제1 더미 페이지 그룹(G1)을 포함할 수 있다. 제3 오픈 블록(BLK2)에 포함된 더미 페이지들은 도 11 및 12에 도시되는 제1 실시예의 방법으로 그룹핑하여 생성된 제2 더미 페이지 그룹(G2)을 포함할 수 있다.
도 16는　본 발명의 실시 예에 따른 더미 프로그램의 수행 후, 이레이즈 동작이 수행된 메모리 블록의 블록도 이다. 도 16를 참조하면, 바운더리 페이지와 이레이즈 페이지들을 포함하는 더미 페이지들에　더미　프로그램 동작이 완료되면, 컨트롤러(130)는 더미　프로그램 동작이 완료된 메모리블록들에 대하여 블록 단위로 이레이즈 동작을 수행할 수 있다. 이와 같이, 바운더리 페이지와 이레이즈 페이지들에　더미　프로그램 동작을 수행한 후에 대하여 이레이즈 동작을 수행하여, 딥-이레이즈를 방지할 수 있다.
도 17은 본 발명의 실시 예에 따른 더미　프로그램 동작 후에 더미 페이지들의 메모리 셀들의 문턱 전압 산포를 나타낸다. 도 17에 도시된 바와 같이, 더미 페이지들에　더미　프로그램 동작이 수행되면, 즉, 더미 페이지들에 연결되는 워드라인들에　더미　프로그램 펄스가 인가되면, 더미 페이지들에 포함되는 메모리 셀들의 문턱 전압은 이레이즈 페이지 리드 전압(V_R_EP) 보다 클 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 오픈 블록에 더미　프로그램 동작을 수행한 후에 오픈 블록에 대하여 이레이즈 동작을 수행하여 오픈 블록에 대하여 연속적으로 이레이즈 동작이 수행되는 딥-이레이즈(deep-erase)를 방지하여, 메모리 장치의 성능 및 신뢰성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 메모리 시스템은 더미　프로그램 동작의 수행 단위 및 횟수를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 메모리 시스템은 더미　프로그램 동작의 수행 시기를 제어하여, 메모리 시스템에 가해지는 오버헤드를 감소 시킬 수 있다.
그러면 이하에서는, 도 18 내지 도 21을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 17에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 도시한 도면이다. 여기서, 도 18은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 도시한 도면이다.
도 18을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 비휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 한 개의 반도체 장치로 집적될 수 있으며, 일 예로 한 개의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
본 발명의 실시 예에 따른 메모리 카드 시스템(6100)은 메모리 장치(6130)에 더미　프로그램 동작을 수행한 후에 이레이즈 동작을 수행하여 메모리 장치(6130)에 대하여 연속적으로 이레이즈 동작이 수행되는 딥-이레이즈(deep-erase)를 방지하여, 메모리 장치(6130)의 성능 및 신뢰성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 메모리 카드 시스템(6100)은 메모리 장치(6130)에 수행되는 더미　프로그램 동작의 수행 단위를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 메모리 카드 시스템(6100)은 메모리 장치(6130)에 수행되는 더미　프로그램 동작의 수행 시기를 제어하여, 메모리 카드 시스템(6100)에 가해지는 오버헤드를 감소 시킬 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 도시한 도면이다.
도 19를 참조하면, 데이터 처리 시스템(6200)은, 적어도 한 개의 비휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 9에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 한 개의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템(6200)은 메모리 장치(6230)에 더미　프로그램 동작을 수행한 후에 메모리 장치(6230)에 대하여 이레이즈 동작을 수행하여 메모리 장치(6230)에 대하여 연속적으로 이레이즈 동작이 수행되는 딥-이레이즈(deep-erase)를 방지하여, 메모리 장치(6230)의 성능 및 신뢰성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 데이터 처리 시스템(6200)은 메모리 장치(6230)에 수행되는 더미　프로그램 동작의 수행 단위를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 데이터 처리 시스템(6200)은 메모리 장치(6230)에 수행되는 더미　프로그램 동작의 수행 시기를 제어하여, 데이터 처리 시스템(6200)에 가해지는 오버헤드를 감소 시킬 수 있다.
도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 도시한 도면이다. 여기서, 도 20은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 도시한 도면이다.
도 20을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, ?, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 한 개의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함하는 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들로 구현될 수 있으며, 도 12에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그래밍될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 한 개의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 한 개의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
본 발명의 실시 예에 따른 SSD(6300)은 메모리 장치(6340)에 더미　프로그램 동작을 수행한 후에 메모리 장치(6340)에 대하여 이레이즈 동작을 수행하여 메모리 장치(6340)에 대하여 연속적으로 이레이즈 동작이 수행되는 딥-이레이즈(deep-erase)를 방지하여, 메모리 장치(6340)의 성능 및 신뢰성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 SSD(6300)은 메모리 장치(6340)에 수행되는 더미　프로그램 동작의 수행 단위를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 SSD(6300)은 메모리 장치(6340)에 수행되는 더미　프로그램 동작의 수행 시기를 제어하여, SSD(6300)에 가해지는 오버헤드를 감소 시킬 수 있다.
도 21은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 도시한 도면이다.
도 21을 참조하면, eMMC(6400)는, 적어도 한 개의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 한 개의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ?, UFS 인터페이스가 될 수 있다.
본 발명의 실시 예에 따른 eMMC(6400)은 메모리 장치(6440)에 더미　프로그램 동작을 수행한 후에 메모리 장치(6440)에 대하여 이레이즈 동작을 수행하여 메모리 장치(6440)에 대하여 연속적으로 이레이즈 동작이 수행되는 딥-이레이즈(deep-erase)를 방지하여, 메모리 장치(6440)의 성능 및 신뢰성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 eMMC(6400)은 메모리 장치(6440)에 수행되는 더미　프로그램 동작의 수행 단위를 조절하여, 더미　프로그램 동작의 효율성을 향상 시킬 수 있다. 본 발명의 실시 예에 따른 eMMC(6400)은 메모리 장치(6440)에 수행되는 더미　프로그램 동작의 수행 시기를 제어하여, eMMC(6400)에 가해지는 오버헤드를 감소 시킬 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
102 : 호스트
110 : 메모리 시스템
130 : 컨트롤러
150 : 메모리 장치
130A : 더미 프로그램 제어부
131 : 블록정보 저장부
133 : 바운더리 페이지 검색부
135 : 더미 페이지 개수 산출부
137 : 더미 페이지 그룹 생성부
139 : 더미 프로그램 수행부

Claims (28)

  1. 복수의 비휘발성 저장 소자들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법으로서,
    복수의 비휘발성 저장 소자들에 포함되는 적어도 한 개의 오픈 블록들에 포함된 복수의 더미 페이지들을 그룹핑하여, 적어도 한 개의 더미 페이지 그룹을 생성하는 단계; 및
    상기 복수의 비휘발성 저장 소자들 중에서, 유휴 상태인 제1 비휘발성 저장 소자에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  2. 제1 항에 있어서,
    상기 더미 프로그램 동작은 특정 동작이 제2 비휘발성 저장 소자에 수행되는 동안에 수행되는 메모리 시스템의 동작 방법.
  3. 제2 항에 있어서,
    상기 특정 동작은 상기 컨트롤러의 요청 또는 호스트의 요청에 의해 수행되는 메모리 시스템의 동작 방법.
  4. 제2 항에 있어서,
    상기 특정 동작은 리드 동작, 노멀 프로그램 동작, 이레이즈 동작, 업데이트 동작 및 캐시 플러싱 동작을 포함하는 메모리 시스템의 동작 방법.
  5. 제1항에 있어서,
    상기 복수의 비휘발성 저장 소자는 상기 복수의 오픈 블록들을 각각 포함하는 복수의 플래인들 및 상기 복수의 플래인들을 각각 포함하는 복수의 메모리 다이들를 포함하는 메모리 시스템의 동작 방법.
  6. 제1 항에 있어서,
    상기 적어도 한 개의 더미 페이지 그룹들을 생성하는 단계는
    상기 적어도 한 개의 오픈 블록에 포함된 복수의 더미 페이지들의 개수(D)를 산출하는 단계; 및
    상기 산출된 복수의 더미 페이지들의 개수(D) 및 더미 프로그램 수행 단위(A)에 따라, 상기 더미 페이지들을 그룹핑 하는 단계를 포함하는 메모리 시스템의 동작 방법.
  7. 제6 항에 있어서,
    상기 더미 프로그램 수행 단위(A)는 상기 컨트롤러에 의해 기 설정되는 메모리 시스템의 동작 방법.
  8. 제6 항에 있어서,
    상기 더미 프로그램 수행 단위(A)는 상기 제1 비휘발성 저장 소자의 유휴 상태 동안 더미 프로그래밍이 가능한 복수의 더미 페이지들의 개수인 메모리 시스템의 동작 방법.
  9. 제6 항에 있어서,
    상기 더미 프로그램 수행 단위(A)는 1회의 더미 프로그램 동작으로 더미 프로그래밍 동작이 수행되는 복수의 더미 페이지들의 개수인 메모리 시스템의 동작 방법.
  10. 제6 항에 있어서,
    상기 복수의 더미 페이지들의 개수(D)를 산출하는 단계는
    블록 정보를 이용하여 상기 오픈 블록들 각각에 포함되는 바운더리 페이지 및 적어도 한 개의 이레이즈 페이지들을 검색하는 단계; 및
    상기 오픈 블록들 각각에 포함되며, 상기 검색된 바운더리 페이지 및 적어도 한 개의 이레이즈 페이지들을 포함하는 더미 페이지들의 개수(D1)를 산출하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 제10 항에 있어서,
    상기 블록 정보는 리스트 테이블, 비트맵 및 데이터 비트 어레이의 형태를 포함하는 메모리 시스템의 동작 방법.
  12. 제10 항에 있어서,
    상기 더미 페이지들을 그룹핑 하는 단계는
    상기 오픈 블록들 각각에 포함된 더미 페이지들의 개수(D1)를 상기 더미 프로그램 수행 단위(A)로 나누어, 몫(Q)과 나머지(R)를 산출하는 단계; 및
    산출된 나머지(R)가 존재하지 않으면 상기 D한 개의 더미 페이지들을 A개씩 그룹핑하여 Q개의 더미 페이지 그룹을 생성하고, 산출된 나머지(R)가 존재하면 상기 D한 개의 더미 페이지들을 그룹핑하여 Q+1의 개의 더미 페이지 그룹을 생성하는 단계를 포함하는 메모리 시스템의 동작 방법.
  13. 제12 항에 있어서,
    상기 Q+1의 개의 더미 페이지 그룹은 더미 페이지들이 A개씩 그룹핑된 Q개의 더미 페이지 그룹 및 R개의 더미 페이지들이 그룹핑된 한 개의 더미 페이지 그룹을 포함하는 메모리 시스템의 동작 방법.
  14. 제6 항에 있어서,
    상기 복수의 더미 페이지들의 개수(D)를 산출하는 단계는
    N개의 오픈 블록들에 포함되며, 페이지 옵셋(P=++1, 초기값=1)을 갖는 페이지들로 구성된 페이지 라인에 포함된 더미 페이지들의 개수(D2)를 산출하는 단계;
    상기 산출된 더미 페이지들의 개수(D2)가 0 이상이고 N미만이면 상기 페이지 옵셋(P)을 1만큼 증가시킨 후 상기 더미 페이지들의 개수(D2)를 산출하는 단계를 수행하거나 상기 산출된 더미 페이지들의 개수(D2)가 N 이면 상기 페이지 옵셋(P)를 갖는 페이지 라인을 최초 더미 페이지 라인으로 판단하는 단계; 및
    상기 최초 더미 페이지 라인의 페이지 옵셋 이상인 페이지 옵셋을 갖는 적어도 한 개의 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출하는 단계를 포함하는 메모리 시스템의 동작 방법.
  15. 제14 항에 있어서,
    상기 더미 페이지들을 그룹핑 하는 단계는
    더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 상기 더미 프로그램 수행 단위(A)로 나누어 몫(Q)과 나머지(R)를 산출하는 단계; 및
    산출된 나머지(R)가 존재하지 않으면 상기 D3개의 더미 페이지들을 A개씩 그룹핑하여 Q개의 더미 페이지 그룹을 생성하고, 산출된 나머지(R)가 존재하면 상기 D3개의 더미 페이지들을 그룹핑하여 Q+1의 개의 더미 페이지 그룹을 생성하는 단계를 포함하는 메모리 시스템의 동작 방법.
  16. 제15 항에 있어서,
    상기 Q+1의 개의 더미 페이지 그룹은 더미 페이지들이 A개씩 그룹핑된 Q개의 더미 페이지 그룹 및 R개의 더미 페이지들이 그룹핑된 한 개의 더미 페이지 그룹을 포함하는 메모리 시스템의 동작 방법.
  17. 제15 항에 있어서,
    상기 더미 프로그램 동작을 수행하는 단계는
    상기 Q개 또는 Q+1 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하기 전에, 상기 최초 더미 페이지 라인보다 작은 페이지 옵셋을 갖는 더미 페이지들에 예비 더미 프로그램 동작을 페이지 라인 단위로 순차적으로 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  18. 제6 항에 있어서,
    상기 더미 페이지들의 개수(D)를 산출하는 단계는
    N개의 오픈 블록들에 포함된 바운더리 페이지들을 검색하는 단계;
    상기 검색된 바운더리 페이지들의 페이지 옵셋들 중에서 최대 페이지 옵셋을 산출하는 단계; 및
    상기 최대 페이지 옵셋 이상인 페이지 옵셋을 갖는 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출하는 단계를 포함하는 메모리 시스템의 동작 방법.
  19. 제18 항에 있어서,
    상기 더미 페이지들을 그룹핑 하는 단계는
    더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 상기 더미 프로그램 수행 단위(A)로 나누어 몫(Q)과 나머지(R)를 산출하는 단계; 및
    산출된 나머지(R)가 존재하지 않으면 상기 D3개의 더미 페이지들을 A개씩 그룹핑하여 Q개의 더미 페이지 그룹을 생성하고, 산출된 나머지(R)가 존재하면 상기 D3개의 더미 페이지들을 그룹핑하여 Q+1의 개의 더미 페이지 그룹을 생성하는 단계를 포함하는 메모리 시스템의 동작 방법.
  20. 제19 항에 있어서,
    상기 Q+1의 개의 더미 페이지 그룹은 더미 페이지들이 A개씩 그룹핑된 Q개의 더미 페이지 그룹 및 R개의 더미 페이지들이 그룹핑된 한 개의 더미 페이지 그룹을 포함하는 메모리 시스템의 동작 방법.
  21. 제19 항에 있어서,
    상기 더미 프로그램 동작을 수행하는 단계는
    상기 Q개 또는 Q+1 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하기 전에, 상기 최초 더미 페이지 라인보다 작은 페이지 옵셋을 갖는 더미 페이지들에 예비 더미 프로그램 동작을 페이지 라인 단위로 순차적으로 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  22. 제1 항에 있어서,
    상기 오픈 블록들에 더미 프로그램 동작의 수행한 후, 이레이즈 동작을 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  23. 복수의 비휘발성 저장 소자들을 포함하는 메모리 장치; 및
    특정 동작이 제2 비휘발성 저장 소자에 수행되는 동안에, 상기 복수의 비휘발성 저장 소자들 중에서 유휴 상태(idle state)인 제1 비휘발성 저장 소자에 포함된 적어도 한 개의 오픈 블록에 포함된 적어도 한 개의 더미 페이지 그룹에 더미 프로그램 동작을 수행하는 컨트롤러를 포함하는 메모리 시스템.
  24. 제23 항에 있어서,
    상기 특정 동작은 상기 컨트롤러의 요청 또는 호스트의 요청에 의해 수행되는 메모리 시스템.
  25. 제23 항에 있어서,
    상기 비휘발성 저장 소자는 상기 복수의 오픈 블록들을 각각 포함하는 복수의 플래인들(plane) 및 상기 복수의 플래인들을 각각 포함하는 복수의 메모리 다이(memory die)중에서 적어도 어느 하나인 메모리 시스템.
  26. 제23 항에 있어서,
    상기 컨트롤러는
    블록 정보를 이용하여, 적어도 한 개의 오픈 블록에 포함된 더미 페이지들의 개수(D1)를 산출하는 더미 페이지 개수 산출부;
    상기 산출된 복수의 더미 페이지들의 개수(D) 및 더미 프로그램 수행 단위(A)에 따라 더미 페이지 그룹 정보를 생성하는 더미 페이지 그룹 생성부; 및
    더미 페이지 그룹 정보, 인에이블 신호 및 유휴 메모리 정보에 응답하여, 더미 프로그램 커맨드를 생성하는 더미 프로그램 수행부를 포함하는 메모리 시스템.
  27. 제26 항에 있어서,
    상기 더미 페이지 개수 산출부는 적어도 한 개의 오픈 블록에 포함된 더미 페이지들의 개수(D1)를 산출하는 메모리 시스템.
  28. 제26 항에 있어서,
    상기 더미 페이지 개수 산출부는 N개의 오픈 블록들에 포함된 최초 더미 페이지 라인의 페이지 옵셋 이상인 페이지 옵셋을 갖는 적어도 한 개의 더미 페이지 라인들에 포함된 더미 페이지들의 개수(D3)를 산출하는 메모리 시스템.
KR1020180153626A 2018-12-03 2018-12-03 메모리 시스템 및 메모리 시스템의 동작방법 KR20200066907A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180153626A KR20200066907A (ko) 2018-12-03 2018-12-03 메모리 시스템 및 메모리 시스템의 동작방법
US16/700,776 US11157210B2 (en) 2018-12-03 2019-12-02 Memory system performing dummy program operation during normal program operation
KR1020240095293A KR20240115798A (ko) 2018-12-03 2024-07-18 메모리 시스템 및 메모리 시스템의 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153626A KR20200066907A (ko) 2018-12-03 2018-12-03 메모리 시스템 및 메모리 시스템의 동작방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240095293A Division KR20240115798A (ko) 2018-12-03 2024-07-18 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20200066907A true KR20200066907A (ko) 2020-06-11

Family

ID=70849142

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180153626A KR20200066907A (ko) 2018-12-03 2018-12-03 메모리 시스템 및 메모리 시스템의 동작방법
KR1020240095293A KR20240115798A (ko) 2018-12-03 2024-07-18 메모리 시스템 및 메모리 시스템의 동작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240095293A KR20240115798A (ko) 2018-12-03 2024-07-18 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (2)

Country Link
US (1) US11157210B2 (ko)
KR (2) KR20200066907A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12026384B2 (en) * 2022-08-26 2024-07-02 Western Digital Technologies, Inc. Open block relocation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080740A (ko) 1998-04-21 1999-11-15 김영환 플래쉬 메모리 셀의 프로그램 방법 및 소거 방법
US6661711B2 (en) 2002-02-06 2003-12-09 Sandisk Corporation Implementation of an inhibit during soft programming to tighten an erase voltage distribution
US20140013031A1 (en) * 2012-07-09 2014-01-09 Yoko Masuo Data storage apparatus, memory control method, and electronic apparatus having a data storage apparatus
US8724389B2 (en) * 2012-07-26 2014-05-13 Ocz Storage Solutions, Inc. Non-volatile solid state memory-based mass storage device and methods thereof
US8799561B2 (en) * 2012-07-27 2014-08-05 International Business Machines Corporation Valid page threshold based garbage collection for solid state drive
KR102117919B1 (ko) 2013-10-24 2020-06-02 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
US9093158B2 (en) 2013-12-06 2015-07-28 Sandisk Technologies Inc. Write scheme for charge trapping memory
KR102272228B1 (ko) 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102292198B1 (ko) 2014-10-15 2021-08-25 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102231441B1 (ko) 2014-12-17 2021-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102351649B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10614881B2 (en) * 2018-08-13 2020-04-07 International Business Machines Corporation Calibration of open blocks in NAND flash memory

Also Published As

Publication number Publication date
US11157210B2 (en) 2021-10-26
US20200174704A1 (en) 2020-06-04
KR20240115798A (ko) 2024-07-26

Similar Documents

Publication Publication Date Title
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190123502A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200084201A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200011831A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102671727B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190040604A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102571629B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102591011B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190115310A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102431238B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190118030A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190128392A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190113443A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200018060A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190133483A (ko) 메모리 시스템, 컨트롤러 및 그 동작방법
KR20200001310A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102671760B1 (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180111157A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190128283A (ko) 컨트롤러, 메모리 시스템 및 그 동작방법
KR20200012494A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190130719A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20240115798A (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
A107 Divisional application of patent