KR20200018060A - 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20200018060A
KR20200018060A KR1020180093814A KR20180093814A KR20200018060A KR 20200018060 A KR20200018060 A KR 20200018060A KR 1020180093814 A KR1020180093814 A KR 1020180093814A KR 20180093814 A KR20180093814 A KR 20180093814A KR 20200018060 A KR20200018060 A KR 20200018060A
Authority
KR
South Korea
Prior art keywords
word line
read
memory
erase
data
Prior art date
Application number
KR1020180093814A
Other languages
English (en)
Inventor
김영동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180093814A priority Critical patent/KR20200018060A/ko
Priority to US16/286,020 priority patent/US11163646B2/en
Priority to CN201910602119.9A priority patent/CN110827906B/zh
Publication of KR20200018060A publication Critical patent/KR20200018060A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

메모리 시스템의 동작 방법은, 리드 커맨드에 대응하는 워드라인에 대해 제1 리드 전압을 포함하는 리드 전압 세트를 이용하여 제1 리드 동작을 수행하는 단계; 상기 제1 리드된 데이터에 대한 에러 정정의 실패 여부에 따라 상기 워드라인에 대해 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행하는 단계; 및 상기 제2 리드 동작 결과 상기 워드라인이 이레이즈 워드라인으로 판단되는지 여부에 따라 상기 워드라인이 접속된 메모리 셀을 포함하는 메모리 블록을 클로즈(close)하는 단계를 포함한다.

Description

메모리 시스템 및 메모리 시스템의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 이레이즈 페이지를 정확히 판별함으로써 성능 및 신뢰성이 향상된 메모리 시스템 및 그의 동작 방법의 제공을 목적으로 한다.
본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법은, 리드 커맨드에 대응하는 워드라인에 대해 제1 리드 전압을 포함하는 리드 전압 세트를 이용하여 제1 리드 동작을 수행하는 단계; 상기 제1 리드된 데이터에 대한 에러 정정의 실패 여부에 따라 상기 워드라인에 대해 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행하는 단계; 및 상기 제2 리드 동작 결과 상기 워드라인이 이레이즈 워드라인으로 판단되는지 여부에 따라 상기 워드라인이 접속된 메모리 셀을 포함하는 메모리 블록을 클로즈(close)하는 단계를 포함한다.
본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법은, 이레이즈 페이지를 판단하는 단계; SPO(Sudden Power Off)이후 파워 업 되면 오픈 메모리 블록의 각 워드라인들에 대하여 이레이즈 워드라인인지 판단하는 단계를 반복 수행함으로써 보수(Repair) 동작을 위한 이레이즈 워드라인을 탐색하는 오픈 블록 스캔 동작을 수행하는 단계; 및 상기 보수 동작을 위한 이레이즈 워드라인에 대해 보수 동작을 수행하는 단계를 포함하되, 상기 이레이즈 워드라인인지 여부를 판단하는 단계는 워드라인에 대해 제1 리드 전압을 인가하여 제1 리드 동작을 수행하는 단계; 상기 제1 리드 동작 결과 상기 워드라인에 포함된 이레이즈 셀의 수에 따라 상기 제1 리드 전압보다 높은 제2 리드 전압을 인가하여 제2 리드 동작을 수행하는 단계; 및 상기 제2 리드 동작 결과에 따라 상기 워드라인을 이레이즈 워드라인으로 판단하는 단계를 포함한다.
본 발명의 일 실시예에 따른 메모리 시스템은, 데이터를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 리드 커맨드에 대응하는 워드라인이 이레이즈 워드라인인지 판단하는 이레이즈 판단부를 포함하되, 상기 이레이즈 판단부는 제1 리드 전압을 포함하는 리드 전압 세트를 이용하여 제1 리드된 데이터에 대한 에러 정정의 실패 여부에 따라 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행함으로써 상기 워드라인이 이레이즈 워드라인인지 판단함을 특징으로 한다.
본 발명의 일 실시예에 따른 메모리 시스템은, 데이터를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는 리드 커맨드에 대응하는 워드라인이 이레이즈 워드라인인지 판단하는 이레이즈 판단부를 포함하되, 상기 이레이즈 판단부는 제1 리드 전압을 이용하여 제1 리드된 워드라인에 포함된 이레이즈 셀의 수에 따라 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행함으로써 상기 워드라인이 이레이즈 워드라인인지 판단함을 특징으로 한다.
본 발명은 이레이즈 페이지를 정확히 판별함으로써 성능 및 신뢰성이 향상된 메모리 시스템 및 그의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 5는 메모리 시스템의 문턱 전압 분포를 예시하는 도면이다.
도 6은 종래기술에 따른 메모리 시스템의 리드 동작을 나타낸 흐름도이다.
도 7은 메모리 시스템의 문턱 전압 분포를 예시하는 도면이다.
도 8은 종래기술에 따른 메모리 시스템의 오픈 메모리 블록 스캔 동작을 나타낸 흐름도이다.
도 9는 본 발명의 일 실시예에 따른 컨트롤러를 도시한 도면이다.
도 10 및 도 12는 본 발명의 일 실시예에 따른 메모리 시스템의 리드 동작을 개략적으로 나타낸 흐름도이다.
도 13은 본 발명의 일 실시예에 따른 컨트롤러를 도시한 도면이다.
도 14 및 도 16b는 본 발명의 일 실시예에 따른 메모리 시스템의 리드 동작을 설명하기 위한 도면이다.
도 17 내지 도 25는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다. 메모리 시스템(110)은 호스트(102)의 요청에 응하여 데이터를 저장하거나, 저장된 데이터를 출력할 수 있다.
메모리 시스템(110)은 데이터를 저장하는 메모리 장치(150) 및 메모리 장치(150)를 제어하는 컨트롤러(130)를 포함한다. 본 발명의 일 실시예에 따른 메모리 장치(150)는 불휘발성 메모리 장치일 수 있다. 메모리 장치(150)는 복수의 메모리 셀을 포함할 수 있다. 본 발명의 일 실시예에 따른 메모리 장치(150)에 대해서는 도 4에서 상세히 설명될 것이다.
컨트롤러(130)는 호스트(102)의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예컨대, 컨트롤러(130)는 호스트(102)의 요청에 응하여 메모리 장치(150)로 라이트 커맨드, 어드레스 및 데이터를 제공함으로써 라이트 요청을 수행할 수 있다. 다른 예로, 컨트롤러(130)는 호스트(102)의 요청에 응하여 메모리 장치(150)로 리드 커맨드 및 어드레스를 제공할 수 있고, 메모리 장치(150)로부터 독출된 데이터를 호스트(102)로 제공함으로써 리드 요청을 수행할 수 있다.
한편, 도 5 내지 도 7에서 상세히 설명될 것이나, 메모리 장치(150)가 특정 메모리 셀에 대해 반복적으로 리드 동작을 수행하는 경우, 디스터브(disturb) 현상으로 인해 인접한 메모리 셀의 문턱 전압이 상승할 수 있다. 이레이즈 상태의 메모리 셀, 즉 이레이즈 셀(erased cell)이 상기 디스터브 현상으로 인해 프로그램 상태의 메모리 셀, 즉 프로그램 셀(programmed cell)로 판독될 수 있다. 이레이즈 워드라인(erased word line)에 상기 디스터브 현상으로 인해 프로그램 셀로 판독되는 메모리 셀이 다수 포함된 경우 상기 이레이즈 워드라인이 프로그램 워드라인(programmed word line)으로 판독될 수도 있다.
본 발명의 일 실시예에 따른 컨트롤러(130)는 이레이즈 판단부(146)를 포함할 수 있다.
이레이즈 판단부(146)는 리드 커맨드에 대응하여 워드라인에 제1 리드 전압을 인가하여 메모리 장치(150)로부터 독출된 데이터에 포함된 이레이즈 상태의 비트들의 개수에 따라 상기 리드 커맨드에 대응하여 리드된 워드라인이 이레이즈 상태인지 여부를 판단할 수 있다.
본 발명의 일 실시예에 따른 이레이즈 판단부(146)는, 상기 이레이즈 상태의 비트들의 개수에 따라 상기 워드라인에 대해 후술할 제2 리드 전압을 이용하여 제2 리드 동작을 수행하도록 메모리 장치(150)를 제어하고, 상기 제2 리드 동작에 의해 독출된 데이터에서 이레이즈 상태의 비트들의 개수에 따라 상기 워드라인이 이레이즈 상태인지 여부를 판단하는 것을 특징으로 한다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2를 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다. 예를 들면, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
실시예에 따라, 도 1에서 설명된 이레이즈 판단부(146) 는 도 2에서 설명된 컨트롤러(130) 내의 프로세서(134) 및 메모리(144)를 통해 구현될 수 있다.
이하에서는, 도 3 내지 도 4를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 4는 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
우선, 도 3을 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 4를 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 4는, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있다. 그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들이 제공될 수 있다. 여기서, 각 낸드 스트링은, 비트라인, 적어도 하나의 스트링 선택라인, 적어도 하나의 접지 선택라인, 복수의 워드라인들, 적어도 하나의 더미 워드라인, 그리고 공통 소스라인에 연결될 수 있으며, 복수의 트랜지스터 구조들을 포함할 수 있다.
도 5는 메모리 시스템(110)의 문턱 전압 분포를 예시하는 도면이다.
도 5를 참조하면, 다수의 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해 동일한 데이터가 프로그램된 메모리 셀들 각각의 문턱 전압은 일정한 범위의 문턱 전압 산포를 형성한다. 예컨대 MLC를 프로그램하면 3개의 프로그램 상태(P1 내지 P3)와 하나의 이레이즈 상태(E) 중 어느 하나의 상태를 갖는다. 도 5는 MLC가 가질 수 있는 상태의 이상적인 산포도로, 문턱 전압 산포들은 서로 하나도 겹치지 않고 각각 일정 범위의 리드 전압 마진을 가진다.
도 4에서 설명된 전압 공급부(310)가 상기 워드라인에 제1 리드 전압 세트(Vread1, Vread1', Vread1")를 인가함으로써 상기 워드라인에 접속된 각 메모리 셀의 문턱 전압 상태를 구분하여 데이터를 리드할 수 있다.
예컨대 메모리 장치(150)가 상기 MLC가 접속된 워드라인에 상기 제1 리드 전압 세트 중 가장 낮은 리드 전압인 제1 리드전압(Vread1)을 인가하면 이레이즈 상태(E)를 갖는 메모리 셀이 접속된 비트라인에는 전류가 흐르고, 프로그램 상태(P1 내지 P3)를 갖는 메모리 셀이 접속된 비트라인에는 전류가 흐르지 않을 것이다. 따라서 리드 동작을 통해 이레이즈 상태(E)와 프로그램 상태(P1 내지 P3)가 명확히 구분될 수 있다.
도 6은 종래기술에 따른 메모리 시스템의 리드 동작을 나타낸 흐름도이다.
상기 종래기술에 따른 메모리 시스템은 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함할 수 있다.
단계 S602에서 컨트롤러의 프로세서는 리드 동작을 수행하기 위해 상기 메모리 장치로 리드 커맨드 및 리드 어드레스를 제공할 수 있다.
단계 S604에서, 상기 메모리 장치는 상기 리드 커맨드에 대응하여 상기 리드 어드레스에 대응하는 워드라인에 리드 전압을 인가하여 상기 컨트롤러로 데이터를 독출할 수 있다.
단계 S606에서, 상기 프로세서는 상기 독출된 데이터를 참조하여 상기 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S606에서, "Y"), 단계 S608에서 상기 프로세서는 이레이즈 신호를 출력할 수 있다.
상기 이레이즈 셀의 수가 임계치 이하인 경우(단계 S606에서, "N"), 단계 S610에서 상기 컨트롤러에 포함된 ECC 유닛은 상기 독출된 데이터에 대해 에러 정정을 수행할 수 있다.
상기 에러 정정이 성공한 경우(단계 S610에서, "P"), 단계 S612에서 상기 ECC 유닛은 상기 정정된 데이터를 상기 컨트롤러의 메모리에 저장할 수 있다. 상기 리드 동작이 호스트로부터의 요청에 의해 수행된 경우, 상기 프로세서는 상기 컨트롤러의 메모리에 저장된 데이터를 호스트 인터페이스를 통해 상기 호스트로 제공할 수 있다.
상기 에러 정정이 실패한 경우(단계 S610에서, "F"), 단계 S614에서 상기 ECC 유닛은 리드 페일 신호를 상기 프로세서로 출력할 수 있다.
도 7은 메모리 시스템(110)의 문턱 전압 분포를 예시하는 도면이다.
리드 동작을 수행하는 경우 비선택 워드라인에도 패스 전압이 인가되기 때문에 인접한 메모리 셀의 문턱 전압이 상승하는 디스터브(disturb) 현상이 발생한다. 상기 디스터브 현상이 심화되어 메모리 셀의 문턱 전압이 크게 변하면 해당 메모리 셀에 저장된 데이터가 왜곡될 수 있다.
한편 오픈 메모리 블록은, 메모리 블록에 포함된 메모리 셀들 중 일부는 프로그램 완료된 상태이며 나머지는 이레이즈 상태로서 아직 모든 메모리 셀에 대한 프로그램이 완료되지 않은 메모리 블록이다.
오픈 메모리 블록에서 특정 워드라인에 반복적으로 리드 전압이 인가되면서 디스터브 현상에 의해 인접한 이레이즈 셀의 문턱 전압이 상승할 수 있다. 도 7은 상기 디스터브 현상으로 인한 이레이즈 셀들의 문턱 전압 분포를 예시하고 있다.
이레이즈 상태의 워드라인이 도 7에 예시된 바와 같이 디스터브 현상의 영향을 받은 경우, 메모리 장치(150)가 리드 동작을 수행하면 일부 메모리 셀들은 프로그램 셀로 판독될 수 있다. 왜냐하면, 상기 이레이즈 상태의 워드라인에 포함된 메모리 셀들 중 일부는 디스터브 현상으로 인해 제1 리드 전압(Vread1)보다 높은 문턱 전압을 가질 수 있고, 상기 워드라인에 제1 리드 전압(Vread1)이 인가되어도 상기 일부 메모리 셀들 각각이 접속된 비트라인들에는 전류가 흐르지 않을 수 있기 때문이다.
다시 도 6을 참조하면, 프로그램되지 않은 워드라인이라 하여도 상기 디스터브 현상으로 인해 프로그램 상태로 판독되는 메모리 셀들의 수가 임계치를 넘으면, 단계 S606에서 상기 워드라인에 대해서, 이레이즈 셀들의 수가 임계치 이하인 것으로 판단될 수 있다. 상기 판단 결과에 의해 단계 S610에서 ECC 유닛(138)이 에러 정정 디코딩을 수행할 수 있다. 상기 워드라인은 프로그램되지 않았으므로 유효한 데이터가 존재하지 않아 에러 정정에 실패할 수 있다.
따라서 어떤 워드라인에 대해 리드 동작을 수행하여 독출된 데이터에 대해 에러 정정이 실패하여 리드 페일된 경우, 해당 워드라인이 프로그램된 상태에서 리드 페일되었는지, 이레이즈 상태에서 리드 페일되었는지 구분될 수 없다. 이는 메모리 시스템(110)의 신뢰성 및 성능 저하의 원인이 될 수 있다.
예컨대, 메모리 시스템은 워드라인에 대한 리드 동작 결과 단계 S614에서 리드 페일이 발생한 경우 상기 워드라인에 대응하는 데이터를 복구하기 위해 리드 리커버리(read recovery) 동작을 더 수행할 수 있다. 상기 리드 리커버리 동작은 소프트 디시젼(soft decision) 동작 및 리드 리트라이(read retry) 동작 중 적어도 어느 하나를 포함할 수 있다. 상기 소프트 디시젼 동작 및 리드 리트라이 동작은 모두 해당 워드라인에 다시 리드 전압을 인가함으로써 메모리 장치(150)로부터 데이터를 출력하는 동작 및 상기 출력된 데이터에 대해 다시 에러 정정 디코딩을 수행하는 동작을 포함한다.
한편, 메모리 시스템(110)의 논리 어드레스와 물리 어드레스 간 매핑의 오류가 발생한 경우 또는 가비지 컬렉션 리드 동작을 수행하는 경우와 같이 이레이즈 워드라인에 대해 리드 동작을 수행하는 경우가 있다. 도 7을 참조하여 설명한 경우와 같이 이레이즈 워드라인에서 독출된 데이터에 대해 리드 페일이 발생하더라도, 상기 워드라인은 프로그램되지 않았으므로 상기 독출된 데이터를 복구할 필요가 없다. 그러나 프로세서(144)는 상기 독출된 데이터에 대해 에러 정정에 실패한 경우 상기 이레이즈 워드라인에 대해서도 무조건 리드 리커버리 동작을 수행할 것이므로 메모리 시스템(110)의 성능이 저하될 수 있다.
다른 예로, 서든 파워 오프 이후 메모리 시스템(110)이 파워 업 되어 컨트롤러(130)가 서든 파워 오프 복구 동작을 수행하는 경우 오류가 발생할 수 있다. 구체적으로, 프로세서(144)는 오픈 메모리 블록 스캔 동작을 수행하여 오픈 메모리 블록의 첫 번째 이레이즈 워드라인을 찾은 후 메모리 장치(150)가 상기 첫 번째 이레이즈 워드라인에 대한 보수(repair) 동작, 예컨대 더미 데이터 프로그램 동작을 수행하도록 제어할 수 있다. 이때 후술하는 바와 같이 디스터브 현상의 영향을 받은 이레이즈 워드라인이 프로그램 워드라인으로 판단되면 실제 첫 번째 이레이즈 워드라인이 아닌 다른 워드라인에 대해 보수 동작이 수행될 수 있다. 한편, 상기 첫 번째 이레이즈 워드라인은 오픈 메모리 블록에서 마지막으로 프로그램된 페이지의 다음 페이지일 수 있다.
도 8은 종래기술에 따른 메모리 시스템의 오픈 메모리 블록 스캔 동작을 나타낸 흐름도이다.
단계 S802에서 컨트롤러의 프로세서는 오픈 메모리 블록의 워드라인들을 프로그램되는 순서대로 리드할 수 있도록 변수의 초기화를 수행할 수 있다.
단계 S804에서 메모리 장치는 상기 프로세서의 제어에 따라 K번째 워드라인에 대해 리드 동작을 수행할 수 있다. 이때 상기 메모리 장치의 전압 공급부는 리드 전압 세트에 포함된 리드 전압 중 가장 낮은 리드 전압만을 K번째 워드라인에 인가하여 데이터를 상기 프로세서로 독출할 수 있다.
단계 S806에서, 상기 프로세서는 상기 독출된 데이터에 따라 상기 각각의 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하지 않는 경우(단계 S806에서, "N"), 상기 프로세서는 K+1번째 워드라인에 대해 리드 동작을 수행하도록 변수의 값을 변경할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S806에서, "Y"), 상기 프로세서는 K번째 워드라인을 첫 번째 이레이즈 워드라인으로 결정할 수 있다.
이러한 종래기술에 따르면, 이레이즈 워드라인이라 하여도 상기 디스터브 현상으로 인해 이레이즈 셀의 수가 임계치를 초과하지 않으면, 단계 S806의 판단만으로는 상기 워드라인이 이레이즈 워드라인임을 판단할 수 없다. 따라서 상기 프로세서는 실제 첫 번째 이레이즈 워드라인이 아닌 워드라인을 첫 번째 이레이즈 워드라인으로 결정할 수 있다.
따라서 본 발명의 일 실시예에 따르면, 메모리 장치(150)가 워드라인에 제1 리드 전압(Vread1)을 포함하는 제1 리드 전압 세트를 이용한 제1 리드 동작을 수행함으로써 독출한 데이터에 대해 에러 정정에 실패한 경우, 컨트롤러(130)는 해당 워드라인에 제1 리드 전압(Vread1)보다 높은 제2 리드 전압(Vread2)을 인가하여 제2 리드 동작을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 장치(150)가 워드라인에 제1 리드 전압(Vread1)을 포함하는 제1 리드 전압 세트를 이용한 제1 리드 동작을 수행함으로써 독출한 데이터의 이레이즈 셀의 수가 임계치를 초과하지 않는 경우, 컨트롤러(130)는 해당 워드라인에 제1 리드 전압(Vread1)보다 높은 제2 리드 전압(Vread2)을 인가하여 제2 리드 동작을 수행할 수 있다.
컨트롤러(130)는 상기 제2 리드 동작 결과 이레이즈 상태로 판단되는 메모리 셀의 개수에 따라 해당 페이지가 이레이즈 페이지인지 프로그램된 페이지인지 판단할 수 있다. 예컨대 상기 제2 리드 동작 결과 페이지 버퍼에 저장된 비트들 중 '1'값을 가진 비트의 수가 임계치를 초과하면 해당 페이지를 디스터브 현상의 영향을 받은 이레이즈 페이지로 판단할 수 있다.
이러한 본 발명의 일 실시예에 따르면, 컨트롤러(130)가 디스터브 현상의 영향을 받은 페이지에 대해 프로그램 상태인지 이레이즈 상태인지 구분하고, 구분 결과에 따라 다른 동작을 수행함으로써 메모리 시스템(110)의 성능 및 신뢰성을 향상시킬 수 있다.
도 9는 본 발명의 일 실시예에 따른 컨트롤러(130)를 도시한 도면이다.
본 발명의 일 실시예에 따른 컨트롤러(130)는 이레이즈 판단부(146), 프로세서(134), ECC 유닛(138) 및 메모리 인터페이스(142)를 포함할 수 있다. 도 9에 도시되지 않았으나, 본 발명의 일 실시예에 따른 컨트롤러(130)는 도 2에서 설명된 호스트 인터페이스(132), PMU(140) 및 메모리(144)를 더 포함할 수 있다.
이레이즈 판단부(146)는 버퍼(902), 이레이즈 비트 카운터(904), 판단부(906) 및 제2 리드 제어부(908)를 포함할 수 있다. 이레이즈 판단부(146)는 도 2에서 설명된 것과 같이 프로세서(134), 메모리 인터페이스(142) 및 ECC 유닛(138)과 버스로 연결되어 상호 통신할 수 있다.
버퍼(902)는 메모리 장치(150)로부터 독출된 데이터를 버퍼링할 수 있다.
이레이즈 비트 카운터(904)는 상기 독출된 데이터에 포함된 각 비트의 값을 참조하여 이레이즈 비트의 수를 카운팅할 수 있다.
판단부(906)는 상기 이레이즈 비트의 수에 기초하여 상기 독출된 데이터에 대응하는 워드라인이 이레이즈 워드라인인지 판단할 수 있다. 판단부(906)는 상기 이레이즈 비트의 수에 기초하여 ECC 유닛(138)이 에러 정정을 수행하도록 제어 신호를 제공하거나, 프로세서(134)로 상기 워드라인이 이레이즈 워드라인임을 나타내는 이레이즈 신호를 제공할 수 있다.
제2 리드 제어부(908)는 ECC 유닛(138)이 상기 독출된 데이터에 대한 에러 정정에 실패한 경우, 상기 워드라인이 이레이즈 워드라인인지 프로그램 워드라인인지 판단하기 위한 제2 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 리드 동작을 개략적으로 나타낸 흐름도이다.
단계 S1002에서, 프로세서(134)는 메모리 장치(150)로 제1 리드 커맨드 및 리드하고자 하는 페이지에 대응하는 리드 어드레스를 제공할 수 있다.
단계 S1004에서, 메모리 장치(150)는 상기 제1 리드 커맨드에 응하여, 상기 리드 어드레스에 대응하는 워드라인에 제1 리드 전압 세트를 인가하여 버퍼(902)로 데이터를 독출할 수 있다. 상기 제1 리드 전압 세트는 리드하고자 하는 메모리 셀의 모든 문턱 전압 상태를 구분할 수 있도록 하는 복수의 리드 전압들을 포함할 수 있다. 상기 제1 리드 전압 세트는 상기 복수의 리드 전압들 중 가장 낮은 리드 전압, 즉 프로그램 상태와 이레이즈 상태를 구분하는 기준이 되는 전압인 제1 리드 전압을 포함할 수 있다.
상기 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 개수가 임계치를 초과하지 않는 경우, ECC 유닛(138)은 상기 독출된 데이터에 대해 에러 정정을 수행할 수 있다. 상기 에러 정정에 실패하면, 단계 S1006에서 제2 리드 제어부(908)는 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 상기 제2 리드 동작은 상기 워드라인이 이레이즈 워드라인인지, 프로그램 워드라인인지 판단하기 위한 리드 동작일 수 있다. 상기 제2 리드 전압은 프로그램 상태와 이레이즈 상태를 구분하는 기준이 되는 전압일 수 있다.
상기 제2 리드 동작 결과 상기 워드라인이 이레이즈 워드라인으로 판단되는 경우, 단계 S1008에서 프로세서(134)는 상기 워드라인에 대응하는 메모리 블록에 대해 디스터브 핸들링 동작을 수행할 수 있다. 상기 디스터브 핸들링 동작에 대해서는 도 11에서 설명될 것이다.
도 11은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 리드 동작을 나타낸 흐름도이다.
단계 S1102에서, 프로세서(134)는 메모리 인터페이스(142)를 통해 메모리 장치(150)로 제1 리드 커맨드 및 리드하고자 하는 리드 어드레스를 제공할 수 있다.
단계 S1104에서, 상기 제1 리드 커맨드에 대응하여 메모리 장치(150)는 상기 리드 어드레스에 대응하는 워드라인에 대해 제1 리드 동작을 수행하여 버퍼(902)로 데이터를 독출할 수 있다.
단계 S1106에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 상기 워드라인에 포함된 이레이즈 셀 수가 임계치를 초과하는지 판단할 수 있다.
구체적으로, 이레이즈 비트 카운터(904)는 상기 독출된 데이터의 이레이즈 비트의 수를 카운트하고, 카운트된 이레이즈 비트 수를 판단부(906)로 제공할 수 있다. 판단부(906)는 상기 이레이즈 비트 수를 상기 임계치와 비교함으로써 대응하는 이레이즈 셀의 개수가 임계치를 초과하는지 판단할 수 있다.
상기 메모리 셀들 중 이레이즈 셀의 개수가 임계치를 초과하는 경우(단계 S1106에서, "Y"), 단계 S1108에서 판단부(906)는 상기 워드라인이 이레이즈 상태임을 나타내는 이레이즈 신호를 프로세서(134)로 제공할 수 있다.
상기 메모리 셀들 중 이레이즈 셀의 개수가 임계치 이하인 경우(단계 S1106에서, "N"), 단계 S1110에서 판단부(906)는 ECC 유닛(138)으로 제어 신호를 제공하고, 버퍼(902)는 ECC 유닛(138)으로 상기 독출된 데이터를 제공할 수 있다. ECC 유닛(138)은 상기 제어 신호에 응하여 상기 독출된 데이터에 대해 에러 정정을 수행할 수 있다.
상기 에러 정정이 성공한 경우(단계 S1110에서, "P"), 단계 S1112에서 ECC 유닛(138)은 에러 정정된 데이터를 메모리(144)로 제공할 수 있다. 상기 리드 동작이 호스트의 리드 요청에 의해 수행된 경우 프로세서(134)는 상기 에러 정정된 데이터를 호스트(102)로 제공할 수 있다.
상기 에러 정정 디코딩이 실패한 경우(단계 S1110에서, "F"), 단계 S1114에서 ECC 유닛(138)은 제2 리드 제어부(908)로 리드 페일 신호를 제공할 수 있다. 제2 리드 제어부(908)는 상기 리드 페일 신호에 응하여 메모리 장치(150)가 제2 리드 동작을 수행하도록 제어할 수 있다.
메모리 장치(150)가 상기 제2 리드 동작 수행에 따라 페이지 버퍼에 저장된 데이터를 버퍼(902)로 제공하면, 단계 S1116에서 이레이즈 판단부(146)는 상기 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 개수가 임계치를 초과하는지 판단할 수 있다. 구체적으로, 이레이즈 비트 카운터(904)는 상기 독출된 데이터의 이레이즈 비트의 수를 카운트하고, 카운트된 이레이즈 비트 수를 판단부(906)로 제공할 수 있다. 판단부(906)는 상기 이레이즈 비트 수를 상기 임계치와 비교함으로써 대응하는 이레이즈 셀의 개수가 임계치를 초과하는지 판단할 수 있다.
상기 메모리 셀들 중 이레이즈 셀의 개수가 임계치를 초과하는 경우(단계 S1116에서, "Y"), 상기 워드라인은 이레이즈 워드라인일 수 있다. 따라서 단계 S1118에서 결정부(906)는 프로세서(134)로 상기 이레이즈 신호를 제공할 수 있다.
한편, 디스터브 현상의 영향을 받은 이레이즈 워드라인에 프로그램을 수행하는 경우 상기 워드라인에 프로그램된 데이터의 신뢰성을 보장할 수 없다. 따라서 단계 S1122에서 프로세서(134)는 상기 이레이즈 신호에 응하여 디스터브 핸들링 동작을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 상기 디스터브 핸들링 동작은 상기 워드라인을 포함하는 메모리 블록에 더 이상 프로그램을 수행할 수 없도록 상기 메모리 블록을 클로즈(close)하는 동작을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 디스터브 핸들링 동작은 클로즈된 메모리 블록을 희생 블록으로 선정하여 가비지 컬렉션을 수행하는 동작을 포함할 수 있다.
상기 메모리 셀들 중 이레이즈 셀의 개수가 임계치 이하인 경우(단계 S1116에서, "N"), 상기 워드라인은 프로그램 상태에서 디스터브 현상의 영향을 받아 상기 제1 리드 동작에서 리드 페일되었음을 알 수 있다. 따라서 단계 S1120에서 결정부(906)는 메모리(144)로 리드 페일 신호를 제공할 수 있다.
단계 S1124에서, 프로세서(134)는 상기 리드 페일 신호에 응하여 상기 리드 어드레스에 대해 상술한 리드 리커버리 동작을 수행할 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다.
단계 S1202에서, 프로세서(134)는 메모리 장치(150)로 제1 리드 커맨드 및 리드 어드레스를 제공할 수 있다.
단계 S1204 및 S1206에서, 상기 제1 리드 커맨드에 대응하여 메모리 장치(150)는 상기 리드 어드레스에 대응하는 워드라인에 대해 제1 리드 동작을 수행하여 버퍼(902)로 데이터를 독출할 수 있다.
단계 S1208에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 상기 워드라인에 포함된 이레이즈 셀 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀 수가 임계치를 초과하지 않는 경우 단계 S1210에서, ECC 유닛(138)은 에러 정정을 수행할 수 있다.
상기 에러 정정이 실패하면, 단계 S1212에서 제2 리드 제어부(908)는 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
단계 S1214 및 S1216에서, 메모리 장치(150)는 제2 리드 전압을 이용하여 제2 리드 동작을 수행하여 데이터를 버퍼(902)로 독출할 수 있다.
단계 S1218에서, 이레이즈 판단부(146)는 상기 리드 어드레스에 대응하는 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 개수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀의 개수가 임계치를 초과하는 경우 이레이즈 판단부(146)가 이레이즈 신호를 프로세서(134)로 제공하면, 단계 S1220에서 프로세서(134)는 상술한 디스터브 핸들링 동작을 수행할 수 있다.
이러한 본 발명의 일 실시예에 따르면, 이레이즈 판단부(146)가 에러 정정 실패로 판단되는 워드라인에 대해 이레이즈 워드라인인지 여부를 사전에 판단함으로써 이레이즈 워드라인에 대해 무용한 리드 리커버리 동작을 수행하지 않을 수 있다. 따라서 메모리 시스템(110)의 성능이 향상될 수 있다. 또한, 프로세서(134)가 디스터브 현상의 영향을 받은 상기의 이레이즈 워드라인에 대해 상기 디스터브 핸들링 동작을 수행함으로써 메모리 시스템(110)의 신뢰성이 향상될 수 있다.
도 13은 본 발명의 일 실시예에 따른 컨트롤러(130)를 도시한 도면이다.
본 발명의 일 실시예에 따른 컨트롤러(130)는 이레이즈 판단부(146), 프로세서(134) 및 메모리 인터페이스(142)를 포함할 수 있다. 도 13에 도시되지 않았으나, 본 발명의 일 실시예에 따른 컨트롤러(130)는 도 2에서 설명된 호스트 인터페이스(132), ECC 유닛(138), PMU(140) 및 메모리(144)를 더 포함할 수 있다.
이레이즈 판단부(146)는 버퍼(1302), 에러 비트 카운터(1304), 판단부(1306) 및 제2 리드 제어부(1308)를 포함할 수 있다. 이레이즈 판단부(146)는 도 2에서 설명된 것과 같이 프로세서(134) 및 메모리 인터페이스(142)와 버스로 연결되어 상호 통신할 수 있다.
버퍼(1302)는 메모리 장치(150)로부터 독출된 데이터를 버퍼링할 수 있다.
이레이즈 비트 카운터(1304)는 상기 독출된 데이터에 포함된 각 비트의 값을 참조하여 이레이즈 비트의 수를 카운팅할 수 있다.
판단부(1306)는 상기 이레이즈 비트의 수에 기초하여 상기 독출된 데이터에 대응하는 워드라인이 이레이즈 워드라인인지 판단할 수 있다.
제2 리드 제어부(1308)는 상기 이레이즈 비트의 수에 따라 상기 워드라인이 이레이즈 워드라인인지 프로그램 워드라인인지 판단하기 위한 제2 리드 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다.
도 14 내지 17은 본 발명의 일 실시예에 따른 메모리 시스템(110)의 오픈 블록 스캔 동작을 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(110)이 파워 업 되면 단계 S1402에서 프로세서(134)는 오픈 메모리 블록의 워드라인들을 프로그램되는 순서대로 리드할 수 있도록 변수의 초기화를 수행할 수 있다.
단계 S1404에서, 메모리 장치(150)는 프로세서(134)의 제어에 응하여 K번째 워드라인에 대해 제1 리드 동작을 수행하여 버퍼(1302)로 데이터를 독출할 수 있다. 전압 공급부(310)는 제1 리드 전압 세트에 포함된 리드 전압 중 제1 리드 전압만을 인가함으로써 상기 제1 리드 동작을 수행할 수 있다. 상기 제1 리드 전압은 상기 제1 리드 전압 세트에 포함된 리드 전압 중 가장 낮은 전압일 수 있다.
단계 S1406에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 K번째 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
구체적으로, 이레이즈 비트 카운터(1304)가 상기 독출된 데이터에서 이레이즈 비트 수를 카운트하여 카운트된 값을 판단부(1306)로 제공하면, 판단부(1306)는 상기 카운트된 값과 임계치를 비교할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S1406에서, "Y"), 단계 S1414에서 판단부(1306)는 K번째 워드라인에 대응하는 페이지를 첫 번째 이레이즈 페이지로 결정할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하지 않는 경우(단계 S1406에서, "N"), 단계 S1410에서 판단부(1306)는 제2 리드 제어부(1308)로 제어 신호를 제공할 수 있다. 제2 리드 제어부(1308)는 상기 제어 신호에 응하여 메모리 장치(150)가 K번째 워드라인에 대해 제2 리드 동작을 수행하도록 제어할 수 있다. 메모리 장치(150)는 상기 제어 신호에 응하여 K번째 워드라인에 제2 리드 전압을 인가하여 데이터를 버퍼(1302)로 독출할 수 있다.
단계 S1412에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 상기 각각의 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
구체적으로, 이레이즈 비트 카운터(1304)가 상기 독출된 데이터에서 이레이즈 비트 수를 카운트하여 카운트된 값을 판단부(1306)로 제공하면, 판단부(1306)는 상기 카운트된 값과 임계치를 비교할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S1412에서, "Y"), 단계 S1414에서 판단부(1306)는 K번째 워드라인을 첫 번째 이레이즈 워드라인으로 결정할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하지 않는 경우(단계 S1412에서, "N"), 단계 S1408에서 판단부(1306)는 프로세서(134)로 상기 워드라인이 프로그램되었음을 나타내는 프로그램 신호를 제공할 수 있고, 프로세서(134)는 상기 이레이즈 신호에 응하여 K-1번째 워드라인에 대해 리드 동작을 수행하도록 변수의 값을 변경할 수 있다.
도 8의 종래기술에 따르면, 단계 S806의 판단 결과 이레이즈 상태의 셀의 수가 임계치를 초과하지 않는 경우 프로세서는 해당 워드라인을 무조건 프로그램 워드라인으로 판단한다. 그러나 도 14를 참조하여 설명된 본 발명의 일 실시예에 따르면, 프로세서(134)는 제2 리드 동작을 통해 해당 워드라인이 디스터브 현상의 영향을 받은 이레이즈 워드라인인지 프로그램 워드라인인지를 판단함으로써 첫 번째 이레이즈 워드라인을 더욱 정확하게 찾을 수 있다.
한편, 본 발명은 도 14를 참조하여 설명한 바와 같이, 워드라인들을 프로그램되는 순서대로 리드하여 첫 번째 이레이즈 페이지를 찾는 알고리즘에만 적용될 수 있는 것은 아니다. 오픈 메모리 블록 스캔 알고리즘은 워드라인들을 프로그램되는 역순으로 리드하여 첫 번째 프로그램된 페이지를 찾는 알고리즘으로 수행될 수도 있으며, 이진 탐색 알고리즘으로 수행될 수도 있다. 도 15, 도 16a 및 도 16b를 참조하면 본 발명이 다양한 오픈 메모리 블록 스캔 알고리즘에 적용될 수 있음이 명확해질 것이다.
도 15를 참조하면, 메모리 시스템(110)이 파워 업 되면 단계 S1502에서 프로세서(134)는 오픈 메모리 블록의 워드라인들을 프로그램되는 순서의 역순으로 리드할 수 있도록 변수의 초기화를 수행할 수 있다.
단계 S1504에서, 메모리 장치(150)는 프로세서(134)의 제어에 응하여 K번째 워드라인에 대해 제1 리드 동작을 수행하여 버퍼(1302)로 데이터를 독출할 수 있다.
단계 S1506에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 K번째 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S1506에서, "Y"), 단계 S1512에서 판단부(1306)는 프로세서(134)로 이레이즈 신호를 제공할 수 있고, 프로세서(134)는 상기 이레이즈 신호에 응하여 K-1번째 워드라인에 대해 리드 동작을 수행하도록 변수의 값을 변경할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하지 않는 경우(단계 S1506에서, "N"), 단계 S1508에서 판단부(1306)는 제2 리드 제어부(1308)로 제어 신호를 제공할 수 있다. 제2 리드 제어부(1308)는 상기 제어 신호에 응하여 메모리 장치(150)가 K번째 워드라인에 대해 제2 리드 동작을 수행하도록 제어할 수 있다. 메모리 장치(150)는 상기 제어 신호에 응하여 K번째 워드라인에 제2 리드 전압을 인가하여 데이터를 버퍼(1302)로 독출할 수 있다.
단계 S1510에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 상기 각각의 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S1510에서, "Y"), 단계 S1512에서 판단부(1306)는 프로세서(134)로 이레이즈 신호를 제공할 수 있고, 프로세서(134)는 상기 이레이즈 신호에 응하여 K-1번째 워드라인에 대해 리드 동작을 수행하도록 변수의 값을 변경할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하지 않는 경우(단계 S1510에서, "N"), 단계 S1514에서 프로세서(134)는 K번째 워드라인을 마지막으로 프로그램된 워드라인으로 판단할 수 있다. 즉, 프로세서(134)는 K+1번째 워드라인을 첫 번째 이레이즈 워드라인으로 판단할 수 있다.
도 16a 및 16b는 이진 탐색 방식에 의한 오픈 메모리 블록 스캔 동작에서 본 발명이 적용되는 예를 설명하기 위한 도면이다.
도 16a는 16개의 워드라인을 포함하는 오픈 메모리 블록을 예시한다. 도 16a의 빗금 표시된 부분은 워드라인 WL0 내지 WL5이 프로그램 워드라인임을 나타내고, 빈 부분은 WL6에서 WL15이 이레이즈 워드라인임을 나타낸다. 도 10c에 도시된 원문자(①, ②, ③, ④)는 이진 탐색 방식에 의한 오픈 메모리 블록 스캔 동작에서 첫 번째 이레이즈 워드라인을 찾기까지 리드 동작이 수행되는 워드라인을 순서대로 나타낸다. 예컨대 오픈 메모리 블록 스캔을 시작하면 프로세서(134)는 메모리 장치(150)가 가운데 워드라인(WL8)을 리드하도록 제어하고, 가운데 워드라인이 이레이즈 워드라인이면 범위를 좁혀 위의 워드라인(WL4)을 리드하도록 제어할 수 있다. 구체적인 동작은 도 16b를 참조하여 설명될 것이다.
도 16b를 참조하면, 메모리 시스템(110)이 파워 업 되면 단계 S1602에서 프로세서(134)는 0번째 워드라인, 예컨대 도 3의 WL0을 하위 워드라인(Low WL), N번째 워드라인, 예컨대 도 3의 WLn을 상위 워드라인(High WL)으로 설정할 수 있다.
단계 S1604에서, 프로세서(134)는 상기 하위 워드라인과 상위 워드라인의 가운데 워드라인을 중간 워드라인(Middle WL)으로 설정한다.
단계 S1606에서, 메모리 장치(150)는 프로세서(134)의 제어에 응하여 상기 중간 워드라인에 대해 제1 리드 동작을 수행하여 버퍼(1302)로 데이터를 독출할 수 있다.
단계 S1608에서, 이레이즈 판단부(146) 상기 독출된 데이터를 참조하여 상기 중간 워드라인에 접속된 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하는 경우(단계 S1608에서, "Y"), 단계 S1610에서 판단부(1306)는 프로세서(134)로 이레이즈 신호를 제공할 수 있고, 프로세서(134)는 상기 이레이즈 신호에 응하여 상기 중간 워드라인을 새로운 상위 워드라인으로 설정할 수 있다.
상기 이레이즈 셀의 수가 임계치를 초과하지 않는 경우(단계 S1608에서, "N"), 단계 S1612에서 판단부(1306)는 제2 리드 제어부(1308)로 제어 신호를 제공할 수 있다. 제2 리드 제어부(1308)는 상기 제어 신호에 응하여 메모리 장치(150)가 K번째 워드라인에 대해 제2 리드 동작을 수행하도록 제어할 수 있다. 메모리 장치(150)는 상기 제어 신호에 응하여 K번째 워드라인에 제2 리드 전압을 인가하여 데이터를 버퍼(1302)로 독출할 수 있다.
단계 S1614에서, 이레이즈 판단부(146)는 상기 독출된 데이터를 참조하여 상기 각각의 메모리 셀들 중 이레이즈 셀의 수가 임계치를 초과하는지 판단할 수 있다.
상기 이레이즈 상태의 셀의 수가 임계치를 초과하는 경우(단계 S1614에서, "Y"), 단계 S1610에서 판단부(1306)는 프로세서(134)로 이레이즈 신호를 제공할 수 있고, 프로세서(134)는 상기 이레이즈 신호에 응하여 상기 중간 워드라인을 새로운 상위 워드라인으로 설정할 수 있다.
상기 이레이즈 상태의 셀의 수가 임계치를 초과하지 않는 경우(단계 S1614에서, "N"), 단계 S1616에서, 판단부(1306)는 프로세서(134)로 프로그램 신호를 제공할 수 있고, 프로세서(134)는 상기 프로그램 신호에 응하여 상기 중간 워드라인을 새로운 하위 워드라인으로 설정할 수 있다.
단계 S1618에서, 상기 새로운 상위 워드라인 및 새로운 하위 워드라인의 가운데 워드라인을 새로운 중간 워드라인으로 설정할 수 있다.
단계 S1620에서, 프로세서(134)는 상기 새로운 상위 워드라인이 상기 새로운 중간 워드라인과 일치하거나, 상기 새로운 하위 워드라인이 상기 새로운 중간 워드라인과 일치하는지 판단할 수 있다.
단계 S1620의 판단 결과가 거짓인 경우(단계 S1620에서, "N"), 프로세서(134)는 새로운 상위 워드라인, 하위 워드라인, 중간 워드라인에 대해 단계 S1046 내지 S1058의 동작을 수행할 수 있다.
단계 S1620의 판단 결과가 참인 경우(단계 S1620에서, "Y"), 프로세서(134)는 단계 S1622에서 상기 새로운 중간 워드라인에 대응하는 페이지를 첫 번째 이레이즈 페이지로 설정할 수 있다.
이러한 본 발명의 일 실시예에 따르면 오픈 메모리 블록 스캔 동작을 수행하는 경우, 에러 정정 디코딩 실패로 판단되는 페이지에 대해서 이레이즈 페이지인지 프로그램된 페이지인지 판별함으로써 첫 번째 이레이즈 페이지를 정확히 찾을 수 있다. 따라서 서든 파워 오프 복구 동작의 정확도가 향상되어, 메모리 시스템(110)의 신뢰성이 향상될 수 있다.
그러면 이하에서는, 도 17 내지 도 25를 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 16b에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 2에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 이러한 컨트롤러(130)는 복수의 프로세서를 포함할 수 있다. 메모리 장치(6130)는, 도 2에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 18을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 18에 도시한 데이터 처리 시스템(6200)은, 도 2에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 2에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 2에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 2에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, ECC 유닛(138)과 동일하게 동작할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 19는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 19를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 2에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 2에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 도 2에서 설명된 메모리(144)와 대응될 수 있으며, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함한 맵 데이터를 임시 저장한다.
그리고, ECC 회로(6322)는, 도 2에서 설명된 ECC 유닛(138)과 대응되며, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 2에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 20은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 20은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 20을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 2에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 2에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 2에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ?, UFS 인터페이스가 될 수 있다.
도 17 내지 도 20에서 설명된 메모리 컨트롤러(6120), 메모리 컨트롤러(6220), 컨트롤러(6320) 및 컨트롤러(6430) 각각은 도 1을 참조하여 설명한 이레이즈 판단부(146)를 포함할 수 있다. 이레이즈 판단부(146)는 메모리 장치(6130), 메모리 장치(6230), 메모리 장치(6340) 및 메모리 장치(6440)에 포함된 워드라인이 이레이즈 워드라인인지 정확히 판별함으로써 데이터 처리 시스템의 신뢰성 및 성능을 향상시킬 수 있다.
도 21 내지 도 24는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 21 내지 도 24는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다. 도 1 내지 도 20에서 설명된 다양한 실시예의 메모리 시스템은 도 21 내지 도 24에서 설명한 UFS(Universal Flash Storage)에 적용될 수 있다.
도 21 내지 도 24를 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 2에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 18 내지 도 20에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 21에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(switching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 22에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 23에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 24에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 25는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 25는 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 25를 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 19 내지 도 24에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다. 실시예에 따라, 스토리지 모듈(6950)은 신뢰성 및 성능 향상을 위해, 워드라인에 대한 제1 리드 동작에 의해 독출된 데이터에 따라 상기 워드라인에 제2 리드 동작을 더 수행함으로써 이레이즈 워드라인을 정확히 판별할 수 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 2에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 시스템의 동작 방법에 있어서,
    리드 커맨드에 대응하는 워드라인에 대해 제1 리드 전압을 포함하는 리드 전압 세트를 이용하여 제1 리드 동작을 수행하는 단계;
    상기 제1 리드된 데이터에 대한 에러 정정의 실패 여부에 따라 상기 워드라인에 대해 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행하는 단계; 및
    상기 제2 리드 동작 결과 상기 워드라인이 이레이즈 워드라인으로 판단되는지 여부에 따라 상기 워드라인이 접속된 메모리 셀을 포함하는 메모리 블록을 클로즈(close)하는 단계
    를 포함하는 동작 방법.
  2. 제1항에 있어서,
    상기 클로즈된 메모리 블록을 가비지 컬렉션 동작을 위한 희생 블록으로 지정하는 단계; 및
    상기 가비지 컬렉션 동작이 트리거되면 상기 희생 블록의 유효 데이터를 타겟 블록에 저장하는 단계
    를 더 포함하는 동작 방법.
  3. 제1항에 있어서,
    상기 제2 리드 동작 결과 프로그램 상태로 판독되는지 여부에 따라 상기 워드라인에 대해 리드 리트라이 및 소프트 디시젼 중 적어도 어느 하나를 수행하는 단계
    를 더 포함하는 동작 방법.
  4. 제1항에 있어서,
    상기 제2 리드 동작 결과 소정 값을 가진 비트들의 개수에 따라 상기 워드라인을 이레이즈 워드라인으로 판단하는 단계
    를 더 포함하는 동작 방법.
  5. 메모리 시스템의 동작 방법에 있어서,
    이레이즈 페이지를 판단하는 단계;
    SPO(Sudden Power Off)이후 파워 업 되면 오픈 메모리 블록의 각 워드라인들에 대하여 이레이즈 워드라인인지 판단하는 단계를 반복 수행함으로써 보수(Repair) 동작을 위한 이레이즈 워드라인을 탐색하는 오픈 블록 스캔 동작을 수행하는 단계; 및
    상기 보수 동작을 위한 이레이즈 워드라인에 대해 보수 동작을 수행하는 단계를 포함하되,
    상기 이레이즈 워드라인인지 여부를 판단하는 단계는
    워드라인에 대해 제1 리드 전압을 인가하여 제1 리드 동작을 수행하는 단계;
    상기 제1 리드 동작 결과 상기 워드라인에 포함된 이레이즈 셀의 수에 따라 상기 제1 리드 전압보다 높은 제2 리드 전압을 인가하여 제2 리드 동작을 수행하는 단계; 및
    상기 제2 리드 동작 결과에 따라 상기 워드라인을 이레이즈 워드라인으로 판단하는 단계
    를 포함하는 동작 방법.
  6. 제5항에 있어서,
    상기 오픈 블록 스캔 동작을 수행하는 단계는
    상기 오픈 메모리 블록의 워드라인들에 대하여 프로그램되는 순서대로 상기 보수 동작을 위한 이레이즈 워드라인을 탐색하는 단계
    를 포함하는 동작 방법.
  7. 제5항에 있어서,
    상기 오픈 블록 스캔 동작을 수행하는 단계는
    상기 오픈 메모리 블록의 워드라인들에 대하여 프로그램되는 순서의 역순으로 상기 보수 동작을 위한 이레이즈 워드라인을 탐색하는 단계
    를 포함하는 동작 방법.
  8. 제5항에 있어서,
    상기 오픈 블록 스캔 동작을 수행하는 단계는
    상기 오픈 메모리 블록의 워드라인들에 대하여 이진 탐색 방식으로 상기 보수 동작을 위한 이레이즈 워드라인을 탐색하는 단계
    를 포함하는 동작 방법.
  9. 제5항에 있어서,
    상기 제2 리드 동작 결과에 따라 상기 워드라인이 이레이즈 워드라인으로 판단되는 경우 상기 오픈 메모리 블록을 클로즈(close)하는 단계
    를 더 포함하는 동작 방법.
  10. 데이터를 저장하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는 리드 커맨드에 대응하는 워드라인이 이레이즈 워드라인인지 판단하는 이레이즈 판단부를 포함하되,
    상기 이레이즈 판단부는 제1 리드 전압을 포함하는 리드 전압 세트를 이용하여 제1 리드된 데이터에 대한 에러 정정의 실패 여부에 따라 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행함으로써 상기 워드라인이 이레이즈 워드라인인지 판단함을 특징으로 하는
    메모리 시스템.
  11. 제10항에 있어서,
    상기 컨트롤러는 상기 메모리 시스템을 제어하는 프로세서를 더 포함하되,
    상기 프로세서는 상기 제2 리드 동작에 의해 이레이즈 워드라인으로 판단되는 워드라인에 대응하는 메모리 블록을 클로즈하는
    메모리 시스템.
  12. 제10항에 있어서,
    상기 이레이즈 판단부는
    상기 리드 커맨드에 대응하여 메모리 장치로부터 독출된 데이터를 버퍼링하는 버퍼;
    상기 독출된 데이터에 포함된 이레이즈 비트의 수를 카운팅하는 이레이즈 비트 카운터; 및
    상기 카운팅된 이레이즈 비트의 수에 기초하여 상기 독출된 데이터에 대응하는 워드라인이 이레이즈 워드라인인지 판단하는 판단부
    를 포함하는 메모리 시스템.
  13. 제12항에 있어서,
    상기 컨트롤러는 ECC 유닛을 더 포함하되,
    상기 ECC 유닛은 상기 판단부의 판단에 기초하여 상기 독출된 데이터에 대해 에러 정정을 수행하는
    메모리 시스템.
  14. 제13항에 있어서,
    상기 이레이즈 판단부는
    제2 리드 제어부를 더 포함하되,
    상기 제2 리드 제어부는 상기 에러 정정의 실패 여부에 따라 상기 메모리 장치의 상기 제2 리드 동작을 제어하는
    메모리 시스템.
  15. 제11항에 있어서,
    상기 프로세서는
    상기 클로즈된 메모리 블록을 가비지 컬렉션 동작을 위한 희생 블록으로 지정하고, 상기 가비지 컬렉션 동작이 트리거되면 상기 희생 블록의 유효 데이터를 타겟 블록에 저장하는
    메모리 시스템.
  16. 데이터를 저장하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는 리드 커맨드에 대응하는 워드라인이 이레이즈 워드라인인지 판단하는 이레이즈 판단부를 포함하되,
    상기 이레이즈 판단부는 제1 리드 전압을 이용하여 제1 리드된 워드라인에 포함된 이레이즈 셀의 수에 따라 상기 제1 리드 전압보다 높은 제2 리드 전압을 이용하여 제2 리드 동작을 수행함으로써 상기 워드라인이 이레이즈 워드라인인지 판단함을 특징으로 하는
    메모리 시스템.
  17. 제16항에 있어서,
    상기 컨트롤러는 상기 메모리 시스템을 제어하는 프로세서를 더 포함하되,
    상기 프로세서는 SPO이후 파워 업 되면 오픈 메모리 블록의 워드라인들에 대한 상기 이레이즈 판단부의 판단에 기초하여 보수 동작을 위한 이레이즈 워드라인을 탐색하고, 상기 보수 동작을 위한 이레이즈 워드라인에 대해 보수 동작을 수행하는
    메모리 시스템.
  18. 제16항에 있어서,
    상기 컨트롤러는 상기 메모리 시스템을 제어하는 프로세서를 더 포함하되,
    상기 프로세서는 상기 제2 리드 동작 결과에 따라 상기 소정 워드라인이 이레이즈 워드라인으로 판단되는 경우 상기 오픈 메모리 블록을 클로즈(close)하는
    메모리 시스템.
  19. 제16항에 있어서,
    상기 이레이즈 판단부는 제2 리드된 워드라인에 포함된 이레이즈 셀의 수에 따라 상기 워드라인이 이레이즈 워드라인인지 판단하는
    메모리 시스템.
  20. 제17항에 있어서,
    상기 프로세서는 상기 오픈 메모리 블록의 워드라인들에 대하여 프로그램되는 순서대로 상기 보수 동작을 위한 이레이즈 워드라인을 탐색하는
    메모리 시스템.
KR1020180093814A 2018-08-10 2018-08-10 메모리 시스템 및 메모리 시스템의 동작방법 KR20200018060A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180093814A KR20200018060A (ko) 2018-08-10 2018-08-10 메모리 시스템 및 메모리 시스템의 동작방법
US16/286,020 US11163646B2 (en) 2018-08-10 2019-02-26 Memory system for detecting erased page including memory cells with distorted threshold voltages, and operation method thereof
CN201910602119.9A CN110827906B (zh) 2018-08-10 2019-07-05 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180093814A KR20200018060A (ko) 2018-08-10 2018-08-10 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20200018060A true KR20200018060A (ko) 2020-02-19

Family

ID=69405064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180093814A KR20200018060A (ko) 2018-08-10 2018-08-10 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US11163646B2 (ko)
KR (1) KR20200018060A (ko)
CN (1) CN110827906B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583810B1 (ko) * 2018-05-15 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11335413B2 (en) * 2020-05-29 2022-05-17 Western Digital Technologies, Inc. Ramp rate control for peak and average current reduction of open blocks
US11189337B1 (en) * 2020-05-29 2021-11-30 Western Digital Technologies, Inc. Multi-stage voltage control for peak and average current reduction of open blocks
CN111752960B (zh) * 2020-06-28 2023-07-28 北京百度网讯科技有限公司 数据处理方法和装置
US11355199B2 (en) * 2020-07-23 2022-06-07 Intel Corporation Method and apparatus to mitigate hot electron read disturbs in 3D NAND devices
CN113220502B (zh) * 2021-05-07 2023-10-31 深圳宏芯宇电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制器
CN117724878A (zh) * 2022-09-16 2024-03-19 深圳市江波龙电子股份有限公司 数据处理方法、电子设备及计算机可读存储装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838662B2 (ja) * 2011-08-31 2016-01-06 株式会社ノーリツ 温度検出回路および燃焼装置
US8954650B2 (en) * 2011-09-16 2015-02-10 Intel Corporation Apparatus, system, and method for improving read endurance for a non-volatile memory
KR20150045747A (ko) * 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory
US9916237B2 (en) * 2014-12-12 2018-03-13 Sandisk Technologies Llc Model based configuration parameter management
KR20160143371A (ko) 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US9390808B1 (en) * 2015-09-11 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor memory device
CN105511803A (zh) * 2015-11-26 2016-04-20 北京兆易创新科技股份有限公司 一种存储介质的擦除中断处理方法
KR102369307B1 (ko) * 2015-12-02 2022-03-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170076878A (ko) * 2015-12-24 2017-07-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180041428A (ko) * 2016-10-14 2018-04-24 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그의 동작 방법
KR20180047808A (ko) * 2016-11-01 2018-05-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180076765A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102351649B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
KR20190035280A (ko) 2017-09-26 2019-04-03 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20200050515A1 (en) 2020-02-13
CN110827906B (zh) 2023-11-07
US11163646B2 (en) 2021-11-02
CN110827906A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190123502A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN110827906B (zh) 存储器系统及其操作方法
KR20200084201A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102617411B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180039785A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190004094A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200013897A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102553170B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180076715A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190102431A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN109656470B (zh) 存储器系统及其操作方法
KR20200001310A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190130719A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180111157A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20200088564A (ko) 컨트롤러, 컨트롤러의 동작방법 및 메모리 시스템
KR20180076425A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20200012494A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190128283A (ko) 컨트롤러, 메모리 시스템 및 그 동작방법
KR20180017608A (ko) 메모리 시스템 및 그의 동작 방법
US10803960B2 (en) Memory device and operation method thereof
KR20200015247A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190102837A (ko) 메모리 시스템 및 메모리 시스템의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal