KR102369307B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102369307B1
KR102369307B1 KR1020150170805A KR20150170805A KR102369307B1 KR 102369307 B1 KR102369307 B1 KR 102369307B1 KR 1020150170805 A KR1020150170805 A KR 1020150170805A KR 20150170805 A KR20150170805 A KR 20150170805A KR 102369307 B1 KR102369307 B1 KR 102369307B1
Authority
KR
South Korea
Prior art keywords
data
memory cell
memory cells
controller
voltage
Prior art date
Application number
KR1020150170805A
Other languages
English (en)
Other versions
KR20170064834A (ko
Inventor
이재윤
이형민
전명운
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150170805A priority Critical patent/KR102369307B1/ko
Priority to US15/097,793 priority patent/US9570189B1/en
Priority to TW105113896A priority patent/TWI702533B/zh
Priority to CN201610369756.2A priority patent/CN106816177B/zh
Publication of KR20170064834A publication Critical patent/KR20170064834A/ko
Application granted granted Critical
Publication of KR102369307B1 publication Critical patent/KR102369307B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

데이터 저장 장치는 컨트롤러 및 복수의 메모리 셀들을 포함하고, 상기 컨트롤러의 제어에 따라 동작하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 컨트롤러는 타겟 메모리 셀들로부터 리드된 데이터에 대해 에러 정정 동작이 실패한 경우, 상기 타겟 메모리 셀들과 상기 타겟 메모리 셀들에 인접한 인접 메모리 셀들의 문턱 전압들에 근거하여 상기 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 조정한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 에러 정정 동작을 수행하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 데이터 신뢰성이 향상된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 컨트롤러 및 복수의 메모리 셀들을 포함하고, 상기 컨트롤러의 제어에 따라 동작하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 컨트롤러는 타겟 메모리 셀들로부터 리드된 데이터에 대해 에러 정정 동작이 실패한 경우, 상기 타겟 메모리 셀들과 상기 타겟 메모리 셀들에 인접한 인접 메모리 셀들의 문턱 전압들에 근거하여 상기 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 조정할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 컨트롤러 및 복수의 메모리 셀들을 포함하고, 상기 컨트롤러의 제어에 따라 동작하도록 구성된 비휘발성 메모리 장치를 포함하되, 상기 컨트롤러는 제1 메모리 셀로부터 리드된 제1 데이터를 획득하고, 상기 제1 메모리 셀에 인접한 제2 메모리 셀로부터 리드된 제2 데이터를 획득하고, 상기 제1 데이터 및 상기 제2 데이터에 근거하여 제3 데이터를 생성하고, 상기 제1 메모리 셀과 비트라인을 공유하는 적어도 하나의 제3 메모리 셀에 상기 제3 데이터를 저장하고, 상기 제3 데이터는, 상기 제1 데이터 및 상기 제2 데이터에 근거하여 상기 제1 메모리 셀이 에러 비트를 출력하는 것으로 추정될 때, 제1 전압보다 높은 문턱 전압 분포에 대응하도록 생성될 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 메모리 셀로부터 리드된 제1 데이터를 획득하는 단계, 상기 제1 메모리 셀에 인접한 제2 메모리 셀로부터 리드된 제2 데이터를 획득하는 단계, 상기 제1 데이터 및 제2 데이터에 근거하여 제3 데이터를 생성하는 단계 및 상기 제1 메모리 셀과 비트라인을 공유하는 적어도 하나의 제3 메모리 셀에 상기 제3 데이터를 저장하는 단계를 포함하되, 상기 제3 데이터를 생성하는 단계는, 상기 제1 데이터 및 상기 제2 데이터에 근거하여 상기 제1 메모리 셀이 에러 비트를 출력하는 것으로 추정될 때, 제1 전압보다 높은 문턱 전압 분포에 대응하도록 상기 제3 데이터를 생성하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 데이터 신뢰성이 향상될 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 메모리 블록을 세부적으로 도시한 도면,
도3a 및 도3b는 메모리 셀들의 예시적인 문턱 전압 분포들을 도시하는 그래프들,
도4 내지 도6은 도1의 컨트롤러의 동작 방법을 예시적으로 설명하기 위한 도면들,
도7 내지 도9는 도1의 컨트롤러의 동작 방법을 예시적으로 설명하기 위한 도면들,
도10은 도1의 컨트롤러의 동작 방법을 예시적으로 도시하는 순서도,
도11은 도1의 컨트롤러가 조정 메모리 셀에 저장될 제3 데이터를 생성하는 방법을 예시적으로 도시하는 순서도,
도12는 본 발명의 실시 예에 따른 SSD(Solid State Drive)를 도시하는 블록도,
도13은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 비휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 외부 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(200)에 데이터를 저장하고, 외부 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(200)에 저장된 데이터를 리드하여 외부 장치로 출력할 수 있다.
컨트롤러(100)는 비휘발성 메모리 장치(200)의 타겟 메모리 셀들로부터 리드된 데이터에 대해 에러 정정 동작을 수행할 수 있다. 미도시되었지만, 컨트롤러(100)는 ECC 알고리즘에 따라 데이터에 대해 에러 정정 동작을 수행하도록 구성된 ECC부를 포함할 수 있다.
컨트롤러(100)는 타겟 메모리 셀들로부터 리드된 데이터에 대한 에러 정정 동작이 실패한 경우, 타겟 메모리 셀들과 타겟 메모리 셀들에 인접한 인접 메모리 셀들의 문턱 전압에 따라, 타겟 메모리 셀들과 비트라인들을 공유하는 메모리 셀들, 즉, 조정 메모리 셀들의 문턱 전압을 조정할 수 있다. 구체적으로, 컨트롤러(100)는 선택된 타겟 메모리 셀들이 리드 전압보다 낮은 문턱 전압들을 가진 것으로 판단되고 선택된 타겟 메모리 셀들에 인접한 인접 메모리 셀들이 기준 전압보다 낮은 문턱 전압들을 가진 것으로 판단될 때, 선택된 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 제1 전압보다 상향시킬 수 있다. 컨트롤러(100)는 선택된 타겟 메모리 셀들이 리드 전압보다 높은 문턱 전압들을 가진 것으로 판단될 때, 선택된 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 제1 전압보다 상향시킬 수 있다. 컨트롤러(100)는 선택된 타겟 메모리 셀들이 리드 전압보다 낮은 문턱 전압들을 가진 것으로 판단되고 선택된 타겟 메모리 셀들에 인접한 인접 메모리 셀들이 기준 전압보다 높은 문턱 전압들을 가진 것으로 판단될 때, 선택된 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 제2 전압보다 하향시킬 수 있다.
컨트롤러(100)는 타겟 메모리 셀들로부터 제1 데이터를 획득하고, 인접 메모리 셀들로부터 제2 데이터를 획득하고, 제1 데이터 및 제2 데이터에 근거하여 제3 데이터를 생성하고, 조정 메모리 셀들에 제3 데이터를 저장함으로써 조정 메모리 셀들의 문턱 전압들을 조정할 수 있다. 컨트롤러(100)는 조정 메모리 셀들에 제3 데이터를 저장하기 위해, 조정 메모리 셀들에 이미 저장된 데이터를 카피하고 조정 메모리 셀들을 소거한 뒤 조정 메모리 셀들에 제3 데이터를 저장할 수 있다. 실시 예에 따라, 컨트롤러(100)는 리프로그램 동작을 통해 조정 메모리 셀들에 제3 데이터를 저장할 수 있다.
컨트롤러(100)는 조정 메모리 셀들의 문턱 전압들을 조정한 뒤, 타겟 메모리 셀들로부터 데이터를 다시 리드할 수 있다. 다시 리드된 데이터는 적어도 일부의 에러 비트들이 정정됨에 따라 이전보다 적은 에러 비트들을 포함할 수 있고, 데이터에 대한 에러 정정 동작은 성공할 수 있다.
비휘발성 메모리 장치(200)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다. 비휘발성 메모리 장치(200)는 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치(200)는 제어 로직(210), 전압 공급부(220), 인터페이스부(230), 어드레스 디코더(240), 데이터 입출력부(250) 및 메모리 영역(260)을 포함할 수 있다.
제어 로직(210)은 컨트롤러(100)의 제어에 따라 비휘발성 메모리 장치(200)의 제반 동작들을 제어할 수 있다. 제어 로직(210)은 컨트롤러(100)로부터 전송된 커맨드를 인터페이스부(230)로부터 전송받고, 커맨드에 응답하여 제어 신호들을 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
전압 공급부(220)는 제어 로직(210)의 제어에 따라, 비휘발성 메모리 장치(200)의 제반 동작에 필요한 다양한 동작 전압들을 생성할 수 있다. 전압 공급부(220)는, 예를 들어, 라이트 동작 또는 리드 동작에서 사용될 다양한 전압들을 어드레스 디코더(240)로 공급할 수 있다. 전압 공급부(220)는, 예를 들어, 소거 동작에 필요한 소거 전압을 메모리 영역(260)에서 선택된 메모리 블록으로 공급할 수 있다.
인터페이스부(230)는 컨트롤러(100)와 커맨드 및 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(230)는 입력된 각종 제어 신호들 및 데이터를 비휘발성 메모리 장치(200)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(240)는 메모리 영역(260)에서 액세스될 부분을 선택하기 위해 어드레스를 디코딩할 수 있다. 어드레스 디코더(240)는 디코딩 결과에 따라 워드라인들(WL)을 선택적으로 구동하고, 비트라인들(BL)을 선택적으로 구동하도록 데이터 입출력부(250)를 제어할 수 있다.
데이터 입출력부(250)는 인터페이스부(230)로부터 전송된 데이터를 비트라인들(BL)을 통해 메모리 영역(260)으로 전송할 수 있다. 데이터 입출력부(250)는 메모리 영역(260)으로부터 비트라인들(BL)을 통해 리드된 데이터를 인터페이스부(230)로 전송할 수 있다. 데이터 입출력부(250)는 메모리 영역(260)에 포함된 메모리 셀이 리드 전압에 응답하여 온/오프됨에 따라 형성된 커런트를 센싱하고, 센싱 결과에 따라 메모리 셀로부터 리드된 데이터를 획득할 수 있다.
메모리 영역(260)은 워드라인들(WL)을 통해 어드레스 디코더(240)와 연결될 수 있고, 비트라인들(BL)을 통해 데이터 입출력부(250)와 연결될 수 있다. 메모리 영역(260)은 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치되고 데이터가 저장되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 영역(260)은 2차원 또는 3차원 구조의 메모리 셀 어레이를 포함할 수 있다. 메모리 영역(260)은 복수의 메모리 블록들(BK0~BKm)을 포함할 수 있다.
도2는 메모리 블록(BK)을 세부적으로 도시한 도면이다. 도1에 도시된 메모리 블록들(BK0~BKm)은 메모리 블록(BK)과 실질적으로 동일하게 구성될 수 있다.
메모리 블록(BK)은 스트링들(STR0~STRj)을 포함할 수 있다. 스트링들(STR0~STRj) 각각은 소스라인(SL)과 대응하는 비트라인 사이에 연결될 수 있다. 예를 들어, 스트링(STR0)은 소스라인(SL)과 비트라인(BL0) 사이에 연결될 수 있다.
스트링들(STR0~STRj)은 스트링(STR0)과 실질적으로 동일하게 구성될 수 있고, 따라서 스트링(STR0)이 예시적으로 설명될 것이다. 스트링(STR0)은 드레인 선택 트랜지스터(DST), 메모리 셀들(MC00~MCk0) 및 소스 선택 트랜지스터(SST)를 포함할 수 있다. 드레인 선택 트랜지스터(DST)의 드레인은 비트라인(BL0)에 연결되고 게이트는 드레인 선택 라인(DSL)에 연결될 수 있다. 소스 선택 트랜지스터(SST)의 소스는 소스라인(SL)에 연결되고 게이트는 소스 선택 라인(SSL)에 연결될 수 있다. 메모리 셀들(MC00~MCk0)은 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 직렬로 연결될 수 있다. 메모리 셀들(MC00~MCk0)의 게이트들은 워드라인들(WL0~WLk)에 각각 연결될 수 있다.
워드라인들(WL0~WLk) 각각은 스트링들(STR0~STRj)에서 대응하는 메모리 셀들에 연결될 수 있다. 예를 들어, 워드라인(WL1)은 스트링들(STR0~STRj)에 각각 포함된 메모리 셀들(MC10~MC1j)에 연결될 수 있다. 메모리 셀은 라이트 동작 시 대응하는 워드라인이 선택될 때 라이트될 수 있다. 메모리 셀들(MC10~MC1j)은 라이트 동작 시 워드라인(WL1)이 선택되면, 동시에 라이트될 수 있다.
메모리 셀 당 저장되는 데이터 비트들의 개수에 따라 워드라인은 복수의 페이지들에 대응할 수 있다. 예를 들어, 메모리 셀 당 1비트가 저장될 때, 워드라인은 하나의 페이지와 대응할 수 있다. 메모리 셀 당 2비트, 즉, LSB(Least Significant Bit) 및 MSB(Most Significant Bit) 데이터가 저장될 때, 워드라인은 LSB 및 MSB 데이터가 각각 저장되는 LSB 및 MSB 페이지들에 대응할 수 있다. 메모리 셀 당 3비트, 즉, LSB, CSB(Central Significant Bit) 및 MSB 데이터가 저장될 때, 워드라인은 LSB, CSB 및 MSB 데이터가 각각 저장되는 LSB, CSB 및 MSB 페이지들에 대응할 수 있다.
도3a 및 도3b는 메모리 셀들의 예시적인 문턱 전압 분포들(D1B, D2B, D1, D2)을 도시하는 그래프들이다. 이하의 문턱 전압 분포를 도시하는 그래프에서, 가로축(Vth)은 메모리 셀의 문턱 전압을 의미하고, 세로축(#)은 문턱 전압에 대응하는 메모리 셀들의 개수를 의미할 수 있다.
도3a를 참조하면, 소거된 메모리 셀들은 문턱 전압 분포(D1B)를 형성할 수 있다. 메모리 셀들은 라이트 동작을 통해 저장된 데이터에 따라 문턱 전압 분포들(D1B, D2B)을 형성할 수 있다. 데이터가 저장된 메모리 셀은 문턱 전압에 따라, 대응하는 워드라인을 통해 인가된 소정의 리드 전압(R1)에 응답하여 온/오프될 수 있다. 문턱 전압 분포(D1B)를 형성하는 메모리 셀은 자신의 문턱 전압보다 높은 리드 전압(R1)이 인가되면, 온될 수 있고, 문턱 전압 분포(D2B)를 형성하는 메모리 셀은 자신의 문턱 전압보다 낮은 리드 전압(R1)이 인가되면 오프될 수 있다. 리드 전압(R1)은 문턱 전압 분포들(D1B, D2B)을 구분하도록 설정될 수 있다. 메모리 셀이 리드 전압(R1)에 응답하여 온될 때 데이터 "1"이 메모리 셀로부터 리드될 수 있고, 메모리 셀이 리드 전압(R1)에 응답하여 오프될 때 데이터 "0"이 메모리 셀로부터 리드될 수 있다. 데이터는 메모리 셀이 온/오프됨에 따라 생성된 커런트를 센싱함으로써 리드될 수 있다. 따라서, 메모리 셀의 문턱 전압은 적절한 리드 전압을 메모리 셀로 인가함으로써 리드된 데이터를 통해 판단될 수 있다. 리드 전압(R1)을 메모리 셀로 인가함으로써 메모리 셀로부터 리드되는 데이터는 실질적으로 메모리 셀에 저장된 데이터일 수 있다.
실시 예에 따라, 메모리 셀 당 2비트 이상이 저장될 때, 메모리 셀들은 저장된 데이터에 따라 복수의 문턱 전압 분포들을 형성할 수 있다. 복수의 문턱 전압 분포들은 복수의 리드 전압들을 통해 판별될 수 있다. 메모리 셀에 저장된 데이터는 복수의 리드 전압들을 메모리 셀들로 인가함으로써 리드될 수 있다.
도3b를 참조하면, 메모리 셀의 문턱 전압은 다양한 원인들에 기인하여 변경될 수 있다. 예를 들어, 메모리 셀에 데이터가 저장될 때 플로팅 게이트로 유입된 전하들은 시간의 흐름에 따라 유출될 수 있고, 따라서, 메모리 셀의 문턱 전압은 낮아질 수 있다. 이러한 경우, 문턱 전압 분포들(D1B, D2B)은 문턱 전압 분포들(D1, D2)로 각각 변경될 수 있다. 메모리 셀의 이러한 리텐션 이슈는 메모리 셀에 인접한 인접 메모리 셀이 낮은 문턱 전압을 가질수록 심화될 수 있다. 메모리 셀과 인접 메모리 셀은 서로 인접한 워드라인들에 각각 연결될 수 있다.
한편, 문턱 전압 분포(D2)에서 굵은 선에 대응하는 메모리 셀들은 리드 전압(R1)에 응답하여 문턱 전압이 변경되기 이전과 다른 데이터, 즉, 에러 비트를 출력할 수 있다. 문턱 전압 변경으로 인하여 메모리 셀들로부터 리드된 데이터가 ECC부의 에러 정정 능력을 초과하는 에러 비트들을 포함할 때 컨트롤러(100)의 에러 정정 동작은 실패할 수 있다.
실시 예에 따라, 에러 비트들의 발생을 최소화함으로써 에러 정정 동작을 성공시키기 위해, 변경된 문턱 전압 분포들(D1, D2)에 대해 최적 리드 전압(R2)을 설정하여 리드 동작이 수행될 수 있다. 최적 리드 전압(R2)은 문턱 전압 분포들(D1, D2)에 의해 형성되는 골짜기에 위치하도록 설정될 수 있다. 최적 리드 전압(R2)은 에러 비트들의 개수가 최소가 되는 리드 전압일 수 있다. 한편, 새로운 리드 전압(R2)에 근거하여 메모리 셀들로부터 리드된 데이터가 ECC부의 에러 정정 능력을 초과하는 에러 비트들을 포함한다면, 컨트롤러(100)의 에러 정정 동작은 다시 실패할 수 있다.
도4 내지 도6은 도1의 컨트롤러(100)의 동작 방법을 예시적으로 설명하기 위한 도면들이다. 도4 내지 도6은 하나의 워드라인(WL1)에 연결된 타겟 메모리 셀들의 변경된 문턱 전압 분포들(D1, D2)을 도시한다. 타겟 메모리 셀들은 에러 정정 동작이 실패한 메모리 셀들일 수 있다.
도4 내지 도6에서, 워드라인(WL1)에 연결된 임의의 타겟 메모리 셀(TG)이 도시된다. 타겟 메모리 셀(TG)과 비트라인(BL)을 공유하는 조정 메모리 셀은 워드라인(WL2)에 연결된 메모리 셀(MC)을 포함할 수 있다. 그러나, 실시 예에 따라, 조정 메모리 셀들은 메모리 블록에서 타겟 메모리 셀(TG)과 비트라인(BL)을 공유하는 복수의 메모리 셀들, 즉, 타겟 메모리 셀(TG)과 동일한 스트링에 포함된 메모리 셀들을 더 포함할 수 있다.
또한, 타겟 메모리 셀(TG)에 인접한 인접 메모리 셀은 워드라인(WL2)에 연결된 메모리 셀(MC)을 포함할 수 있다. 그러나, 실시 예에 따라, 인접 메모리 셀은 메모리 블록에서 워드라인(WL1)에 다른 방향으로 인접한 워드라인, 예를 들어, 워드라인(WL0)에 연결된 메모리 셀을 더 포함할 수 있다.
컨트롤러(100)는 타겟 메모리 셀들로부터 리드된 데이터에 대해 에러 정정 동작이 실패한 경우, BPD(Back Pattern Dependency) 현상을 이용하여 리텐션 이슈를 완화시킬 수 있다. BPD 현상은 타겟 메모리 셀과 동일한 비트라인에 연결된 메모리 셀들의 문턱 전압이 높을 때, 타겟 메모리 셀의 문턱 전압은 실질적으로 변화가 없지만 상승한 것처럼 보이는 현상이다. 후술할 바와 같이, 컨트롤러(100)는 선택된 타겟 메모리 셀로 BPD 현상을 유발하기 위해서, 선택된 타겟 메모리 셀과 동일한 비트라인에 연결된 조정 메모리 셀의 문턱 전압을 상향시킬 수 있다. 또한, 컨트롤러(100)는 선택된 타겟 메모리 셀로의 BPD 현상을 억제하기 위해서, 선택된 타겟 메모리 셀과 동일한 비트라인에 연결된 조정 메모리 셀의 문턱 전압을 하향시킬 수 있다. 컨트롤러(100)는 조정 메모리 셀에 새로운 데이터를 저장함으로써 조정 메모리 셀의 문턱 전압을 조정할 수 있다.
컨트롤러(100)는 BPD 현상을 유발 또는 억제시킬 타겟 메모리 셀들을 선택할 수 있다. 컨트롤러(100)는 도4 내지 도6을 통해 살펴볼 바와 같이 타겟 메모리 셀을 복구 그룹, 강화 그룹 및 억제 그룹으로 지정할 수 있다.
도4를 참조하면, 컨트롤러(100)는 문턱 전압 분포(D2)에서 점선에 대응하는 타겟 메모리 셀들, 즉, 에러 비트들을 출력하는 타겟 메모리 셀들을 추정하고, 추정된 타겟 메모리 셀들을 복구 그룹으로 지정할 수 있다. 복구 그룹은 단지 추정에 의해 지정되었으므로, 문턱 전압 분포(D2)에서 점선에 대응할 수도 있고, 대응하지 않을 수도 있다. 다만, 후술될 이유에 근거하여, 복구 그룹은 높은 확률로 문턱 전압 분포(D2)에서 점선에 대응할 것이다. 컨트롤러(100)는 복구 그룹으로 BPD 현상을 유발하기 위해서, 복구 그룹과 동일한 비트라인에 연결된 조정 메모리 셀들의 문턱 전압들을 제1 전압보다 상향시킬 수 있다. 제1 전압은 조정 메모리 셀들로부터 타겟 메모리 셀들로 BPD 현상을 유발하도록 하기 위한 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 복구 그룹에 대응하는 조정 메모리 셀들에 상위 문턱 전압 분포(예를 들어, 도3a의 D2B)에 대응하는 데이터를 저장함으로써 조정 메모리 셀들이 상위 문턱 전압 분포(도3a의 D2B)를 형성하도록 제어할 수 있다.
복구 그룹 중 실제로 점선에 대응하는 메모리 셀들은 조정 메모리 셀들로부터 BPD 영향을 받음으로써 마치 굵은 실선에 대응하는 것처럼 동작할 수 있다. 따라서, 전체 타겟 메모리 셀들로부터 리드 전압(R1)에 근거하여 새롭게 리드한 데이터는 에러 복구 동작이 수행되기 전보다 더 적은 에러 비트들을 포함하므로 에러 정정은 성공할 수 있다.
컨트롤러(100)가 문턱 전압 분포(D2)에서 점선에 대응하는 타겟 메모리 셀들을 추정하고 복구 그룹으로 지정하는 상세한 방법은 다음과 같다. 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압(R1)보다 낮은 문턱 전압을 가진 것으로 판단되고, 인접 메모리 셀로부터 리드된 제2 데이터에 근거하여 인접 메모리 셀이 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단될 때, 타겟 메모리 셀을 복구 그룹으로 지정할 수 있다. 기준 전압은 타겟 메모리 셀로 리텐션 이슈를 심화시킬 것으로 판단되는 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 인접 메모리 셀(MC)이 하위 문턱 전압 분포(도3a의 D1B)를 형성하는 것으로 판단될 때, 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 이러한 추정 방식은, 인접 메모리 셀이 낮은 문턱 전압을 가졌다면, 리텐션 이슈가 심화되어 타겟 메모리 셀이 문턱 전압 분포(D2)에서 점선에 대응하는 메모리 셀일 확률이 높을 것이므로 타당할 수 있다.
예를 들어, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 리드된 "1"에 근거하여, 타겟 메모리 셀(TG)이 리드 전압(R1)보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 또한, 컨트롤러(100)는 인접 메모리 셀(MC)로부터 리드된 "1"에 근거하여, 인접 메모리 셀(MC)이 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 따라서, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 에러 비트가 리드되는 것으로 추정하고 타겟 메모리 셀(TG)을 복구 그룹으로 지정할 수 있다. 컨트롤러(100)는 복구 그룹(TG)으로 BPD 현상을 유발하기 위해서, 복구 그룹(TG)과 동일한 비트라인(BL)에 연결된 조정 메모리 셀(MC)에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 "0"을 새롭게 저장함으로써 조정 메모리 셀(MC)의 문턱 전압을 상향시킬 수 있다.
실시 예에 따라, 컨트롤러(100)는 조정 메모리 셀(MC)에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 데이터를 저장하기 위해서, 조정 메모리 셀(MC)에 대해 리프로그램 동작이 수행되도록 비휘발성 메모리 장치(200)를 제어할 수 있다.
컨트롤러(100)는 상술한 바와 같이, 리드 전압(R1)을 사용하여 타겟 메모리 셀로부터 제1 데이터에 근거하여 복구 그룹을 지정할 수 있다. 리드 전압(R1)은 앞서 에러 정정 동작이 실패한 데이터를 획득하는 데 사용되었던 리드 전압일 수 있다. 이러한 경우, 에러 정정 동작이 실패한 데이터는 제1 데이터로서 그대로 사용될 수 있다.
도5를 참조하면, 컨트롤러(100)는 문턱 전압 분포(D2)에서 점선에 대응하는 타겟 메모리 셀들을 추정하고, 추정된 타겟 메모리 셀들을 강화 그룹으로 지정할 수 있다. 구체적으로, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압(R1)보다 높은 문턱 전압을 가진 것으로 판단될 때, 타겟 메모리 셀을 강화 그룹으로 지정할 수 있다. 컨트롤러(100)는 강화 그룹으로 BPD 영향을 유발하기 위해서, 강화 그룹과 동일한 비트라인에 연결된 조정 메모리 셀들의 문턱 전압들을 제1 전압보다 높도록 상향시킬 수 있다. 제1 전압은 조정 메모리 셀들로부터 타겟 메모리 셀들로 BPD 현상을 유발하도록 하기 위한 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 강화 그룹에 대응하는 조정 메모리 셀들에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 데이터를 저장함으로써 조정 메모리 셀들이 상위 문턱 전압 분포(도3a의 D2B)를 형성하도록 제어할 수 있다.
강화 그룹이 BPD 영향을 받게 되는 경우, 강화 그룹은 마치 굵은 실선에 대응하는 것처럼 동작할 수 있다. 따라서, 리드 전압(R1)과 거의 비슷한 문턱 전압을 가짐으로써 에러 비트를 출력할 위험이 있었던 메모리 셀들은 정상 비트를 안정적으로 출력할 수 있다.
예를 들어, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 리드된 "0"에 근거하여, 타겟 메모리 셀(TG)이 리드 전압(R1)보다 높은 문턱 전압을 가진 것으로 판단할 수 있다. 따라서, 컨트롤러(100)는 인접 메모리 셀(MC)의 문턱 전압에 무관하게 타겟 메모리 셀(TG)을 강화 그룹으로 지정할 수 있다. 컨트롤러(100)는 강화 그룹(TG)으로 BPD 현상을 유발하기 위해서, 강화 그룹(TG)과 동일한 비트라인(BL)에 연결된 조정 메모리 셀(MC)에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 "0"을 새롭게 저장함으로써 조정 메모리 셀(MC)의 문턱 전압을 상향시킬 수 있다.
실시 예에 따라, 컨트롤러(100)는 에러 비트들의 개수를 줄이는 동시에 문턱 전압 분포들(D1, D2)의 간격을 전반적으로 확장시켜 향상된 리드 마진을 확보하기 위해서, 도4 및 도5를 참조하여 설명된 방법에 따라, 복구 그룹과 강화 그룹으로 BPD 현상을 유발할 수 있다.
도6을 참조하면, 컨트롤러(100)는 문턱 전압 분포(D1)에서 점선에 대응하는 메모리 셀들을 추정하고, 추정된 메모리 셀들을 억제 그룹으로 지정할 수 있다. 구체적으로, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압(R1)보다 낮은 문턱 전압을 가진 것으로 판단되고, 인접 메모리 셀로부터 리드된 제2 데이터에 근거하여 인접 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 타겟 메모리 셀을 억제 그룹으로 지정할 수 있다. 컨트롤러(100)는 억제 그룹으로의 BPD 영향을 억제하기 위해서, 억제 그룹과 동일한 비트라인에 연결된 조정 메모리 셀들의 문턱 전압들을 제2 전압보다 하향시킬 수 있다. 제2 전압은 조정 메모리 셀들로부터 타겟 메모리 셀들로 BPD 현상을 억제하도록 하기 위한 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 억제 그룹에 대응하는 조정 메모리 셀들에 하위 문턱 전압 분포(도3a의 D1B)에 대응하는 데이터를 저장함으로써 조정 메모리 셀들이 하위 문턱 전압 분포(도3a의 D1B)를 형성하도록 제어할 수 있다.
억제 그룹 중 실제로 점선에 대응하는 메모리 셀들은 BPD 영향을 제한적으로 받음으로써, 마치 굵은 실선에 대응하는 것처럼 동작할 수 있다. 따라서, 컨트롤러(100)는 문턱 전압 분포들(D1, D2)의 간격을 전반적으로 확장시킴으로써 향상된 리드 마진을 확보할 수 있을 것이다.
예를 들어, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 리드된 "1"에 근거하여, 타겟 메모리 셀(TG)이 리드 전압(R1)보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 또한, 컨트롤러(100)는 인접 메모리 셀(MC)로부터 리드된 "0"에 근거하여, 인접 메모리 셀(MC)이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단할 수 있다. 따라서, 컨트롤러(100)는 타겟 메모리 셀(TG)을 억제 그룹으로 지정할 수 있다. 즉, 컨트롤러(100)는 "1"이 리드되는 타겟 메모리 셀들 중 복구 그룹을 제외한 나머지 타겟 메모리 셀들을 억제 그룹으로 지정할 수 있다. 컨트롤러(100)는 억제 그룹(TG)에 대해 BPD 영향을 억제하기 위해서, 억제 그룹(TG)과 동일한 비트라인(BL)에 연결된 조정 메모리 셀(MC)에 하위 문턱 전압 분포(도3a의 D1B)에 대응하는 "1"을 새롭게 저장함으로써 조정 메모리 셀(MC)의 문턱 전압을 하향시킬 수 있다.
실시 예에 따라, 컨트롤러(100)는 조정 메모리 셀들에 최하위 문턱 전압 분포(도3a의 D1B)에 대응하는 데이터를 저장하기 위해서, 조정 메모리 셀들에 이미 저장된 데이터를 카피하고 조정 메모리 셀들을 소거할 수 있다.
실시 예에 따라, 컨트롤러(100)는 에러 비트들의 개수를 줄이는 동시에 문턱 전압 분포들(D1, D2)의 간격을 전반적으로 확장시켜 향상된 리드 마진을 확보하기 위해, 도4 내지 도6을 참조하여 설명된 방법에 따라, 복구 그룹과 강화 그룹으로 BPD 현상을 유발하는 동시에 억제 그룹으로의 BPD 영향을 억제할 수 있다.
실시 예에 따라, 메모리 셀 당 저장되는 비트 수에 따라 복수의 문턱 전압 분포들이 형성될 때, 서로 인접한 임의의 2개의 문턱 전압 분포들과 관련하여 상술한 방법에 따라 리텐션 이슈가 완화될 수 있다. 실시 예에 따라, 컨트롤러(100)는 BPD 현상을 유발하기 위해서 조정 메모리 셀들의 문턱 전압들을 복수의 문턱 전압 분포들 중 최상위 문턱 전압 분포에 대응하도록 조정할 수 있다. 실시 예에 따라, 컨트롤러(100)는 BPD 현상을 억제하기 위해서 조정 메모리 셀들의 문턱 전압들을 복수의 문턱 전압 분포들 중 최하위 문턱 전압 분포에 대응하도록 조정할 수 있다.
도7 내지 도9는 도1의 컨트롤러(100)의 동작 방법을 예시적으로 설명하기 위한 도면들이다.
컨트롤러(100)는 최적 리드 전압(R2)을 사용하여 타겟 메모리 셀들로부터 리드된 데이터에 대해 에러 정정 동작이 실패하는 경우, 최적 리드 전압(R2)에 근거하여 타겟 메모리 셀들을 복구 그룹, 강화 그룹 및 억제 그룹으로 지정할 수 있다.
도7을 참조하면, 컨트롤러(100)는 타겟 메모리 셀들 중 문턱 전압 분포(D2)에서 점선에 대응하는 메모리 셀들, 즉, 에러 비트들을 출력하는 메모리 셀들을 추정하고, 추정된 메모리 셀들을 복구 그룹으로 지정할 수 있다. 구체적으로, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압(R2)보다 낮은 문턱 전압을 가진 것으로 판단되고, 인접 메모리 셀로부터 리드된 제2 데이터에 근거하여 인접 메모리 셀이 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단될 때, 타겟 메모리 셀을 복구 그룹으로 지정할 수 있다. 컨트롤러(100)는 복구 그룹으로 BPD 현상을 유발하기 위해서, 복구 그룹과 동일한 비트라인에 연결된 조정 메모리 셀들의 문턱 전압들을 제1 전압보다 상향시킬 수 있다. 예를 들어, 컨트롤러(100)는 복구 그룹에 대응하는 조정 메모리 셀들에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 데이터를 저장함으로써 조정 메모리 셀들이 상위 문턱 전압 분포(도3a의 D2B)를 형성하도록 제어할 수 있다.
복구 그룹 중 실제로 점선에 대응하는 메모리 셀들은 조정 메모리 셀들로부터 BPD 영향을 받음으로써 마치 굵은 실선에 대응하는 것처럼 동작할 수 있다. 따라서, 전체 타겟 메모리 셀들로부터 리드 전압(R2)에 근거하여 새롭게 리드한 데이터는 에러 복구 동작이 수행되기 전보다 더 적은 에러 비트들을 포함하므로 에러 정정은 성공할 수 있다.
예를 들어, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 리드된 "1"에 근거하여, 타겟 메모리 셀(TG)이 리드 전압(R2)보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 또한, 컨트롤러(100)는 인접 메모리 셀(MC)로부터 리드된 "1"에 근거하여, 인접 메모리 셀(MC)이 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 따라서, 컨트롤러(100)는 타겟 메모리 셀(TG)을 복구 그룹으로 지정할 수 있다. 컨트롤러(100)는 복구 그룹(TG)으로 BPD 현상을 유발하기 위해서, 복구 그룹(TG)과 동일한 비트라인(BL)에 연결된 조정 메모리 셀(MC)에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 "0"을 새롭게 저장함으로써 조정 메모리 셀(MC)의 문턱 전압을 상향시킬 수 있다.
도8을 참조하면, 컨트롤러(100)는 문턱 전압 분포들(D1, D2)에서 점선에 대응하는 타겟 메모리 셀들을 추정하고, 추정된 메모리 셀들을 강화 그룹으로 지정할 수 있다. 구체적으로, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압(R2)보다 높은 문턱 전압을 가진 것으로 판단될 때, 타겟 메모리 셀을 강화 그룹으로 지정할 수 있다. 컨트롤러(100)는 강화 그룹으로 BPD 영향을 유발하기 위해서, 강화 그룹과 동일한 비트라인에 연결된 조정 메모리 셀들의 문턱 전압들을 제1 전압보다 높도록 상향시킬 수 있다. 예를 들어, 컨트롤러(100)는 강화 그룹에 대응하는 조정 메모리 셀들에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 데이터를 저장함으로써 조정 메모리 셀들이 상위 문턱 전압 분포(도3a의 D2B)를 형성하도록 제어할 수 있다.
강화 그룹이 BPD 영향을 받게 되는 경우, 강화 그룹은 마치 굵은 실선에 대응하는 것처럼 동작할 수 있다. 따라서, 리드 전압(R2)과 거의 비슷한 문턱 전압을 가짐으로써 에러 비트를 출력할 위험이 있었던 메모리 셀들은 정상 비트를 안정적으로 출력할 수 있다.
예를 들어, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 리드된 "0"에 근거하여, 타겟 메모리 셀(TG)이 리드 전압(R2)보다 높은 문턱 전압을 가진 것으로 판단할 수 있다. 따라서, 컨트롤러(100)는 인접 메모리 셀(MC)의 문턱 전압에 무관하게 타겟 메모리 셀(TG)을 강화 그룹으로 지정할 수 있다. 컨트롤러(100)는 강화 그룹(TG)으로 BPD 현상을 유발하기 위해서, 강화 그룹(TG)과 동일한 비트라인(BL)에 연결된 조정 메모리 셀(MC)에 상위 문턱 전압 분포(도3a의 D2B)에 대응하는 "0"을 새롭게 저장함으로써 조정 메모리 셀(MC)의 문턱 전압을 상향시킬 수 있다.
한편, 도8에서, 조정 메모리 셀들의 문턱 전압들이 조정된 이후에 문턱 전압 분포(D1)에서 점선에 대응하는 타겟 메모리 셀들은 여전히 에러 비트들을 출력할 수 있다. 그렇더라도, 도7 및 도8을 참조하여 설명된 방법에 따라 복구 그룹과 강화 그룹으로 BPD 현상을 함께 유발되는 경우, 에러 비트들의 총 개수가 감소하는 동시에 향상된 리드 마진이 확보될 수 있으므로 조정 동작은 유효할 수 있다.
도9를 참조하면, 컨트롤러(100)는 문턱 전압 분포(D1)에서 점선에 대응하는 타겟 메모리 셀들을 추정하고, 추정된 타겟 메모리 셀들을 억제 그룹으로 지정할 수 있다. 구체적으로, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압(R2)보다 낮은 문턱 전압을 가진 것으로 판단되고, 인접 메모리 셀로부터 리드된 제2 데이터에 근거하여 인접 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 타겟 메모리 셀을 억제 그룹으로 지정할 수 있다. 컨트롤러(100)는 억제 그룹으로의 BPD 영향을 억제하기 위해서, 억제 그룹과 동일한 비트라인에 연결된 조정 메모리 셀들의 문턱 전압들을 제2 전압보다 하향시킬 수 있다. 예를 들어, 컨트롤러(100)는 억제 그룹에 대응하는 조정 메모리 셀들에 하위 문턱 전압 분포(도3a의 D1B)에 대응하는 데이터를 저장함으로써 조정 메모리 셀들이 하위 문턱 전압 분포(도3a의 D1B)를 형성하도록 제어할 수 있다
억제 그룹 중 실제로 점선에 대응하는 메모리 셀들은 BPD 영향을 제한적으로 받음으로써, 마치 굵은 실선에 대응하는 것처럼 동작할 수 있다. 따라서, 컨트롤러(100)는 문턱 전압 분포들(D1, D2)의 간격을 전반적으로 확장시킴으로써 향상된 리드 마진을 확보할 수 있을 것이다.
예를 들어, 컨트롤러(100)는 타겟 메모리 셀(TG)로부터 리드된 "1"에 근거하여, 타겟 메모리 셀(TG)이 리드 전압(R2)보다 낮은 문턱 전압을 가진 것으로 판단할 수 있다. 또한, 컨트롤러(100)는 인접 메모리 셀(MC)로부터 리드된 "0"에 근거하여, 인접 메모리 셀(MC)이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단할 수 있다. 따라서, 컨트롤러(100)는 타겟 메모리 셀(TG)을 억제 그룹으로 지정할 수 있다. 즉, 컨트롤러(100)는 "1"이 리드되는 타겟 메모리 셀들 중 복구 그룹을 제외한 나머지 타겟 메모리 셀들을 억제 그룹으로 지정할 수 있다. 컨트롤러(100)는 억제 그룹(TG)에 대해 BPD 영향을 억제하기 위해서, 억제 그룹(TG)과 동일한 비트라인(BL)에 연결된 조정 메모리 셀(MC)에 하위 문턱 전압 분포(도3a의 D1B)에 대응하는 "1"을 새롭게 저장함으로써 조정 메모리 셀(MC)의 문턱 전압을 하향시킬 수 있다.
도10은 도1의 컨트롤러(100)의 동작 방법을 예시적으로 도시하는 순서도이다. 컨트롤러(100)는 타겟 메모리 셀들로부터 리드된 데이터에 대한 에러 정정 실패 시 후술될 방법에 따라 동작할 수 있다.
단계(S110)에서, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터를 획득하고, 타겟 메모리 셀에 인접한 인접 메모리 셀로부터 리드된 제2 데이터를 획득할 수 있다. 컨트롤러(100)는 타겟 메모리 셀로부터 제1 데이터를 획득하고, 인접 메모리 셀로부터 제2 데이터를 획득하기 위해, 비휘발성 메모리 장치(200)를 제어할 수 있다.
단계(S120)에서, 컨트롤러(100)는 제1 데이터 및 제2 데이터에 근거하여, 제3 데이터를 생성할 수 있다. 컨트롤러(100)가 제3 데이터를 생성하는 구체적인 방법은 도11을 참조하여 상세하게 설명될 것이다.
단계(S130)에서, 컨트롤러(100)는 타겟 메모리 셀과 비트라인을 공유하는 조정 메모리 셀에 제3 데이터를 저장할 수 있다. 컨트롤러(100)는 조정 메모리 셀에 제3 데이터를 저장함으로써 조정 메모리 셀의 문턱 전압을 조정할 수 있다. 타겟 메모리 셀은 제3 데이터가 저장된 조정 메모리 셀로부터 BPD 영향을 받거나 받지 않을 수 있다. 결과적으로, 타겟 메모리 셀들은 이전보다 적은 에러 비트들을 포함하는 데이터를 출력할 수 있다.
도11은 도1의 컨트롤러(100)가 조정 메모리 셀에 저장될 제3 데이터를 생성하는 방법을 예시적으로 도시하는 순서도이다. 도11에 도시된 동작 방법은 도10의 단계(S102)의 실시 예일 수 있다.
단계(S210)에서, 컨트롤러(100)는 타겟 메모리 셀로부터 리드된 제1 데이터에 근거하여 타겟 메모리 셀이 리드 전압보다 낮은 문턱 전압을 가졌는지 여부를 판단할 수 있다. 타겟 메모리 셀이 리드 전압보다 낮은 문턱 전압을 가진 경우, 절차는 단계(S220)로 이동할 수 있다.
단계(S220)에서, 컨트롤러(100)는 인접 메모리 셀로부터 리드된 제2 데이터에 근거하여 인접 메모리 셀이 기준 전압보다 낮은 문턱 전압을 가졌는지 여부를 판단할 수 있다. 인접 메모리 셀이 기준 전압보다 낮은 문턱 전압을 가진 경우, 절차는 단계(S230)로 이동할 수 있다.
단계(S230)에서, 컨트롤러(100)는 타겟 메모리 셀이 에러 비트를 출력하는 것으로 추정함으로써 타겟 메모리 셀을 복구 그룹으로 지정할 수 있다.
단계(S240)에서, 컨트롤러(100)는 제1 전압보다 높은 문턱 전압 분포에 대응하도록 제3 데이터를 생성할 수 있다. 즉, 컨트롤러(100)는 조정 메모리 셀로부터 복구 그룹으로의 BPD 현상이 유발되도록 제3 데이터를 생성할 수 있다. 제1 전압은 조정 메모리 셀로부터 복구 그룹으로 BPD 현상을 유발하도록 하기 위한 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 최상위 문턱 전압 분포에 대응하는 제3 데이터를 생성할 수 있다.
단계(S220)에서, 인접 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 경우, 절차는 단계(S250)로 이동할 수 있다. 단계(S250)에서, 컨트롤러(100)는 타겟 메모리 셀을 억제 그룹으로 지정할 수 있다.
단계(S260)에서, 컨트롤러(100)는 제2 전압보다 낮은 문턱 전압 분포에 대응하도록 제3 데이터를 생성할 수 있다. 즉, 컨트롤러(100)는 조정 메모리 셀로부터 억제 그룹으로의 BPD 현상이 억제되도록 제3 데이터를 생성할 수 있다. 제2 전압은 조정 메모리 셀로부터 억제 그룹으로 BPD 현상을 억제하도록 하기 위한 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 최하위 문턱 전압 분포에 대응하는 제3 데이터를 생성할 수 있다.
단계(S210)에서, 타겟 메모리 셀이 리드 전압보다 높은 문턱 전압을 가진 경우, 절차는 단계(S270)로 이동할 수 있다. 단계(S270)에서, 컨트롤러(100)는 타겟 메모리 셀을 강화 그룹으로 지정할 수 있다.
단계(S210)에서, 컨트롤러(100)는 제1 전압보다 높은 문턱 전압 분포에 대응하도록 제3 데이터를 생성할 수 있다. 즉, 컨트롤러(100)는 조정 메모리 셀로부터 강화 그룹으로의 BPD 현상이 유발되도록 제3 데이터를 생성할 수 있다. 제1 전압은 조정 메모리 셀로부터 강화 그룹으로 BPD 현상을 유발하도록 하기 위한 소정의 전압 레벨일 수 있다. 예를 들어, 컨트롤러(100)는 최상위 문턱 전압 분포에 대응하는 제3 데이터를 생성할 수 있다.
도12는 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(100)와 실질적으로 유사하게 동작할 수 있다. 컨트롤러(1100)는 타겟 메모리 셀들로부터 리드된 데이터에 대한 에러 정정 동작이 실패한 경우, 타겟 메모리 셀들과 타겟 메모리 셀들에 인접한 인접 메모리 셀들의 문턱 전압에 따라, 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압을 조정할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도13은 본 발명의 실시 예에 따른 데이터 저장 장치(10)가 적용된 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라, 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(10)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 컨트롤러
200: 비휘발성 메모리 장치 210: 제어 로직
220: 전압 공급부 230: 인터페이스
240: 어드레스 디코더 250: 데이터 입출력부
260: 메모리 영역

Claims (16)

  1. 컨트롤러; 및
    복수의 메모리 셀들을 포함하고, 상기 컨트롤러의 제어에 따라 동작하도록 구성된 비휘발성 메모리 장치를 포함하되,
    상기 컨트롤러는 타겟 메모리 셀들로부터 제1 데이터를 리드하고, 상기 제1 데이터에 대해 에러 정정 동작이 실패한 경우 상기 타겟 메모리 셀들에 인접한 인접 메모리 셀들로부터 제2 데이터를 리드하고, 상기 제1 데이터 및 상기 제2 데이터에 근거하여 상기 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 조정하는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 선택된 타겟 메모리 셀들이 리드 전압보다 낮은 문턱 전압들을 가진 것으로 판단되고, 상기 선택된 타겟 메모리 셀들에 인접한 인접 메모리 셀들이 기준 전압보다 낮은 문턱 전압들을 가진 것으로 판단될 때, 상기 선택된 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 상향시키는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 선택된 타겟 메모리 셀들이 리드 전압보다 높은 문턱 전압들을 가진 것으로 판단될 때, 상기 선택된 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 상향시키는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 선택된 타겟 메모리 셀들이 리드 전압보다 낮은 문턱 전압들을 가진 것으로 판단되고, 상기 선택된 타겟 메모리 셀들에 인접한 인접 메모리 셀들이 기준 전압보다 높은 문턱 전압들을 가진 것으로 판단될 때, 상기 선택된 타겟 메모리 셀들과 비트라인들을 공유하는 조정 메모리 셀들의 문턱 전압들을 하향시키는 데이터 저장 장치.
  5. 컨트롤러; 및
    복수의 메모리 셀들을 포함하고, 상기 컨트롤러의 제어에 따라 동작하도록 구성된 비휘발성 메모리 장치를 포함하되,
    상기 컨트롤러는 제1 메모리 셀로부터 리드된 제1 데이터를 획득하고, 상기 제1 메모리 셀에 인접한 제2 메모리 셀로부터 리드된 제2 데이터를 획득하고, 상기 제1 데이터 및 상기 제2 데이터에 근거하여 제3 데이터를 생성하고, 상기 제1 메모리 셀과 비트라인을 공유하는 적어도 하나의 제3 메모리 셀에 상기 제3 데이터를 저장하고,
    상기 제3 데이터는, 상기 제1 데이터 및 상기 제2 데이터에 근거하여 상기 제1 메모리 셀이 에러 비트를 출력하는 것으로 추정될 때, 제1 전압보다 높은 문턱 전압 분포에 대응하도록 생성되는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 컨트롤러는,
    상기 제1 데이터에 근거하여 상기 제1 메모리 셀이 리드 전압보다 낮은 문턱 전압을 가진 것으로 판단되고, 상기 제2 데이터에 근거하여 상기 제2 메모리 셀이 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단될 때, 상기 제1 메모리 셀이 상기 에러 비트를 출력하는 것으로 추정하는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제3 데이터는, 상기 제1 데이터에 근거하여 상기 제1 메모리 셀이 리드 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 상기 제1 전압보다 높은 상기 문턱 전압 분포에 대응하도록 생성되는 데이터 저장 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제3 데이터는, 상기 제1 데이터에 근거하여 상기 제1 메모리 셀이 리드 전압보다 낮은 문턱 전압을 가진 것으로 판단되고 상기 제2 데이터에 근거하여 상기 제2 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 제2 전압보다 낮은 문턱 전압 분포에 대응하도록 생성되는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 컨트롤러는, 상기 제3 데이터를 저장하기 전에, 상기 제3 메모리 셀에 저장된 데이터를 카피하고 상기 제3 메모리 셀을 소거하는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 제1 메모리 셀과 상기 제2 메모리 셀은 인접한 워드라인들에 각각 연결되고, 상기 비트라인을 공유하는 데이터 저장 장치.
  11. 제1 메모리 셀로부터 리드된 제1 데이터를 획득하는 단계;
    상기 제1 메모리 셀에 인접한 제2 메모리 셀로부터 리드된 제2 데이터를 획득하는 단계;
    상기 제1 데이터 및 제2 데이터에 근거하여 제3 데이터를 생성하는 단계; 및
    상기 제1 메모리 셀과 비트라인을 공유하는 적어도 하나의 제3 메모리 셀에 상기 제3 데이터를 저장하는 단계를 포함하되,
    상기 제3 데이터를 생성하는 단계는,
    상기 제1 데이터 및 상기 제2 데이터에 근거하여 상기 제1 메모리 셀이 에러 비트를 출력하는 것으로 추정될 때, 제1 전압보다 높은 문턱 전압 분포에 대응하도록 상기 제3 데이터를 생성하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제3 데이터를 생성하는 단계는,
    상기 제1 데이터에 근거하여 상기 제1 메모리 셀이 리드 전압보다 낮은 문턱 전압을 가진 것으로 판단되고, 상기 제2 데이터에 근거하여 상기 제2 메모리 셀이 기준 전압보다 낮은 문턱 전압을 가진 것으로 판단될 때, 상기 제1 메모리 셀이 상기 에러 비트를 출력하는 것으로 추정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제3 데이터를 생성하는 단계는,
    상기 제1 데이터에 근거하여 상기 제1 메모리 셀이 리드 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 상기 제1 전압보다 높은 상기 문턱 전압 분포에 대응하도록 상기 제3 데이터를 생성하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제3 데이터를 생성하는 단계는,
    상기 제1 데이터에 근거하여 상기 제1 메모리 셀이 리드 전압보다 낮은 문턱 전압을 가진 것으로 판단되고, 상기 제2 데이터에 근거하여 상기 제2 메모리 셀이 기준 전압보다 높은 문턱 전압을 가진 것으로 판단될 때, 제2 전압보다 낮은 문턱 전압 분포에 대응하도록 상기 제3 데이터를 생성하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제3 데이터를 저장하는 단계 이전에,
    상기 제3 메모리 셀에 저장된 데이터를 카피하는 단계; 및
    상기 제3 메모리 셀을 소거하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1 메모리 셀과 상기 제2 메모리 셀은 인접한 워드라인들에 각각 연결되고, 상기 비트라인을 공유하는 데이터 저장 장치의 동작 방법.
KR1020150170805A 2015-12-02 2015-12-02 데이터 저장 장치 및 그것의 동작 방법 KR102369307B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150170805A KR102369307B1 (ko) 2015-12-02 2015-12-02 데이터 저장 장치 및 그것의 동작 방법
US15/097,793 US9570189B1 (en) 2015-12-02 2016-04-13 Data storage device and operating method thereof
TW105113896A TWI702533B (zh) 2015-12-02 2016-05-05 資料儲存裝置及其操作方法
CN201610369756.2A CN106816177B (zh) 2015-12-02 2016-05-30 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170805A KR102369307B1 (ko) 2015-12-02 2015-12-02 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170064834A KR20170064834A (ko) 2017-06-12
KR102369307B1 true KR102369307B1 (ko) 2022-03-03

Family

ID=57964982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170805A KR102369307B1 (ko) 2015-12-02 2015-12-02 데이터 저장 장치 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US9570189B1 (ko)
KR (1) KR102369307B1 (ko)
CN (1) CN106816177B (ko)
TW (1) TWI702533B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10248501B2 (en) * 2016-10-18 2019-04-02 SK Hynix Inc. Data storage apparatus and operation method thereof
KR20190038049A (ko) 2017-09-29 2019-04-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN108511021B (zh) * 2018-03-26 2020-10-27 上海华虹宏力半导体制造有限公司 一种虚拟接地闪存读取电路
KR20200018060A (ko) * 2018-08-10 2020-02-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN111524252B (zh) * 2020-04-27 2021-12-21 力高(山东)新能源技术有限公司 一种防止bms系统数据存储异常的处理方法
KR102410784B1 (ko) * 2021-02-02 2022-06-22 한양대학교 산학협력단 3차원 플래시 메모리의 소프트 프로그램 보상 동작 방법
US11961547B2 (en) * 2022-02-09 2024-04-16 Micron Technology, Inc. Techniques for memory system refresh

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055999A1 (en) 2006-09-05 2008-03-06 Sony Corporation Nonvolatile semiconductor memory device and writing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7630253B2 (en) * 2006-04-05 2009-12-08 Spansion Llc Flash memory programming and verification with reduced leakage current
US8031520B2 (en) * 2008-08-21 2011-10-04 Macronix International Co., Ltd. Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect
KR101552210B1 (ko) * 2009-03-10 2015-09-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101044490B1 (ko) * 2009-06-30 2011-06-27 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 동작 방법
KR101710663B1 (ko) * 2010-03-02 2017-02-28 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8503237B1 (en) * 2011-05-18 2013-08-06 Western Digital Technologies, Inc. System and method for data recovery in a solid state storage device
KR20130016619A (ko) * 2011-08-08 2013-02-18 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR101913331B1 (ko) * 2012-01-19 2018-10-30 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법
US9001577B2 (en) * 2012-06-01 2015-04-07 Micron Technology, Inc. Memory cell sensing
US8811084B2 (en) * 2012-08-30 2014-08-19 Micron Technology, Inc. Memory array with power-efficient read architecture
US8908436B2 (en) * 2013-02-22 2014-12-09 Ps4 Luxco S.A.R.L. Method and device for storing and reading reliable information in a NAND array
KR102068163B1 (ko) * 2013-02-27 2020-01-20 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
KR102114230B1 (ko) * 2013-10-07 2020-05-25 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055999A1 (en) 2006-09-05 2008-03-06 Sony Corporation Nonvolatile semiconductor memory device and writing method thereof

Also Published As

Publication number Publication date
CN106816177B (zh) 2020-09-18
TW201721402A (zh) 2017-06-16
US9570189B1 (en) 2017-02-14
TWI702533B (zh) 2020-08-21
CN106816177A (zh) 2017-06-09
KR20170064834A (ko) 2017-06-12

Similar Documents

Publication Publication Date Title
KR102369307B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102239868B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11500562B2 (en) Memory system, memory controller, and operation method thereof utilizing at least first and second operational modes
US9646696B2 (en) Semiconductor memory device, erasing methods thereof, and data storage device including the same
KR20160074237A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102564441B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210024912A (ko) 저장 장치 및 그 동작 방법
KR102513505B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
US11061815B2 (en) Memory system, memory controller and operating method
US10152372B2 (en) Data storage device and operating method thereof
US10026501B2 (en) Data storage device and operating method thereof
KR102500222B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10978161B2 (en) Memory system, memory controller and memory device
KR20230000731A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN114596898A (zh) 存储器系统及其操作方法
US20160322087A1 (en) Data storage device and operating method thereof
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
KR20200117555A (ko) 메모리 시스템, 메모리 장치 및 메모리 컨트롤러
US11404137B1 (en) Memory system and operating method of memory system
US11854659B2 (en) Memory system and operating method determining target status read check period in thermal throttling mode
US20230144376A1 (en) Performance optimization device of memory system and operating method thereof
US11544204B2 (en) Memory system, memory controller and method for operating memory controller
KR20210073754A (ko) 시스템, 컨트롤러 및 시스템의 동작 방법
KR20210054188A (ko) 메모리 시스템 및 메모리 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right