CN111798913A - 存储器系统、存储器控制器及其操作方法 - Google Patents

Abstract

本公开涉及一种存储器系统、存储器控制器及其操作方法。存储器系统包括：存储器设备，包括多个存储器块；以及存储器控制器，被配置为控制存储器设备。在空闲时间期间，存储器控制器搜索存储器设备的第一存储器块中的多条字线中的第一字线的目标读取偏置，并生成包含目标读取偏置的历史信息。

Description

存储器系统、存储器控制器及其操作方法

相关申请的交叉参考

本申请要求于2019年4月9日提交的韩国专利申请第10-2019-0041225号的优先权，其全部内容通过引用并入本文。

技术领域

各种实施例总体上涉及存储器系统、存储器控制器及其操作方法。

背景技术

存储器系统基于主机(诸如计算机)、移动终端(诸如智能手机和平板电脑)或各种其他电子设备的请求来存储数据。存储器系统可以是将数据存储在磁盘(诸如硬盘驱动器(HDD))中的类型，或者是将数据存储在非易失性存储器(诸如固态驱动器(SDD)、通用闪存存储(UFS)器件和/或嵌入式MMC(eMMC)器件)中的类型。

包含在存储器系统中的非易失性存储器可包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM)中的任一种。

存储器系统还可以包括用于控制存储器设备的存储器控制器。存储器控制器可从主机接收命令，并且可基于接收到的命令来执行或控制用于相对于存储器系统中包含的易失性存储器或非易失性存储器读取、写入或擦除数据的操作。

在传统存储器系统中，从存储器设备读取数据的过程中会不可避免地发生读取失败。当发生这种读取失败时，无法有效地执行数据的正常读取操作。因此，本领域需要能够在发生读取失败时防止存储器系统的性能劣化，同时能够有效地执行和正确地完成读取重试操作的技术。

发明内容

各种实施例的目的在于提供能够在发生数据的读取失败时进行高速数据恢复的存储器系统、存储器控制器及其操作方法。

此外，各种实施例的目的在于提供能够通过抢先搜索用于数据的读取重试的最佳目标读取偏置(bias)来在发生数据的读取失败时快速有效地进行数据恢复的存储器系统、存储器控制器及其操作方法。

此外，各种实施例的目的在于提供能够考虑存储器系统的存储器设备的劣化状态而抢先搜索在未来读取操作中使用的最佳目标读取偏置的存储器系统、存储器控制器及其操作方法。

在一个方面中，根据实施例的一种存储器系统可包括：存储器设备，包含多个存储器块；以及存储器控制器，被配置为控制存储器设备。

在空闲时间期间，存储器控制器可搜索存储器设备的可选第一存储器块中的多条字线中的第一字线的目标读取偏置，并且可以生成包含所搜索的目标读取偏置的历史信息。

历史信息可以按照存储器块的单位生成。

备选地，历史信息可以按照字线的单位生成。

备选地，历史信息可以按照字线组的单位生成。

第一字线可对应于第一存储器块中的多条字线中最外面的字线。备选地，第一字线可对应于第一存储器块中的多条字线中与伪字线相邻的字线。

当基于第一存储器块中的一个页面的读取操作的第一存储器块的读取计数值等于或大于阈值时，存储器控制器可在空闲时间期间搜索第一存储器块中的第一字线的目标读取偏置。

阈值可被设置为小于与第一存储器块相对应的与劣化相关的读取计数值。

一旦第一存储器块中的一个页面发生读取失败，存储器控制器可通过参考历史信息而基于目标读取偏置来执行读取重试操作。

在另一方面中，实施例可提供一种存储器控制器，包括：主机接口，被配置为与主机通信；存储器接口，被配置为与存储器设备通信；以及控制电路，被配置为控制存储器设备的操作。

存储器设备的操作可包括读取操作、编程操作或擦除操作。

控制电路可包括固件和被配置为执行固件的处理器。

在空闲时间期间，控制电路可搜索存储器设备的第一存储器块中的多条字线中的第一字线的目标读取偏置，并且可以生成包含目标读取偏置的历史信息。

目标读取偏置可以是第一存储器块的代表性目标读取偏置。

目标读取偏置可以是第一条字线的单个目标读取偏置。

目标读取偏置可以是包含第一字线的字线组的代表性目标读取偏置。

在又一方面中，实施例可提供一种用于操作存储器控制器的方法，包括：在空闲时间期间搜索存储器设备的第一存储器块中的多条字线中的第一字线的目标读取偏置；以及生成包含目标读取偏置的历史信息。

在又一方面中，实施例可提供一种用于控制存储器设备的控制器的操作方法，在空闲时间期间为存储器设备内具有大于阈值的读取计数的目标存储器块确定最佳读取偏置；以及一旦目标存储器块的读取失败，控制存储器设备以基于所确定的最佳读取偏置对目标存储器块执行读取重试操作。

实施例可提供能够在发生数据的读取失败时实现高速数据恢复的存储器系统、存储器控制器及其操作方法。

此外，实施例可提供能够通过抢先搜索用于数据的读取重试的最佳目标读取偏置来在发生数据的读取失败时快速有效地进行数据恢复的存储器系统、存储器控制器及其操作方法。

此外，实施例可提供能够考虑存储器设备的劣化状态而抢先搜索将在数据的读取操作中使用的最佳目标读取偏置的存储器系统、存储器控制器及其操作方法。

附图说明

图1是示意性示出根据本发明实施例的存储器系统的框图。

图2是示意性示出根据本发明实施例的存储器设备的框图。

图3是示意性示出根据本发明实施例的存储器设备的存储器块的示图。

图4是示出根据本发明实施例的存储器系统中的数据恢复处理的流程图。

图5是示出根据本发明实施例的用于存储器系统中的高速数据恢复的使用抢先历史信息生成技术操作存储器控制器的方法的流程图。

图6是示出根据本发明实施例的用于存储器系统中的高速数据恢复的抢先历史信息生成定时的示图。

图7是示出根据本发明实施例的用于存储器系统中的高速数据恢复的抢先目标读取偏置搜索的示图。

图8是详细示出根据本发明实施例的用于使用抢先历史信息生成技术在存储器系统中高速数据恢复的操作存储器控制器的方法的流程图。

图9是示出根据本发明实施例的用于存储器系统中的高速数据恢复的抢先目标读取偏置搜索目标的示图。

图10是示出根据本发明实施例的用于存储器系统中的高速数据恢复的另一抢先目标读取偏置搜索目标的示图。

图11是示出根据本发明实施例的用于存储器系统中的高速数据恢复的又一抢先目标读取偏置搜索目标的示图。

图12是示出根据本发明实施例的当应用抢先历史信息生成技术时的存储器系统中的数据恢复处理的流程图。

图13是根据本发明实施例的存储器控制器的示意性功能框图。

图14是示意性示出根据本发明实施例的计算系统的框图。

具体实施方式

本公开的各种实施例的特征可以部分或全部地耦合、组合或分离。各种交互和操作都是可能的。可以单独地或组合地实践各种实施例。

下面通过各种实施例参考附图描述存储器系统、存储器控制器及其操作方法。

图1是示意性示出根据实施例的存储器系统100的框图。

参考图1，存储器系统100可包括存储数据的存储器设备110以及控制存储器设备110的存储器控制器120。

存储器设备110包括多个存储器块，并且响应于存储器控制器120的控制而操作。例如，存储器设备110的操作可包括读取操作、编程操作(也称为写入操作)和擦除操作。

存储器设备110可包括存储器单元阵列，其包括存储数据的多个存储器单元。这样的存储器单元阵列可存在于存储器块中。

例如，存储器设备110可通过DDR SDRAM(双数据速率同步动态随机存取存储器)、LPDDR4(低功率双数据速率4)SDRAM、GDDR(图形双数据速率)SDRAM、LPDDR(低功率DDR)、RDRAM(Rambus动态随机存取存储器)、NAND闪存、垂直NAND闪存、NOR闪存、电阻随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移转矩随机存取存储器(STT-RAM)来实现。

存储器设备110可在三维阵列结构中实现。实施例不仅可应用于电荷存储层通过导电浮栅配置的闪存设备，而且还可应用于电荷存储层通过介电层配置的电荷陷阱闪存(CTF)。

存储器设备110被配置为从存储器控制器120接收命令和地址，并且访问由地址选择的存储器单元阵列中的区域。换言之，存储器设备110可针对由地址选择的区域执行与该命令相对应的操作。

例如，存储器设备110可执行编程操作、读取操作和擦除操作。在编程操作中，存储器设备110可在由地址选择的区域中编程数据。在读取操作中，存储器设备110可从由地址选择的区域读取数据。在擦除操作中，存储器设备110可擦除存储在由地址选择的区域中的数据。

存储器控制器120可根据主机的请求来控制存储器设备110的操作，或者在没有主机的请求的情况下自主地控制操作。

例如，存储器控制器120可控制存储器设备110的写入(编程)、读取、擦除和后台操作。例如，后台操作可以是垃圾收集(GC)操作、损耗均衡(WL)操作、坏块管理(BBM)操作等。

参考图1，存储器控制器120可包括主机接口121、存储器接口122和控制电路123。

主机接口121提供用于与主机通信的接口。当从主机接收命令时，控制电路123可通过主机接口121接收命令，然后可执行处理所接收命令的操作。

存储器接口122与存储器设备110耦合，从而提供用于与存储器设备110通信的接口。即，存储器接口122可被配置为响应于控制电路123的控制而在存储器设备110和存储器控制器120之间提供通信。

控制电路123执行存储器控制器120的一般控制操作，从而控制存储器设备110的操作。为此，例如，控制电路123可包括处理器124和工作存储器125中的至少一个，并且还可以包括错误检测和校正电路(ECC电路)126。

处理器124可控制存储器控制器120的一般操作，并且可以执行逻辑计算。处理器124可通过主机接口121与主机通信，并且可通过存储器接口122与存储器设备110通信。

处理器124可执行闪存转换层(FTL)的功能。处理器124可通过闪存转换层(FTL)将由主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。闪存转换层(FTL)可接收逻辑块地址(LBA)并且通过使用映射表来将其转换为物理块地址(PBA)。根据映射单元的不同，闪存转换层具有多种地址映射方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。

处理器124被配置为随机化从主机接收的数据。例如，处理器124可通过使用随机化种子来随机化从主机接收的数据。将被存储的随机化数据被提供给存储器设备110，并且被编程到存储器单元阵列。

处理器124被配置为在读取操作中对从存储器设备110接收的数据进行去随机化。例如，处理器124可通过使用去随机化种子来去随机化从存储器设备110接收的数据。去随机化数据可被输出到主机。

处理器124可通过执行固件来控制存储器控制器120的操作。换句话说，为了控制存储器控制器120的一般操作并执行逻辑计算，处理器124可在启动时执行(驱动)加载到工作存储器125的固件。例如，固件可存储在存储器设备110中并被加载到工作存储器125。

例如，作为在存储器系统100中执行的程序的固件可包括在从主机向存储器系统100请求的逻辑地址与存储器设备110的物理地址之间执行转换功能的闪存转换层(FTL)、用于分析从主机向作为存储设备的存储器系统100请求的命令并将命令传送到闪存转换层(FTL)的主机接口层(HIL)以及将从闪存转换层(FTL)指示的命令传送到存储器设备110的闪存接口层(FIL)。

工作存储器125可存储驱动存储器控制器120所必需的固件、程序代码、命令和数据。

例如，实施为易失性存储器的工作存储器125可包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)中的至少一个。

ECC电路126可被配置为通过使用纠错码来检测存储在工作存储器125中的数据的错误位(即，读取从存储器设备110传输的数据)，并校正检测到的错误位。

ECC电路126可被配置为通过使用纠错码来解码数据。ECC电路126可以根据所使用的代码通过各种解码器中的任何一种来实现。例如，可以使用执行非系统码解码的解码器或执行系统码解码的解码器。

例如，ECC电路126可针对每个读取数据以扇区为单位检测错误位。即，每个读取数据可由多个扇区构成。扇区可表示小于作为闪存的读取单位的页面的数据单位。构成每个读取数据的扇区可通过地址的媒介(medium)彼此匹配。

ECC电路126可计算误码率(BER)，并且可以通过扇区的单位来确定错误是否可校正。例如，在误码率(BER)高于参考值的情况下，ECC电路126可确定对应扇区是不可校正的或已经失败。另一方面，在误码率(BER)低于参考值的情况下，ECC电路126可确定对应扇区是可校正的或已经通过。

ECC电路126可顺序地对所有读取数据执行错误检测和校正操作。在读取数据中包括的扇区是可校正的情况下，ECC电路126可针对下一读取数据省略对应扇区的错误检测和校正操作。如果以这种方式结束对所有读取数据的错误检测和校正操作，则ECC电路126可检测被确定为不可校正的扇区。可能有一个或多个扇区被确定为不可校正。ECC电路126可将被确定为不可校正的扇区的信息(例如，地址信息)传送到处理器124。

总线127可被配置为在存储器控制器120的部件121、122、124、125和126之间提供通道。例如，总线127可包括用于传送各种控制信号、命令等的控制总线、用于传送各种数据的数据总线等。

上面描述的存储器控制器120的部件121、122、124、125和126仅通过示例来描述。根据应用，可以删除部件121、122、124、125和126中的一个或多个，并且在一些情况下，可以组合部件121、122、124、125和126中的一个或多个。此外，存储器控制器120可包括图1中未示出的一个或多个附加部件。

下面参考图2详细描述存储器设备110。

图2是示意性示出根据实施例的存储器设备110的框图。

参考图2，存储器设备110可包括存储器单元阵列210、地址解码器220、读写电路230、控制逻辑240和电压生成电路250。

存储器单元阵列210可包括多个存储器块BLK1-BLKz(z是2以上的自然数)。

多个存储器块BLK1-BLKz可通过字线WL耦合至地址解码器220。多个存储器块BLK1-BLKz可通过位线BL1-BLm耦合至读写电路230。

多个存储器块BLK1-BLKz中的每一个都可包括多个存储器单元。例如，多个存储器单元可以是非易失性存储器单元，并且可以通过具有垂直通道结构的非易失性存储器单元进行配置。存储器单元阵列210可通过二维结构的存储器单元阵列或通过三维结构的存储器单元阵列进行配置。

包括在存储器单元阵列中的多个存储器单元中的每一个可存储至少1位数据。例如，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是存储1位数据的信号级单元(SLC)。对于另一情况，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是存储2位数据的多级单元(MLC)。对于另一情况，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是存储3位数据的三级单元(TLC)。对于另一情况，包括在存储器单元阵列210中的多个存储器单元中的每一个可以是存储4位数据的四级单元(QLC)。对于另一情况，存储器单元阵列210可包括多个存储器单元，每一个都存储5位或更多位数据。

参考图2，地址解码器220、读写电路230、控制逻辑240和电压生成电路250可操作为驱动存储器单元阵列210的外围电路。

地址解码器220可通过字线WL耦合至存储器单元阵列210。地址解码器220可被配置为响应于控制逻辑240的控制来操作。地址解码器220可通过存储器设备110中的输入/输出缓冲器接收地址。

地址解码器220可被配置为解码所接收地址中的块地址。地址解码器220可根据解码的块地址选择至少一个存储器块。地址解码器220可将在电压生成电路250中生成的读取电压Vread施加于在读取操作期间在读取电压施加操作中选择的存储器块中选择的字线，并且可将通过电压Vpass施加于剩余的未选择字线。此外，地址解码器220可将在电压生成电路250中生成的验证电压施加于在编程验证操作中在所选存储器块中选择的字线，并且可将通过电压Vpass施加于剩余的未选择字线。

地址解码器220可被配置为解码所接收地址中的列地址。地址解码器220可将解码后的列地址传输到读写电路230。

存储器设备110的读取操作和编程操作可以页面为单位来执行。在请求读取操作或编程操作时接收的地址可包括块地址、行地址和列地址。

地址解码器220可根据块地址和行地址来选择一个存储器块和一条字线。列地址可被地址解码器220解码并提供给读写电路230。

地址解码器220可包括块解码器、行解码器、列解码器和地址缓冲器中的至少一个。

读写电路230可包括多个页面缓冲器PB1-PBm。读写电路230可在存储器单元阵列210的读取操作中操作为读取电路，并且可在存储器单元阵列210的写入操作中操作为写入电路。

上述读写电路230可包括页面缓冲电路或数据寄存器电路。例如，数据寄存器电路可包括用于执行数据处理功能的数据缓冲器，并且还可以包括用于执行高速缓存功能的高速缓存缓冲器。

多个页面缓冲器PB1-PBm可通过位线BL1-BLm耦合至存储器单元阵列210。多个页面缓冲器PB1-PBm可在读取操作和编程验证操作中连续地向与存储器单元耦合的位线提供感测电流，以感测存储器单元的阈值电压，并且可以通过感测节点根据对应存储器单元的编程状态感测流动的电流量发生改变，来锁存感测数据。读写电路230可响应于从控制逻辑240输出的页面缓冲控制信号来操作。

在读取操作中，读写电路230通过感测存储器单元的数据临时地存储读取的数据，然后将数据DATA输出到存储器设备110的输入/输出缓冲器。作为示例性实施例，除了页面缓冲器(或页面寄存器)，读写电路230还可以包括列选择电路。

控制逻辑240可与地址解码器220、读写电路230和电压生成电路250耦合。控制逻辑240可通过存储器设备110的输入/输出缓冲器接收命令CMD和控制信号CTRL。

控制逻辑240可被配置为响应于控制信号CTRL来控制存储器设备110的一般操作。此外，控制逻辑240可输出用于调整多个页面缓冲器PB1-PBm的感测节点的预充电电位水平的控制信号。

控制逻辑240可控制读写电路230来执行存储器单元阵列210的读取操作。

电压生成电路250可响应于从控制逻辑240输出的电压生成电路控制信号，在读取操作中生成读取电压Vread和通过电压Vpass。

图3是示意性示出根据实施例的存储器设备110的存储器块BLKi(i＝1、2、……或z)的示图。

参考图3，包括在存储器设备110中的多个存储器块BLK1-BLKz中的任何存储器块BLKi(i＝1、2、……或z)可被配置为以矩阵形式设置的n个页面(即，PG1-PGn，n是2以上的自然数)和m个字符串(即，STR1-STRm，m是2以上的自然数)。

n个页面PG1-PGn对应于n条字线WL1-WLn，而m个字符串STR1-STRm对应于m条位线BL1-BLm。

换言之，在多个存储器块BLK1-BLKz中的任意存储器块BLKi(i＝1、2、……或z)中，n条字线WL1-WLn和m条位线BL1-BLm可以相交模式设置。

可以在n条字线WL1-WLn和m条位线BL1-BLm的相应交点处定义存储器单元，并且可以在每个存储器单元中设置晶体管。例如，设置在每个存储器单元中的晶体管可包括漏极、源极和栅极。晶体管的漏极(或源极)可直接或经由一个或多个其它晶体管与对应位线进行耦合，晶体管的源极(或漏极)可直接或经由一个或多个其它晶体管与源极线(可以是地)进行耦合，并且晶体管的栅极可包括被电介质包围的浮置栅极和施加栅极电压的控制栅极。

读取操作和编程操作(写入操作)可以页面为单位执行，并且擦除操作可以存储器块为单位执行。

参考图3，在多个存储器块BLK1-BLKz中的任何存储器块BLKi(i＝1、2、……或z)中，可提供源极选择线和漏极选择线，其中一条在一条最外层字线(即，图3中的字线WL1)的外部并与其相邻，另一条在另一条最外层字线(即，图3中的字线WLn)的外部并与其相邻。

此外，可以在字线WL1和第一选择线之间另外设置至少一条伪字线。还可以在字线WLn和第二选择线之间另外设置至少一条伪字线。

图4是示出根据实施例的存储器系统100中的数据恢复处理的流程图。

参考图4，当在数据读取步骤S410期间发生读取失败时，存储器系统100可执行数据恢复处理。

参考图4，由于读取失败而执行的数据恢复处理可包括历史信息读取步骤S420、在历史信息读取步骤S420中确定历史信息存在时执行读取重试操作的读取重试步骤S430以及在历史信息读取步骤S420中确定不存在历史信息时搜索目标读取偏置(TRB)的目标读取偏置搜索步骤S440。

在历史信息读取步骤S420中，存储器控制器120可检查是否已经搜索到的目标读取偏置(TRB)或与之对应的信息(例如，读取重试表的索引)作为历史信息存在。

在本说明书中，目标读取偏置(TRB)可以是施加于与设置在每个存储器单元中的晶体管电耦合的字线WL的栅极电压的类型，以执行读取操作。这种目标读取偏置(TRB)也被称为最佳读取偏置。例如，这种目标读取偏置可对应于每条字线WL或者可对应于每个存储器块。即，包括目标读取偏置(TRB)或与其对应的信息的历史信息可以是针对每条字线WL的信息或数据的类型，或者可存在于每个存储器块。

当在历史信息读取步骤S420中确定存在历史信息时，执行读取重试步骤S430。在这种读取重试步骤S430中，存储器控制器120可通过使用在历史信息读取步骤S420中检查的历史信息中包括的目标读取偏置(TRB)来执行读取重试操作。

当在历史信息读取步骤S420中确定历史信息不存在时，执行目标读取偏置搜索步骤S440。在目标读取偏置搜索步骤S440中，存储器控制器120新搜索与最佳读取偏置相对应的目标读取偏置(TRB)，并生成包括新搜索的目标读取偏置(TRB)的历史信息。此后，存储器控制器120可通过使用在搜索中找到的目标读取偏置(TRB)来执行读取重试步骤S430。目标读取偏置(TRB)对应于对应的字线WL或对应的存储器块。

这里，搜索目标读取偏置(TRB)可意味着找到最佳读取偏置，用于精确地读取存储在对应存储器单元中的数据而不发生读取失败。作为搜索处理的目标的最佳读取偏置的数量可根据对应存储器单元的级别(例如，单级、多级、三级等)而变化。

如上所述，目标读取偏置(TRB)也被称为最佳读取偏置。读取偏置(也可称为读取电压)可以不固定，但是根据存储器设备110内的存储器单元的阈值分布而变化。因此，适合于存储器设备110内的存储器单元的失真阈值电压分布的最佳读取偏置被称为目标读取偏置(TRB)。这里，阈值电压分布的失真可由存储器单元的阈值电压的意外变化而引起。即，当阈值电压分布发生失真时，晶体管的阈值电压(Vth)可无意地减小或增大。同时，当观察整个存储器单元阵列时，设置在存储器单元阵列中的多个晶体管的阈值电压分布可在阈值电压减小的方向或阈值电压增加的方向上偏移。当相邻阈值电压分布严重重叠时，阈值电压分布的失真度可增大。阈值电压分布的这种失真可导致读取失败。

根据上述描述，需要根据阈值电压分布的失真度，将目标读取偏置(TRB)确定为最佳值。作为搜索目标的最佳读取偏置的数量可根据存储器单元是单级单元(SLC)、多级单元(MLC)、三级单元(TLC)还是四级单元(QLC)而不同。单级单元(SLC)共有每个单元两个阈值电压分布(L0和L1)，多级单元(MLC)共有每个单元四个阈值电压分布(L0、L1、L2和L3)，三级单元(TLC)共有每个单元八个阈值电压分布(L0、L1、L2、L3、L4、L5、L6和L7)。四级单元(QLC)共有每个单元16个阈值电压分布。

例如，在具有两个(＝2^1)阈值电压分布的单级单元(SLC)的情况下，在最坏的情况下，可搜索单个目标读取偏置(TRB)。对于另一情况，在具有四个(＝2²)阈值电压分布的多级单元(MLC)的情况下，在最坏的情况下，可搜索三个目标读取偏置。对于另一情况，在具有八个(＝2³)阈值电压分布的三级单元(TLC)的情况下，在最坏的情况下，可搜索七个目标读取偏置。由于这一事实，在数据恢复处理中，可要求很长时间来搜索这些目标读取偏置。

以这种方式，在恢复数据时，在不存在历史信息的情况下，搜索最佳读取偏置，由此花费大量时间搜索目标读取偏置。因此，数据恢复会很慢。因此，可引起存储器系统100的性能劣化。

为了解决这一情况，本发明的实施例提供了用于高速数据恢复的抢先历史信息生成技术。下面将详细描述用于高速数据恢复的这种抢先历史信息生成技术。

图5是示出根据本发明实施例的用于存储器系统100中的高速数据恢复的使用抢先历史信息生成技术操作存储器控制器120的方法的流程图，图6是示出根据实施例的用于存储器系统100中的高速数据恢复的抢先历史信息生成定时的示图，以及图7是示出根据实施例的用于存储器系统100中的高速数据恢复的抢先目标读取偏置搜索的示图。

参考图5和图6，可通过在空闲时间Ti期间搜索目标读取偏置(TRB)的步骤S510和生成包括在搜索中发现的目标读取偏置(TRB)的历史信息的步骤S520来执行用于高速数据恢复的抢先历史信息生成技术。

在空闲时间Ti期间，不执行诸如读取操作、编程操作和擦除操作的正常操作。空闲时间Ti可以在连续操作时间To之间，其中在每个操作时间期间执行正常操作。

这种空闲时间Ti可以是存储器控制器120中的闪存接口层(FIL)。例如，闪存接口层(FIL)可将从闪存转换层(FTL)指示的命令传送到存储器设备110。

在空闲时间Ti期间，存储器控制器120可搜索存储器设备110的第一存储器块(即，BLK1-BLKz中的任一个)中的第一字线(WL1-WLn中的一条)的目标读取偏置(TRB)(S510)，并且可以生成包括搜索的目标读取偏置(TRB)的历史信息(S520)。第一字线是用于搜索目标读取偏置(TRB)的目标。

在步骤S510中，搜索目标读取偏置(TRB)可意味着找到最佳读取偏置，用于精确地读取存储在对应存储器单元中的数据而没有读取失败。作为搜索处理的目标的最佳读取偏置的数量可根据对应存储器单元的级别(例如，单级、多级、三级等)而变化。

例如，当向第一字线(WL1-WLn中的一条)提供各种读取偏置时，可以从提供的读取偏置中选择最佳读取偏置作为目标读取偏置(TRB)。以这种方式选择的目标读取偏置(TRB)是能够精确地读取与第一字线(WL1-WLn中的一条)对应的页面中存储的数据而不发生读取失败的最佳读取偏置。

例如，空闲时间Ti期间的目标读取偏置搜索和历史信息生成步骤S510和S520可通过存储器控制器120中包括的控制电路123执行。即，控制电路123中的处理器124可通过执行加载在工作存储器125中的固件来执行目标读取偏置搜索和历史信息生成步骤S510和S520。

历史信息可通过存储器控制器120生成，并且可存储在存储器控制器120的内部存储器(例如，工作存储器125等)中。历史信息可存储在存储器设备110中，或者可以存储在存储器控制器120的内部存储器(例如，工作存储器125等)和存储器设备100二者中。

存储器控制器120可以存储器块为单位或以字线为单位来执行目标读取偏置搜索和历史信息生成的步骤。

因此，第一存储器块中的一条第一字线的目标读取偏置(TRB)可以是包括第一字线的第一存储器块的一个代表性目标读取偏置，或者可以是第一存储器块中的一条第一字线的单个目标读取偏置。

换句话说，存储器控制器120可搜索第一存储器块中的多条字线WL1-WLn中的第一字线的目标读取偏置(TRB)，作为第一存储器块的代表性目标读取偏置。

备选地，存储器控制器120可搜索第一存储器块中的多条字线WL1-WLn中的第一字线的目标读取偏置(TRB)，作为第一字线的单个目标读取偏置。即，存储器控制器120可单独搜索第一存储器块中的多条字线WL1-WLn中的每一条的目标读取偏置。

备选地，存储器控制器120可搜索第一存储器块中的多条字线WL1-WLn中的第一字线的目标读取偏置(TRB)，作为包括第一字线的字线组的代表性目标读取偏置。这里，一个字线组可包括第一存储器块中的多条字线WL1-WLn中的至少两条字线。

如上所述，根据存储器设备110的阈值电压(Vth)分布的失真度，可经由搜索来确定目标读取偏置(TRB)。因此，如图7所示，可以考虑存储器设备110的阈值电压分布来执行搜索和确定目标读取偏置(TRB)。

参考图7，在空闲时间Ti期间，根据存储器单元是单级单元(SLC)、多级单元(MLC)、三级单元(TLC)还是四级单元(QLC)，可改变搜索所需的最佳读取偏置的数量。

例如，参考图7，在具有两个(＝2¹)阈值电压分布L0和L1的单级单元(SLC)的情况下，可通过至少一个搜索处理来搜索单个目标读取偏置(例如，S0和S1中的至少S0)。对于另一情况，在具有四个(＝2²)阈值电压分布L0、L1、L2和L3的多级单元(MLC)的情况下，可通过至少三个搜索处理来搜索三个目标读取偏置(例如，S0-S3中的至少S0-S2)。对于另一情况，在具有八个(＝2³)阈值电压分布L0、L1、L2、L3、L4、L5、L6和L7的三级单元(TLC)的情况下，可通过至少七个搜索处理来搜索七个目标读取偏置(例如，S0-S7中的至少S0-S6)。

图8是详细示出根据实施例的用于存储器系统100中的高速数据恢复的使用抢先历史信息生成技术操作存储器控制器120的方法的流程图。

参考图8，用于存储器系统100中的高速数据恢复的使用抢先历史信息生成技术操作存储器控制器120的方法可包括读取操作步骤S810、读取计数值监控步骤S820、存储器状态确定步骤S830、存储器块地址保存步骤S840，空闲时间确定步骤S850、存储器块地址加载步骤S860和历史信息存在检查步骤S870。在执行搜索目标读取偏置的步骤S510之前，可执行步骤S810-S870。

在读取操作步骤S810中对多个存储器块BLK1-BLKz中的第一存储器块执行读取操作的情况下，在读取计数值监控步骤S820中，存储器控制器120增加第一存储器块的读取计数值READ_COUNT，并监控增加的读取计数值READ_COUNT。

在存储器状态确定步骤S830中，存储器控制器120根据第一存储器块中的一个页面(PG1-PGn中的一个)的读取操作来确定第一存储器块的读取计数值READ_COUNT是否等于或大于设置阈值TH。

如果在步骤S830中确定第一存储器块的读取计数值READ_COUNT小于设置阈值TH，则存储器控制器120可再次执行读取操作。

如果在步骤S830中确定第一存储器块的读取计数值READ_COUNT等于或大于设置阈值TH，则执行存储器块地址保存步骤S840。

阈值TH可被设置为小于对应于第一存储器块的与劣化相关的读取计数值。对应于第一存储器块的与劣化相关的读取计数值是用于确定第一存储器块劣化的值，并且可以是指定值(即，100)。

在本示例中，如果第一存储器块的读取计数值READ_COUNT达到劣化相关读取计数值，则意味着在第一存储器块中已经发生劣化，并且可以对第一存储器块执行诸如垃圾收集操作的坏块管理(BBM)操作。考虑到这一点，与抢先历史信息生成技术的读取计数值READ_COUNT相对应的阈值TH可被设置为小于坏块管理操作(诸如垃圾收集操作)的与劣化相关的读取计数值。

如果满足触发抢先历史信息生成技术的性能的条件，则执行存储器块地址保存步骤S840。在这种存储器块地址保存步骤S840中，存储器控制器120保存第一存储器块的存储器块地址。

在存储器块地址保存步骤S840之后，执行空闲时间确定步骤S850。在空闲时间确定步骤S850中，存储器控制器120确定系统是否空闲，即，系统是否处于空闲时间Ti。

当在步骤S850中确定处于空闲时间TI时，执行存储器块地址加载步骤S860和历史信息存在检查步骤S870。

当是空闲时间Ti时，在存储器块地址加载步骤S860中，存储器控制器120加载在存储器块地址保存步骤S840中保存的第一存储器块的存储器块地址。

此后，在历史信息存在检查步骤S870中，存储器控制器120确定是否存在历史信息。历史信息包括对应于所加载存储器块地址的第一存储器块的读取偏置。

如果在步骤S870中确定存在历史信息，则存储器控制器120省略搜索目标读取偏置(TRB)的步骤S510和生成历史信息的步骤S520。

作为执行历史信息存在检查步骤S870的结果，如果历史信息不存在，则存储器控制器120执行搜索目标读取偏置(TRB)的步骤S510和生成历史信息的步骤S520。

如上所述，选择性地执行(即，不总是执行)通过搜索目标读取偏置(TRB)来抢先生成历史信息的抢先历史信息生成操作，但是存储器控制器120通过在空闲时间Ti期间搜索第一存储器块中的第一字线(WL1-WLn中的一条)的目标读取偏置(TRB)来生成历史信息，在这种情况下，根据第一存储器块中的一个页面的读取操作的第一存储器块的读取计数值READ_COUNT等于或大于设置阈值TH。因此，可以防止不必要的搜索目标读取偏置并检查历史信息是否存在。因此，可以防止存储器控制器120和包括存储器控制器120的存储器系统100的不必要的性能劣化。

此外，如上所述，因为在根据读取失败执行数据恢复处理之前，在正常操作时间To之间的空闲时间Ti期间，存储器控制器120预先生成数据恢复处理中所需的历史信息，所以即使发生读取失败，也可以进行高速数据恢复。

图8的流程图中所示的步骤顺序仅是示例，并且可以改变。在一些情况下，可组合多个步骤。此外，一个步骤可以省略或替换为另一个步骤。

图9是示出根据实施例的用于存储器系统100中的高速数据恢复的抢先目标读取偏置搜索目标的示图，以及图10是示出根据实施例的用于存储器系统100中的高速数据恢复的抢先目标读取偏置搜索目标的示图。

参考图9和图10，在空闲时间Ti期间经由搜索确定的目标读取偏置(TRB)可以是第一存储器块的代表性目标读取偏置。即，目标读取偏置(TRB)可以是表示第一存储器块中的所有字线WL1-WLn的一个代表性目标读取偏置。

即，只有包括在对应的第一存储器块中的多条字线WL1-WLn的一部分可以是在空闲时间Ti期间被抢先搜索目标读取偏置(TRB)的目标。

就可靠性而言，在多条字线WL1-WLn中，最外层的两条字线WL1和WLn可能是最弱的字线。

考虑到这一点，如图9所示，作为将在空闲时间Ti期间抢先搜索目标读取偏置(TRB)的目标的至少一条第一字线可对应于例如第一存储器块中的多条字线WL1-WLn中的两条最外层字线WL1和WLn中的至少一条。

如图10所示，在多个存储器块BLK1-BLKz中的任意第一存储器块BLKi(i＝1、2、……或z)中，至少一条第一伪字线DMY_WL1可附加地设置在第一最外层字线WL1的外部，与两条最外层字线WL1和WLn之间的读写电路230相邻，并且至少一条第二伪字线DMY_WL2可附加设置在第二最外层字线WLn的外部，被定位为与两条最外层字线WL1和WLn之间的第一最外层字线WL1相对。

在这种结构的情况下，在多条字线WL1-WLn中的可靠性方面，与一条或多条伪字线DMY_WL1和DMY_WL2相邻的一条或多条字线WL1和WLn可以是最弱的字线。

因此，如图10所示，作为将在空闲时间Ti期间抢先搜索目标读取偏置(TRB)的目标的第一字线可对应于第一存储器块中的多条字线WL1-WLn中的与一条或多条伪字线DMY_WL1和DMY_WL2相邻的一条或多条字线WL1和WLn。

就可靠性而言，在第一存储器块中的多条字线WL1-WLn中，第一字线是较弱的或最弱的字线。一般来说，在可靠性方面，最外层的字线或与伪字线相邻的字线可以是最弱的字线。在大多数情况下，最外层的字线和与伪字线相邻的字线可以是相同的，即字线WL1和WLn。然而，在一些情况下，其它字线可以是最弱的，例如，分别与WL1和WLn相邻的两条字线，即WL2到WLn-1。字线的可靠性可基于从字线读取的数据中生成的失败数据位(可由ECC校正或不可校正)的数量来确定。对于可靠性方面最弱的一条或多条字线，可能意味着由于相关联读取操作没有被正确执行而在这些字线上可能发生读取失败。换言之，第一字线可以是多条字线WL1-WLn中的字线，并且可以对应于被确定在读取操作中可能导致读取失败的字线。

图11是示出根据实施例的用于存储器系统100中的高速数据恢复的抢先目标读取偏置搜索目标的示图。

参考图11，与上面参照图9和图10所描述的不同，只有对应第一存储器块中包括的多条字线WL1-WLn的一部分成为在空闲时间Ti期间将抢先搜索目标读取偏置的目标，包括在对应第一存储器块中的多条字线WL1-WLn的每一条都可以是将在空闲时间Ti期间抢先搜索目标读取偏置的目标。

因此，参考图11，存储器控制器120可搜索对应第一存储器块中的多条字线WL1-WLn中的第一字线的目标读取偏置，不是表示整个第一存储器块的代表性目标读取偏置，而是对应第一字线的单个目标读取偏置。

换句话说，在空闲时间Ti期间搜索的目标读取偏置可以是第一字线的单个目标读取偏置。

图12是示出在根据实施例的应用抢先历史信息生成技术的情况下的存储器系统100中的数据恢复处理的流程图。

参考图12，根据上述抢先历史信息生成技术，通过在空闲时间Ti期间抢先搜索目标读取偏置(TRB)并提前抢先生成历史信息，当由于执行正常读取操作而发生读取失败时(S410)，存储器控制器120可以在执行历史信息读取步骤S420的处理中读取在读取失败之前抢先生成的历史信息，从而可快速执行读取重试(S430)。因此，高速数据恢复是可能的。

即，根据抢先历史信息生成技术，当历史信息不存在或最小时，可跳过或最低限度地执行数据恢复处理中的目标读取偏置搜索步骤S440，从而高速数据恢复是可能的。

例如，参考图12，在图8的历史信息生成步骤S520之后，当第一存储器块中的一个页面发生读取失败时执行数据恢复处理时，通过参考在历史信息生成步骤S520中预先生成的历史信息，可以使用目标读取偏置(TRB)执行读取重试操作。

即，在生成第一存储器块的历史信息或第一存储器块中包括的第一字线的历史信息之后，当发生第一存储器块中的一个页面的读取识别时，存储器控制器120中的控制电路123可通过参考预先生成的历史信息来基于对应的目标读取偏置(TRB)执行读取重试操作。

图13是根据实施例的存储器控制器120的示意性功能框图。

参考图13，存储器控制器120可包括：目标读取偏置搜索模块1310，在空闲时间Ti期间抢先搜索存储器设备110的第一存储器块中的多条字线WL1-WLn中的第一字线(WL1-WLn中的任一条)的目标读取偏置；以及历史信息管理模块1320，生成包括抢先搜索的目标读取偏置(TRB)的历史信息。

此外，根据实施例的存储器控制器120还可以包括：读取计数管理模块1330，其监控读取计数值READ_COUNT，并将其与阈值TH进行比较来检查是否满足执行抢先历史信息生成技术的条件；以及存储器块地址管理模块1340，其管理存储器块地址的保存和加载。

图14是示意性示出根据实施例的计算系统1400的框图。

参考图14，计算系统1400可包括电耦合至系统总线1460的存储器系统100、中央处理单元(CPU)1410、RAM 1420、UI/UX(用户接口/用户体验)模块1430，基于至少一种通信方案的通信模块1440以及电源管理模块1450。

计算系统1400可包括PC(个人计算机)、诸如智能手机的移动终端、平板电脑或任何各种其他电子设备。

计算系统1400还可以包括用于提供操作电压的电池，并且还可以包括应用芯片集、图形相关模块、相机图像处理器(CIS)、DRAM等。计算系统1400可包括其它部件。

存储器系统100可以是多种类型中的任一种。例如，存储器系统100可包括将数据存储在磁盘中的设备，诸如硬盘驱动器(HDD)。在另一示例中，存储器系统100可包括将数据存储在非易失性存储器中的设备，诸如固态驱动器(SDD)、通用闪存存储(UFS)设备和/或嵌入式MMC(eMMC)设备。非易失性存储器可包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除和可编程ROM)、闪存、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻RAM)和FRAM(铁电RAM)中的任一种。此外，存储器系统100可实现为各种类型的存储设备，并且可以安装在各种电子设备中。

上述实施例可向存储器系统100、存储器控制器120及其操作方法提供在发生数据读取失败时执行高速数据恢复的能力。

此外，这些实施例可通过抢先搜索用于数据读取重试的最佳目标读取偏置向存储器系统100、存储器控制器120及其操作方法提供在发生数据读取失败时快速有效地进行数据恢复的能力。

此外，考虑到存储器设备的劣化或失真状态，这些实施例可以向存储器系统100、存储器控制器120及其操作方法提供抢先搜索用于数据读取操作的最佳目标读取偏置的能力。

尽管已经说明和描述了各种实施例，但是本领域技术人员应理解，在不脱离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。因此，上面和附图中公开的实施例应仅在描述意义上被考虑，而不是用于限制本发明。本发明不受实施例和附图的限制。本发明涵盖所公开的实施例以及落入所附权利要求及其等效物范围内的所有变化、修改、添加和替换。

Claims (20)

1.一种存储器系统，包括：

存储器设备，包括多个存储器块；以及

存储器控制器，被配置为控制所述存储器设备，

其中在空闲时间期间，所述存储器控制器搜索所述存储器设备的第一存储器块中的多条字线中的第一字线的目标读取偏置，并生成包含所述目标读取偏置的历史信息。

2.根据权利要求1所述的存储器系统，其中所述第一字线对应于所述第一存储器块中的所述多条字线中的最外字线。

3.根据权利要求1所述的存储器系统，其中所述第一字线对应于所述第一存储器块中的所述多条字线中与伪字线相邻的字线。

4.根据权利要求1所述的存储器系统，其中所述第一字线是所述多条字线中最弱的。

5.根据权利要求1所述的存储器系统，其中所述存储器控制器搜索所述第一存储器块中的所述多条字线中的所述第一字线的所述目标读取偏置，作为所述第一存储器块的代表性目标读取偏置。

6.根据权利要求1所述的存储器系统，其中所述存储器控制器搜索所述第一存储器块中的所述多条字线中的所述第一字线的所述目标读取偏置，作为包含所述第一字线的字线组的代表性目标读取偏置。

7.根据权利要求1所述的存储器系统，其中当基于所述第一存储器块中的一个页面的读取操作的所述第一存储器块的读取计数值等于或大于阈值时，所述存储器控制器在所述空闲时间期间搜索所述第一存储器块中的所述第一字线的所述目标读取偏置。

8.根据权利要求7所述的存储器系统，其中所述阈值被设置为小于与所述第一存储器块相对应的与劣化相关的读取计数值。

9.根据权利要求1所述的存储器系统，其中一旦针对所述第一存储器块中的一个页面发生读取失败，所述存储器控制器通过参考所述历史信息而基于所述目标读取偏置来执行读取重试操作。

10.一种存储器控制器，包括：

主机接口，被配置为与主机通信；

存储器接口，被配置为与存储器设备通信；以及

控制电路，被配置为控制所述存储器设备的操作，

其中在所述存储器设备的空闲时间期间，所述控制电路搜索所述存储器设备的第一存储器块中的多条字线中的第一字线的目标读取偏置，并生成包含所述目标读取偏置的历史信息。

11.根据权利要求10所述的存储器控制器，其中所述控制电路以存储器块为单位生成所述历史信息。

12.根据权利要求10所述的存储器控制器，其中所述控制电路以字线组为单位生成所述历史信息。

13.根据权利要求10所述的存储器控制器。其中所述第一字线是所述第一存储器块中的所述多条字线中的最外字线。

14.根据权利要求10所述的存储器控制器，其中所述第一字线与伪字线相邻。

15.根据权利要求10所述的存储器控制器，其中所述第一字线是所述第一存储器块中的所述多条字线中最弱的。

16.一种用于操作存储器控制器的方法，所述方法包括：

在存储器设备的空闲时间期间，搜索所述存储器设备的第一存储器块中的多条字线中的第一字线的目标读取偏置；以及

生成包含所述目标读取偏置的历史信息。

17.根据权利要求16所述的方法，还包括：在所述搜索之前：

确定基于所述第一存储器块中的一个页面的读取操作的所述第一存储器块的读取计数值是等于还是大于阈值；

当所述读取计数值等于或大于所述阈值时，保存所述第一存储器块的存储器块地址；

确定是否为所述空闲时间；

当为所述空闲时间时，加载所述第一存储器块的所述存储器块地址；以及

检查是否存在所述历史信息，

其中当不存在所述历史信息时，执行所述搜索。

18.根据权利要求16所述的方法，其中所述第一字线对应于所述第一存储器块中的所述多条字线中的最外字线。

19.根据权利要求16所述的方法，其中所述第一字线对应于所述第一存储器块中的所述多条字线中与伪字线相邻的字线。

20.根据权利要求16所述的方法，还包括：一旦针对所述第一存储器块中的一个页面发生读取失败，通过参考所述历史信息使用所述目标读取偏置来执行读取重试操作。

Images