CN112185450A - 存储器系统、存储器控制器和用于操作存储器系统的方法 - Google Patents

存储器系统、存储器控制器和用于操作存储器系统的方法 Download PDF

Info

Publication number
CN112185450A
CN112185450A CN202010192686.4A CN202010192686A CN112185450A CN 112185450 A CN112185450 A CN 112185450A CN 202010192686 A CN202010192686 A CN 202010192686A CN 112185450 A CN112185450 A CN 112185450A
Authority
CN
China
Prior art keywords
threshold voltage
optimal read
voltage
read voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010192686.4A
Other languages
English (en)
Inventor
金修敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112185450A publication Critical patent/CN112185450A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation

Abstract

本公开的各实施例涉及存储器系统、存储器控制器和用于操作存储器系统的方法。公开了存储器系统、存储器控制器和用于操作存储器系统的方法。具体地，通过基于一个或多个最佳读取电压中的第一最佳读取电压、基于一个或多个第一阈值电压区段和一个或多个第二阈值电压区段的可靠性值，以及基于第一阈值电压区段和第二阈值电压区段，针对从多个存储器单元中的一些存储器单元读取的数据执行软判决解码，从而可以提供甚至在存储数据的存储器单元的阈值电压分布退化的情况下，能够通过软判决解码来提高错误校正效果的存储器系统、存储器控制器和用于操作存储器系统的方法。

Description

存储器系统、存储器控制器和用于操作存储器系统的方法
相关申请的交叉引用
本申请根据35U.S.C.119(a)要求于2019年7月2日向韩国知识产权局提交的韩国专利申请号10-2019-0079065的优先权，该申请通过整体引用合并于此。
技术领域
各个实施例总体上涉及存储器系统、存储器控制器以及用于操作存储器系统的方法。
背景技术
存储器系统基于诸如计算机的主机、诸如智能电话和平板电脑的移动终端或各种其他电子设备的请求来存储数据。存储器系统可以包括将数据存储在磁盘中的设备(诸如硬盘驱动器(HDD))或将数据存储在非易失性存储器中的设备(诸如固态驱动器(SDD、通用闪速(UFS)设备或嵌入式MMC(eMMC)设备)。
存储器系统还可以包括用于控制系统的存储器设备的存储器控制器。存储器控制器可以从主机接收命令，并且可以基于所接收的命令来执行或控制用于读取、写入或擦除关于存储器系统中的易失性存储器或非易失性存储器数据的操作。
如果在存储器系统内读取数据的过程中发生读取失败，则可以执行软判决解码操作以进行错误校正。就这点而言，如果由于各种因素使存储数据的存储器单元的阈值电压分布退化，则软判决解码的效能也可能减小。因此，需要即使在阈值电压分布退化的情况下，执行软判决解码以提高错误校正的精确度和可靠性的方法。
发明内容
各个实施例涉及甚至在存储数据的存储器单元的阈值电压分布退化的情况下，能够通过软判决解码来提高错误校正效果的存储器系统、存储器控制器以及用于操作存储器系统的方法。
在一个方面，本公开的实施例可以提供存储器系统，包括：具有多个存储器单元的存储器设备；和被配置为控制存储器设备的存储器控制器。
存储器控制器可以被配置为基于一个或多个最佳读取电压中的第一最佳读取电压，针对从多个存储器单元中的一些存储器单元中读取的数据，来执行软判决解码。
存储器控制器可以基于一个或多个第一阈值电压区段，和一个或多个第二阈值电压区段的可靠性值，以及基于第一阈值电压区段和第二阈值电压区段，来执行软判决解码。
一个或多个第一阈值电压区段可以由低于第一最佳读取电压的读取电压确定，并且一个或多个第二阈值电压区段可以由高于第一最佳读取电压的读取电压确定。
存储器控制器可以被配置为将一个或多个第一阈值电压区段的大小确定为不同于一个或多个第二阈值电压区段的大小。
第一阈值电压区段中的每个第一阈值电压区段的大小可以相同，并且第二阈值电压区段中的每个第二阈值电压区段的大小可以相同。
当第一最佳读取电压是一个或多个最佳读取电压中最低的最佳读取电压时，存储器控制器可以基于第一最佳读取电压和第二最佳读取电压，来确定第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第二阈值电压区段的大小。
在一个或多个最佳读取电压中，第二最佳读取电压可以具有与第一最佳读取电压最小的差。
当第一最佳读取电压是一个或多个最佳读取电压中最高的最佳读取电压时，存储器控制器可以通过将第一采样阈值电压区段中具有阈值电压的存储器单元的数目和第二采样阈值电压区段中具有阈值电压的存储器单元的数目进行比较，来确定第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第二阈值电压区段的大小。
第一采样阈值电压区段可以由第一最佳读取电压和比第一最佳读取电压低K的读取电压来确定，并且第二采样阈值电压区段可以由第一最佳读取电压和比第一最佳读取电压高K的读取电压来确定。
在一个或多个最佳读取电压之中存在低于第一最佳读取电压的至少一个最佳读取电压和高于第一最佳读取电压的至少一个最佳读取电压的情况下，存储器控制器可以通过比较第一最佳读取电压和第三最佳读取电压之间的偏移，以及比较第一最佳读取电压和第四最佳读取电压之间的偏移，来确定第一阈值电压区段的大小和第二阈值电压区段的大小。
第三最佳读取电压可以是一个或多个最佳读取电压中低于第一最佳读取电压的最高的最佳读取电压。第四最佳读取电压可以是一个或多个最佳读取电压中高于第一最佳读取电压的最低的最佳读取电压。
存储器控制器可以通过比较第一最佳读取电压和第一阈值电压分布的平均阈值电压之间的偏移以及比较第一最佳读取电压和第二阈值电压分布的平均阈值电压之间的偏移，来确定第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第二阈值电压区段的大小。第一阈值电压分布和第二阈值电压分布与第一最佳读取电压相邻。
第二阈值电压分布的平均阈值电压可以高于第一阈值电压分布的平均阈值电压。
在另一方面，本公开的实施例可以提供存储器控制器，包括：存储器接口，被配置为与包括多个存储器单元的存储器设备进行通信，和控制电路，被配置为控制存储器设备。
控制电路可以被配置为基于第一最佳读取电压，针对从多个存储器单元的一些存储器单元中读取的数据，执行软判决解码，第一最佳读取电压是一个或多个最佳读取电压中的一个最佳读取电压。
控制电路可以基于一个或多个第一阈值电压区段，和一个或多个第二阈值电压区段的可靠性值，以及基于第一阈值电压区段和第二阈值电压区段，来执行软判决解码。
一个或多个第一阈值电压区段可以由低于第一最佳读取电压的读取电压确定，并且一个或多个第二阈值电压区段可以由高于第一最佳读取电压的读取电压确定。
控制器电路可以被配置为将一个或多个第一阈值电压区段的大小确定为不同于一个或多个第二阈值电压区段的大小。
第一阈值电压区段中的每个第一阈值电压区段的大小可以相同，并且第二阈值电压区段中的每个第二阈值电压区段的大小可以相同。
当第一最佳读取电压是一个或多个最佳读取电压中最低的最佳读取电压时，控制电路可以基于第一最佳读取电压和第二最佳读取电压，来确定第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第二阈值电压区段的大小。
在一个或多个最佳读取电压中，第二最佳读取电压可以具有与第一最佳读取电压最小的差。
当第一最佳读取电压是一个或多个最佳读取电压中最高的最佳读取电压时，控制电路可以通过将与第一采样阈值电压区段相对应的存储器单元数目和与第二采样阈值电压区段相对应的存储器单元数目进行比较，来确定第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第一阈值电压区段的大小。
第一采样阈值电压区段可以由第一最佳读取电压和比第一最佳读取电压低K的读取电压来确定，并且第二采样阈值电压区段可以由第一最佳读取电压和比第一最佳读取电压高K的读取电压来确定。
在一个或多个最佳读取电压中存在低于第一最佳读取电压的至少一个最佳读取电压和高于第一最佳读取电压的至少一个最佳读取电压的情况下，控制电路可以通过比较第一最佳读取电压和第三最佳读取电压之间的偏移，以及比较第一最佳读取电压和第四最佳读取电压之间的偏移，来确定第一阈值电压区段的大小和第二阈值电压区段的大小。
第三最佳读取电压可以是一个或多个最佳读取电压中低于第一最佳读取电压的最高的最佳读取电压。第四最佳读取电压可以是一个或多个最佳读取电压中高于第一最佳读取电压的最低的最佳读取电压。
在又一方面，本公开的实施例可以提供用于操作存储器系统的方法，存储器系统包括：具有多个存储器单元的存储器设备；和被配置为控制存储器设备的存储器控制器。
用于操作存储器系统的方法可以包括：基于第一最佳读取电压从多个存储器单元的一些存储器单元中读取数据，第一最佳读取电压是一个或多个最佳读取电压中的一个最佳读取电压。
用于操作存储器系统的方法可以包括：基于一个或多个第一阈值电压区段和一个或多个第二阈值电压区段的可靠性值，以及基于第一阈值电压区段和第二阈值电压区段，来执行软判决解码。
一个或多个第一阈值电压区段可以由低于第一最佳读取电压的读取电压确定，并且一个或多个第二阈值电压区段可以由高于第一最佳读取电压的读取电压确定。
一个或多个第一阈值电压区段的大小可以被确定为不同于一个或多个第二阈值电压区段的大小。
第一阈值电压区段中的每个第一阈值电压区段的大小可以相同，并且第二阈值电压区段中的每个第二阈值电压区段的大小可以相同。
在执行软判决解码时，当第一最佳读取电压是一个或多个最佳读取电压中最低的最佳读取电压时，第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第二阈值电压区段的大小可以基于第一最佳读取电压和第二最佳读取电压而被确定。
第二最佳读取电压可以是在一个或多个最佳读取电压中具有与第一最佳读取电压最小差的最佳读取电压。
在执行软判决解码时，当第一最佳读取电压是一个或多个最佳读取电压中最高的最佳读取电压时，第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第一阈值电压区段的大小可以通过将与第一采样阈值电压区段相对应的存储器单元数目和与第二采样阈值电压区段相对应的存储器单元数目进行比较而被确定。
第一采样阈值电压区段可以由第一最佳读取电压和比第一最佳读取电压低K的读取电压来确定，并且第二采样阈值电压区段可以由第一最佳读取电压和比第一最佳读取电压高K的读取电压来确定。
在执行软判决解码时，在一个或多个最佳读取电压之中存在低于第一最佳读取电压的至少一个最佳读取电压和高于第一最佳读取电压的至少一个最佳读取电压的情况下，第一阈值电压区段中的每个第一阈值电压区段的大小和第二阈值电压区段中的每个第一阈值电压区段的大小可以通过比较第一最佳读取电压和第三最佳读取电压之间的偏移以及比较第一最佳读取电压和第四最佳读取电压之间的偏移而被确定。
第三最佳读取电压可以是一个或多个最佳读取电压中低于第一最佳读取电压的最高的最佳读取电压。第四最佳读取电压可以是一个或多个最佳读取电压中高于第一最佳读取电压的最低的最佳读取电压。
在又一方面，本公开的实施例可以提供用于控制存储器设备的控制器的方法。
操作方法可以包括：利用所选的硬判决(HD)读取电压以及与所选的HD读取电压相对应的第一组软判决(SD)读取电压和第二组软判决(SD)读取电压，从存储器设备读取数据。
操作方法可以包括基于第一组和第二组的对数似然比(LLR)，对读取的数据执行软判决错误校正操作。
第一组和第二组可以分别具有比所选的HD读取电压更低和更高的电压水平。
读取可以包括基于由所选的HD读取电压和与所选的HD读取电压相邻的较低和较高的HD读取电压形成的两个间隔，来改变第一组和第二组中的每个组内的读取电压间隔。
在又一方面，本公开的实施例可以提供用于控制存储器设备的控制器的方法。
操作方法可以包括：利用所选的硬判决(HD)读取电压以及与所选的HD读取电压相对应的第一组软判决(SD)读取电压和第二组软判决(SD)读取电压，从存储器设备读取数据。
操作方法可以基于第一组和第二组的对数似然比(LLR)，对读取的数据执行软判决错误校正操作。
第一组和第二组可以分别具有比所选的HD读取电压更低和更高的电压水平。
读取可以包括基于由所选的HD读取电压和与所选的HD读取电压相邻的较低和较高的HD读取电压形成的两个间隔，来改变第一组和第二组中的每个组内的读取电压间隔。
在又一方面，本公开的实施例可以提供用于控制存储器设备的控制器的方法。
操作方法可以包括：利用所选的硬判决(HD)读取电压以及与所选的HD读取电压相对应的第一组软判决(SD)读取电压和第二组软判决(SD)读取电压，从存储器设备读取数据。
操作方法可以包括基于第一组和第二组的对数似然比(LLR)，对读取的数据执行软判决错误校正操作。
第一组和第二组可以分别具有比所选的HD读取电压更低和更高的电压水平。
读取可以包括基于由所选的HD读取电压和与所选的HD读取电压相邻的较高HD读取电压形成的间隔，来改变第一组和第二组中的每个组内的读取电压间隔。
根据本公开的实施例，可以提供即使在存储数据的存储器单元的阈值电压分布退化的情况下，也能够通过软判决解码来提高错误校正效果的存储器系统、存储器控制器和用于操作存储器系统的方法。
附图说明
图1是示意性地图示根据本公开的实施例的存储器系统的框图。
图2是示意性地图示根据本公开的实施例的存储器设备的框图。
图3是示意性地图示根据本公开的实施例的存储器设备的存储器块的图。
图4是图示根据本公开的实施例的存储器单元的阈值电压分布的图。
图5是图示根据本公开的实施例的存储器单元的阈值电压分布的图。
图6是辅助说明根据本公开的实施例的针对从一些存储器单元读取的数据的软判决解码操作的图。
图7是辅助说明根据本公开的实施例的基于阈值电压分布差的读取失败概率差的图。
图8是辅助说明根据本公开另一实施例的针对从一些存储器单元读取的数据的软判决解码操作的图。
图9是辅助说明根据本公开的实施例的用于不同地确定阈值电压区段大小的操作方法的图。
图10是辅助说明参考图9描述的操作方法的流程图。
图11是辅助说明根据本公开的实施例的用于不同地确定阈值电压区段大小的操作方法的图。
图12是辅助说明参考图11描述的操作方法的流程图。
图13是辅助说明确定根据本公开的实施例的用于不同地阈值电压区段大小的操作方法的图。
图14是辅助说明参考图13描述的操作方法的流程图。
图15是辅助说明根据本公开的实施例的用于不同地确定阈值电压区段大小的操作方法的图。
图16是辅助说明参考图15描述的操作方法的流程图。
图17是辅助说明根据本公开的实施例的用于操作存储器系统的方法的图。
图18是示意性地图示根据本公开的实施例的计算系统的框图。
具体实施方式
下面通过本公开的实施例的各种示例，参考附图详细描述存储器系统、存储器控制器和用于操作存储器系统的方法。在整个说明书中，提及“实施例”、“另一实施例”等不一定仅指代一个实施例，并且对任何这种短语的不同引用不一定指代相同的实施例。
图1是示意性地图示根据本公开的实施例的存储器系统100的示例表示的框图。
参考图1，存储器系统100可以包括存储数据的存储器设备110，和控制存储器设备110的存储器控制器120。
存储器设备110包括多个存储器块并且响应于存储器控制器120的控制而操作。存储器设备110的操作可以包括，例如读取操作、编程操作(也称为写入操作)和擦除操作。
存储器设备110可以包括具有存储数据的多个存储器单元的存储器单元阵列。这种存储器单元阵列可以存在于存储器块中。
例如，存储器设备110可以由以下各项来实现：DDR SDRAM(双倍数据速率同步动态随机存取存储器)、LPDDR4(低功率双倍数据速率4)SDRAM、GDDR(图形双倍数据速率)SDRAM、LPDDR(低功率DDR)、RDRAM(Rambus动态随机存取存储器)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移扭矩随机存取存储器(STT-RAM)。
存储器设备110可以以三维阵列的结构被实现。本公开的实施例不仅可以被应用于其中电荷存储层由导电浮动栅极配置的闪速存储器设备，还可以被应用于其中电荷存储层由电介质层配置的电荷陷阱闪速(CTF)。
存储器设备110被配置为从存储器控制器120接收命令和地址，并且被配置为访问由该地址选择的存储器单元阵列中的区域。换言之，存储器设备110可以针对由地址选择的区域执行对应于命令的操作。
例如，存储器设备110可以执行编程操作、读取操作和擦除操作。在这种连接中，在编程操作中，存储器设备110可以对由地址选择的区域中的数据进行编程。在读取操作中，存储器设备110可以从由地址选择的区域中读取数据。在擦除操作中，存储器设备110可以擦除被存储在由地址选择的区域中的数据。
存储器控制器120可以根据主机50的请求或无视主机50的请求，控制存储器设备110的操作。
例如，存储器控制器120可以控制针对存储器设备110的写入(编程)、读取、擦除和后台操作。例如，后台操作可以是垃圾收集(GC)操作、损耗均衡(WL))操作、坏块管理(BBM)操作等。
参考图1，存储器控制器120可以包括主机接口121、存储器接口122和控制电路123。
主机接口121提供用于与主机50通信的接口。当从主机50接收命令时，控制电路123可以通过主机接口121接收命令，然后可以执行处理所接收的命令的操作。
存储器接口122与存储器设备110耦合，并且从而提供用于与存储器设备110通信的接口。换言之，存储器接口122可以被配置为响应于控制电路123控制来提供存储器设备110和存储器控制器120之间的接口。
控制电路123执行存储器控制器120的一般控制操作，从而控制存储器设备110的操作。为此，例如，控制电路123可以包括处理器124和工作存储器125中的至少一个，并且还可以包括错误检测和校正电路(ECC电路)126。
处理器124可以控制存储器控制器120的一般操作，并且可以执行逻辑计算。处理器124可以通过主机接口121与主机50进行通信，并且可以通过存储器接口122与存储器设备110进行通信。
处理器124可执行闪速转译层(FTL)的功能。处理器124可以将由主机提供的逻辑块地址(LBA)通过闪速转译层(FTL)转译为物理块地址(PBA)。闪速转译层(FTL)可以接收逻辑块地址(LBA)，并且通过使用映射表将所接收的逻辑块地址(LBA)转译为物理块地址(PBA)。取决于映射单元，存在多种闪速转译层的地址映射方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器124被配置为随机化从主机50接收的数据。例如，处理器124可以通过使用随机化种子来随机化从主机50接收的数据。随机化数据，作为待被存储的数据，被提供给存储器设备110，并且被编程至存储器单元阵列。
处理器124被配置为在读取操作中对从存储器设备110接收的数据进行去随机化。例如，处理器124可以通过使用去随机化种子来对从存储器设备110接收的数据进行去随机化。去随机化的数据可以被输出至主机50。
处理器124可以通过执行固件来控制存储器控制器120的操作。换言之，为了控制存储器控制器120的一般操作并且执行逻辑计算，处理器124可以在引导时执行(驱动)加载到工作存储器125的固件。例如，固件可以被存储在存储器设备110中并且被加载到工作存储器125。
作为在存储器系统100中被执行的程序，固件可以包括例如闪速转译层(FTL)，其执行从主机50向存储器系统100请求的逻辑地址和存储器接口110的物理地址之间的转换功能；主机接口层(HIL)，其用于分析从主机50向作为存储设备的存储器系统100请求的命令并且用于将该命令传送给闪速转译层(FTL)；以及闪速接口层(FIL)，其将从闪速转译层(FTL)指示的命令传送给存储器设备110。
工作存储器125可以存储驱动存储器控制器120的固件、程序代码、命令和数据。
例如，工作存储器125，作为易失性存储器可以包括以下各项中的至少一项：SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)。
错误检测和校正电路126可以被配置为通过使用错误校正码来检测被存储在工作存储器125中数据(即，从存储器设备110传送的读取数据)的错误位，并且校正检测到的错误位。
错误检测和校正电路126可以被实现为通过使用错误校正码来解码数据。错误检测和校正电路126可以由各种代码解码器实现。例如，可以使用执行非系统代码解码的解码器或执行系统代码解码的解码器。
例如，错误检测和校正电路126可以以扇区为单位检测每个读取数据的错误位。即，每个读取数据可以由多个扇区构成。扇区可以表示小于作为闪速存储器读取单元的页面的数据单元。构成每个读取数据的扇区可以通过地址彼此匹配。
错误检测和校正电路126可以以扇区为单位计算位误码率(BER)，并且可以确定错误是否可校正。例如，在位误码率(BER)高于参考值的情况下，错误检测和校正电路126可以确定对应的扇区不可校正或失败。另一方面，在位误码率(BER)低于参考值的情况下，错误检测和校正电路126可以确定对应的扇区是可校正的或通过。
错误检测和校正电路126可以针对所有读取数据顺序地执行错误检测和校正操作。在读取数据中包括的扇区是可校正的情况下，错误检测和校正电路126可以省略针对下一个读取数据的对应扇区的错误检测和校正操作。如果对所有读取数据的错误检测和校正操作以此方式结束，则错误检测和校正电路126可以检测被确定为不可校正的最后一个扇区。可能存在一个或多个被确定为不可校正的扇区。错误检测和校正电路126可以将被确定为不可校正的扇区上的信息(例如，地址信息)传送到处理器124。
总线127可以被配置为在存储器控制器120的组件121、122、124、125和126之间提供通道。总线127可以包括例如用于传送各种控制信号、命令等的控制总线，以及用于传送各种数据的数据总线。
存储器控制器120的上述组件121、122、124、125和126仅仅是可以被包括在存储器控制器120中的示例组件。这些组件中的一个或多个组件可以被省略，并且一些组件可以被组合为单个组件。当然，一个或多个组件可以被添加。
参考图2更详细地描述存储器设备110。
图2是示意性地图示根据本公开的实施例的存储器设备110的框图。
参考图2，存储器设备110可以包括存储器单元阵列210、地址解码器220、读取和写入电路230、控制逻辑240和电压生成电路250。
存储器单元阵列210可以包括多个存储器块BLK1至BLKz(z是2或更大的自然数)。
在多个存储器块BLK1至BLKz中，可以设置多条字线WL和多条位线BL，并且可以布置多个存储器单元(MC)。
多个存储器块BLK1至BLKz可以通过多条字线WL被耦合至地址解码器220。多个存储器块BLK1至BLKz可以通过多条位线BL被耦合至读取和写入电路230。
多个存储器块BLK1至BLKz中的每个存储器块可以包括多个存储器单元。例如，多个存储器单元可以是非易失性存储器单元，并且可以由具有垂直沟道结构的非易失性存储器单元配置。存储器单元阵列210可以由二维结构的存储器单元阵列配置，或者可以由三维结构的存储器单元阵列配置。
存储器单元阵列中的多个存储器单元中的每个存储器单元可以存储至少1位数据。例如，多个存储器单元中的每个存储器单元可以是存储1位数据的单级单元(SLC)。对于另一实例，多个存储器单元中的每个存储器单元可以是存储2位数据的多级单元(MLC)。对于另一实例，多个存储器单元中的每个存储器单元可以是存储3位数据的三级单元(TLC)。对于另一实例，多个存储器单元中的每一个存储器单元可以是存储4位数据的四级单元(QLC)。对于又一实例，存储器单元阵列210可以包括多个存储器单元，每个存储器单元存储5位或更多位数据。
参考图2，地址解码器220、读取和写入电路230、控制逻辑240和电压生成电路250可以共同操作为驱动存储器单元阵列210的外围电路。
地址解码器220可以通过多条字线WL被耦合至存储器单元阵列210。地址解码器220可以被配置为响应于控制逻辑240的控制来操作。地址解码器220可以通过存储器设备110中的输入/输出缓冲器来接收地址。
地址解码器220可以被配置为对所接收地址中的块地址进行解码。地址解码器220可以基于经解码的块地址选择至少一个存储器块。在读取操作期间，地址解码器220可以在读取电压施加操作中将在电压生成电路250中生成的读取电压Vread施加到所选的存储器块中的所选字线，并且可以将通过电压Vpass施加到其余未被选择的字线。进一步地，地址解码器220可以在编程验证操作中将在电压生成电路250中生成的经验证电压施加到所选的存储器块中的所选字线，并且可以将通过电压Vpass施加到其余未被选择的字线。
地址解码器220可以被配置为对所接收地址中的列地址进行解码。地址解码器220可以将经解码的列地址发送到读取和写入电路230。
存储器设备110的读取操作和编程操作可以以页面为单位被执行。读取操作或编程操作被请求时所接收的地址可以包括块地址、行地址和列地址。
地址解码器220可以基于块地址和行地址来选择一个存储器块和一条字线。列地址可以由地址解码器220进行解码，并且被提供给读取和写入电路230。
地址解码器220可以包括以下各项中的至少一项：块解码器、行解码器、列解码器和地址缓冲器。
读取和写入电路230可以包括多个页面缓冲器PB。读取和写入电路230可以在存储器单元阵列210的读取操作中操作为读取电路，并且可以在存储器单元阵列210的写入操作中作为写入电路操作。
以上描述的读取和写入电路230可以包括页面缓冲器电路或数据寄存器电路。例如，数据寄存器电路可以包括用于执行数据处理功能的数据缓冲器，并且在另一实施例中，还可以包括用于执行高速缓存功能的高速缓存缓冲器。
多个页面缓冲器PB可以通过多条位线BL被耦合至存储器单元阵列210。多个页面缓冲器PB可以在读取操作和编程验证操作中连续地向与存储器单元耦合的位线供应电流以感测存储器单元的阈值电压(Vth)，并且可以通过根据与已改变的存储器单元相对应的编程状态感测流经节点的电流来锁存数据。读取和写入电路230可以响应于从控制逻辑240输出的页面缓冲器控制信号而操作。
在读取操作中，读取和写入电路230通过感测存储器单元的数据来临时存储读取数据，然后将数据DATA输出至存储器设备110的输入/输出缓冲器。作为示例性实施例，除了页面缓冲器(或页面寄存器)，写入电路230还可以包括列选择电路。
控制逻辑240可以与地址解码器220、读取和写入电路230和电压生成电路250耦合。控制逻辑240可以通过存储器设备110的输入/输出缓冲器接收命令CMD和控制信号CTRL。
控制逻辑240可以被配置为响应于控制信号CTRL来控制存储器设备110的一般操作。进一步地，控制逻辑240可以输出用于调整多个页面缓冲器PB的感测节点的预充电电位水平的控制信号。
控制逻辑240可以控制读取和写入电路230以执行存储器单元阵列210的读取操作。
电压生成电路250可以响应于从控制逻辑240输出的电压生成电路控制信号，在读取操作中生成读取电压Vread和通过电压Vpass。
图3是示意性地图示根据本公开的实施例的存储器设备110的多个存储器块BLK1至BLKz中代表性的一个存储器块的图。
参考图3，存储器设备110中的多个存储器块BLK1至BLKz中的每个存储器块可以被配置为被以矩阵形式设置的多个页面PG和多个串STR。
多个页面PG对应于多条字线WL，并且多个字符串STR对应于多条位线BL。
换言之，在多个存储器块BLK1至BLKz的每个存储器块中，多条字线WL和多条位线BL可以被设置以交叉布置。例如，多条字线WL中的每条字线可以沿行方向被设置，并且多条位线BL中的每条位线可以沿列方向被设置。对于另一示例，多条字线WL中的每条字线可以沿列方向被设置，并且多条位线BL中的每条位线可以沿行方向被设置。
多个存储器单元MC可以被限定在字线WL和位线BL的交叉处。晶体管可以被设置在每个存储器单元MC中。例如，被设置在每个存储器单元MC中的晶体管可以包括漏极、源极和栅极。晶体管的漏极(或源极)可以直接地或经由一个或多个其他晶体管与对应的位线耦合，晶体管的源极(或漏极)可以直接地或经由一个或多个其他晶体管与源极线(可以是接地)耦合，并且晶体管的栅极可以包括被电介质包围的浮动栅极和被施加栅极电压的控制栅极。
读取操作和编程操作(写入操作)可以以页面为单位被执行，并且擦除操作可以以存储器块为单位被执行。
参考图3，在多个存储器块BLK1至BLKz的每个存储器块中，第一选择线(也被称为源极选择线或漏极选择线)可以被附加地设置在与读取和写入电路230更相邻的第一最外字线的外部，并且第二选择线(也被称为漏极选择线或源极选择线)可以被附加地设置在第二最外字线的外部。
至少一条虚拟字线可以被附加地设置在第一最外字线和第一选择线之间。至少一条虚拟字线还可以被附加地设置在第二最外字线和第二选择线之间。
使用指示针对不同阈值电压的存储器单元数目的曲线图来描述本公开的实施例。在附图所示的曲线图中，水平轴Vth可以表示存储器单元的阈值电压，并且垂直轴CELL_CNT可以表示相对于阈值电压的存储器单元的数目。以下描述的存储器单元可以是在存储器设备110内的多个存储器单元中的一些存储器单元。
进一步地，作为示例图示并描述了每个存储器单元存储的位数为3的情况。然而，应注意，本发明不限于每个存储3位的存储器单元。如果每个存储器单元存储的位数为i，则每个存储器单元可以形成2i个阈值电压分布(例如，如果i＝4，则每个存储器单元可以形成16个阈值电压分布)。
图4是图示根据本公开的实施例的存储器单元的阈值电压分布PV0至PV7的图。
参考图4，存储器设备110中的存储器单元可以根据被存储在存储器设备110中的数据，来形成阈值电压分布PV0至PV7。例如，其中存储数据“111”的存储器单元可以形成阈值电压分布PV0。存储数据“110”的存储器单元可以形成阈值电压分布PV1。存储数据“101”的存储器单元可以形成阈值电压分布PV2。存储数据“100”的存储器单元可以形成阈值电压分布PV3。存储数据“011”的存储器单元可以形成阈值电压分布PV4。存储数据“010”的存储器单元可以形成阈值电压分布PV5。存储数据“001”的存储器单元可以形成阈值电压分布PV6。最后，存储数据“000”的存储器单元可以形成阈值电压分布PV7。
如果读取电压被施加到存储器单元，则存储器单元可以基于存储器单元的阈值电压是低于还是高于所施加的读取电压来被打开或关闭。由此，存储器设备110可以获得被存储在存储器单元中的数据。
存储器设备110可以通过将不同的读取电压逐个施加到存储器单元来获得被存储在存储器单元中的数据，并且可以基于对应的数据来确定与该存储器单元相对应的阈值电压分布。例如，如果某个存储器单元的阈值电压高于读取电压RV3且低于读取电压RV4，则与该存储器单元相对应的阈值电压分布可以被确定为被定位在读取电压RV3和读取电压RV4之间的阈值电压分布PV3。
如图4所示，如果在读取被存储在存储器单元中的数据时，通过读取电压RV1至RV7清楚地区分阈值电压分布PV0至PV7，则基于读取电压RV1至RV7读取被存储在存储器单元中的数据时可能不会发生错误。因此，存储器设备110可以对数据进行编程，使得存储器单元形成阈值电压分布PV0至PV7，然后可以基于读取电压RV1至RV7读取数据。在这种情况下，当读取被存储在存储器单元中的数据时，错误的发生被最小化。
这样，当读取被存储在存储器单元中的数据时，可以使错误的发生最小化的读取电压RV1至RV7，可以被称为最佳读取电压。最佳读取电压也可以被称为最佳读取偏置，并且其含义不受指定的限制。
在图4中，各个阈值电压分布PV0至PV7通过读取电压RV1至RV7被清楚地区分。然而，由于各种因素(例如，读取操作的重复)，阈值电压分布可能随时间改变，并且可能出现阈值电压分布彼此重叠的情况。例如，随着读取操作被重复进行，存储具体数据(例如，“100”)的存储器单元的阈值电压分布可能变宽，并且存储对应数据的存储器单元的阈值电压分布的范围可能会扩宽。参考图5描述这种情况。
图5是图示根据本公开的实施例的存储器单元的阈值电压分布的另一示例表示的图。
参考图5，与图4不同，阈值分布PV0’至PV7’之间的相邻阈值电压分布可以重叠。例如，彼此相邻的阈值电压分布PV0’和阈值电压分布PV1’可以重叠，并且彼此相邻的阈值电压分布PV3’和阈值电压分布PV4’可以重叠。
当阈值电压分布改变，使得相邻的阈值电压分布重叠时，用于区分这种阈值电压分布的最佳读取电压，例如，PV0’至PV7’，也可以改变。在这种情况下，用于改变基于阈值电压分布变化的最佳读取电压的各种方法可以被使用。
例如，可以将被定位在相邻阈值电压分布谷处的阈值电压确定为最佳读取电压。在图5中，可以将被定位在相邻阈值电压分布之间谷处的读取电压RV1’至RV7’确定为最佳读取电压。这是因为，当基于被定位在相邻阈值电压分布之间谷处的读取电压来执行读取操作时，不同地读取实际被编程数据的存储器单元的数目被最小化。下面假设针对改变后的阈值电压分布的最佳读取电压以这种方式被确定，来描述本公开的实施例。
然而，即使当存储器单元的数据基于如上所述确定的最佳读取电压RV1’至RV7’而被读取时，由于阈值电压分布PV0’至PV7’可能会相互重叠，因此读取数据中发生错误的概率仍然存在。
这样，如果在读取被存储在被包括在阈值电压分布彼此重叠区域中的存储器单元中的数据时，错误发生，则存储器控制器120可以执行错误校正操作。在这种情况下，存储器控制器120可以执行用于错误校正的软判决解码操作，并且这种操作可以由例如存储器控制器120中的检测和错误校正电路126来执行。
参考图6更详细地描述了上述软判决解码操作的示例。
图6是辅助说明根据本公开的实施例的针对从一些存储器单元读取的数据的软判决解码操作的图。
图6中所示的阈值电压分布PV11和PV12可以是图5的阈值电压分布PV0’至PV7’中的任何两个相邻的阈值电压分布(例如，PV2’和PV3’)。进一步地，第一最佳读取电压ORV1可以是图5的最佳读取电压RV1’至RV7’中的任何一个最佳读取电压(例如，RV3’)。
首先，数据(即，硬判决数据)可以基于第一最佳读取电压ORV1从存储器单元被读取。如果确定硬判决数据中存在错误，则存储器控制器120可以基于附加的软判决读取电压SR1至SR6执行软判决解码操作以校正该错误。图6图示了作为示例的情况，其中用于执行软判决解码操作的软判决读取电压SR1至SR6的数目为6，但是软判决读取电压的数目不限于此。
详细地描述软判决解码操作，首先，存储器控制器120可以基于上述软判决读取电压SRl至SR6从存储器单元读取数据(即软判决数据)。存储器控制器120可以通过所读取的软判决数据来确定，在由软判决读取电压SR1至SR6划分的阈值电压区段S1至S7中，各个存储器单元对应的阈值电压区段。这些阈值电压区段S1至S7中的每个阈值电压区段具有相关联的可靠性指标，并且因此可以被考虑为并且有时被称为可靠性指示的阈值电压区段。
阈值电压区段S1至S7中的每个阈值电压区段可以由被用作边界的一个或两个软判决读取电压SR1至SR6而被确定。例如，阈值电压区段S1可以被确定为低于软判决读取电压SR5的阈值电压，并且阈值电压区段S4可以被确定为等于或高于软判决读取电压SR1且小于软判决读取电压SR2的阈值电压区段。
阈值电压区段S1至S7可以分别对应于具体的可靠性值。例如，S1对应于可靠性值-3，S4对应于可靠性值0，以及S6对应于可靠性值2。存储器控制器120可以基于与存储器单元相对应的阈值电压区段和与阈值电压区段相对应的可靠性值，将可靠性值分配给从存储器读取的硬判决数据。存储器控制器120可以考虑硬判决数据和为其分配的可靠性值来执行软判决解码操作。
可以用各种方式确定可靠性值。例如，可靠性值可以是对数似然比(LLR)。可靠性值的绝对值可以表示对应的硬判决数据的可靠性，并且可靠性值的绝对值越大，可以表示对应的硬判决数据的可靠性(不为错误的概率)更大。
因此，在图6中，具有阈值电压分布彼此重叠的较大的区域的阈值电压区段S4具有相对较小的可靠性的绝对值(例如为0)，并且具有较小的或没有阈值电压分布彼此重叠的区域的阈值电压区段S1和S7具有相对较大的可靠性的绝对值(例如3)。
以这种方式，为了校正错误，存储器控制器120可以将较小的可靠性值的绝对值与具有较大的阈值电压分布彼此重叠区域的阈值电压区段进行匹配。
可靠性值的符号可以指示对应的硬判决数据为“0”和“1”的概率。例如，负可靠性值指示对应的硬判决数据为“1”的概率相对较高，以及正可靠性值指示对应的硬判决数据为“0”的概率相对较高。
上述可靠性指示的阈值电压区段S1至S7的大小可以用各种方式来被确定。例如，如图6所示，除了在两端的阈值电压区段S1和S7之外，阈值电压区段S2、S3、S4、S5和S6的大小可以被确定为相同的值4。
如上所述，在相邻阈值电压分布的形状接近对称的情况下(在阈值电压分布之间的宽度差实质上较小的情况下)，在执行软判决解码操作时，将除两端处的阈值电压区段之外的其余阈值电压区段的大小设置为彼此最大相同的方案，可以具有高的错误校正效能。这是因为可靠性根据阈值电压和第一最佳读取电压ORV1之间的差而改变的程度和根据阈值电压和第一最佳读取电压ORV1之间的差而在读取期间发生错误的程度被确定为彼此相似。
然而，如图6所示，在相邻阈值电压分布PV11和PV12的宽度不同的情况下，如果将阈值电压区段的大小设置为最大地相同，那么当执行软判决解码操作时，在软判决解码操作中，错误校正效能可能会降低。下面参考图7对此给出详细描述。
图7是辅助说明根据本公开的实施例的基于阈值电压分布差的读取失败概率差的图。
参考图7，彼此相邻的阈值电压分布PV21和PV22彼此重叠，并且第一最佳读取电压ORV1被定位于阈值电压分布PV21和阈值电压分布PV22之间的谷处。
如图6中的，图7中所示的阈值电压分布PV21和PV22可以是在图5的阈值电压分布PV0’至PV7’中的任何两个相邻的阈值电压分布，并且第一最佳读取电压ORV1可以是在图5的最佳读取电压RV1’至RV7’中的任何一个最佳读取电压。
观察相邻阈值电压分布PV21和PV22之间的重叠区域，可以看出，在重叠区域中，区域①的大小大于区域②的大小，其中区域①等于或低于第一最佳读取电压ORV1、区域②等于或高于第一最佳读取电压ORV1。这表示当基于第一最佳读取电压ORV1读取数据时，在阈值电压分布PV22中具有阈值电压的存储器单元的读取失败概率高于在阈值电压分布PV21中具有阈值电压的存储器单元的读取失败概率。
因此，当执行软判决解码时，可靠性指示的阈值电压区段可能需要被修改以改进读取性能，使得针对在阈值电压分布PV22中具有阈值电压的存储器单元的错误校正概率变得高于在阈值电压分布PV21中具有阈值电压的存储器单元的错误校正概率。
为此，基于第一最佳读取电压ORV1被定位在左侧(在阈值电压低于第一最佳读取电压ORV1的方向上)的阈值电压区段的大小应当被设置为大于基于第一最佳读取电压ORV1被定位在右侧(在阈值电压高于第一最佳读取电压ORV1的方向上)的阈值电压区段的大小。这是因为，如上所述，由于可靠性值的绝对值越大，则对应的硬判决数据的可靠性越高，因此，阈值电压区段应当被形成为使得可靠性值的绝对值在具有高错误发生概率的左方向上被改变的程度小于在右方向上被改变的程度。
参考图8描述被定位在第一最佳读取电压ORV1左侧和右侧的可靠性指示的阈值电压区段的大小被设置为不同的示例。
图8是辅助说明根据本公开另一实施例的针对从一些存储器单元读取的数据的软判决解码操作的图。
图8中所示的阈值电压分布PV21和PV22可以是图5的阈值电压分布PV0’至PV7’中的任何两个相邻的阈值电压分布。进一步地，第一最佳读取电压ORV1可以是图5的最佳读取电压RV1’至RV7’中的任何一个最佳读取电压。
首先，可以基于第一最佳读取电压ORV1从存储器单元读取数据(即，硬判决数据)。如果确定硬判决数据中存在错误，则存储器控制器120可以基于附加的软判决读取电压SR1’至SR6’来执行软判决解码操作。
存储器控制器120可以基于上述的软判决读取电压SR1'至SR6'从存储器单元读取数据(即软判决数据)。存储器控制器120可以通过所读取的软判决数据来确定，在由软判决读取电压SR1’至SR6’划分的阈值电压区段S1’至S7’中，各个存储器单元对应的阈值电压区段。
每个阈值电压区段S1’至S8’可以由软判决读取电压SR1’至SR6’和第一最佳读取电压ORV1中的一个或两个值作为边界而被确定。例如，S2’可以由软判决读取电压SR5’和软判决读取电压SR3’作为边界而被确定，并且S5’可以由第一最佳读取电压ORV1和软判决读取电压SR2’作为边界而被确定。
如参考图6所描述的，上述阈值电压区段S1’至S8’可以分别对应于具体的可靠性值，并且该可靠性值可以是例如对数似然比。
然而，与图6不同，在图8中，阈值电压区段的大小可以根据阈值电压区段被定位于第一最佳读取电压ORV1左侧(在阈值电压低于第一最佳电压的方向上)还是被定位于第一最佳读取电压ORV1右侧(在阈值电压高于第一最佳读取电压ORV1的方向上)而彼此不同。在图8中，被定位于第一最佳读取电压ORV1左侧的阈值电压区段的大小可以被确定为大于被定位于第一最佳读取电压ORV1右侧的阈值电压区段的大小。
这是因为，如上所述，相对于在阈值电压分布PV21和阈值电压分布PV22重叠区域存在的存储器单元，阈值电压分布PV22中的存储器单元的错误校正概率应该比阈值电压分布PV21中的存储器单元的错误校正概率更高。
换言之，可靠性的绝对值根据被定位于第一最佳读取电压ORV1左侧的阈值电压与第一最佳读取电压ORV1之间的差而改变的程度应当小于可靠性的绝对值根据被定位于第一最佳读取电压ORV1右侧的阈值电压与第一最佳读取电压ORV1之间的差而改变的程度。
具体地说，当被定位于第一最佳读取电压ORV1左侧的阈值电压区段被称为第一阈值电压部分S1'至S4'，并且可以由第一最佳读取电压ORV1和等于或低于第一最佳读取电压ORV1的软判决读取电压来确定。
例如，S2’可以由软判决读取电压SR5’和软判决读取电压SR3’作为边界来确定，并且S4’可以由软判决读取电压SR1’和第一最佳读取电压ORV1作为边界来确定。
在图8中，除了阈值电压区段S1’之外，其余第一阈值电压区段S2’至S4’中的每个第一阈值电压区段的大小可以被确定为数值5。
当将被定位于第一最佳读取电压ORV1右侧的阈值电压区段被称为第二阈值电压区段S5’至S8’，各个第二阈值电压区段S5’至S8’可以由第一最佳读取电压ORV1和等于或高于第一最佳读取电压ORV1的软判决读取电压来确定。
例如，S6’可以由软判决读取电压SR2’和软判决读取电压SR4’作为边界而被确定，并且S5’可以由软判决读取电压SR2’和第一最佳读取电压ORV1作为边界而被确定。
在图8中，除了阈值电压区段S8’之外，其余的第二阈值电压区段S5’至S7’中的每个第二阈值电压区段的大小可以被确定为小于数值5的数值2。
第一阈值电压区段的大小可以根据软判决解码方案彼此不同，或者第二阈值电压区段的大小可以根据软判决解码方案彼此不同。另一方面，第一阈值电压区段的大小可以被确定为均一的，并且第二阈值电压区段的大小可以被确定为均一的。然而，即使在这种情况下，被包括在第一阈值电压区段中的每个阈值电压区段的大小可以不同于被包括在第二阈值电压区段中的每个阈值电压区段的大小。
结合图8，描述阈值电压分布PV22的宽度大于阈值电压分布PV21的宽度的情况。然而，以上参考图8描述的方案可以以相同的方式被应用于即使阈值电压分布PV21的宽度大于阈值电压分布PV22的宽度的情况。在这种情况下，相反的，被定位于第一最佳读取电压ORV1左侧的阈值电压区段的大小可以被确定为小于被定位于第一最佳读取电压ORV1右侧的阈值电压区段的大小。
下面参考图9至图16描述以这种方式不同地确定第一阈值电压区段大小和第二阈值电压区段大小的方法示例。
图9是辅助说明根据本公开的实施例的用于不同地确定第一阈值电压区段大小和第二阈值电压区段大小的操作方法示例的图。
假定一个或多个最佳读取电压被预先确定。例如，最佳读取电压可以在先前成功的读取操作期间被确定。图9图示了第一最佳读取电压ORV1是最佳读取电压中最低的最佳读取电压的情况。在这种情况下，作为比较目标的第二最佳读取电压ORV2存在于第一最佳读取电压ORV1的右侧，但是在第一最佳读取电压ORV1左侧不存在作为比较目标的最佳读取电压。第二最佳读取电压ORV2是在上述一个或多个最佳读取电压中具有与第一最佳读取电压ORV1最小差的最佳读取电压。
例如，第一最佳读取电压ORV1可以是图5的最佳读取电压RV1’，并且第二最佳读取电压ORV2可以是图5的最佳读取电压RV2’。
参考图9，阈值电压分布PV31、PV32和PV33可能由于各种原因而退化，并且可能分别改变为阈值电压分布PV31’、PV32’和PV33’。阈值电压分布PV31、PV32和PV33可以是例如图4的阈值电压分布PV0、PV1和PV2，并且阈值电压分布PV31’、PV32’和PV33’可以是例如图5的阈值电压分布PV0’、PV1’和PV2’。
如果阈值电压分布以这种方式改变，则最佳读取电压值相应地改变。例如，被定位于PV31和PV32之间的最佳读取电压RV11可以改变为第一最佳读取电压ORV1，并且被定位于PV32和PV33之间的最佳读取电压RV12可以改变为第二最佳读取电压ORV2。
在这种情况下，与先前的最佳读取电压之间的差(RV11和RV12之间的差，以下被称为参考读取电压差)相比，根据改变后的最佳读取电压之间的差或间隔(ORV1与ORV2之间的差)是增大还是减小，可以基于第一最佳读取电压ORV1来改变当执行软判决解码时使用的阈值电压区段特性。参考读取电压差REF_RVD可以在具体的时间点被确定，例如在针对存储器单元的编程操作完成之后紧接着的时间点。
特定地，当第一最佳读取电压ORV1与第二最佳读取电压ORV2之间的差大于参考读取电压差REF_RVD时，存储器控制器可以确定阈值电压分布PV32’的宽度大于阈值电压分布PV31’的宽度，这是因为当第一最佳读取电压ORV1减小且第二最佳读取电压ORV2增大之后，则阈值电压分布PV32’的宽度变大。这表示阈值电压分布PV32相对于阈值电压分布PV32’的退化程度大于阈值电压分布PV31相对于阈值电压分布PV31’的退化程度。因此，为了增大从被包括在阈值电压分布PV32’中的存储器单元读取的数据的错误校正概率，存储器控制器120需要在执行软判决解码时，将被定位于第一最佳读取电压ORV1左侧的第一阈值电压区段的大小确定为大于被定位于第一最佳读取电压ORV1右侧的第二阈值电压区段的大小。
相反地，如果第一最佳读取电压ORV1与第二最佳读取电压ORV2之间的差小于REF_RVD，则存储器控制器120可以将被定位于第一最佳读取电压左侧的第一阈值电压区段的大小确定为小于被定位于第一最佳读取电压ORV1右侧的第二阈值电压区段的大小。
图10是辅助说明以上参考图9描述的操作方法的流程图。
参考图10，首先，存储器控制器120可以确定第一最佳读取电压ORV1和第二最佳读取电压ORV2(S1010)。如以上参考图9所描述的，第一最佳读取电压ORV1可以是最佳读取电压中最低的最佳读取电压，并且第二最佳读取电压ORV2可以是具有与最佳读取电压中的第一最佳读取电压ORV1最小差的最佳读取电压。
存储器控制器120比较第一最佳读取电压ORV1与第二最佳读取电压ORV2的差是否大于上述参考读取电压差REF_RVD(S1020)。
如果第一最佳读取电压ORV1与第二最佳读取电压ORV2的差大于REF_RVD(S1020为是)，则存储器控制器120可以将第一阈值电压区段的大小确定为大于第二阈值电压区段的大小(S1030)。
相反地，如果第一最佳读取电压ORV1与第二最佳读取电压ORV2之间的差等于或小于REF_RVD(S1020为否)，则存储器控制器120可以将第一阈值电压区段的大小确定为小于或等于第二阈值电压区段的大小(S1040)。
图11是辅助说明根据本公开另一实施例的用于不同地确定第一阈值电压区段大小和第二阈值电压区段大小的操作方法的图。
图11图示第一最佳读取电压ORV1是一个或多个最佳读取电压中最高的最佳读取电压的情况。例如，第一最佳读取电压ORV1可以是图5的最佳读取电压RV7’。
在这种情况下，在第一最佳读取电压ORV1右侧不存在作为比较目标的最佳读取电压。在这种情况下，难以直接比较阈值电压分布PV41和阈值电压分布PV42之间的宽度差。
因此，存储器控制器120可以分别在第一最佳读取电压ORV1左侧和右侧形成第一采样阈值电压区段S1”和第二采样阈值电压区段S2”，然后，可以通过比较各个采样阈值电压区段中具有阈值电压的存储器单元的数目，来确定第一阈值电压区段的大小和第二阈值电压区段的大小。
第一采样阈值电压区段S1”可以由第一最佳读取电压ORV1和比第一最佳读取电压ORV1低K(K为正数)的读取电压ORV1-K作为边界来确定。第二采样阈值电压区段S2”可以由第一最佳读取电压ORV1和比第一最佳读取电压ORV1高K(K为正数)的读取电压ORV1+K作为边界来确定。在这种情况下，第一采样阈值电压区段S1”的大小和第二采样阈值电压区段S2”的大小可以相同。
如果在第一采样阈值电压区段S1”中具有阈值电压的存储器单元的数目CELL_CNT_S1”大于在第二采样阈值电压区段S2”中具有阈值电压的存储器单元的数目CELL_CNT_S2”，则它表示在阈值电压分布PV42内的存储器单元中，阈值电压低于第一最佳读取电压ORV1的存储器单元的数目大于，在阈值电压分布PV41内的存储器单元中，阈值电压高于第一最佳读取电压ORV1的存储器单元的数目。这表示从被包括在阈值电压分布PV42中的存储器单元读取的数据的错误发生概率高。
因此，为了提高针对从阈值电压分布PV42中的存储器单元读取的数据的错误校正效能，存储器控制器120可以在执行软判决解码时将第一阈值电压区段的大小确定为大于第二阈值电压区段的大小。
相反地，如果在第一采样阈值电压区段S1”中具有阈值电压的存储器单元的数目CELL_CNT_S1”大于在第二采样阈值电压区段S2”中具有阈值电压的存储器单元的数目CELL_CNT_S2”，控制器120可以在执行软判决解码时将第一阈值电压区段的大小确定为小于第二阈值电压区段的大小。
图12是辅助说明以上参考图11描述的操作方法的流程图。
参考图12，首先，存储器控制器120可以测量在第一采样阈值电压区段S1”中具有阈值电压的存储器单元的数目CELL_CNT_S1”和在第二采样阈值电压区段S2”中具有阈值电压的存储器单元的数目CELL_CNT_S2”(S1210)。
存储器控制器120比较在第一采样阈值电压区段S1”中具有阈值电压的存储器单元的数目CELL_CNT_S1”是否大于在第二采样阈值电压区段中具有阈值电压的存储器单元的数目CELL_CNT_S2”(S1220)。
如果在第一采样阈值电压区段S1”中具有阈值电压的存储器单元的数目CELL_CNT_S1”大于在第二采样阈值电压区段S2”中具有阈值电压的存储器单元的数目(S1220为是)，则存储器控制器120可以将被定位于第一最佳读取电压ORV1左侧的第一阈值电压区段的大小确定为大于被定位于第一最佳读取电压ORV1左侧的第二阈值电压区段的大小(S1230)。
相反地，如果在第一采样阈值电压区段S1”中具有阈值电压的存储器单元的数目CELL_CNT_S1”小于或等于在第二采样阈值电压区段中具有阈值电压的存储器单元的数目CELL_CNT_S2”(S1220为否)，存储器控制器120可以将被定位于第一最佳读取电压ORV1左侧的第一阈值电压区段的大小确定为小于或等于被定位于第一最佳读取电压ORV1右侧的第二最佳阈值电压区段的大小(S1240)。
图13是辅助说明根据本公开的实施例的用于不同地确定第一阈值电压区段大小和第二阈值电压区段大小的操作方法的图。
图13图示在一个或多个最佳读取电压中存在低于第一最佳读取电压ORV1的至少一个最佳读取电压和高于第一最佳读取电压ORV1的至少一个最佳读取电压的情况。例如，第一最佳读取电压ORV1可以是图5的最佳读取电压RV4’。
存储器控制器120可以确定第三最佳读取电压ORV3和第四最佳读取电压ORV4，第三最佳读取电压ORV3是低于第一最佳读取电压ORV1的最佳读取电压中最高的最佳读取电压，第四最佳读取电压ORV4是高于第一最佳读取电压ORV1的最佳读取电压中最低的最佳读取电压。例如，当第一最佳读取电压ORV1是图5的最佳读取电压RV4’时，第三最佳读取电压ORV3可以是图5的最佳读取电压RV3’，并且第四最佳读取电压ORV4可以是图5的最佳读取电压RV5’。
存储器控制器120可以通过比较1)第一最佳读取电压ORV1与第三最佳读取电压ORV3之间的偏移或间隔ORV1-ORV3，以及2)第一最佳读取电压ORV1与第四最佳读取电压ORV4之间的偏移或间隔ORV4-ORV1，来确定第一阈值电压区段的大小和第二阈值电压区段的大小。
如果第一最佳读取电压ORV1与第三最佳读取电压ORV3之间的偏移ORV1-ORV3大于第一最佳读取电压ORV1与第四最佳读取电压ORV4之间的偏移ORV4-ORV1，则这表示阈值电压分布PV52的宽度大于阈值电压分布PV53的宽度。
因此，为了增大针对从被包括在阈值电压分布PV52中的存储器单元读取的数据的错误校正概率，存储器控制器120可以在软判决解码操作中将第一阈值电压区段的大小确定为小于第二阈值电压区段的大小。
相反地，如果第一最佳读取电压ORV1与第三最佳读取电压ORV3之间的偏移ORV1-ORV3大于第一最佳读取电压ORV1与第四最佳读取电压ORV4之间的偏移ORV4-ORV1，则控制器120需要在软判决解码操作中，将第一阈值电压区段的大小确定为小于第二阈值电压区段的大小。
图14是辅助说明以上参考图13描述的操作方法的流程图。
参考图14，首先，存储器控制器120可以计算第一最佳读取电压ORV1和第三最佳读取电压ORV3之间的偏移ORV1-ORV3以及第一最佳读取电压ORV1和第四最佳读取电压ORV4之间的偏移ORV4-ORV1(S1410)。
存储器控制器120比较第一最佳读取电压ORV1与第三最佳读取电压ORV3之间的偏移ORV1-ORV3是否小于第一最佳读取电压ORV1与第四最佳读取电压ORV4之间的偏移ORV4-ORV1(S1420)。
如果第一最佳读取电压ORV1与第三最佳读取电压ORV3之间的偏移ORV1-ORV3小于第一最佳读取电压ORV1与第四最佳读取电压ORV4之间的偏移ORV4-ORV1(S1420为是)，则存储器控制器120可以将第一阈值电压区段的大小确定为大于第二阈值电压区段的大小(S1430)。
相反地，如果第一最佳读取电压ORV1与第三最佳读取电压ORV3之间的偏移ORV1-ORV3大于或等于第一最佳读取电压ORV1与第四最佳读取电压ORV4之间的偏移ORV4-ORV1(S1420-N)，则存储器控制器120可以将第一阈值电压区段的大小确定为小于或等于第二阈值电压区段的大小(S1440)。
在本公开的上述实施例中，已经描述了通过比较最佳读取电压之间的差来确定第一阈值电压区段的大小和第二阈值电压区段的大小的方法。然而，如果获得阈值电压分布的平均阈值电压，则平均阈值电压可以被用于确定第一阈值电压区段的大小和第二阈值电压区段的大小。
图15是辅助说明根据本公开的实施例的用于不同地确定第一可靠性区段的大小和第二可靠性区段的大小的操作方法的又一示例图。
参考图15，相对于第一最佳读取电压ORV1，第一阈值电压分布PV61和与第一最佳读取电压ORV1相邻的第二阈值电压分布PV62可以被确定。第一阈值电压分布PV61和与第一最佳读取电压ORV1相邻的第二阈值电压分布PV62可以是这样的阈值电压分布：被包括在上述阈值电压分布中的存储器单元的阈值电压的平均值与在一个或多个最佳读取电压中的第一最佳读取电压ORV1之间的差最小。
第一阈值电压分布PV61可以被定位于第一最佳读取电压ORV1左侧，第二阈值电压分布PV62可以被定位于第一最佳读取电压ORV1右侧。例如，当第一最佳读取电压ORV1是图5的最佳读取电压RV4’时，第一阈值电压分布PV61可以是图5的阈值电压分布PV3’，并且第二阈值电压分布PV62可以是图5的阈值电压分布PV4’。
存储器控制器120可以计算第一阈值电压分布PV61的平均阈值电压MV1和第二阈值电压分布PV62的平均阈值电压MV2。
计算阈值电压分布的平均阈值电压的方法可以以各种方式被执行。例如，存储器控制器120可以基于通过将参考电压施加到存储器单元而读取的数据来计算在由参考电压划分的阈值电压区段中具有阈值电压的存储器单元的数目，并且可以假设基于计算出的区段单元数目而被确定的阈值电压分布遵循高斯分布，来计算平均阈值电压。参考电压可以是彼此具有规则间隔的预设电压。间隔可以由存储器控制器120来确定。
当第一阈值电压分布PV61的平均阈值电压MV1和第二阈值电压分布PV62的平均阈值电压MV2被计算时，存储器控制器120可以通过比较：1)第一最佳读取电压ORV1和第一阈值电压分布PV61的平均阈值电压MV1之间的偏移ORV1-MV1，以及2)第一最佳读取电压ORV1和第二阈值电压分布PV62的平均阈值电压MV2值之间的偏移MV2-ORV1，来确定第一阈值电压区段的大小和第二阈值电压区段的大小。
如果第一最佳读取电压ORV1与第一阈值电压分布PV61的平均阈值电压MV1之间的偏移ORV1-MV1小于第一最佳读取电压ORV1与第二阈值电压分布PV62的平均阈值电压MV2之间的偏移MV2-ORV1，则这表示第一阈值电压分布PV61的宽度小于第二阈值电压分布PV62的宽度。由于这表示第二阈值电压分布PV62比第一阈值电压分布PV61更加退化，所以为了增大从被包括在第二阈值电压分布PV62中的存储器单元读取的数据的错误校正概率，存储器控制器120可以在执行软判决解码时将第一阈值电压区段的大小确定为大于第二阈值电压区段的大小。
图16是辅助说明以上参考图15描述的操作方法的流程图。
参考图16，首先，存储器控制器120可以计算第一最佳读取电压ORV1和第一阈值电压分布PV61的平均阈值电压MV1之间的偏移或间隔ORV1-MV1以及第一最佳读取电压ORV1和第二阈值电压分布PV62的平均阈值电压MV2之间的偏移或间隔MV2-ORV1(S1610)。
存储器控制器120确定第一最佳读取电压ORV1与第一阈值电压分布PV61的平均阈值电压MV1之间的偏移ORV1-MV1是否小于第一最佳读取电压ORV1与第二阈值电压分布PV62的平均阈值电压MV2之间的偏移MV2-ORV1(S1620)。
如果第一最佳读取电压ORV1与第一阈值电压分布PV61的平均阈值电压MV1之间的偏移ORV1-MV1小于第一最佳读取电压ORV1与第二阈值电压分布PV62的平均阈值电压MV2之间的偏移MV2-ORV1(S1620为是)，则存储器控制器120可以将第一阈值电压区段的大小确定为大于第二阈值电压区段的大小(S1630)。
相反地，如果第一最佳读取电压ORV1与第一阈值电压分布PV61的平均阈值电压MV1之间的偏移ORV1-MV1大于或等于第一最佳读取电压ORV1和第二阈值电压分布PV62的平均阈值电压MV2之间的偏移MV2-ORV1(S1620为否)，则存储器控制器120可以将第一阈值电压区段的大小确定为小于或等于第二阈值电压区段的大小(S1640)。
图17是辅助说明根据本公开的实施例的用于操作存储器系统100的方法的图。
参考图17，存储器系统100可以基于为一个或多个最佳读取电压中的一个最佳读取电压的第一最佳读取电压，从存储器系统100的存储器设备110的多个存储器单元中的一些存储器单元读取数据(S1710)。步骤S1710可以通过被包括在存储器系统100中的存储器控制器120来被执行。
在步骤S1710中，当存储器系统100无法基于第一最佳读取电压读取数据时，存储器系统100可以基于以下可靠性值来执行软判决解码：1)一个或多个第一阈值电压区段、2)一个或多个第二阈值电压区段以及3)第一阈值电压区段和第二阈值电压区段(S1720)。步骤S1720可以通过被包括在存储器系统100中的存储器控制器120来被执行。
如参考图8所描述的，第一阈值电压区段可以由低于或等于第一最佳读取电压的读取电压作为边界来确定，以及第二阈值电压区段可以由高于或等于第一最佳读取电压的读取电压作为边界来确定。第一阈值电压区段的大小和第二阈值电压区段的大小可以不同。
第一阈值电压区段的大小和第二阈值电压区段的大小可以以各种方式被确定。
例如，在第一最佳读取电压是一个或多个最佳读取电压中最低的最佳读取电压的情况下，当存储器系统100执行如以上参考图9至图10所描述的软判决解码时，存储器系统100可以基于第一最佳读取电压和第二最佳读取电压来确定第一阈值电压区段的大小和第二阈值电压区段的大小。第二最佳读取电压可以是在最佳读取电压中具有与第一最佳读取电压最小差的最佳读取电压。
针对另一示例，在第一最佳读取电压是一个或多个最佳读取电压中最高的最佳读取电压的情况下，当存储器系统100执行如以上参考图11至图12所描述的软判决解码时，存储器系统100可以通过比较1)在由第一最佳读取电压和比第一最佳读取电压低K(K为正数)的读取电压作为边界确定的第一采样阈值电压区段中具有阈值电压的存储器单元的数目，以及2)在由第一最佳读取电压和比第一最佳读取电压高K的读取电压作为边界确定的第二采样阈值电压区段中具有阈值电压的存储器单元的数目，来确定第一阈值电压区段的大小和第二阈值电压区段的大小。
针对又一示例，在一个或多个最佳读取电压中存在低于第一最佳读取电压的至少一个最佳读取电压和高于第一最佳读取电压的至少一个最佳读取电压的情况下，当存储器系统100执行如以上参考图13至图14所描述的软判决解码时，存储器系统100通过比较1)第一最佳读取电压和第三最佳读取电压之间的偏移，2)第一最佳读取电压和第四最佳读取电压之间的偏移，来确定第一阈值电压区段的大小和第二阈值电压区段的大小；其中第三最佳读取电压是低于第一最佳读取电压的最佳读取电压中最高的最佳读取电压，第四最佳读取电压是高于第一最佳读取电压的最佳读取电压中最低的最佳读取电压。
存储器控制器120的上述操作可以由控制电路123控制，并且可以以这种方式被执行：使得处理器124执行(驱动)存储器控制器120的所有操作都在其中被编程的固件。
图18是示意性地图示根据本公开的实施例的计算系统1800的示例框图。
参考图18，计算系统1800可以包括被电耦合至系统总线1860的以下各项：存储器系统100、中央处理单元(CPU)1810，用于控制计算系统1800的一般操作、RAM1820，用于存储与计算系统1800的操作相关的数据和信息、UI/UX(用户界面/用户体验)模块1830，用于向用户提供使用环境、通信模块1840、用于以有线和/或无线的方式与外部设备进行通信、以及电源管理模块1850，用于管理由计算系统1800使用的电源。
计算系统1800可以包括PC(个人计算机)、诸如智能电话和平板电脑的移动终端或各种电子设备。
计算系统1800是可以包括用于提供操作电压的电池，并且还可以包括应用芯片组、图形相关的模块、照相机图像处理器(CIS)、DRAM等。如本领域技术人员将理解的，计算系统1800可以包括其他组件。
在实施例中，存储器系统100可以包括将数据存储在磁盘中的设备(诸如硬盘驱动器(HDD))，而在另一实施例中，存储器系统100可以包括将数据存储在非易失性存储器中的设备(诸如固态驱动器(SDD)、通用闪速存储(UFS)设备和/或嵌入式MMC(eMMC)设备。非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、闪速存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和/或FRAM(铁电RAM)。另外，存储器系统100可以被实现为各种类型存储设备中的任何存储设备，并且可以被安装在各种电子设备中的任何电子设备中。
如以上描述显而易见的是，根据本公开的实施例，可以提供即使在存储数据的存储器单元的阈值电压分布退化的情况下，还能够通过软判决解码来提高错误校正效能的存储器系统、存储器控制器以及用于操作存储器系统的方法。
尽管已经图示和描述了本发明的各种实施例，但是本领域技术人员将理解，在不脱离本发明的范围和精神的情况下，可以鉴于本公开进行各种修改、增加和替换。因此，本文公开的实施例应当被认为仅为描述性的意义，而不是为了限制本发明的范围。本发明的范围不受实施例和附图的限制。本发明涵盖落入所附权利要求范围内的所有修改和变型以及包括其等同物的修改和变型。

Claims (20)

1.一种存储器系统，包括：
存储器设备，包括多个存储器单元；和
存储器控制器，被配置为控制所述存储器设备，
其中所述存储器控制器还被配置为基于一个或多个最佳读取电压中的第一最佳读取电压、基于一个或多个第一阈值电压区段和一个或多个第二阈值电压区段的可靠性值、以及基于所述第一阈值电压区段和所述第二阈值电压区段，针对从所述多个存储器单元中的一些存储器单元读取的数据执行软判决解码，
其中所述一个或多个第一阈值电压区段由低于所述第一最佳读取电压的读取电压确定，并且所述一个或多个第二阈值电压区段由高于所述第一最佳读取电压的读取电压确定，以及
其中所述存储器控制器还被配置为将所述一个或多个第一阈值电压区段的大小确定为不同于所述一个或多个第二阈值电压区段的大小。
2.根据权利要求1所述的存储器系统，
其中所述第一阈值电压区段中的每个第一阈值电压区段的所述大小相同，并且
其中所述第二阈值电压区段中的每个第二阈值电压区段的所述大小相同。
3.根据权利要求1所述的存储器系统，
其中当所述第一最佳读取电压是所述一个或多个最佳读取电压中最低的最佳读取电压时，所述存储器控制器基于所述第一最佳读取电压和所述第二最佳读取电压，来确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小，以及
其中在所述一个或多个最佳读取电压中，所述第二最佳读取电压具有与所述第一最佳读取电压最小的差。
4.根据权利要求3所述的存储器系统，其中当所述第一最佳读取电压和所述第二最佳读取电压之间的差大于参考读取电压差时，所述存储器控制器将所述第一阈值电压区段中的每个第一阈值电压区段的所述大小确定为大于所述第二阈值电压区段中的每个第二阈值电压区段的所述大小。
5.根据权利要求1所述的存储器系统，其中，当所述第一最佳读取电压是所述一个或多个最佳读取电压中最高的最佳读取电压时，所述存储器控制器通过将在由所述第一最佳读取电压和比所述第一最佳读取电压低K的读取电压所确定的第一采样阈值电压区段中具有阈值电压的存储器单元的数目与在由所述第一最佳读取电压和比所述第一最佳读取电压高K的读取电压所确定的第二采样阈值电压区段中具有阈值电压的存储器单元的数目进行比较，来确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小。
6.根据权利要求5所述的存储器系统，其中，当在所述第一采样阈值电压区段中具有阈值电压的存储器单元的数目大于在所述第二采样阈值电压区段中具有阈值电压的存储器单元的数目时，所述存储器控制器将所述第一阈值电压区段中的每个第一阈值电压区段的所述大小确定为大于所述第二阈值电压区段中的每个第二阈值电压区段的所述大小。
7.根据权利要求1所述的存储器系统，其中，在所述一个或多个最佳读取电压中存在低于所述第一最佳读取电压的至少一个最佳读取电压和高于所述第一最佳读取电压的至少一个最佳读取电压的情况下，所述存储器控制器通过比较所述第一最佳读取电压和第三最佳读取电压之间的偏移，以及比较所述第一最佳读取电压和第四最佳读取电压之间的偏移，来确定所述第一阈值电压区段的所述大小和所述第二阈值电压区段的所述大小，所述第三最佳读取电压是低于所述第一最佳读取电压的最佳读取电压中的最高的最佳读取电压，所述第四最佳读取电压是高于所述第一最佳读取电压的最佳读取电压中的最低的最佳读取电压。
8.根据权利要求7所述的存储器系统，其中，在所述第一最佳读取电压和所述第三最佳读取电压之间的所述偏移小于所述第一最佳读取电压和所述第四最佳读取电压之间的所述偏移的情况下，所述存储器控制器将所述第一阈值电压区段中的每个第一阈值电压区段的所述大小确定为大于所述第二阈值电压区段中的每个第二阈值电压区段的所述大小。
9.根据权利要求1所述的存储器系统，
其中所述存储器控制器通过比较所述第一最佳读取电压与第一阈值电压分布的平均阈值电压之间的偏移和所述第一最佳读取电压与第二阈值电压分布的平均阈值电压之间的偏移，来确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小，
其中所述第一阈值电压分布和所述第二阈值电压分布与所述第一最佳读取电压相邻，以及
其中所述第二阈值电压分布的所述平均阈值电压高于所述第一阈值电压分布的所述平均阈值电压。
10.根据权利要求9所述的存储器系统，其中，在所述第一最佳读取电压和所述第一阈值电压分布的所述平均阈值电压之间偏移小于所述第一最佳读取电压和所述第二阈值电压分布的所述平均阈值电压之间偏移的情况下，所述存储器控制器将所述第一阈值电压区段的所述大小确定为大于所述第二阈值电压区段的所述大小。
11.一种存储器控制器，包括：
存储器接口，被配置为与包括多个存储器单元的存储器设备通信；和
控制电路，被配置为控制所述存储器设备，
其中所述控制电路还被配置为基于作为一个或多个最佳读取电压中的一个最佳读取电压的第一最佳读取电压、基于一个或多个第一阈值电压区段和一个或多个第二阈值电压区段的可靠性值、以及基于所述第一阈值电压区段和所述第二阈值电压区段，针对从所述多个存储器单元中的一些存储器单元读取的数据执行软判决解码，
其中所述一个或多个第一阈值电压区段由低于所述第一最佳读取电压的读取电压确定，并且所述一个或多个第二阈值电压区段由高于所述第一最佳读取电压的读取电压确定，以及
其中所述控制电路还被配置为将所述一个或多个第一阈值电压区段的大小确定为不同于所述一个或多个第二阈值电压区段的大小。
12.根据权利要求11所述的存储器控制器，
其中所述第一阈值电压区段中的每个第一阈值电压区段的所述大小相同，以及
其中所述第二阈值电压区段中的每个第二阈值电压区段的所述大小相同。
13.根据权利要求11所述的存储器控制器，
其中，当所述第一最佳读取电压是所述一个或多个最佳读取电压中最低的最佳读取电压时，所述控制电路基于所述第一最佳读取电压和第二最佳读取电压，来确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小，以及
其中所述第二最佳读取电压是在所述一个或多个最佳读取电压中具有与所述第一最佳读取电压最小差的最佳读取电压。
14.根据权利要求11所述的存储器控制器，其中，当所述第一最佳读取电压是所述一个或多个最佳读取电压中最高的最佳读取电压时，所述控制电路通过将在由所述第一最佳读取电压和比所述第一最佳读取电压低K的读取电压所确定的第一采样阈值电压区段中具有阈值电压的存储器单元的数目与在由所述第一最佳读取电压和比所述第一最佳读取电压高K的读取电压所确定的第二采样阈值电压区段中具有阈值电压的存储器单元的数目进行比较，来确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小。
15.根据权利要求11所述的存储器控制器，其中，在所述一个或多个最佳读取电压中存在低于所述第一最佳读取电压的至少一个最佳读取电压和高于所述第一最佳读取电压的至少一个最佳读取电压的情况下，所述控制电路通过比较所述第一最佳读取电压和第三最佳读取电压之间的偏移，以及比较所述第一最佳读取电压和第四最佳读取电压之间的偏移，来确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小，所述第三最佳读取电压是低于所述第一最佳读取电压的最佳读取电压中最高的最佳读取电压，所述第四最佳读取电压是高于所述第一最佳读取电压的最佳读取电压中最低的最佳读取电压。
16.一种用于操作存储器系统的方法，所述存储器系统包括存储器设备和存储器控制器，所述存储器设备包括多个存储器单元，所述存储器控制器被配置为控制所述存储器设备，所述方法包括：
基于作为一个或多个最佳读取电压中的一个最佳读取电压的第一最佳读取电压，从所述多个存储器单元中的一些存储器单元读取数据；以及
基于一个或多个第一阈值电压区段和一个或多个第二阈值电压区段的可靠性值，以及基于所述第一阈值电压区段和所述第二阈值电压区段，执行软判决解码，
其中所述一个或多个第一阈值电压区段由低于所述第一最佳读取电压的读取电压确定，并且所述一个或多个第二阈值电压区段由高于所述第一最佳读取电压的读取电压确定，以及
还包括将所述一个或多个第一阈值电压区段的大小确定为不同于所述一个或多个第二阈值电压区段的大小。
17.根据权利要求16所述的方法，
其中所述第一阈值电压区段中的每个第一阈值电压区段的所述大小相同，以及
其中所述第二阈值电压区段中的每个第二阈值电压区段的所述大小相同。
18.根据权利要求16所述的方法，
其中，当所述第一最佳读取电压是所述一个或多个最佳读取电压中最低的最佳读取电压时，所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小基于所述第一最佳读取电压和所述第二最佳读取电压而被确定，以及
其中所述第二最佳读取电压是在所述一个或多个最佳读取电压中具有与所述第一最佳读取电压最小差的最佳读取电压。
19.根据权利要求16所述的方法，其中，当所述第一最佳读取电压是所述一个或多个最佳读取电压中最高的最佳读取电压时，通过将在由所述第一最佳读取电压和比所述第一最佳读取电压低K的读取电压所确定的第一采样阈值电压区段中具有阈值电压的存储器单元的数目与在由所述第一最佳读取电压和比所述第一最佳读取电压高K的读取电压所确定的第二采样阈值电压区段中具有阈值电压的存储器单元的数目进行比较，确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第一阈值电压区段的所述大小。
20.根据权利要求16所述的方法，其中，在所述一个或多个最佳读取中存在低于所述第一最佳读取电压的至少一个最佳读取电压和高于所述第一最佳读取电压的至少一个最佳读取电压的情况下，通过比较所述第一最佳读取电压和第三最佳读取电压之间的偏移，以及比较所述第一最佳读取电压和第四最佳读取电压之间的偏移，确定所述第一阈值电压区段中的每个第一阈值电压区段的所述大小、以及所述第二阈值电压区段中的每个第二阈值电压区段的所述大小，所述第三最佳读取电压是低于所述第一最佳读取电压的最佳读取电压中最高的最佳读取电压，所述第四最佳读取电压是高于所述第一最佳读取电压的最佳读取电压中最低的最佳读取电压。
CN202010192686.4A 2019-07-02 2020-03-18 存储器系统、存储器控制器和用于操作存储器系统的方法 Withdrawn CN112185450A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190079065A KR20210003368A (ko) 2019-07-02 2019-07-02 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR10-2019-0079065 2019-07-02

Publications (1)

Publication Number Publication Date
CN112185450A true CN112185450A (zh) 2021-01-05

Family

ID=73919003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010192686.4A Withdrawn CN112185450A (zh) 2019-07-02 2020-03-18 存储器系统、存储器控制器和用于操作存储器系统的方法

Country Status (3)

Country Link
US (1) US11145357B2 (zh)
KR (1) KR20210003368A (zh)
CN (1) CN112185450A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595562A (zh) * 2021-07-23 2021-11-02 深圳宏芯宇电子股份有限公司 软数据处理方法、装置、存储介质及解码器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11288160B2 (en) * 2020-08-17 2022-03-29 Micron Technology, Inc. Threshold voltage distribution adjustment for buffer
US11626168B2 (en) * 2021-03-10 2023-04-11 Samsung Electronics Co.. Ltd. De-noising using multiple threshold-expert machine learning models
US11574697B2 (en) * 2021-06-10 2023-02-07 SK Hynix Inc. Compression framework for log-likelihood ratio generation
KR102345067B1 (ko) 2021-08-25 2021-12-29 삼성전자주식회사 스토리지 장치 및 스토리지 컨트롤러의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
CN107731259A (zh) * 2016-08-10 2018-02-23 爱思开海力士有限公司 最佳读取参考电压的存储器系统及其操作方法
CN109658969A (zh) * 2017-10-11 2019-04-19 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5197544B2 (ja) * 2009-10-05 2013-05-15 株式会社東芝 メモリシステム
US20160269046A1 (en) * 2015-03-10 2016-09-15 Kabushiki Kaisha Toshiba Memory controller, memory system, and decoding method
KR20170039795A (ko) 2015-10-01 2017-04-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102263047B1 (ko) 2017-03-20 2021-06-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
CN107731259A (zh) * 2016-08-10 2018-02-23 爱思开海力士有限公司 最佳读取参考电压的存储器系统及其操作方法
CN109658969A (zh) * 2017-10-11 2019-04-19 爱思开海力士有限公司 存储器系统及其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595562A (zh) * 2021-07-23 2021-11-02 深圳宏芯宇电子股份有限公司 软数据处理方法、装置、存储介质及解码器

Also Published As

Publication number Publication date
US20210005242A1 (en) 2021-01-07
US11145357B2 (en) 2021-10-12
KR20210003368A (ko) 2021-01-12

Similar Documents

Publication Publication Date Title
US8923067B2 (en) Memory system and method of operating memory system using soft read voltages
CN112185450A (zh) 存储器系统、存储器控制器和用于操作存储器系统的方法
KR20140113190A (ko) 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
KR20140031556A (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
KR20190094968A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220008058A (ko) 컨트롤러 및 컨트롤러의 동작방법
CN113223589A (zh) 存储器系统及其操作方法
CN113010459A (zh) 存储器系统、存储器控制器以及操作存储器系统的方法
CN111540399A (zh) 存储器系统及其操作方法
CN116153364A (zh) 估计非参数化最佳读取阈值的系统和方法
US11662911B2 (en) Memory system and operating method thereof
CN112349315B (zh) 存储器系统、存储器控制器和操作方法
CN113936715A (zh) 使用域变换的读取阈值优化系统和方法
CN113806254B (zh) 存储器系统、存储器控制器及存储器系统的操作方法
US10084487B2 (en) Apparatuses and methods for erasure-assisted ECC decoding
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
KR20210025412A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US20230289260A1 (en) Controller and operating method of the controller for determining reliability data based on syndrome weight
US20230387941A1 (en) Controller and operating method thereof for determining reliability data based on syndrome weight
US11837307B2 (en) Managing error-handling flows in memory devices
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device
US20240071521A1 (en) Memory device producing metadata characterizing applied read voltage level with respect to voltage distributions
US11544003B2 (en) Memory system, memory controller, and method of operating memory system
US20230385193A1 (en) Memory system, memory controller and operating method thereof for determining garbage collection victim block
US20240029801A1 (en) Memory read calibration based on memory device-originated metrics characterizing voltage distributions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210105