CN113223589A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN113223589A
CN113223589A CN202011036359.6A CN202011036359A CN113223589A CN 113223589 A CN113223589 A CN 113223589A CN 202011036359 A CN202011036359 A CN 202011036359A CN 113223589 A CN113223589 A CN 113223589A
Authority
CN
China
Prior art keywords
read
memory
memory block
read voltage
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011036359.6A
Other languages
English (en)
Inventor
金相植
金大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113223589A publication Critical patent/CN113223589A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

本发明涉及一种存储器系统。该存储器系统包括：存储器装置，包括平面，该平面包括用于存储多位数据的多个存储块；以及控制器，被配置为：当对存储块中之的第一存储块执行问题引发操作时，将该平面中除第一存储块之外的剩余存储块检测处于问题发生候选组中；当接收到针对该问题发生候选组的第二存储块的读取命令时，在表中搜索与第二存储块相对应的读取电压施加顺序；并且通过根据所搜索到的读取电压施加顺序来顺序地施加多个读取电压，控制存储器装置以对第二存储块执行读取操作，其中该问题引发操作是编程操作或擦除操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2020年2月5日提交的申请号为10-2020-0013816的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
各个实施例涉及一种存储器系统，并且更特别地，涉及一种用于提高读取操作的效率的存储器系统及其操作方法。
背景技术
近来，计算机环境范例已转换为可以随时随地使用计算机系统的普适计算。由此，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经迅速增加。通常，这些便携式电子装置使用采用存储器装置的存储器系统，也就是数据存储装置。数据存储装置用作便携式电子装置的主存储器装置或辅助存储器装置。
使用存储器装置的数据存储装置不具有机械驱动部件，因此具有优异的稳定性和耐久性、高信息访问速度和低功耗。具有这些优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
本公开的各个实施例涉及一种能够通过基于预置表确定施加读取电压的顺序并且根据所确定的顺序执行读取操作来增加读取操作成功的概率的存储器系统。
在实施例中，一种存储器系统可以包括：存储器装置，包括平面，该平面包括用于存储多位数据的多个存储块；以及控制器，被配置为：当对该存储块之中的第一存储块执行问题引发操作时，将该平面中除第一存储块之外的剩余存储块检测为处于问题发生候选组中；当接收到针对该问题发生候选组的第二存储块的读取命令时，在表中搜索与第二存储块相对应的读取电压施加顺序；并且通过根据所搜索到的读取电压施加顺序来顺序地施加多个读取电压，控制存储器装置以对第二存储块执行读取操作，其中该问题引发操作是编程操作或擦除操作。
在实施例中，一种用于操作存储器系统的方法可以包括：对平面中包括的存储块之中的第一存储块执行问题引发操作，在该平面中将多位数据存储在每个单元中；将该平面中除第一存储块之外的剩余存储块检测为处于问题发生候选组中；接收针对问题发生候选组的第二存储块的读取命令；在表中搜索与第二存储块相对应的读取电压施加顺序；并且通过根据所搜索到的读取电压施加顺序来顺序地施加多个读取电压，对第二存储块执行读取操作，其中该问题引发操作是编程操作或擦除操作。
在实施例中，一种控制器的操作方法，该操作方法包括：控制存储器装置对第一块执行编程操作或擦除操作；响应于紧接在编程操作或擦除操作之后的命令，控制存储器装置以基于第二组读取电压对第二块执行第一默认读取操作，该第二块与第一块相邻；并且响应于紧接在包括对第二块的第一默认读取操作的成功读取操作组之后的命令，控制存储器装置以基于第一组读取电压对第二块执行第二默认读取操作，其中该第一组和该第二组具有不同的读取电压施加顺序。
在对第一存储块执行编程操作或擦除操作的情况下，可以暂时改变包括在与第一存储块相同的平面中的第二存储块的阈值电压分布。根据本公开的实施例，存储器系统可以基于预置表来确定施加读取电压的顺序，并且可以根据所确定的顺序来执行读取操作。因此，可以防止由于阈值电压分布的暂时变化而导致读取操作失败并由此进入读取重试步骤的现象。
附图说明
图1是示意性示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图2是示意性地示出根据本公开的实施例的存储器系统中的存储器装置的示图。
图3是示意性地示出根据本公开的实施例的存储器装置中的存储块的存储器单元阵列电路的示图。
图4是辅助解释包括每个包括多个存储块的多个平面的存储器装置的示图。
图5是示出MLC存储器装置的编程状态和擦除状态的阈值电压分布图。
图6是示出TLC存储器装置的编程状态和擦除状态的阈值电压分布图。
图7是示出当发生不可校正的错误时通常执行的读取操作的流程图。
图8是辅助解释在执行了问题引发操作之后在对问题发生候选块首先执行的默认读取操作中读取错误的数量急剧增加的现象的示图。
图9A至图9C是辅助解释在不同程度上受到阈值电压分布的偏移的影响的读取电压的示图。
图10是示出根据本公开的实施例的存储器系统的操作进程的流程图。
图11是辅助解释用于通过使用存储块的标志位来指示是否将存储块检测为处于问题发生候选组中的方法的示图。
图12和图13是辅助解释包括读取电压施加顺序的表的示图。
图14是分别示出在从问题发生候选组释放存储块之后存储块的标志位的示图。
具体实施方式
以下参照附图更详细地描述各个实施例。然而，本公开可以以不同的形式实施，并因此不应该被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开是彻底且完整的，并且向本领域技术人员充分传达本公开的范围。在整个本公开中，相同的附图标记在本公开的各个附图和实施例中始终表示相同的部件。而且，在整个说明书中，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
图1是示意性示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102包括例如以下的各种电子装置中的任意一种：诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置，或诸如台式计算机、游戏机、TV和投影仪的电子装置，也就是有线电子装置和无线电子装置。
主机102可以包括至少一个操作系统(OS)或多个操作系统，并且根据用户的请求运行操作系统以与存储器系统110一起执行操作。主机102将对应于用户请求的多个命令传送到存储器系统110，因此，存储器系统110执行与命令相对应的操作，也就是与用户请求相对应的操作。操作系统通常管理和控制主机102的功能和操作，并且使用数据处理系统100或存储器系统110提供主机102和用户之间的互操作性。
存储器系统110响应于主机102的请求而操作特别地存储待由主机102访问的数据。换言之，存储器系统110可以用作主机102的主存储器装置或辅助存储器装置。根据与主机102联接的主机接口协议，存储器系统110可以被实现为各种类型的存储装置(固态驱动器(SSD)、MMC和eMMC(嵌入式MMC))中的任意一种。
在存储器系统110中使用的存储装置可以通过诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置来实现。
存储器系统110包括存储器装置150和控制器130。
控制器130和存储器装置150可以集成到一个半导体装置中，从而配置SSD、PC卡(PCMCIA：个人计算机存储卡国际协会)、SD卡(SD、迷你SD、微型SD和SDHC)和/或通用闪存(UFS)。而且，又例如，存储器系统110可以配置在配置计算系统的各种组件之中的一个(例如，计算机、智能电话或便携式游戏机)。
即使没有供应电力，存储器系统110中的存储器装置150也可以保持所存储的数据。特别地，存储器系统110中的存储器装置150通过写入操作存储从主机102提供的数据，并且通过读取操作将所存储的数据提供至主机102。存储器装置150包括多个存储块152、154和156，多个存储块152、154和156中的每一个包括多个页面。多个页面中的每一个包括联接到多个字线(WL)的多个存储器单元。而且，存储器装置150包括多个平面，多个平面中的每一个包括多个存储块152、154和156。特别地，存储器装置150可以包括多个存储器管芯，多个存储器管芯中的每一个包括多个平面。存储器装置150可以是非易失性存储器装置，例如闪速存储器，并且闪速存储器可以具有3D堆叠结构。
下面参照图2和图3更详细地描述存储器装置150的结构。而且，下面参照图4更详细地描述包括每个包括多个存储块的多个平面的存储器装置150。
存储器系统110中的控制器130响应于来自主机102的请求来控制存储器装置150。例如，控制器130将从存储器装置150读取的数据提供至主机102，并且将从主机102提供的数据存储在存储器装置150中。为此，控制器130控制存储器装置150的操作，诸如读取操作、写入操作、编程操作和擦除操作。
更详细地，控制器130包括主机接口(主机I/F)132、处理器134、错误校正码(ECC)单元138、存储器接口(存储器I/F)142和存储器144。
主机接口132可以处理主机102的命令和数据，并且可以被配置为通过诸如以下的各种接口协议之中的至少一种与主机102通信：USB(通用串行总线)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)和ESDI(增强型小型磁盘接口)。主机接口132可以通过被称为主机接口层(HIL)的固件来驱动，该固件是与主机102交换数据的区域。
ECC单元138可以校正在存储器装置150中处理的数据的错误位，并且可以包括ECC编码器和ECC解码器。ECC编码器可以对待在存储器装置150中被编程的数据进行错误校正编码，并且生成添加有奇偶校验位的数据。添加有奇偶校验位的数据可以存储在存储器装置150中。ECC解码器在读取存储器装置150中存储的数据时，检测并校正从存储器装置150读取的数据中包括的错误。ECC单元138可以通过使用但不限于LDPC(低密度奇偶校验)码、BCH(博斯-查德胡里-霍坤格姆)码、涡轮码、里德-所罗门码、卷积码、RSC(递归系统码)，或诸如TCM(网格编码调制)或BCM(分组编码调制)的编码调制来执行错误校正。ECC单元138可以以例如电路、模块、系统和/或装置的任何合适的配置来实施以用于错误校正。
存储器接口142用作存储器/存储接口以允许控制器130响应于来自主机102的请求来控制存储器装置150，该存储器/存储接口执行控制器130与存储器装置150之间的接口连接。
作为存储器系统110和控制器130的工作存储器的存储器144存储用于驱动存储器系统110和控制器130的数据。
存储器144可以通过易失性存储器来实现。例如，存储器144可以通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实现。此外，存储器144可以设置在控制器130内部。可选地，存储器144可以设置在控制器130外部，在这种情况下，存储器144可以被实现为被配置成通过存储器接口与控制器130交换数据的外部易失性存储器。
存储器144存储在主机102和存储器装置150之间执行数据写入操作和读取操作所必需的数据以及在执行数据写入操作和读取操作时的数据。对于这样的数据存储，存储器144包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。
处理器134响应于来自主机102的写入请求或读取请求，控制存储器系统110的一般操作，并且特别地，控制存储器装置150的编程操作或读取操作。处理器134驱动被称为闪存转换层(FTL)的固件，以控制存储器系统110的一般操作。处理器134可以通过微处理器或中央处理单元(CPU)来实现。
控制器130通过处理器134在存储器装置150中执行由主机102请求的操作，也就是对存储器装置150执行与从主机102接收到的命令相对应的命令操作。而且，控制器130可以执行对存储器装置150的后台操作。对存储器装置150的后台操作包括垃圾收集(GC)操作、损耗均衡(WL)操作、映射清除操作、坏块管理操作等。
在下文中，参照图2和图3更详细地描述根据本公开的实施例的存储器系统中的存储器装置。
图2是示意性示出根据本公开实施例的存储器系统中的存储器装置的示图，图3是示意性示出根据本公开实施例的存储器装置中的存储块的存储器单元阵列电路的示图。
首先，参照图2，存储器装置150包括多个存储块，例如第零块(BLOCK0)210、第一块(BLOCK1)220、第二块(BLOCK2)230和第(N-1)块(BLOCKN-1)240。块210、220、230和240中的每一个包括多个页面，例如2M个页面或M个页面。多个页面中的每一个包括联接到多个字线(WL)的多个存储器单元。
而且，根据一个存储器单元中存储的位的数量，存储器装置150可以包括：单层单元(SLC)存储块，包括由每个存储1位数据的存储器单元实现的多个页面；多层单元(MLC)存储块，包括由每个能够存储2位数据的存储器单元实现的多个页面；三层单元(TLC)存储块，包括由每个能够存储3位数据的存储器单元实现的多个页面；四层单元(QLC)存储块，包括由每个能够存储4位数据的存储器单元实现的多个页面；更多层单元存储块，包括由每个能够存储5位或更多位数据的存储器单元实现的多个页面等等。
虽然下面的描述是在存储器装置150通过诸如闪速存储器(例如NAND闪速存储器)的非易失性存储器实现的背景下给出的，但要注意的是，存储器装置150可以被实施为诸如以下的各种类型的存储器中的任意一种：相变存储器(PCRAM：相变随机存取存储器)、电阻式存储器(RRAM(ReRAM)：电阻式随机存取存储器)、铁电存储器(FRAM：铁电随机存取存储器)和/或自旋转移扭矩磁性存储器(STT-RAM(STT-MRAM)：自旋转移扭矩磁性随机存取存储器)。
存储块210、220、230和240中的每一个通过编程操作存储从主机装置102提供的数据，并且通过读取操作将所存储的数据提供至主机102。
接下来，参照图3，在存储器系统110的存储器装置150中包括的多个存储块152、154和156之中，每个存储器单元阵列330可以包括被实现为存储器单元阵列并且分别联接到位线BL0至BLm-1的多个单元串340。每个列的单元串340可以包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或存储器单元晶体管MC0至MCn-1可以串联地联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可以由每个存储多位数据信息的多层单元(MLC)构成。单元串340可以分别电联接到相应位线BL0至BLm-1。
虽然图3作为示例示出了由NAND闪速存储器单元构成的存储器单元阵列330，但要注意的是，存储器装置150中包括的多个存储块152、154、156中的每一个可以被配置用于其他类型的存储器，例如，NOR闪速存储器、组合了至少两种存储器单元的混合闪速存储器或控制器内置于存储器芯片中的OneNAND闪速存储器。
存储器装置150的电压供应电路310可以根据操作模式提供待被供应至各个字线的字线电压(例如，编程电压、读取电压和通过电压)以及待被供应至形成有存储器单元的体材料(bulk)(例如，阱区)的电压。可以在控制电路(未示出)的控制下执行电压供应电路310的电压生成操作。响应于控制电路的控制，电压供应电路310可以生成多个可变读取电压以生成多个读取数据，选择存储器单元阵列的存储块(或扇区)中的一个，选择被选择存储块的字线中的一个，并且将字线电压提供至被选择字线和未选择字线。
存储器装置150的读取/写入电路320由控制电路控制，并且可以根据操作模式作为读出放大器或写入驱动器而操作。例如，在验证/正常读取操作中，读取/写入电路320可以作为用于从存储器单元阵列读取数据的读出放大器而操作。而且，在编程操作中，读取/写入电路320可以作为根据待存储在存储器单元阵列中的数据来驱动位线的写入驱动器而操作。在编程操作中，读取/写入电路320可以从缓冲器(未示出)接收待写入存储器单元阵列中的数据，并且可以根据输入的数据来驱动位线。为此，读取/写入电路320可以包括分别对应于列(或位线)或者成对的列(或位线对)的多个页面缓冲器(PB)322、324和326，并且多个锁存器(未示出)可以包括在页面缓冲器322、324和326的每一个中。
图4是辅助解释包括每个包括多个存储块的多个平面的存储器装置的示图。
参照图4，存储器装置150包括多个存储器管芯，例如存储器管芯0610、存储器管芯1 630、存储器管芯2 650和存储器管芯3 670。存储器管芯610、630、650和670中的每一个包括多个平面。例如，存储器管芯0 610包括平面0 612、平面1 616、平面2 620和平面3 624，存储器管芯1 630包括平面0 632、平面1 636、平面2 640和平面3 644，存储器管芯2 650包括平面0 652、平面1 656、平面2 660和平面3 664，存储器管芯3 670包括平面0 672、平面1676、平面2 680和平面3 684。存储器管芯610、630、650和670中的平面612、616、620、624、632、636、640、644、652、656、660、664、672、676、680和684分别包括多个存储块614、618、622、626、634、638、642、646、654、658、662、666、674、678、682和686。每个存储块包括多个页面，例如如上面参照图2所述的2M个页面。此外，存储器装置150包括与各个存储器管芯610、630、650和670相对应的多个缓冲器，例如，对应于存储器管芯0 610的缓冲器0 628，对应于存储器管芯1 630的缓冲器1 648，对应于存储器管芯2 650的缓冲器2 668，以及对应于存储器管芯3 670的缓冲器3688。
在执行与从主机102接收到的多个命令相对应的命令操作时，与命令操作相对应的数据被存储在存储器装置150中的缓冲器628、648、668和688中。例如，在执行编程操作时，与编程操作相对应的数据存储在缓冲器628、648、668和688中，然后存储在存储器管芯610、630、650和670的存储块中的页面中。在执行读取操作时，与读取操作相对应的数据从存储器管芯610、630、650和670的存储块中的页面被读取，存储在缓冲器628、648、668和688中，然后通过控制器130提供至主机102。
在图4的实施例中，存储器装置150中包括的缓冲器628、648、668和688分别设置在相应存储器管芯610、630、650和670外部。然而，根据另一实施例，缓冲器628、648、668和688可以分别包括在相应存储器管芯610、630、650和670之内。此外，根据实施例，多个缓冲器628、648、668和688可以对应于各自的平面组或各自的存储器管芯610、630、650和670中各自的存储块组。此外，虽然在下面描述的示例中，缓冲器628、648、668和688分别对应于多个页面缓冲器322、324和326，但要注意的是，缓冲器628、648、668和688可以被实现为存储器装置150中的多个高速缓存或多个寄存器。
图5是示出MLC存储器装置的编程状态和擦除状态的阈值电压分布图。
在MLC存储器装置中，一个存储器单元可以存储由最高有效位(MSB)和最低有效位(LSB)配置的2位数据。在MLC存储器装置中，根据编程数据的值，如图5所示，存储器单元中的每一个具有处于擦除状态E和第一至第三编程状态P1至P3之中的一个状态的阈值电压。其中的2位数据包括值为“1”的MSB和值为“1”的LSB，也就是具有值为“11”的数据的存储器单元被编程为具有擦除状态E中的阈值电压。以相同的方式，其中分别被编程为具有值“01”、“00”和“10”的数据的存储器单元分别具有在第一至第三编程状态P1至P3中的阈值电压。
闪速存储器以页面为单位执行读取操作，并且一个页面可以包括多个存储器单元。该页面在物理上可以是“一个”，但是在概念上可以包括分别对应于LSB和MSB的第一逻辑页面和第二逻辑页面。第一逻辑页面可以存储LSB数据，第二逻辑页面可以存储MSB数据。LSB数据和MSB数据意为分别与存储器单元中存储的2位数据的LSB和MSB相对应的数据。控制器130可以通过施加对应于第一逻辑页面的LSB读取电压，识别LSB的值为“1”的存储器单元和LSB的值为“0”的存储器单元，并且可以通过施加对应于第二逻辑页面的MSB读取电压，识别MSB的值为“0”的存储器单元和MSB的值为“1”的存储器单元。在图5所示的MLC存储器装置的阈值电压分布的情况下，LSB读取电压的数量可以是1，而MSB读取电压的数量可以是2。
详细地，参照图5，可以通过第二读取电压R2来识别LSB的值为“1”的存储器单元和LSB的值为“0”的存储器单元，第二读取电压R2被设置为分别对应于第一编程状态P1和第二编程状态P2的阈值电压分布之间的电压电平。例如，控制器130可以通过施加第二读取电压R2作为LSB读取电压来读取第一逻辑页面。控制器130可以确定由于读取第一逻辑页面而导通的每个存储器单元具有擦除状态E和第一编程状态P1的一个状态中包括的阈值电压。控制器130可以将导通的存储器单元识别为LSB的值为“1”的存储器单元。控制器130可以确定由于读取第一逻辑页面而关断的每个存储器单元具有第二编程状态P2和第三编程状态P3的一个状态中包括的阈值电压。控制器130可以将关断的存储器单元识别为LSB的值为“0”的存储器单元。
可以通过第一读取电压R1和第三读取电压R3来识别MSB的值为“1”的存储器单元和MSB的值为“0”的存储器单元。例如，可以通过第一读取电压R1来识别由于读取第一逻辑页面而被识别为具有擦除状态E和第一编程状态P1中的一个状态中包括的阈值电压的存储器单元的MSB值，第一读取电压R1被设置为分别表示擦除状态E1和第一编程状态P1的阈值电压分布之间的电压电平。控制器130可以通过施加第一读取电压R1作为MSB读取电压来读取第二逻辑页面。控制器130可以确定在LSB被识别为具有值“1”的存储器单元之中、由于读取第二逻辑页面而导通的每个存储器单元具有擦除状态E中包括的阈值电压。控制器130可以将导通的存储器单元识别为MSB的值为“1”的存储器单元。控制器130可以确定每个关断的存储器单元具有第一编程状态P1中包括的阈值电压。控制器130可以将关断的存储器单元识别为MSB的值为“0”的存储器单元。
以相同的方式，控制器130可以通过施加第三读取电压R3作为MSB读取电压来读取第二逻辑页面。控制器130可以确定LSB被识别为具有值“0”的存储器单元之中、由于读取第二逻辑页面而导通的每个存储器单元具有第二编程状态P2中包括的阈值电压。控制器130可以将导通的存储器单元识别为MSB的值为“0”的存储器单元。控制器130可以确定LSB被识别为具有值“0”的存储器单元之中、由于读取第二逻辑页面而关断的每个存储器单元具有第三编程状态P3中包括的阈值电压。控制器130可以将关断的存储器单元识别为MSB的值为“1”的存储器单元。
图6是示出TLC存储器装置的编程状态和擦除状态的阈值电压分布图。
在TLC存储器装置中，一个存储器单元可以存储由最高有效位(MSB)、中间有效位(CSB)和最低有效位(LSB)配置的3位数据。在TLC存储器装置中，根据编程数据的值，如图6所示，每个存储器单元具有擦除状态E和第一至第七编程状态P1至P7之中的一个状态中的阈值电压。其中包括均具有值“1”的MSB、CSB和LSB的3位数据，也就是具有值为“111”的数据的存储器单元被编程为具有擦除状态E中的阈值电压。以相同的方式，其中分别被编程为具有值“011”、“001”、“000”、“010”、“110”、“100”和“101”的数据的存储器单元分别具有第一至第七编程状态P1至P7中包括的阈值电压。
在TLC存储器装置中，一个页面在物理上可以是“一个”，但是在概念上可以包括分别对应于LSB、CSB和MSB的第一至第三逻辑页面。第一至第三逻辑页面可以分别存储LSB数据、CSB数据和MSB数据。控制器130可以通过施加对应于第一逻辑页面的LSB读取电压，识别LSB的值为“1”的存储器单元和LSB的值为“0”的存储器单元，并且可以通过施加对应于第二逻辑页面的CSB读取电压，识别CSB的值为“1”的存储器单元和CSB的值为“0”的存储器单元。而且，控制器130可以通过施加与第三逻辑页面相对应的MSB读取电压来识别MSB的值为“1”的存储器单元和MSB的值为“0”的存储器单元。在图6所示的TLC存储器装置的阈值电压分布中，LSB读取电压的数量可以是两个，CSB读取电压的数量可以是三个，而MSB读取电压的数量可以是两个。
详细地，可以通过第三读取电压R3，以及第七读取电压R7来识别LSB的值为“1”的存储器单元和LSB的值为“0”的存储器单元，第三读取电压R3被设置为分别表示第二编程状态P2和第三编程状态P3的阈值电压分布之间的电压电平，第七读取电压R7被设置为分别表示第六编程状态P6和第七编程状态P7的阈值电压分布之间的电压电平。例如，控制器130可以通过施加第三读取电压R3作为LSB读取电压来读取第一逻辑页面。控制器130可以确定由于读取第一逻辑页面而导通的每个存储器单元具有擦除状态E、第一编程状态P1和第二编程状态P2之中的一个状态中包括的阈值电压。控制器130可以将导通的存储器单元识别为LSB的值为“1”的存储器单元。
由于LSB读取电压具有第七编程状态P7中包括的阈值电压，因此控制器130可以通过施加第七读取电压R7来确定由于读取第一逻辑页面而关断的存储器单元中的每一个。控制器130可以将关断的存储器单元识别为LSB的值为“1”的存储器单元。控制器130可以确定由于通过施加第三读取电压R3作为LSB读取电压来读取第一逻辑页面而关断，并且由于通过施加第七读取电压R7作为LSB读取电压来读取第一逻辑页面而导通的每个存储器单元，具有第三至第六编程状态P3至P6之中的任意一个状态中包括的阈值电压。控制器130可以将存储器单元识别为LSB的值为“0”的存储器单元。
可以通过第二读取电压R2、第四读取电压R4和第六读取电压R6来识别CSB的值为“1”的存储器单元和CSB的值为“0”的存储器单元。例如，可以通过第二读取电压R2来识别被识别为具有擦除状态E、第一编程状态P1和第二编程状态P2之中的一个状态中包括的阈值电压的存储器单元的CSB的值。第二读取电压R2可以被设置为分别表示第一编程状态P1和第二编程状态P2的阈值电压分布之间的电压电平。控制器130可以确定在被识别为具有擦除状态E、第一编程状态P1和第二编程状态P2之中的一个状态中包括的阈值电压的存储器单元之中的、由于通过施加第二读取电压R2作为CSB读取电压来读取第二逻辑页面而导通的存储器单元中的每一个具有擦除状态E和第一编程状态P1中的一个状态中包括的阈值电压。控制器130可以将导通的存储器单元识别为CSB的值为“1”的存储器单元。控制器130可以确定关断的存储器单元中的每一个具有第二编程状态P2中包括的阈值电压。控制器130可以将关断的存储器单元识别为CSB的值为“0”的存储器单元。
可以通过第四读取电压R4和第六读取电压R6来识别被识别为具有第三编程状态P3至第六编程状态P6中包括的阈值电压的存储器单元的CSB的值。第四读取电压R4可以被设置为分别表示第三编程状态P3和第四编程状态P4的阈值电压分布之间的电压电平，第六读取电压R6可以被设置为分别表示第五编程状态P5和第六编程状态P6的阈值电压分布之间的电压电平。控制器130可以在被识别为具有第三至第六编程状态P3至P6中包括的阈值电压的存储器单元之中，确定由于通过施加第四读取电压R4作为CSB读取电压来读取第二逻辑页面而导通的存储器单元中的每一个具有第三编程状态P3中包括的阈值电压。控制器130可以将导通的存储器单元识别为CSB的值为“0”的存储器单元。
控制器130可以在被识别为具有第三至第六编程状态P3至P6中包括的阈值电压的存储器单元之中的，确定由于通过施加第六读取电压R6作为CSB读取电压来读取第二逻辑页面而关断的每个存储器单元，具有第六编程状态P6中包括的阈值电压。控制器130可以将关断的存储器单元识别为CSB的值为“0”的存储器单元。控制器130可以在被识别为具有第三至第六编程状态P3至P6中包括的阈值电压的存储器单元之中，确定由于通过施加第四读取电压R4作为CSB读取电压来读取第二逻辑页面而关闭并且由于通过施加第六读取电压R6作为CSB读取电压来读取第二逻辑页面而打开的每个存储器单元，具有第四编程状态P4和第五编程状态P5中的一个状态中包括的阈值电压。控制器130可以将存储器单元识别为CSB的值为“1”的存储器单元。
可以通过第一读取电压R1和第五读取电压R5来识别MSB的值为“1”的存储器单元和MSB的值为“0”的存储器单元。例如，可以通过第一读取电压R1来识别被识别为具有擦除状态E和第一编程状态P1中的一个状态的存储器单元。第一读取电压R1可以被设置为分别表示擦除状态E和第一编程状态P1的阈值电压分布之间的电压电平。控制器130可以在被识别为具有擦除状态E和第一编程状态P1中的一个状态中包括的阈值电压的存储器单元之中，确定由于通过施加第一读取电压R1作为MSB读取电压来读取第三逻辑页面而导通的存储器单元中的每一个具有擦除状态E中包括的阈值电压。控制器130可以将导通的存储器单元识别为MSB的值为“1”的存储器单元。控制器130可以确定每个关断的存储器单元具有第一编程状态P1中包括的阈值电压。控制器130可以将关断的存储器单元识别为MSB的值为“0”的存储器单元。
可以通过第五读取电压R5来识别被识别为具有第四编程状态P4和第五编程状态P5中的一个状态的存储器单元。第五读取电压R5可以被设置为分别表示第四编程状态P4和第五编程状态P5的阈值电压分布之间的电压电平。控制器130可以在被识别为具有第四编程状态P4和第五编程状态P5中的一个状态中包括的阈值电压的存储器单元之中，确定由于通过施加第五读取电压R5作为MSB读取电压来读取第三逻辑页面而导通的每个存储器单元，具有第四编程状态P4中包括的阈值电压。控制器130可以将导通的存储器单元识别为MSB的值为“0”的存储器单元。控制器130可以确定每个关断的存储器单元具有第五编程状态P5中包括的阈值电压。控制器130可以将关断的存储器单元识别为MSB的值为“1”的存储器单元。
闪速存储器的读取环境可能会由于读取干扰或闪速存储器的保留特性而有变化。随着读取环境的变化，阈值电压分布可能会偏移。当使用针对现有阈值电压分布进行了优化的读取电平执行读取操作时，可能在阈值电压分布偏移之后会发生读取错误。上面参照图1描述的ECC单元138可以检测并校正读取错误。如果错误位的数量变得大于阈值，则可能无法校正读取错误。因此，控制器130可以通过控制存储器装置150以执行通过基于读取重试表中记录的读取偏差组更改读取电平来再次执行读取操作的读取重试操作，或者通过使用针对变化的阈值电压分布而优化的读取电平来执行读取操作的附加读取操作，来校正读取错误。
图7是示出当发生不可校正的错误时通常执行的读取操作的流程图。
在步骤S602中，控制器130可以响应于从主机102提供的读取命令来控制存储器装置150以执行默认读取操作DEFAULT READ。默认读取操作DEFAULT READ意为通过使用预先确定的初始读取电平(默认读取电平)对与映射到读取命令的逻辑地址的物理地址相对应的存储块首先执行的读取操作。控制器130可以通过根据可以预先确定的设定顺序(默认读取电压施加顺序)分别施加具有默认读取电平的读取电压来控制存储器装置150以执行默认读取操作DEFAULT READ。
例如，如以上参照图5所述，在MLC存储器装置中，需要三个读取电压以识别每个存储器单元中存储的MSB数据的值和LSB数据的值。第二读取电压R2可以用于在对第一逻辑页面的读取操作中识别LSB数据的值，第一和第三读取电压R1和R3可以用于在对第二逻辑页面的读取操作中识别MSB数据的值。根据实施例，在MLC存储器装置中，可以在执行对第一逻辑页面的读取操作之后执行对第二逻辑页面的读取操作。由于在对第一逻辑页面的读取操作中使用的读取电压仅存在第二读取电压R2，所以不存在读取电压施加顺序。在对第二逻辑页面的读取操作中，MSB默认读取电压施加顺序可以是第一读取电压R1和第三读取电压R3的顺序。控制器130可以控制存储器装置150以执行如下的默认读取操作DEFAULT READ：对第一逻辑页面执行读取操作，然后根据MSB默认读取电压施加顺序，通过按照第一读取电压R1和第三读取电压R3的顺序来顺序地施加第一读取电压R1和第三读取电压R3以对第二逻辑页面执行读取操作。
此外，如上面参照图6所述，在TLC存储器装置中，需要七个读取电压以识别每个存储器单元中存储的LSB数据的值、CSB数据的值和MSB数据的值。第三读取电压R3和第七读取电压R7可以用于在对第一逻辑页面的读取操作中识别LSB数据的值，并且第二读取电压R2、第四读取电压R4和第六读取电压R6可以用于在对第二逻辑页面的读取操作中识别CSB数据的值。第一读取电压R1和第五读取电压R5可以用于在对第三逻辑页面的读取操作中识别MSB数据的值。根据实施例，在TLC存储器装置中，可以顺序地执行对第一至第三逻辑页面的读取操作。在对第一逻辑页面的读取操作中，LSB默认读取电压施加顺序可以是第三读取电压R3和第七读取电压R7的顺序，并且在对第二逻辑页面的读取操作中，CSB默认读取电压施加顺序可以是第二读取电压R2、第四读取电压R4和第六读取电压R6的顺序。在对第三逻辑页面的读取操作中，MSB默认读取电压施加顺序可以是第一读取电压R1和第五读取电压R5的顺序。控制器130可以通过根据LSB默认读取电压施加顺序来顺序地施加第三读取电压R3和第七读取电压R7以对第一逻辑页面执行读取操作，然后可以通过根据CSB默认读取电压施加顺序来顺序地施加第二读取电压R2、第四读取电压R4和第六读取电压R6以对第二逻辑页面执行读取操作。此后，控制器130可以通过根据MSB默认读取电压施加顺序来顺序地施加第一读取电压R1和第五读取电压R5以对第三逻辑页面执行读取操作。控制器130可以控制存储器装置150以执行根据LSB默认读取电压、CSB默认读取电压和MSB默认读取电压对第一至第三逻辑页面顺序地执行读取操作的默认读取操作DEFAULT READ。
在步骤S604中，当在步骤S602中执行的默认读取操作DEFAULT READ失败时，控制器130可以控制存储器装置150以执行读取重试操作READ RETRY。控制器130可以通过使用读取重试表中包括的多个读取偏压组的每一个中包括的读取电平来控制存储器装置150以顺序地执行读取操作，直到读取重试操作成功为止。由于读取重试操作READ RETRY可能包括许多读取操作，例如与读取偏压组的数量一样多的读取操作，因此当由于默认重读操作DEFAULT READ失败而执行读取重试操作READ RETRY时，将读取命令的读取数据输出到主机102可能花费很长时间。因此，如下所述，在默认读取步骤(步骤S602)中读取操作是否成功可以与读取操作的执行直接有关。
在步骤S606中，当在步骤S604中执行的读取重试操作READ RETRY失败时，控制器130可以控制存储器装置150以执行基于各种算法搜索最佳读取电压的附加读取操作ADDITIONAL READ。例如，控制器130可以根据高斯建模算法通过将读取电压设置为具有相邻阈值电压分布的各个峰值的中间值来搜索最佳读取电压。而且，控制器130可以读取至少两次特定数据，并且基于读取结果搜索最佳读取电压。
如上所述，控制器130可以顺序地执行默认读取操作、读取重试操作和附加读取操作，直到读取错误被校正为止，从而可以将读取数据输出到主机102。读取操作所需的时间意为从控制器130接收到读取命令的时间点到控制器130将读取数据输出到主机102的时间点的时间。因此，当首次执行的默认读取操作成功时，由于不执行读取重试操作和附加读取操作，因此可以缩短读取操作所需的时间。因此，默认读取操作是否成功可能与读取操作的执行直接相关。
图8是辅助解释在执行了问题引发操作之后，在对问题发生候选块首先执行的默认读取操作中读取错误的数量急剧增加的现象的示图。
与图4中的第零平面612的描述不同，下面通过示例的方式在第零平面612包括第一至第十二存储块BLK1至BLK12的背景下描述图8。
在对包括在相同平面612中的多个存储块BLK1至BLK12之中的作为一个存储块的第一存储块BLK1执行编程操作或擦除操作(下文中，称为问题引发操作)之后，发生在对除第一存储块BLK1之外的剩余存储块(下文中，称为问题发生候选组PC_CANDID)之中的作为任意一个存储块的第二存储块BLK2首先执行的默认读取操作中读取错误的数量急剧增加的现象。
详细地，在对第一存储块BLK1执行了问题引发操作之后，对第二存储块BLK2首先执行的默认读取操作导致大量的错误位。当错误位的数量急剧增加时，因为根据默认读取操作已经发生的错误可能无法得到校正，所以默认读取操作可能会失败，并且控制器130可能会进入读取重试步骤。
然而，读取错误的数量急剧增加的现象可能是暂时的。例如，在执行了问题引发操作之后，仅在对问题发生候选组PC_CANDID首先执行的默认读取操作中，读取错误的数量急剧增加。详细地，在对第一存储块BLK1执行了问题引发操作之后，读取错误的数量仅在对问题发生候选组PC_CANDID中的作为任意一个存储块的第二存储块BLK2的第一页面首先执行的第一默认读取操作中，才可能急剧增加，并且在第一默认读取操作之后执行的对第二存储块BLK2的第二页面的第二默认读取操作中，读取错误的数量可以再次减少。在第二默认读取操作中已经发生的错误位的数量可以明显少于在第一默认读取操作中已经发生的错误位的数量。
第一页面和第二页面可以是第二存储块BLK2中包括的任意页面，或者可以是相同页面。另外，在第一默认读取操作和第二默认读取操作中使用的读取电平可以具有与默认读取电平相同的大小，并且施加读取电平的顺序可以与默认读取电压施加顺序彼此相同。
因为当对某个平面612中包括的任意存储块BLK1执行问题引发操作时，平面612中包括的问题发生候选组PC_CANDID的阈值电压分布暂时偏移，所以可能发生上述问题。当在阈值电压分布已经偏移之后对存储块执行读取操作时，可以将在问题发生候选组PC_CANDID中包括的存储块中暂时已经偏移的阈值电压分布恢复为原始分布。例如，当问题发生候选组PC_CANDID的第二存储块BLK2的阈值电压分布由于问题引发操作而暂时已经偏移时，当对第二存储块BLK2中包括的任意页面执行读取操作时，可以将阈值电压分布恢复为原始分布。
如以上参照图2所述，在MLC存储器装置或TLC存储器装置中，通过使用多个读取电压，可以识别出存储器单元中的每一个具有多个状态之中的哪个状态中包括的阈值电压。例如，如上面参照图7的步骤S602所描述的，在MLC存储器装置中，控制器130可以通过使用第一至第三读取电压R1至R3来识别每个存储器单元具有擦除状态和第一至第三编程状态之中的哪个状态中包括的阈值电压。而且，在TLC存储器装置中，控制器130可以通过使用第一至第七读取电压R1至R7来识别每个存储器单元具有擦除状态和第一至第七编程状态之中的哪个状态中包括的阈值电压。如上所述，在默认读取操作中，控制器130可以以默认读取电压施加顺序施加具有默认读取电平的读取电压。例如，在MLC存储器装置中，MSB默认读取电压施加顺序可以是第一读取电压R1和第三读取电压R3的顺序。此外，例如，在TLC存储器装置中，LSB默认读取电压施加顺序可以是第三读取电压R3和第七读取电压R7的顺序，CSB默认读取电压施加顺序可以是第二读取电压R2、第四读取电压R4和第六读取电压R6的顺序，并且MSB默认读取电压施加顺序可以是第一读取电压R1和第五读取电压R5的顺序。
当顺序地施加多个读取电压时，可以将阈值电压分布恢复为原始分布。每次施加多个读取电压中的每一个时，阈值电压分布可以偏移成类似于原始阈值电压分布。例如，在MLC存储器装置中，在通过在执行问题引发操作之后施加第二读取电压R2对第二存储块BLK2的第一逻辑页面执行读取操作之后作为第二存储块BLK2的存储器单元的阈值电压分布的第二阈值电压分布，可能比紧接在对第一存储块BLK1执行问题引发操作之后作为第二存储块BLK2的存储器单元的阈值电压分布的第一阈值电压分布，更类似于原始阈值电压分布。原始阈值电压分布可以是在执行问题引发操作之前第二存储块BLK2的存储器单元的阈值电压分布。此外，在通过施加作为MSB读取电压的第一读取电压R1对第二逻辑页面执行读取操作之后作为第二存储块BLK2的存储器单元的阈值电压分布的第三阈值电压分布，可能比第二阈值电压分布更类似于原始阈值电压分布。在通过施加作为MSB读取电压的第三读取电压R3对第二逻辑页面执行读取操作之后作为第二存储块BLK2的存储器单元的阈值电压分布的第四阈值电压分布可能最类似于原始阈值电压分布。
以相同的方式，在TLC存储器装置中，紧接在对第一存储块BLK1执行问题引发操作之后作为第二存储块BLK2的存储器单元的阈值电压分布的第一阈值电压分布可能与第二存储块BLK2的存储器单元的原始阈值电压分布不同。虽然通过根据LSB默认读取电压施加顺序、CSB默认读取电压施加顺序和MSB默认读取电压施加顺序来顺序地施加第一至第七读取电压R1至R7以顺序地执行对第二存储块BLK2的第一至第三逻辑页面的读取操作，但是与第一阈值电压分布相比，第二存储块BLK2的存储器单元的阈值电压分布可以被改变为更类似于原始阈值电压分布。
阈值电压分布可以在每次顺序地施加读取电压时偏移，并且在识别表示不同状态的单元分布时，读取电压可能在不同程度上受到阈值电压分布的偏移的影响。下面参照图9A至图9C描述在不同程度上受到阈值电压分布的偏移影响的读取电压。
图9A至图9C是辅助解释在不同程度上受到MLC存储器装置中的阈值电压分布的偏移的影响的读取电压的示图。
图9A示出紧接在对第一存储块BLK1执行问题引发操作之后，作为问题发生候选组PC_CANDID的一个存储块的第二存储块BLK2的存储器单元的阈值电压分布的第一阈值电压分布。通过示例的方式，第二存储块BLK2的存储器单元的原始阈值电压分布与参照图5描述的相同。另外，图9A中的第一至第三读取电压R1至R3与图5所示的第一至第三读取电压R1至R3相同。此外，针对以下情况进行描述：在首先施加作为LSB读取电压的第二读取电压R2时对第一逻辑页面执行读取操作之后，当根据MSB默认读取电压施加顺序来顺序地施加第一读取电压R1和第三读取电压R3时，执行对第二逻辑页面的读取操作。
参照图9A，可以检查出：分别表示擦除状态E和第一至第三编程状态P1至P3的阈值电压分布由于问题引发操作而具有不同的偏移程度。例如，可以检查出：与原始阈值电压分布相比，分别表示擦除状态E和第二编程状态P2的阈值电压分布没有太大变化，并且分别表示第一编程状态P1和第三编程状态P3的阈值电压分布在阈值电压VTH减小的方向上已经偏移。
如以上参照图5所述，可以通过施加作为LSB读取电压的第二读取电压R2对第一逻辑页面执行读取操作，并且通过施加作为MSB读取电压的第一读取电压R1对第二逻辑页面执行读取操作，来识别存储器单元中存储的数据是否表示第一编程状态P1。在具有图9A所示的第一阈值电压分布的存储器单元中，由于当施加第二读取电压R2时，具有第一编程状态P1中包括的阈值电压的所有存储器单元将被导通，所以根据对第一逻辑页面的读取操作所读取的LSB数据可能不包含错误。参照图9A，由于在执行问题引发操作之后阈值电压分布偏移，所以具有第一编程状态P1中包括的阈值电压的存储器单元之中的一些存储器单元的阈值电压低于第一读取电压R1。因此，当施加作为MSB读取电压的第一读取电压R1时，由于具有第一编程状态P1中包括的阈值电压的存储器单元之中的一些存储器单元将被导通而被误识别为表示擦除状态E，所以根据对第二逻辑页面的读取操作所读取的MSB数据可能包含错误。
而且，可以通过施加作为LSB读取电压的第二读取电压R2对第一逻辑页面执行读取操作，并且通过施加作为MSB读取电压的第三读取电压R3对第二逻辑页面执行读取操作来识别存储器单元中存储的数据是否表示第三编程状态P3。在具有图9A所示的第一阈值电压分布的存储器单元中，由于当施加第二读取电压R2时，具有第三编程状态P3中包括的阈值电压的所有存储器单元将被关断，因此根据对第一逻辑页面的读取操作所读取的LSB数据可能不包含错误。参照图9A，由于在执行问题引发操作之后阈值电压分布偏移，所以具有第三编程状态P3中包括的阈值电压的存储器单元之中的一些存储器单元的阈值电压低于第三读取电压R3。因此，当施加作为MSB读取电压的第三读取电压R3时，由于具有第三编程状态P3中包括的阈值电压的存储器单元之中的一些存储器单元将被导通而被误识别为表示第二编程状态P2，所以根据对第二逻辑页面的读取操作所读取的MSB数据可能包含错误。
随着阈值电压分布的偏移，根据第一读取电压R1，可以将具有第一编程状态P1中包括的阈值电压的一些存储器单元的MSB读取为与预期值不同的值，并且根据第三读取电压R3，还可以将具有第三编程状态P3中包括的阈值电压的一些存储器单元的MSB读取为与预期值不同的值。然而，根据第二读取电压R2，可以无错误地读取具有第一编程状态P1和第三编程状态P3中包括的阈值电压的所有存储器单元的LSB。即使在阈值电压分布根据问题引发操作已经偏移之后，当施加第二读取电压R2时，也可以无错误地正常读取存储器单元的LSB。因此，第二读取电压R2可以是受到由于问题引发操作而引起的阈值电压分布的偏移影响最小的读取电压。
图9B示出在将第二读取电压R2施加到第二存储块BLK2之后作为第二存储块BLK2中包括的存储器单元的阈值电压分布的第二阈值电压分布。
图9B示出例如在通过施加第二读取电压R2来执行对第二存储块BLK2的第一逻辑页面的读取操作之后，表示第三编程状态P3的阈值电压分布在阈值电压VTH增加的方向上已经偏移的情况。参照图9B，可以检查出：第二阈值电压分布比第一阈值电压分布更类似于原始阈值电压分布。当对第一阈值电压分布和第二阈值电压分布进行比较时，具有第一编程状态P1中包括的阈值电压的存储器单元中的一些存储器单元的阈值电压的大小仍小于第一读取电压R1。因此，当施加作为MSB读取电压的第一读取电压R1时，由于具有第一编程状态P1中包括的阈值电压的存储器单元之中的一些存储器单元将被导通而被误识别为表示擦除状态E，所以根据对第二逻辑页面的读取操作所读取的MSB数据可能包含错误。
另一方面，可以检查出：在第二阈值电压分布中，具有第三编程状态P3中包括的阈值电压的所有存储器单元的阈值电压的大小大于第三读取电压R3。因此，当施加作为MSB读取电压的第三读取电压R3时，由于具有第三编程状态P3中包括的阈值电压的所有存储器单元将被关断，因此根据对第二逻辑页面的读取操作，可以无错误地正常读取MSB数据。随着阈值电压分布在对第二存储块BLK2的第一逻辑页面执行读取操作之后偏移，具有第二编程状态P2和第三编程状态P3中包括的阈值电压的存储器单元的MSB数据值通常可以通过第三读取电压R3来识别。另一方面，当通过第一读取电压R1读取具有擦除状态E和第一编程状态P1中包括的阈值电压的存储器单元的MSB数据时，与第一阈值电压分布相比，读取的MSB数据值可能仍然包含错误。因此，与第一读取电压R1相比，第三读取电压R3可以是受到由于问题引发操作而引起的阈值电压分布的偏移影响较小的读取电压。
图9C示出在将第一读取电压R1施加到第二存储块BLK2之后作为第二存储块BLK2的存储器单元的阈值电压分布的第三阈值电压分布。
图9C示出例如在通过施加第一读取电压R1来执行对第二存储块BLK2的第二逻辑页面读取操作之后，表示第一编程状态P1的阈值电压分布在阈值电压VTH增加的方向上已经偏移的情况。
参照图9C，可以检查出：与第一阈值电压分布和第二阈值电压分布相比，第三阈值电压分布最类似于原始阈值电压分布。与原始阈值电压分布一样，第三阈值电压分布表示通过第一至第三读取电压R1至R3无错误地读取存储器单元中存储的数据的理想分布。因此，当存储器单元具有第二阈值电压分布时，通过在第一读取电压R1之前首先施加第三读取电压R3来执行对第二存储块BLK2的第二逻辑页面的读取操作，然后当存储器单元具有第三阈值电压分布时，通过施加第一读取电压R1对第二存储块BLK2的第二逻辑页面执行读取操作，可以无错误地读取所有存储器单元的MSB数据。
虽然以MLC存储器装置为例参照图9A至图9C描述了在不同程度上受到阈值电压分布的偏移的影响的读取电压，即使在TLC存储器装置中也以同样的方式，在每次对问题发生候选组PC_CANDID执行问题引发操作和读取操作中的每一个时，上面参照图6所述的第一至第七读取电压R1至R7可能在不同程度上受到阈值电压分布的偏移的影响。在下文中，以TLC存储器装置的情形为例描述了其他特征，但要注意的是，本公开可以应用于其他类型的存储器装置，例如，MLC存储器装置和QLC存储器装置。
根据本公开的实施例，当从主机102提供针对问题发生候选组PC_CANDID的任意一个存储块的读取命令时，控制器130可以基于表来确定施加多个读取电压的顺序，该表的内容可以被预置。例如，如稍后参照图12和图13所述，该表可以包括与多个存储块中的每一个相对应的读取电压施加顺序。例如，读取电压施加顺序可以是受到由问题引发操作引起的阈值电压分布的偏移影响最小的读取电压具有最高优先级的顺序。控制器130可以通过根据读取电压施加顺序施加多个读取电压来控制存储器装置150以对存储块执行默认读取操作。
根据本公开的实施例，控制器130可以通过基于该表优先地施加多个读取电压之中的、不受问题引发操作影响的读取电压来执行默认读取操作。根据本公开的实施例，考虑到阈值电压分布的改变是暂时的并且随着施加读取电压而将阈值电压分布恢复为原始阈值电压分布的事实，控制器130可以通过改变施加读取电压的顺序来增加读取成功的概率，同时通过施加具有与常规技术相比具有相同大小的读取电平的读取电压来执行默认读取操作。
图10是示出根据本公开的实施例的存储器系统110的操作进程的流程图。
在步骤S902中，控制器130可以控制存储器装置150以执行问题引发操作PC_OPERATION。问题引发操作PC_OPERATION可以包括擦除操作或编程操作。例如，控制器130可以控制存储器装置150以对图8所示的第零平面612中的第一存储块BLK1执行问题引发操作PC_OPERATION。
在步骤S904中，控制器130可以检测问题发生候选组PC_CANDID。问题发生候选组PC_CANDID意为与在步骤S902中执行了问题引发操作PC_OPERATION的存储块的相同平面中包括的剩余存储块。例如，控制器130可以将图8所示的第零平面612中的、第二至第十二存储块BLK2至BLK12检测为问题发生候选组PC_CANDID。如下面参照图11所描述的，控制器130可以将指示每个存储块是否处于问题发生候选组PC_CANDID中的信息写入针对每个存储块的标志位中。例如，控制器130可以指示如下信息：第二至第十二存储块BLK2至BLK12被检测为问题发生候选组PC_CANDID，因此与第二至第十二存储块BLK2至BLK12中的每一个相对应的标志位被设置为逻辑高电平。
在步骤S906中，控制器130可以从主机102接收读取命令READ CMD。映射到读取命令READ CMD中包括的逻辑地址的物理地址可以指示在步骤S904中检测到的问题发生候选组PC_CANDID中的任意一个存储块。例如，映射到读取命令READ CMD中包括的逻辑地址的物理地址可以指示第二至第十二存储块BLK2至BLK12之中的第二存储块BLK2。
在步骤S908中，控制器130可以基于表来确定在针对步骤S906中接收到的读取命令READ CMD的读取操作中使用的读取电压施加顺序，该表的内容可以被预置。根据本公开的实施例，如以上参照图9A至图9C所述，由于在步骤S902中执行的问题产生操作PC_OPERATION，问题发生候选组PC_CANDID的阈值电压分布可能会暂时偏移，并且该表可以包括关于考虑到读取电压受偏移的阈值电压分布影响的程度而生成的读取电压施加顺序的信息。
例如，可以通过在制造存储器系统110时执行的测试来生成表。该测试可以包括以下操作：对相同平面中的存储块之中的选择存储块，例如BLK1执行问题引发操作PC_OPERATION，然后在改变读取电压施加顺序的同时，对该平面中的剩余存储块BLK2至BLK12之中的不同存储块，例如BLK2执行多个读取操作。可以将与多个读取操作之中导致错误位的数量最少的读取操作相对应的读取电压施加顺序与第二存储块BLK2匹配。下面参照图12和图13给出该表的详细描述。
根据本公开的实施例，控制器130可以基于该表确定读取电压施加顺序，并且可以通过根据所确定的顺序来顺序地施加读取电压以控制存储器装置150执行默认读取操作，从而增加默认读取操作成功的概率，并且防止或最大程度降低了读取性能劣化。
在步骤S910中，控制器130可以从问题发生候选组PC_CANDID释放根据所改变的读取电压施加顺序执行了默认读取操作的存储块。例如，在根据基于第二存储块BLK2的表确定的读取电压施加顺序执行默认读取操作之后，控制器130可以将第二存储块BLK2从问题发生候选组PC_CANDID中排除。如以下参照图14所述，控制器130可以通过将第二存储块BLK2的标志位设置为逻辑低电平来将第二存储块BLK2从问题发生候选组PC_CANDID中排除。
图11是辅助解释用于通过使用存储块的标志位来指示是否将存储块检测为处于问题发生候选组中的方法的示图。
通过示例的方式，图11分别示出第零平面PLANE 0中的第一至第十二存储块BLK1至BLK12的标志位。
在控制存储器装置150以对第零平面PLANE 0中的第一存储块BLK1执行问题引发操作之后，控制器130可以检测到剩余的存储块，即BLK2至BLK12，其作为问题发生候选组PC_CANDID表示除了第一存储块BLK1之外的PLANE0中的所有其他存储块。控制器130可以将被检测为处于问题发生候选组PC_CANDID中的第二至第十二存储块BLK2至BLK12中的每一个的标志位的值设置为逻辑高电平。例如，如图11所示，控制器130可以将第二至第十二存储块BLK2至BLK12中的每一个的标志位设置为值“1”。
此后，当从主机102提供了针对第二存储块BLK2的读取命令时，控制器130可以检查第二存储块BLK2的标志位。当第二存储块BLK2的标志位具有值“1”时，控制器130可以确定第二存储块BLK2处于问题发生候选组PC_CANDID中，并且因此，如以上在图10的步骤S908处所述，可以基于该表来改变待施加的读取电压施加顺序。
图12和图13是辅助解释包括读取电压施加顺序的表的示图。
图12是辅助解释可以通过组合多个读取电压而生成的读取电压施加顺序的示图。
在TLC存储器装置中，可以使用七个读取电压R1至R7来识别擦除状态E和第一至第七编程状态P1至P7。详细地，如上面参照图6所述，可以使用第三和第七读取电压R3和R7来识别存储器单元中存储的数据的LSB的值，可以使用第二读取电压R2、第四读取电压R4和第六读取电压R6来识别数据的CSB的值，并且可以使用第一和第五读取电压R1和R5来识别数据的MSB的值。根据实施例，可以彼此独立地执行使用R3和R7作为LSB读取电压对第一逻辑页面执行的读取操作，使用R2、R4和R6作为CSB读取电压对第二逻辑页面执行的读取操作，以及使用R1和R5作为MSB读取电压对第三逻辑页面执行的读取操作。在实施例中，对一个物理页面的读取操作包括对第一逻辑页面的第一读取操作、对第二逻辑页面的第二读取操作和对第三逻辑页面的第三读取操作，并且以该顺序执行第一至第三读取操作。然而，本发明不限于以任何特定顺序执行第一至第三读取操作。
关于第一读取操作，可以由第三读取电压R3和第七读取电压R7生成两(2)个可能的LSB读取电压施加顺序。参照图12，将两种情况分别识别为CASE1-1和CASE1-2。在CASE1-1下，按照第三读取电压R3和第七读取电压R7的顺序施加读取电压以执行第一读取操作，并且在CASE1-2下，按照第七读取电压R7和第三读取电压R3的顺序施加读取电压以执行第一读取操作。
关于第二读取操作，可以由第二读取电压R2、第四读取电压R4和第六读取电压R6生成六(6)个可能的CSB读取电压施加顺序。在图12中将这六(6)个顺序识别为CASE2-1至CASE2-6。在CASE2-1下，按照第二读取电压R2、第四读取电压R4和第六读取电压R6的顺序施加读取电压以执行第二读取操作，并且在CASE2-2下，按照第二、第六和第四读取电压R2、R6和R4的顺序施加读取电压以执行第二读取操作。其他四种情况(CASE2-3至CASE2-6)的顺序如图12所示。
关于第三读取操作，可以由第一读取电压R1和第五读取电压R5生成两(2)个可能的MSB读取电压施加顺序(CASE3-1和CASE3-2)。在CASE3-1下，按照第一读取电压R1和第五读取电压R5的顺序施加读取电压以执行第三读取操作，并且在CASE3-2下，按照第五读取电压R5和第一读取电压R1的顺序施加读取电压以执行第三读取操作。
图13是示出包括读取电压施加顺序的表的示图。
参照图13，表1202可以表示关于第零平面PLANE0中的第一至第十二存储块BLK1至BLK12中的每一个的LSB读取电压施加顺序、CSB读取电压施加顺序和MSB读取电压施加顺序的信息。表1202的读取电压施加顺序可以被预置。在下文中，作为示例，通过考虑第一至第十二存储块BLK1至BLK12之中的第一存储块BLK1的LSB读取电压施加顺序、CSB读取电压施加顺序和MSB读取电压施加顺序，描述图13所示的表1202。
例如，第一存储块BLK1的LSB读取电压施加顺序可以对应于CASE1-2。详细地，第一存储块BLK1的LSB读取电压施加顺序可以是第七读取电压R7和第三读取电压R3的顺序。第一存储块BLK1的CSB读取电压施加顺序可以对应于CASE2-2。详细地，第一存储块BLK1的CSB读取电压施加顺序可以是第二读取电压R2、第六读取电压R6和第四读取电压R4的顺序。第一存储块BLK1的MSB读取电压施加顺序可以对应于CASE3-1。详细地，第一存储块BLK1的MSB读取电压施加顺序可以是第一读取电压R1和第五读取电压R5的顺序。
以与第一存储块BLK1的上述情况相同的方式，表1202可以包括关于与第二至第十二存储块BLK2至BLK12中的每一个相对应的LSB读取电压施加顺序、CSB读取电压施加顺序和MSB读取电压施加顺序的信息。表1202可以通过在存储器系统110的制造期间的测试来生成。在下文中，作为示例描述确定第二存储块BLK2的读取电压施加顺序的方法。
在对第一存储块BLK1执行了问题引发操作之后，可以对问题发生候选组PC_CANDID的存储块执行第一默认读取操作，在该示例中该存储块是存储块BLK2。第一默认读取操作可以包括第一LSB读取操作、第一CSB读取操作和第一MSB读取操作。根据实施例，在测试操作中，可以彼此独立地执行第一LSB读取操作、第一CSB读取操作和第一MSB读取操作。例如，执行多次，例如2次第一LSB读取操作，每次利用不同的LSB读取电压施加顺序。一个顺序对应于CASE1-1，另一顺序对应于CASE1-2。在每次读取操作中，都会测量发生的LSB错误位的数量。执行多次，例如6次第一CSB读取操作，每次利用不同的CSB读取电压施加顺序。该顺序分别对应于CASE2-1至CASE2-6。在每次读取操作中，都会测量发生的CSB错误位的数量。而且，执行多次，例如2次第一MSB读取操作，每次利用不同的MSB读取电压施加顺序。该顺序分别对应于CASE3-1和CASE3-2。在每次读取操作中，都会测量发生的MSB错误位的数量。
在第一LSB读取操作之中，将导致LSB错误位数量最少的顺序确定为第二存储块BLK2的LSB读取电压施加顺序；在第一CSB读取操作之中，将导致LSB错误位数量最少的顺序确定为第二存储块BLK2的CSB读取电压施加顺序；并且在第一MSB读取操作之中，将导致MSB错误位数量最少的顺序确定为第二存储块BLK2的MSB读取电压施加顺序。通过将所确定的第二存储块BLK2的LSB读取电压施加顺序、CSB读取电压施加顺序和MSB读取电压施加顺序记录在表中，可以生成表。
可以以与以上针对存储块BLK2所述相同的方式，针对问题发生候选组中的其他存储块中的每一个确定LSB、CSB和MSB读取电压施加顺序，并且这些顺序也可以包括在表1202中。
虽然图13示出了其中根据存储块不同地施加读取电压施加顺序的表，但是根据本公开的另一实施例，该表可以根据字线或页面而不同地施加读取电压施加顺序。
图14是分别示出在从问题发生候选组释放存储块之后存储块的标志位的示图。
图14示出在从问题发生候选组PC_CANDID中排除了第二存储块BLK2之后的第零平面PLANE 0中的存储块BLK1至BLK12的标志位。在根据基于表1202确定的针对第二存储块BLK2的读取电压施加顺序执行默认读取操作之后，控制器130可以将第二存储块BLK2从问题发生候选组PC_CANDID中排除。控制器130可以将第二存储块BLK2的标志位的值设置为逻辑低电平，以指示将第二存储块BLK2从问题发生候选组PC_CANDID中排除。例如，控制器130可以将以上参照图11描述的标志位之中的第二存储块BLK2的标志位设置为值“0”。
根据本公开的实施例，在根据基于表1202改变的读取电压施加顺序，对被检测为处于问题发生候选组PC_CANDID中的第二存储块BLK2执行默认读取操作之后，控制器130可以将第二存储块BLK2从问题发生候选组PC_CANDID中排除。如上所述，由于问题引发操作，在对问题发生候选组PC_CANDID执行的默认读取操作中读取错误的数量急剧增加的现象可能是暂时的。例如，在检测到某个存储块作为问题发生候选组PC_CANDID之后，仅在对该存储块首先执行的第一默认读取操作中，读取错误的数量可能会急剧增加，并且在执行第一默认读取操作之后，在对存储块执行的第二默认读取操作中，读取错误的数量可以减少。第一默认读取操作和第二默认读取操作表示如下情况：根据默认读取电压施加顺序，通过分别施加具有以上参照图7的步骤S602描述的默认读取电平的读取电压来读取存储器单元。
在第二默认读取操作中，由于读取错误的数量没有增加，所以即使当不施加基于表1202改变的读取电压施加顺序时，控制器130也可以在执行第一默认读取操作之后从问题发生候选组PC_CANDID中排除第二存储块BLK2。因此，控制器130可以控制存储器装置150以仅在对第二存储块BLK2的第一默认读取操作中施加基于表1202确定的读取电压施加顺序，然后在第二默认读取操作中根据默认读取电压施加顺序执行读取操作。
虽然已经示出和描述了各个实施例，但是对于本领域技术人员来说将显而易见的是，可以在不脱离如所附权利要求书限定的本发明的精神和范围的情况下进行各种改变和修改。本发明涵盖落入权利要求书范围内的所有变化和修改。

Claims (20)

1.一种存储器系统，包括：
存储器装置，包括平面，所述平面包括存储多位数据的多个存储块；以及
控制器：
当对所述存储块之中的第一存储块执行问题引发操作时，将所述平面中除所述第一存储块之外的剩余存储块检测为处于问题发生候选组中，
当接收到针对所述问题发生候选组的第二存储块的读取命令时，在表中搜索与所述第二存储块相对应的读取电压施加顺序；并且
通过根据所搜索到的读取电压施加顺序来顺序地施加多个读取电压，控制所述存储器装置以对所述第二存储块执行读取操作，
其中所述问题引发操作是编程操作或擦除操作。
2.根据权利要求1所述的存储器系统，其中所述表包括分别与所述多个存储块相对应的读取电压施加顺序。
3.根据权利要求1所述的存储器系统，其中所述控制器进一步在执行所述读取操作之后将所述第二存储块从所述问题发生候选组中排除。
4.根据权利要求1所述的存储器系统，其中所述控制器进一步将所述问题发生候选组内的每个存储块的标志位设置为逻辑高电平。
5.根据权利要求3所述的存储器系统，其中所述控制器通过将所述第二存储块的标志位设置为逻辑低电平来将所述第二存储块从所述问题发生候选组中排除。
6.根据权利要求1所述的存储器系统，其中当所述读取操作失败时，所述控制器进一步控制所述存储器装置以执行读取重试操作。
7.根据权利要求1所述的存储器系统，其中所述表包括多个读取电压施加顺序。
8.根据权利要求7所述的存储器系统，其中对所述第二存储块的读取操作基于通过阈值电压分布的偏移而确定的读取电压施加顺序，所述阈值电压分布的偏移是由于所述问题引发操作而引起的。
9.根据权利要求5所述的存储器系统，其中当与后续读取命令相对应的存储块的标志位为逻辑低电平时，所述控制器进一步控制所述存储器装置以根据默认读取电压施加顺序执行读取操作。
10.根据权利要求1所述的存储器系统，其中当所述读取操作成功时，所述控制器进一步输出经错误校正的数据。
11.一种操作存储器系统的方法，包括：
对平面中包括的存储块之中的第一存储块执行问题引发操作，在所述平面中将多位数据存储在每个单元中；
将所述平面中除所述第一存储块之外的剩余存储块检测为处于问题发生候选组中；
接收针对所述问题发生候选组的第二存储块的读取命令；
从表中搜索与所述第二存储块相对应的读取电压施加顺序；以及
通过根据所搜索到的读取电压施加顺序来顺序地施加多个读取电压，对所述第二存储块执行读取操作，
其中所述问题引发操作是编程操作或擦除操作。
12.根据权利要求11所述的方法，其中所述表包括分别与所述存储块相对应的读取电压施加顺序。
13.根据权利要求11所述的方法，进一步包括在执行所述读取操作之后，将所述第二存储块从所述问题发生候选组中排除。
14.根据权利要求11所述的方法，进一步包括将所述问题发生候选组内的每个存储块的标志位设置为逻辑高电平。
15.根据权利要求13所述的方法，其中所述排除包括将所述第二存储块的标志位设置为逻辑低电平。
16.根据权利要求11所述的方法，进一步包括当所述读取操作失败时，执行读取重试操作。
17.根据权利要求11所述的方法，其中所述表包括多个读取电压施加顺序。
18.根据权利要求17所述的方法，其中对所述第二存储块的读取操作基于通过阈值电压分布的偏移而确定的读取电压施加顺序，所述阈值电压分布的偏移是由于所述问题引发操作而引起的。
19.根据权利要求15所述的方法，进一步包括：当与后续读取命令相对应的存储块的标志位为逻辑低电平时，根据默认读取电压施加顺序执行读取操作。
20.一种控制器的操作方法，所述操作方法包括：
控制存储器装置以对第一块执行编程操作或擦除操作；
响应于紧接在所述编程操作或所述擦除操作之后的命令，控制所述存储器装置以基于第二组读取电压对第二块执行第一默认读取操作，所述第二块与所述第一块相邻；并且
响应于紧接在包括对所述第二块的所述第一默认读取操作的成功读取操作组之后的命令，控制所述存储器装置以基于第一组读取电压对所述第二块执行第二默认读取操作，
其中所述第一组和所述第二组具有不同的读取电压施加顺序。
CN202011036359.6A 2020-02-05 2020-09-27 存储器系统及其操作方法 Withdrawn CN113223589A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200013816A KR20210099895A (ko) 2020-02-05 2020-02-05 메모리 시스템 및 그것의 동작방법
KR10-2020-0013816 2020-02-05

Publications (1)

Publication Number Publication Date
CN113223589A true CN113223589A (zh) 2021-08-06

Family

ID=77062311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011036359.6A Withdrawn CN113223589A (zh) 2020-02-05 2020-09-27 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11380402B2 (zh)
KR (1) KR20210099895A (zh)
CN (1) CN113223589A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346530A (zh) * 2023-05-25 2023-06-27 合肥健天电子有限公司 一种基于博世can2.0协议的降低传输帧错误漏检率方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230018121A (ko) 2021-07-29 2023-02-07 주식회사 엘지에너지솔루션 실린더 고장 예측시스템 및 고장 예측방법, 실린더 고장 검사시스템 및 검사방법
US11880300B2 (en) * 2022-03-01 2024-01-23 International Business Machines Corporation Generating multi-plane reads to read pages on planes of a storage die for a page to read

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4188744B2 (ja) * 2003-04-08 2008-11-26 株式会社ルネサステクノロジ メモリカード
KR102609130B1 (ko) * 2016-02-17 2023-12-05 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
US9792998B1 (en) 2016-03-29 2017-10-17 Sandisk Technologies Llc System and method for erase detection before programming of a storage device
KR20180032426A (ko) * 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102402667B1 (ko) 2018-01-10 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102518874B1 (ko) * 2018-09-20 2023-04-06 삼성전자주식회사 메모리 장치 및 그 리드 방법
CN111104044B (zh) * 2018-10-25 2024-04-30 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346530A (zh) * 2023-05-25 2023-06-27 合肥健天电子有限公司 一种基于博世can2.0协议的降低传输帧错误漏检率方法
CN116346530B (zh) * 2023-05-25 2023-08-18 合肥健天电子有限公司 一种基于博世can2.0协议的降低传输帧错误漏检率方法

Also Published As

Publication number Publication date
US20210241834A1 (en) 2021-08-05
KR20210099895A (ko) 2021-08-13
US11380402B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
CN107766257B (zh) 存储器系统及其操作方法
CN107450845B (zh) 存储器系统及其操作方法
KR102617411B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11450400B2 (en) Controller and operating method thereof
US11380402B2 (en) Memory system and operating method thereof
US11481155B2 (en) Controller and operating method thereof
CN111367468A (zh) 存储器系统及其操作方法
KR20210108712A (ko) 메모리 시스템 및 그것의 동작방법
CN111540393B (zh) 用于基于字线分组的读取操作的存储器系统和方法
CN114121106A (zh) 存储器系统、存储器控制器及其操作方法
US11662911B2 (en) Memory system and operating method thereof
CN116153364A (zh) 估计非参数化最佳读取阈值的系统和方法
US11538547B2 (en) Systems and methods for read error recovery
US11907571B2 (en) Read threshold optimization systems and methods using domain transformation
KR20190102837A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
CN110569143B (zh) 用于存储器系统的解码器及其方法
CN111540399A (zh) 存储器系统及其操作方法
US11842067B2 (en) Memory controller, memory system including the same, and method of operating the memory system
US10984851B2 (en) Memory system and method for operating the same
US11210008B2 (en) Memory system for multi-clustering read thresholds and method thereof
CN114550785A (zh) 使用元信息自适应地确定读取阈值电压的系统
CN114496044A (zh) 使用无模型回归的读取阈值优化系统和方法
CN112687323A (zh) 具有用于解码的错误减少方案的存储器系统及其操作方法
CN112216328A (zh) 具有低复杂度解码的存储器系统及其操作方法
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210806

WW01 Invention patent application withdrawn after publication