CN108511021B - 一种虚拟接地闪存读取电路 - Google Patents

一种虚拟接地闪存读取电路 Download PDF

Info

Publication number
CN108511021B
CN108511021B CN201810254477.0A CN201810254477A CN108511021B CN 108511021 B CN108511021 B CN 108511021B CN 201810254477 A CN201810254477 A CN 201810254477A CN 108511021 B CN108511021 B CN 108511021B
Authority
CN
China
Prior art keywords
virtual ground
flash memory
memory cell
column decoding
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810254477.0A
Other languages
English (en)
Other versions
CN108511021A (zh
Inventor
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810254477.0A priority Critical patent/CN108511021B/zh
Publication of CN108511021A publication Critical patent/CN108511021A/zh
Application granted granted Critical
Publication of CN108511021B publication Critical patent/CN108511021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Abstract

本发明公开一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰，本发明可提高虚拟接地闪存电路读操作输出的准确性。

Description

一种虚拟接地闪存读取电路
技术领域
本发明涉及存储器技术领域，特别是涉及一种虚拟接地闪存读取电路。
背景技术
图1为一种现有技术的虚拟接地闪存读取电路的电路示意图，如图1所示，该虚拟接地闪存读取电路包括虚拟接地闪存阵列10、列译码电路20、电压控制电路30和灵敏放大器40。虚拟接地闪存阵列10由若干虚拟接地存储单元组成，用于存储信息，图示仅给出选中存储单元及其邻近的4个存储单元Cell0、Cell1、Cell2、Cell3；列译码电路20由NMOS管M00/M10、M1/M11、M02/M12、M03/M13组成，用于在列控制信号Y0和Y1的控制下将选中存储单元的读出电流传输至灵敏放大器40的输入端；电压控制电路30由两个电压跟随器组成，用于将选中存储单元之邻近存储单元的位线电压调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰；灵敏放大器40一般为比较器和反相器组成，用于将读出电流与参考电流进行比较以得到选中存储单元的存储信息。
具体地，对于一个M*N的存储阵列，第一控制栅线CG0i、字线WLi和第二控制栅线CG1i分别连接至存储单元Celli的第一控制栅端、字线端和第二控制栅端(i＝0，1，2，3，……，M-1)，位线BL0连接至存储单元Cell0的源极端和列译码管M00的漏极，位线BLj连接至存储单元Cell(j-1)的漏极端、存储单元Cellj的源极端和列译码管M0j的漏极(j＝1，2，3，……，N-1)，位线BLN连接至存储单元Cell(N-1)的漏极端和列译码管M0N的漏极，列译码管M0j的源极连接列译码管M1j的漏极(j＝0，1，2，3，……，N)，列控制信号Y0和Y1分别连接至列译码管M0j的栅极和列译码管M1j的栅极(j＝0，1，2，3，……，N)，列译码管M10的源极连接地(选中Cell0)，列译码管M11的源极即D点连接至灵敏放大器40的输入端和电压跟随器1/2的输入端(选中Cell0)，列译码管M12的源极连接至电压跟随器1的输出端即P1点，列译码管M13的源极连接至电压跟随器2的输出端即P2点，灵敏放大器40的输出连接至后续处理电路(未示出)。
电压控制电路30的电压跟随器使得选中存储单元之邻近存储单元的列译码输出节点即P1点和P2点电压钳制在与选中存储单元的列译码输出节点即D点相同的电压。在读取操作过程中，由于列译码电路20的译码阵列MOS管M01/M11和M02/M12流过的电流大小不同，选中存储单元的位线电压即F点电压(位线BL1电压)和选中存储单元之邻近存储单元的位线电压即G点电压(位线BL2电压)之间存在电压差，F点的电压小于G点电压，出现了从G点流向F点的侧边漏电Ileak，灵敏放大器读取到的电流Isense并不等于选中存储单元的读出电流Icell，而是小于Icell，即Isense＝Icell-Ileak，影响了读余量，降低了闪存读操作输出的准确性。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种虚拟接地闪存读取电路以提高虚拟接地闪存电路读操作输出的准确性。
为达上述及其它目的，本发明提出一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰。
进一步地，所述电压控制电路包括多个电压跟随器，以通过电压跟随器将其他位线电压调整为与选中存储单元的位线电压一致。
进一步地，所述电压控制电路使得所述灵敏放大器检测到的电流与流经存储单元的电流相近或相等。
进一步地，所述列译码电路包括多个列译码单元，用于在列控制信号Y0和Y1的控制下利用各列译码单元通过位线将选中存储单元的读出电流传输至灵敏放大器的输入端。
进一步地，所述列译码单元包括两个源漏相接的MOS管，该源漏相接的两个MOS管的另一漏极接相应存储单元的位线。
进一步地，所述MOS管为NMOS管。
进一步地，所述选中存储单元对应的列译码单元的另一源极端连接邻近存储单元中紧邻的位线对应的列译码单元的另一源极端，所述选中存储单元对应的列译码单元的另一源极端还通过电压跟随器连接其他列译码单元的另一源极端。
进一步地，所述虚拟接地闪存阵列包括若干虚拟接地存储单元，用于存储信息。
进一步地，若还有其他位线，则将其他位线悬浮
进一步地，所述灵敏放大器包括比较器和反相器。
与现有技术相比，本发明一种虚拟接地闪存读取电路通过将选中存储单元对应的列译码单元的另一端连接邻近存储单元中紧邻的位线对应的列译码单元的另一端，并将其他位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰，提高了虚拟接地闪存电路读操作输出的准确性。
附图说明
图1为一种现有技术的虚拟接地闪存读取电路的电路示意图；
图2为本发明一种虚拟接地闪存读取电路之较佳实施例的电路结构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种虚拟接地闪存读取电路之较佳实施例的电路结构图。如图2所示，本发明一种虚拟接地闪存读取电路包括虚拟接地闪存阵列10、列译码电路20、电压控制电路30和灵敏放大器40。
其中，虚拟接地闪存阵列10由若干虚拟接地存储单元组成，用于存储信息，图示仅给出选中存储单元及其邻近的共4个存储单元Cell0、Cell1、Cell2、Cell3，本发明不以此为限；列译码电路20由多个列译码单元(在本发明实施例中，由对应四个存储单元的位线5个列译码单元NMOS管M00/M10、M1/M11、M02/M12、M03/M13组成，但不以此为限)组成，用于在列控制信号Y0和Y1的控制下利用各列译码单元通过位线将选中存储单元的读出电流传输至灵敏放大器40的输入端；电压控制电路30由两个电压跟随器组成，将选中存储单元的邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰；灵敏放大器40由比较器和反相器组成，用于将读出电流与参考电流进行比较以得到选中存储单元的存储信息。
具体地，对于一个M*N的存储阵列，第一控制栅线CG0i、字线WLi和第二控制栅线CG1i分别连接至存储单元Celli的第一控制栅端、字线端和第二控制栅端(i＝0，1，2，3，……，M-1)，位线BL0连接至存储单元Cell0的源极端和列译码管M00的漏极，位线BLj连接至存储单元Cell(j-1)的漏极端、存储单元Cellj的源极端和列译码管M0j的漏极(j＝1，2，3，……，N-1)，位线BLN连接至存储单元Cell(N-1)的漏极端和列译码管M0N的漏极，列译码管M0j的源极连接列译码管M1j的漏极(j＝0，1，2，3，……，N)，列控制信号Y0和Y1分别连接至列译码管M0j的栅极和列译码管M1j的栅极(j＝0，1，2，3，……，N)，列译码管M10的源极连接地(选中Cell0)，列译码管M11的源极即D点连接至列译码管M12的源极、灵敏放大器40的输入端和电压跟随器1/2的输入端(选中Cell0)，列译码管M13的源极连接至电压跟随器1的输出端即P1点，列译码管M14的源极连接至电压跟随器2的输出端即P2点，灵敏放大器40的输出连接至后续处理电路(未示出)。
电压控制电路30的电压跟随器使得选中存储单元的后续存储单元的列译码输出节点即P1点和P2点电压钳制在与选中存储单元的列译码输出节点即D点相同的电压。在读取操作过程中，由于列译码电路20的译码阵列MOS管M11和M12的漏极相连，流过译码阵列MOS管M12的电流Iside较小，而流过译码阵列MOS管M13的电流也很小，故G点电压(选中存储单元之邻近存储单元的位线BL2电压)和H点(选中存储单元之次邻近存储单元的位线BL3电压)电压基本一致，从而从G点流向F点(选中存储单元的位线BL1)的侧边漏电Ileak与流过译码阵列MOS管M12的电流Iside相等，即Ileak＝Iside，根据基尔霍夫电流定律，对D点，灵敏放大器读取到的电流Isense等于流过译码阵列MOS管M11的电流Id与流过译码阵列MOS管M12的电流Iside之和，即Id+Iside＝Isense，对F点，选中存储单元的读出电流Icell等于流过译码阵列MOS管M11的电流Id与流过邻近存储单元Cell1的电流Ileak之和，即Icell＝Id+Ileak，从而Isense＝Id+Iside＝Id+Ileak＝Icell，即灵敏放大器检测到的电流Isense与流经存储单元的电流Icell相近或相等，本发明使得灵敏放大器检测到的电流与流经存储单元的电流相近或相等，提高了虚拟接地闪存电路读操作输出的准确性。
这里需说明的是，不管存储阵列多少，电压控制电路30都只需两个电压跟随器，左边和右边如果还有存储阵列，BL直接floating就可以了
综上所述，本发明一种虚拟接地闪存读取电路通过将选中存储单元对应的列译码单元的另一端连接邻近存储单元中紧邻的位线对应的列译码单元的另一端，并将其他位线电压通过电压跟随器调整为与选中存储单元的位线电压一致以避免读出电流损耗或被干扰，提高了虚拟接地闪存电路读操作输出的准确性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种虚拟接地闪存读取电路，包括：虚拟接地闪存阵列、列译码电路、电压控制电路以及灵敏放大器，其特征在于：所述电压控制电路用于将选中存储单元邻近存储单元的两条位线对应的列译码单元的另一端相连，并将该两条位线后的两条位线的位线电压通过电压跟随器调整为一致以避免读出电流损耗或被干扰；
所述选中存储单元对应的列译码单元的另一源极端连接邻近存储单元中紧邻的位线对应的列译码单元的另一源极端，所述选中存储单元对应的列译码单元的另一源极端还通过电压跟随器连接其他列译码单元的另一源极端。
2.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述电压控制电路包括两个电压跟随器，以通过电压跟随器将其他位线电压调整为一致。
3.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述电压控制电路使得所述灵敏放大器检测到的电流与流经选中存储单元的电流相等。
4.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述列译码电路包括多个列译码单元，用于在列控制信号Y0和Y1的控制下利用各列译码单元通过位线将选中存储单元的读出电流传输至灵敏放大器的输入端。
5.如权利要求4所述的一种虚拟接地闪存读取电路，其特征在于：所述列译码单元包括两个源漏相接的MOS管，该源漏相接的两个MOS管的另一漏极接相应存储单元的位线。
6.如权利要求5所述的一种虚拟接地闪存读取电路，其特征在于：所述MOS管为NMOS管。
7.如权利要求1所述的一种虚拟接地闪存读取电路，其特征在于：所述虚拟接地闪存阵列包括若干虚拟接地存储单元，用于存储信息。
8.如权利要求2所述的一种虚拟接地闪存读取电路，其特征在于：所述灵敏放大器包括比较器和反相器。
9.如权利要求7所述的一种虚拟接地闪存读取电路，其特征在于：若还有其他位线，则将其他位线悬浮。
CN201810254477.0A 2018-03-26 2018-03-26 一种虚拟接地闪存读取电路 Active CN108511021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810254477.0A CN108511021B (zh) 2018-03-26 2018-03-26 一种虚拟接地闪存读取电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810254477.0A CN108511021B (zh) 2018-03-26 2018-03-26 一种虚拟接地闪存读取电路

Publications (2)

Publication Number Publication Date
CN108511021A CN108511021A (zh) 2018-09-07
CN108511021B true CN108511021B (zh) 2020-10-27

Family

ID=63378604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810254477.0A Active CN108511021B (zh) 2018-03-26 2018-03-26 一种虚拟接地闪存读取电路

Country Status (1)

Country Link
CN (1) CN108511021B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489779B (zh) * 2020-04-16 2023-06-09 上海华虹宏力半导体制造有限公司 双分离栅闪存电路及存储装置、读取方法
CN112365909B (zh) * 2020-11-09 2023-05-09 海光信息技术股份有限公司 存储器控制电路、存储器、处理器及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677569A (zh) * 2004-04-01 2005-10-05 海力士半导体有限公司 Nand快闪存储器件及其读取方法
CN102132353A (zh) * 2008-07-01 2011-07-20 Lsi公司 用于闪存存储器中读取端单元间干扰减轻的方法和装置
CN102426852A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种存储阵列单元信息读取方法及系统
CN105225693A (zh) * 2015-09-16 2016-01-06 上海华虹宏力半导体制造有限公司 虚拟接地闪存电路
CN106356095A (zh) * 2016-09-13 2017-01-25 中国科学院微电子研究所 一种用于非易失性存储器的读操作方法及装置
CN106816177A (zh) * 2015-12-02 2017-06-09 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4454896B2 (ja) * 2001-09-27 2010-04-21 シャープ株式会社 仮想接地型不揮発性半導体記憶装置
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677569A (zh) * 2004-04-01 2005-10-05 海力士半导体有限公司 Nand快闪存储器件及其读取方法
CN102132353A (zh) * 2008-07-01 2011-07-20 Lsi公司 用于闪存存储器中读取端单元间干扰减轻的方法和装置
CN102426852A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种存储阵列单元信息读取方法及系统
CN105225693A (zh) * 2015-09-16 2016-01-06 上海华虹宏力半导体制造有限公司 虚拟接地闪存电路
CN106816177A (zh) * 2015-12-02 2017-06-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN106356095A (zh) * 2016-09-13 2017-01-25 中国科学院微电子研究所 一种用于非易失性存储器的读操作方法及装置

Also Published As

Publication number Publication date
CN108511021A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN111418020B (zh) 对存储器单元的操作
US6246621B1 (en) Semiconductor memory device generating accurate internal reference voltage
US7339846B2 (en) Method and apparatus for reading data from nonvolatile memory
US9406353B2 (en) Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
KR20040075081A (ko) 인접 비트가 프리챠지되는 플래시 이피롬 어레이의 가상접지 판독을 위한 소스측 감지 방식
JP4648111B2 (ja) 低電源電圧フラッシュメモリ装置の感知回路
US7414892B2 (en) Nonvolatile semiconductor memory device which stores multivalue data
JP2013232258A (ja) 半導体記憶装置
WO1997050090A1 (en) A multiple bits-per-cell flash shift register page buffer
US10803931B2 (en) Non-volatile memory having memory array with differential cells
JP2016513852A (ja) 高速・低電力センス増幅器
CN108511021B (zh) 一种虚拟接地闪存读取电路
CN104778976A (zh) 非易失性存储器
US20220208279A1 (en) Circuit and method for on-chip leakage detection and compensation for memories
JPH11110985A (ja) 不揮発性半導体記憶装置およびその書き込み方法
JP2007157280A (ja) 仮想接地型不揮発性半導体記憶装置
CN105518792A (zh) 半导体存储装置和存储数据的读取方法
US10811095B2 (en) Semiconductor storage device
US6625062B2 (en) Flash memory device
CN111489779A (zh) 双分离栅闪存电路及存储装置、读取方法
JP2008090885A (ja) 半導体集積装置
JP2004253135A (ja) 不揮発性半導体記憶装置
US11501841B2 (en) Memory device and control method thereof
US20230298637A1 (en) Page buffer circuit and operation method thereof
JP4021806B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant