CN110853686B - 适用于闪存设备的掉电处理方法、装置、介质、及终端 - Google Patents

适用于闪存设备的掉电处理方法、装置、介质、及终端 Download PDF

Info

Publication number
CN110853686B
CN110853686B CN201911005503.7A CN201911005503A CN110853686B CN 110853686 B CN110853686 B CN 110853686B CN 201911005503 A CN201911005503 A CN 201911005503A CN 110853686 B CN110853686 B CN 110853686B
Authority
CN
China
Prior art keywords
flash memory
flash
word line
page
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911005503.7A
Other languages
English (en)
Other versions
CN110853686A (zh
Inventor
王硕
付祥
汤强
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911005503.7A priority Critical patent/CN110853686B/zh
Publication of CN110853686A publication Critical patent/CN110853686A/zh
Application granted granted Critical
Publication of CN110853686B publication Critical patent/CN110853686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

本申请提供适用于闪存设备的掉电处理方法、装置、介质、及终端，方法包括：在掉电情况下触发中断控制指令，以令闪存设备执行如下任务：将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与第一闪存页的数据组合相一致；以及/或者，将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与第一闪存页的数据组合相一致；其中，第二闪存字线是位于第一闪存页所在的第一闪存字线之后的闪存字线。本发明通过引入断电处理的中断控制，改变数据组合来改善数据保存并保护已有数据，大大提升数据保存率和数据的安全性。

Description

适用于闪存设备的掉电处理方法、装置、介质、及终端
技术领域
本申请涉及存储器件技术领域，特别是涉及适用于闪存设备的掉电处理方法、装置、介质、及终端。
背景技术
在3D NAND闪存器件中，电荷陷阱层中所发生的横向电荷迁移是影响数据保存的一个重要物理机制。这种电荷迁移通常有两个主要原因：一是边缘电场，另一个是相邻单元间的电场。其中，由于边缘电场引起的横向电荷迁移尚能通过提升单元编程阈值来缓解，但对于由相邻单元间的电场而引起的横向电荷迁移，即使提升单元编程阈值也无济于事。
3D NAND闪存中的块(Block)一旦它开始编程便会处于打开状态，直至它被完全编程。对于打开状态的块(Open Block)而言，最后编程的字线以及与之对应的上一字线上相邻单元间会有非常大的阈值电压差，这种情形就会导致严重的电荷横向迁移，从而影响数据保存。
申请内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供适用于闪存设备的掉电处理方法、装置、介质、及终端，用于解决现有技术中的3D NAND闪存的电荷横向迁移的问题。
为实现上述目的及其他相关目的，本申请的第一方面提供一种适用于闪存设备的掉电处理方法，其包括：在掉电情况下触发中断控制指令，以令闪存设备执行如下任务：将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；以及/或者，将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
于本申请的第一方面的一些实施例中，所述方法还包括：在所述第一闪存页并非所述第一闪存字线上的最后一闪存页，且所述第一闪存字线也非其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：将所述第一闪存字线上的一个或多个未编程的第二闪存页的数据组合编程为与所述第一闪存页的数据组合相一致；以及将从第一个闪存串到所述第一闪存页所在的闪存串中的所有位于所述第二闪存字线上的闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
于本申请的第一方面的一些实施例中，所述方法还包括：在所述第一闪存页并非所述第一闪存字线上的最后一闪存页，但所述第一闪存字线是其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：将所述第一闪存字线上的一个或多个未编程的第二闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
于本申请的第一方面的一些实施例中，所述方法还包括：在所述第一闪存页是所述第一闪存字线上的最后一闪存页，但所述第一闪存字线并非其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：从第一个闪存串到所述第一闪存页所在的闪存串中的所有位于所述第二闪存字线上的闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
于本申请的第一方面的一些实施例中，所述方法还包括：将掉电前最后一已编程的第一闪存页所在的闪存串之后的所有闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
于本申请的第一方面的一些实施例中，所述闪存设备的类型包括3D NAND闪存设备。
为实现上述目的及其他相关目的，本申请的第二方面提供一种适用于闪存设备的掉电处理装置，其包括中断控制指令触发模块；所述中断控制指令触发模块用于在掉电情况下触发中断控制指令，以令闪存设备执行如下任务：将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；以及/或，将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
为实现上述目的及其他相关目的，本申请的第三方面提供一种闪存设备，其连接并受控于本申请的第二方面所提供的掉电处理装置。
为实现上述目的及其他相关目的，本申请的第四方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现所述适用于闪存设备的掉电处理方法。
为实现上述目的及其他相关目的，本申请的第五方面提供一种电子终端，包括：处理器及存储器；所述存储器用于存储计算机程序，所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行所述适用于闪存设备的掉电处理方法。
如上所述适用于闪存设备的掉电处理方法、装置、介质、及终端，本申请的，具有以下有益效果：本发明旨在通过引入断电处理的中断控制指令，通过改变数据组合来改善数据保存并保护已有数据，从而大大提升数据保存率和数据的安全性。
附图说明
图1显示为本申请一实施例中的NAND快闪存储器件的结构示意图。
图2A显示为本申请一实施例中的P-P-P数据组合的结构示意图。
图2B显示为本申请一实施例中的E-P-E数据组合的结构示意图。
图3显示为本申请一实施例中的闪存块的结构示意图。
图4显示为本申请一实施例中的适用于闪存设备的掉电处理方法的流程示意图。
图5A显示为本申请一实施例中的闪存块的结构示意图。
图5B显示为本申请一实施例中的闪存块的结构示意图。
图6显示为本申请一实施例中的闪存块的结构示意图。
图7显示为本申请一实施例中的闪存块的结构示意图。
图8显示为本申请一实施例中的适用于闪存设备的掉电处理装置的结构示意图。
图9显示为本申请一实施例中电子终端的结构示意图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。空间相关的术语，例如“上”、“下”、“左”、“右”、“下面”、“下方”、“下部”、“上方”、“上部”等，可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固持”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
3D NAND是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND快闪存储器件带来的限制。基于3D NAND技术，可打造出存储容量比同类NAND技术高达三倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
NAND快闪存储器件的结构如图1所示，NAND快闪存储器件由闪存串(string)、闪存页(page)、及闪存块(block)组成。以图1中的闪存块(block)0为例，闪存块(block)0由拥有同一组闪存字线(wordline)的闪存串(string)构成，闪存字线(wordline)组分别为WL<0>到WL<63>。每个NAND的闪存串(string)由一组中所有的单元(晶体管)组成，即由图1中NAND的闪存串(string)中间的64个DSL晶体管、以及头尾的MDL晶体管、MSL晶体管组成。此外，每一根闪存字线(wordline)上所有的单元(晶体管)构成一个闪存页(page)。
应理解的是，出于说明性目的而提供以上示例，本发明的技术方案所适用的NAND快闪存储器件并不限于以上示例。同样的，该NAND可以另外地或替代地包括其它特征或包括较少的特征，而未背离本申请的范围。
在当前的实践中，当编程过程中出现断电时，设备只会触发NAND闪存内部逻辑复位，但不会影响闪存字线上后续的闪存串。在3D NAND闪存中，电荷陷阱层中所发生的横向电荷迁移是影响数据保存的一个重要物理机制。这种电荷迁移通常有两个主要原因：一是边缘电场，另一个是相邻单元间的电场。为便于本领域技术人员理解，现分别结合图2A和图2B对由两种不同的原因所导致的电荷迁移做进一步的解释说明。
如图2A中所展示的P-P-P数据组合的结构示意图，这种数据组合会形成边缘电场(如图中箭头所指的虚线包络线所代表的边缘电场)，尚能通过提升编程水平来缓解。如图2B中所展示的E-P-E数据组合的结构示意图，这种数据组合会形成相邻单元间的电场(如图中箭头所指的单元与单元之间的电场)，而这种由相邻单元间的电场而引起的横向电荷迁移，仅仅通过提升编程水平是无法将其消除的，而且这种数据组合甚至会引起更快的电耗速度。
3D NAND闪存中的块(Block)一旦它开始编程便会处于打开状态，直至它被完全编程。而对于打开状态的块(Open Block)而言，最后编程的字线WLn以及与之对应的上一字线WLn+1中的数据组合会呈现为图3中所展示的P-E状态，这意味着位于这两条字线上的相邻单元之间有着非常大的阈值电压差，这种情形便会产生非常严重的电荷横向迁移，进而影响数据保存。
需说明的是，任一块(Block)断电后，无论是正常断电或是突然断电，都会使得块(Block)处于打开状态，然后便会出现如图3所示的数据状态而影响数据保存。
有鉴于此，本发明提供适用于闪存设备的掉电处理方法、装置、介质、及终端，其旨在通过引入断电处理的中断控制指令，通过改变数据组合来改善数据保存并保护已有数据。下文，将结合具体的实施例来说明本发明技术方案的工作原理及实现方式。
如图4所示，展示为本发明一实施例中的适用于闪存设备的掉电处理方法的流程示意图。本实施例的掉电处理方法可应用于控制器，如ARM(Advanced RISC Machines)控制器、FPGA(Field Programmable Gate Array)控制器、SoC(System on Chip)控制器、DSP(Digital Signal Processing)控制器、或者MCU(Micorcontroller Unit)控制器等等，本实施例不作限定。
具体来说，在发生掉电(突然掉电或正常掉电)的情况下，执行所述适用于闪存设备的掉电处理方法的控制器会触发中断控制指令，所述中断控制指令会发起带有指定前缀的程序命令，其中的指定前缀用来指示闪存设备来执行如下两个多串单编程脉冲的任一者或两者的组合，两个编程脉冲分别用于实现下文中步骤S401和步骤S402的内容。
在步骤S401中，将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致。
在步骤S402中，将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
需说明的是，在本实施例的一些可选的实现方式中，步骤S401和步骤S402的执行与掉电情况下闪存设备的编程状态息息相关，具体如下文所述的内容。
在本实施例的一些可实现的方式中，若所述第一闪存页并非所述第一闪存字线上的最后一闪存页，且所述第一闪存字线也非其所在闪存块中的最后一闪存字线，则需分别执行步骤S401和步骤S402。
具体如图5A和5B所示，以闪存串(string)2中位于闪存字线WLn上的闪存页(图中采用带有阴影的矩形表示)作为所述掉电前最后一已编程的第一闪存页；以所述第一闪存页所在的闪存字线WLn作为所述第一闪存字线；以所述第一闪存字线WLn的后一闪存字线WLn+1作为所述第二闪存字线；以图5A中的虚线框所包围的位于第一闪存字线WLn上的闪存页作为所述第二闪存页；并以图5B中的虚线框所包围的位于第二闪存字线WLn+1上的闪存页作为所述第三闪存页。
在掉电情况下，位于闪存字线WLn之前的闪存字线(如闪存字线WLn-1、闪存字线WLn-2等)上的闪存页、以及位于闪存字线WLn上的闪存串string1和String2中的闪存页都已编程，这便导致位于闪存字线WLn和WLn+1上的闪存页之间以及闪存字线WLn和WLn-1上的闪存页之间呈P-E状态，会导致严重的电荷横向迁移。
在本实施例中，将位于第一闪存字线WLn上的所述第一闪存字线之后的所有第二闪存页的数据组合从“E”编程为“P”模式，以消除闪存字线WLn和WLn-1上的闪存页之间所呈现的P-E状态；将位于第二闪存字线WLn+1上的从闪存串string1到String2的闪存页的数据组合从“E”编程为“P”模式，以消除闪存字线WLn和WLn+1上的闪存页之间所呈现的P-E状态，因此有效降低阈值电压差，改善电荷横向迁移现象，大大改善数据保存率，有利于保护已有数据。
在本实施例的一些可实现的方式中，若所述第一闪存页并非所述第一闪存字线上的最后一闪存页，但所述第一闪存字线是其所在闪存块中的最后一闪存字线，则仅需执行步骤S401。
具体如图6所示，闪存字线WLn是当前闪存块中的最后的闪存字线，若在编程到闪存字线WLn上的闪存串string2中的闪存页(图中采用带有阴影的矩形表示)时设备掉电，则控制器触发中断控制指令，令闪存字线WLn上的位于该闪存页后的所有闪存页(图6中被虚线框包围的闪存页)的数据组合从“E”编程为“P”模式，以消除闪存字线WLn和WLn-1上的闪存页之间所呈现的P-E状态，以此来改善电荷横向迁移现象。
在本实施例的一些可实现的方式中，若所述第一闪存页是所述第一闪存字线上的最后一闪存页，但所述第一闪存字线并非其所在闪存块中的最后一闪存字线，则仅需执行步骤S402。
具体如图7所示，闪存字线WLn并非当前闪存块中的最后的闪存字线，若在编程到闪存字线WLn上的最后一个闪存串(string)N中的闪存页(图中采用带有阴影的矩形表示)时设备掉电，则控制器触发中断控制指令，令闪存串string1到StringN中的位于闪存字线WLn+1上的闪存页的数据组合从“E”编程为“P”模式，以消除闪存字线WLn和WLn+1上的闪存页之间所呈现的P-E状态，以此来改善电荷横向迁移现象。
在一实施例中，所述适用于闪存设备的掉电处理方法还包括：将从第一个闪存串到最后一个闪存串中位于第二闪存字线上所有的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
在本实施例中，无需考虑掉电前最后一已编程的所述第一闪存页具体所在的闪存串，仅需将第二闪存字线上的所有的未编程的闪存页的数据组合都做相应的编程，便可消除电荷横向迁移。
由上述内容可知，本发明提供的通过引入断电处理的中断控制指令来改变数据组合并改善数据保存并保护已有数据的技术方案，大大提升了数据保存率及数据安全性，解决了长期的数据保存问题，对P4之前的阶段尤为有效。
如图8所示，展示本申请一实施例中的适用于闪存设备的掉电处理装置的结构示意图。本实施例的适用于闪存设备的掉电处理装置包括中断控制指令触发模块81，其用于在掉电情况下触发中断控制指令，以令闪存设备执行如下任务：将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；以及/或者，将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
需说明的是，本实施例的适用于闪存设备的掉电处理装置的实施方式，与上文实施例的适用于闪存设备的掉电处理方法的实施方式类似，故不再赘述。
应理解以上装置的模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，中断控制指令触发模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上中断控制指令触发模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(digital signal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(Central Processing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称SOC)的形式实现。
在一实施例中，本发明还提供一种闪存设备，所述闪存设备连接并受控于上文实施例中提供的适用于闪存设备的掉电处理装置，且其实施方式亦与上文实施例的适用于闪存设备的掉电处理方法的实施方式类似，故不再赘述。
在一实施例中，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上文实施例的适用于闪存设备的掉电处理方法。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过计算机程序相关的硬件来完成。前述的计算机程序可以存储于一计算机可读存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
如图9所示，展示本申请实施例提供的再一种电子终端的结构示意图。本实例提供的电子终端，包括：处理器901、存储器902；存储器902通过系统总线与处理器901连接并完成相互间的通信，存储器902用于存储计算机程序，处理器901用于运行计算机程序，使电子终端执行如上适用于闪存设备的掉电处理方法的各个步骤。
上述提到的系统总线可以是外设部件互连标准(Peripheral ComponentInterconnect，简称PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，简称EISA)总线等。该系统总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。通信接口用于实现数据库访问装置与其他设备(例如客户端、读写库和只读库)之间的通信。存储器可能包含随机存取存储器(Random Access Memory，简称RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
综上所述，本申请提供适用于闪存设备的掉电处理方法、装置、介质、及终端，旨在通过引入断电处理的中断控制指令，通过改变数据组合来改善数据保存并保护已有数据，从而大大提升数据保存率和数据的安全性。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (9)

1.一种适用于闪存设备的掉电处理方法，其特征在于，包括：
在掉电情况下触发中断控制指令，以令闪存设备执行如下任务：
将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；所述数据组合包括E模式或P模式；以及/或者
将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线；
在所述第一闪存页并非所述第一闪存字线上的最后一闪存页，且所述第一闪存字线也非其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：将所述第一闪存字线上的一个或多个未编程的第二闪存页的数据组合编程为与所述第一闪存页的数据组合相一致；以及将从第一个闪存串到所述第一闪存页所在的闪存串中的所有位于所述第二闪存字线上的闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一闪存页并非所述第一闪存字线上的最后一闪存页，但所述第一闪存字线是其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：
将所述第一闪存字线上的一个或多个未编程的第二闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一闪存页是所述第一闪存字线上的最后一闪存页，但所述第一闪存字线并非其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：
从第一个闪存串到所述第一闪存页所在的闪存串中的所有位于所述第二闪存字线上的闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将掉电前最后一已编程的第一闪存页所在的闪存串之后的所有闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线。
5.根据权利要求1所述的方法，其特征在于，所述闪存设备的类型包括3D NAND闪存设备。
6.一种适用于闪存设备的掉电处理装置，其特征在于，包括：
中断控制指令触发模块，用于在掉电情况下触发中断控制指令，以令闪存设备执行如下任务：
将掉电前最后一已编程的第一闪存页所在的第一闪存字线上的一个或多个未编程的第二闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；所述数据组合包括E模式或P模式；以及/或者
将第一个闪存串到掉电前最后一已编程的第一闪存页所在的闪存串中所有位于第二闪存字线上的第三闪存页的数据组合，编程为与所述第一闪存页的数据组合相一致；其中，所述第二闪存字线是位于所述第一闪存页所在的第一闪存字线之后的闪存字线；
在所述第一闪存页并非所述第一闪存字线上的最后一闪存页，且所述第一闪存字线也非其所在闪存块中的最后一闪存字线的情况下，令所述闪存设备执行如下任务：将所述第一闪存字线上的一个或多个未编程的第二闪存页的数据组合编程为与所述第一闪存页的数据组合相一致；以及将从第一个闪存串到所述第一闪存页所在的闪存串中的所有位于所述第二闪存字线上的闪存页的数据组合编程为与所述第一闪存页的数据组合相一致。
7.一种闪存设备，其特征在于，所述闪存设备连接并受控于权利要求6所述的掉电处理装置。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述适用于闪存设备的掉电处理方法。
9.一种电子终端，其特征在于，包括：处理器及存储器；
所述存储器用于存储计算机程序；
所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行如权利要求1至5中任一项所述适用于闪存设备的掉电处理方法。
CN201911005503.7A 2019-10-22 2019-10-22 适用于闪存设备的掉电处理方法、装置、介质、及终端 Active CN110853686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911005503.7A CN110853686B (zh) 2019-10-22 2019-10-22 适用于闪存设备的掉电处理方法、装置、介质、及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911005503.7A CN110853686B (zh) 2019-10-22 2019-10-22 适用于闪存设备的掉电处理方法、装置、介质、及终端

Publications (2)

Publication Number Publication Date
CN110853686A CN110853686A (zh) 2020-02-28
CN110853686B true CN110853686B (zh) 2021-12-07

Family

ID=69597715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911005503.7A Active CN110853686B (zh) 2019-10-22 2019-10-22 适用于闪存设备的掉电处理方法、装置、介质、及终端

Country Status (1)

Country Link
CN (1) CN110853686B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486853B (zh) * 2020-12-15 2022-11-01 长江存储科技有限责任公司 Nand闪存的页映射解码方法及系统、存储介质及终端

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501405A (zh) * 2002-09-25 2004-06-02 ��ʽ���������Ƽ� 非易失性存储器
CN105849811A (zh) * 2013-12-06 2016-08-10 桑迪士克科技有限责任公司 用于电荷俘获存储器的写入方案
CN106919345A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 存储器系统及其操作方法
CN107068186A (zh) * 2015-12-15 2017-08-18 三星电子株式会社 操作存储装置的方法
CN108694970A (zh) * 2017-03-31 2018-10-23 爱思开海力士有限公司 控制器及其操作方法
CN109003641A (zh) * 2017-06-07 2018-12-14 三星电子株式会社 存储设备及其操作方法
CN109872756A (zh) * 2017-12-01 2019-06-11 北京兆易创新科技股份有限公司 一种存储器擦除方法及装置
CN110175132A (zh) * 2018-02-21 2019-08-27 爱思开海力士有限公司 存储装置及其操作方法
CN110299178A (zh) * 2018-03-21 2019-10-01 爱思开海力士有限公司 存储装置及用于操作存储装置的方法
US10430116B2 (en) * 2017-08-31 2019-10-01 Micron Technology, Inc. Correcting power loss in NAND memory devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543025B2 (en) * 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501405A (zh) * 2002-09-25 2004-06-02 ��ʽ���������Ƽ� 非易失性存储器
CN105849811A (zh) * 2013-12-06 2016-08-10 桑迪士克科技有限责任公司 用于电荷俘获存储器的写入方案
CN107068186A (zh) * 2015-12-15 2017-08-18 三星电子株式会社 操作存储装置的方法
CN106919345A (zh) * 2015-12-24 2017-07-04 爱思开海力士有限公司 存储器系统及其操作方法
CN108694970A (zh) * 2017-03-31 2018-10-23 爱思开海力士有限公司 控制器及其操作方法
CN109003641A (zh) * 2017-06-07 2018-12-14 三星电子株式会社 存储设备及其操作方法
US10430116B2 (en) * 2017-08-31 2019-10-01 Micron Technology, Inc. Correcting power loss in NAND memory devices
CN109872756A (zh) * 2017-12-01 2019-06-11 北京兆易创新科技股份有限公司 一种存储器擦除方法及装置
CN110175132A (zh) * 2018-02-21 2019-08-27 爱思开海力士有限公司 存储装置及其操作方法
CN110299178A (zh) * 2018-03-21 2019-10-01 爱思开海力士有限公司 存储装置及用于操作存储装置的方法

Also Published As

Publication number Publication date
CN110853686A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
US10990431B2 (en) Virtual machine hot migration method and apparatus, and system
US11119838B2 (en) Techniques for handling errors in persistent memory
EP3844650B1 (en) Security configurations in page table entries for execution domains
GB2584243A (en) Hardware to implement a convolutional neural network
CN109785882B (zh) 具有虚拟体化架构的sram及包括其的系统和方法
CN110853686B (zh) 适用于闪存设备的掉电处理方法、装置、介质、及终端
WO2020046756A1 (en) Access control for processor registers based on execution domains
CN111625546B (zh) 一种数据写入方法、装置、设备、介质
KR20230154286A (ko) 커맨드 기반 온 다이 종단을 위한 기법
EP3846036B1 (en) Matrix storage method, matrix access method, apparatus and electronic device
CN106095416A (zh) 一种在应用程序中的跳转处理方法、装置及智能终端
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
DE112018006392T5 (de) Leistungspegeleinstellungen in arbeitsspeichervorrichtungen
US10621117B2 (en) Controlling memory devices using a shared channel
CN112622681B (zh) 充电控制方法及设备
DE102022121773A1 (de) In-memory-assoziativverarbeitungssystem
CN102148754B (zh) 一种fpga逻辑版本的加载方法和设备
CN109918221A (zh) 一种硬盘报错解析方法、系统、终端及存储介质
CN111797390B (zh) 程序运行方法、装置、电子设备及计算机可读存储介质
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
KR101118111B1 (ko) 이동통신단말기 및 그 부팅방법
CN109767800A (zh) 恢复过抹除记忆胞的快闪存储器装置及其方法
CN110618877A (zh) 用于提供包队列的自适应轮询的技术
CN107407953B (zh) 降低内存功耗的方法及计算机设备
CN110502459A (zh) 包括能处理数据的存储器设备的半导体系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant