CN110502459A - 包括能处理数据的存储器设备的半导体系统及其操作方法 - Google Patents

包括能处理数据的存储器设备的半导体系统及其操作方法 Download PDF

Info

Publication number
CN110502459A
CN110502459A CN201910402051.XA CN201910402051A CN110502459A CN 110502459 A CN110502459 A CN 110502459A CN 201910402051 A CN201910402051 A CN 201910402051A CN 110502459 A CN110502459 A CN 110502459A
Authority
CN
China
Prior art keywords
workload
memory equipment
processing operation
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910402051.XA
Other languages
English (en)
Other versions
CN110502459B (zh
Inventor
金义锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110502459A publication Critical patent/CN110502459A/zh
Application granted granted Critical
Publication of CN110502459B publication Critical patent/CN110502459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

包括能处理数据的存储器设备的半导体系统及其操作方法。一种半导体系统可包括处理器、存储装置、第一存储器设备和第二存储器设备。该存储装置通过与处理器通信来存储数据。根据处理器的请求，第一存储器设备从存储装置接收并存储与第一工作负载对应的数据以及与第二工作负载对应的数据，并对第一工作负载执行第一处理操作。根据处理器的请求，第二存储器设备从第一存储器设备接收与第二工作负载对应的数据，并对第二工作负载执行第二处理操作。

Description

包括能处理数据的存储器设备的半导体系统及其操作方法
技术领域
本公开的各种实施方式总体上涉及集成电路技术。具体地，这些实施方式涉及一种包括各种存储器设备的半导体系统。
背景技术
电子装置包括许多电子组件，并且计算机系统包括具有半导体的各种半导体系统。半导体系统可包括被配置为用作主机的处理器、被配置为用作高速缓存或缓冲存储器的存储器设备以及被配置为存储并输出大量数据的存储装置。随着半导体技术发展，处理器与其它元件之间的性能差异变得越来越大。组件的差性能限制了总体半导体系统的性能。
最近，已开发了各种存储器设备和存储装置以改进组件的性能。已开发的存储器设备和存储装置中的一种是NAND存储装置或固态驱动器(SSD)，其被配置为快速地存储和输出大量数据。已开发的存储器设备和存储装置中的另一种是包括非易失性存储器设备的存储级存储器(SCM)，其被配置为在以与随机存取存储器(RAM)相当的高速存储和输出数据的同时存储大量数据。SSD和存储级存储器有助于改进半导体系统。
发明内容
根据本公开，一种半导体系统可包括处理器、存储装置、第一存储器设备和第二存储器设备。存储装置可被配置为通过与处理器通信来存储数据。第一存储器设备可被配置为根据处理器的请求，从存储装置接收并存储第一工作负载和第二工作负载，并对第一工作负载执行第一处理操作。第二存储器设备可被配置为根据处理器的请求，从第一存储器设备接收第二工作负载，并对第二工作负载执行第二处理操作。
根据本公开，一种半导体系统的操作方法可包括由第一存储器设备从存储装置接收并存储第一工作负载和第二工作负载以便对第一工作负载和第二工作负载执行处理操作。该操作方法可包括由第二存储器设备从第一存储器设备接收第二工作负载，并对第二工作负载执行第二处理操作。该操作方法还可包括由第一存储器设备对第一工作负载执行第一处理操作。
根据本公开，一种半导体系统包括存储级存储器电路、层叠式易失性存储器电路和处理器。存储级存储器电路可被配置为加载第一工作负载和第二工作负载，向层叠式易失性存储器电路提供第二工作负载，并对第一工作负载执行第一处理操作。层叠式易失性存储器电路可被配置为对第二工作负载执行第二处理操作。处理器可被配置为响应于外部请求，分别向存储级存储器电路和层叠式易失性存储器电路提供用于第一处理操作和第二处理操作的第一命令和第二命令并对第一处理操作和第二处理操作的结果执行操作。存储级存储器电路可向第二工作负载提供高于第一处理操作的优先级。
附图说明
图1是示出根据本公开的实施方式的半导体系统的配置的图；
图2是示出根据本公开的实施方式的半导体系统的操作的流程图；以及
图3是示出图1所示的第一数据存储区域的配置的图。
具体实施方式
本公开的技术精神可按照各种方式改变，并且可被实现为具有各方面的实施方式。以下，将通过一些实施方式来描述本公开，以使得本领域技术人员可容易地实践本公开的实施方式。需要注意的是，对“实施方式”的引用未必意指仅一个实施方式，对“实施方式”的不同引用未必是相同的(多个)实施方式。
将理解，尽管本文中可使用术语“第一”和/或“第二”来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者可在它们之间存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。诸如“在…之间”、“直接在…之间”、“与…相邻”或“与…直接相邻”的说明元件之间的关系的其它表达应该以相同的方式解释。
本文所使用的术语仅是为了描述特定实施方式，而非意在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定存在所述特征、数字、步骤、操作、元件、组件和/或其组合，但不排除一个或更多个其它特征、数字、步骤、操作、元件、组件和/或其组合的存在或添加。
上述示例性实施方式仅是为了理解本公开的技术精神，本公开的范围不应限于上述示例性实施方式。对于本公开所属领域的技术人员而言将显而易见的是，除了上述示例性实施方式之外，还可进行基于本公开的技术精神的其它修改。
除非另外定义，否则本文所使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本公开中另外定义，否则这些术语不应被解释为理想的或过于正式的。
以下，将在下面通过示例性实施方式参照附图描述根据本公开的半导体设备。
图1是示出根据本公开的实施方式的半导体系统1的配置的图。
半导体系统1可包括分层存储器结构的各种存储器设备，从而优化其操作效率。各种存储器设备可具有各种数据存储和数据输出速度、数据存储容量和带宽。
参照图1，半导体系统1可包括处理器110、主存储器120、第一存储器设备130、第二存储器设备140和存储装置150。
处理器110可用作半导体系统1的主机，并且可被配置为提供操作主存储器120、第一存储器设备130、第二存储器设备140和存储装置150所需的各种控制信号。从处理器110提供的各种控制信号可作为请求被发送到主存储器120、第一存储器设备130、第二存储器设备140和存储装置150。作为示例而非限制，处理器110可包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)等。
主存储器120、第一存储器设备130和第二存储器设备140可用作工作存储器，并且可作为缓冲存储器操作。主存储器120可用作处理器110的高速缓存。作为示例而非限制，主存储器120可包括诸如静态RAM(SRAM)、动态RAM(DARM)、同步DRAM(SDRAM)等的随机存取存储器。主存储器120可被实现为诸如双列直插式存储器模块(DIMM)的模块。
第一存储器设备130和第二存储器设备140可与处理器110一起执行处理操作。当处理器110执行MapReduce程序作为单个处理操作时，处理器110、第一存储器设备130和第二存储器设备140可执行该单个处理操作的相应部分。MapReduce程序可包括map函数和reduce函数。例如，第一存储器设备130和第二存储器设备140可执行与map函数对应的处理操作，并且处理器110可对第一存储器设备130和第二存储器设备140的处理操作的结果执行与reduce函数对应的处理操作。map函数和reduce函数可以是用户定义的函数。例如，map操作可以是用于将数据过滤或改变为其它值的处理操作。reduce操作可以是对map操作的结果进行分组或聚合的处理操作。
当执行需要特定处理操作的程序时，可通过根据map函数和reduce函数的处理操作来执行该特定处理操作。即，该特定处理操作可被编程为通过多个map操作和reduce操作来执行。当通过多个map操作和reduce操作执行单个处理操作时，可对大量数据执行分布式并行处理并大大降低处理复杂度和时间。由第一存储器设备130和第二存储器设备140执行的map操作可以是同构的或异构的。处理器110可对由第一存储器设备130和第二存储器设备140执行的map操作的结果执行reduce操作。
处理器110可为第一存储器设备130和第二存储器设备140的特定处理操作向第一存储器设备130和第二存储器设备140指派工作负载。工作负载可意指指派给存储器设备并由存储器设备处理的目标数据组。处理器110可将一个工作负载指派给第一存储器设备130，并将另一工作负载指派给第二存储器设备140。第一存储器设备130和第二存储器设备140可分别对所指派的工作负载执行map操作。
存储装置150可以是海量数据存储设备。存储装置150可以是包括多个NAND闪存的SSD。
根据本公开的实施方式，第一存储器设备130可具有比第二存储器设备140更高的数据存储容量，并且存储装置150可具有比第一存储器设备130更高的数据存储容量。第一存储器设备130可具有比存储装置150更快的写和读数据的操作速度，并且第二存储器设备140可具有更快的写和读数据的操作速度。第二存储器设备140可具有比第一存储器设备130更宽的带宽。更宽的带宽可意指在单位时间内输入或输出更大量的数据。
第一存储器设备130可以是存储级存储器(SCM)。第一存储器设备130可包括多个非易失性随机存取存储器。例如，第一存储器设备130可包括相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)当中的一个或更多个。
第二存储器设备140可包括层叠式易失性存储器设备。例如，第二存储器设备140可以是3维层叠式存储器设备，其中层叠有多个DRAM。作为示例而非限制，第二存储器设备140可包括高带宽存储器(HBM)、混合存储器立方(HMC)等。
第一存储器设备130和第二存储器设备140可执行处理操作。第一存储器设备130和第二存储器设备140可执行要由处理器110执行的处理操作的分别指派的部分。第一存储器设备130和第二存储器设备140可包括被配置为执行处理操作的处理电路。第一存储器设备130和第二存储器设备140可被实现为“存储器中处理器”或“存储器附近处理器”。“存储器中处理器”或“存储器附近处理器”可意指用于执行任何处理操作的处理电路与存储器设备集成为单个芯片。当处理器110对特定工作负载执行处理操作时，第一存储器设备130和第二存储器设备140可对该特定工作负载的部分或全部执行相应处理操作并且可向处理器110传送相应处理操作的结果。处理器110还可对从第一存储器设备130和第二存储器设备140传送的相应处理操作的结果执行处理操作。
参照图1，第一存储器设备130可包括第一数据存储区域131和第一处理电路132。第一数据存储区域131可存储从存储装置150提供的数据。第一数据存储区域131可存储工作负载。工作负载可以是处理器110要执行处理操作的目标数据组。作为示例，工作负载可包括第一工作负载和第二工作负载。
第一处理电路132可对第一工作负载执行第一处理操作。第一处理电路132可通过读取存储在第一数据存储区域131中的数据当中与第一工作负载对应的数据来对第一工作负载执行第一处理操作。在对第一工作负载执行第一处理操作之后，第一处理电路132可将第一处理操作的结果提供给处理器110。在实施方式中，第一存储器设备130可根据细粒方案来读取存储在第一数据存储区域131中的与第一工作负载对应的数据。即，第一处理电路132可根据细粒方案来读取存储在第一数据存储区域131中的数据。
第二存储器设备140可包括第二数据存储区域141和第二处理电路142。第二存储器设备140可从第一存储器设备130接收第二工作负载，并且可将第二工作负载存储在第二数据存储区域141中。
第二处理电路142可对第二工作负载执行第二处理操作。第二处理电路142可通过读取存储在第二数据存储区域141中的数据当中与第二工作负载对应的数据来对第二工作负载执行第二处理操作。在对第二工作负载执行第二处理操作之后，第二处理电路142可将第二处理操作的结果提供给处理器110。
当与第二工作负载对应的数据的大小超过第二存储器设备140的数据存储容量时，第二存储器设备140可通过从第一存储器设备130接收与第二工作负载对应的一部分数据来执行第二处理操作。例如，第一存储器设备130可首先向第二存储器设备140提供与第二工作负载对应的一部分数据。所述一部分数据的大小可对应于第二存储器设备140的存储容量。然后，在对与第二工作负载对应的一部分数据的处理操作完成之后，第一存储器设备130可进一步向第二存储器设备140提供与第二工作负载对应的另一部分数据。与第二工作负载对应的所述另一部分数据的大小也可对应于第二存储器设备140的存储容量。第二存储器设备140可重复从第一存储器设备130接收部分数据以及对所接收的部分数据执行处理操作，直至对与第二工作负载对应的整个数据的处理操作完成。
在实施方式中，第一存储器设备130可向第二存储器设备140提供第二工作负载并根据粗粒方案将其存储在第一数据存储区域131中。即，可根据粗粒方案在第一存储器设备130和第二存储器设备140之间传送数据。
在实施方式中，分别由第一存储器设备130和第二存储器设备140执行的第一处理操作和第二处理操作可包括相似级别的算法。例如，第一处理电路132和第二处理电路142可包括复杂程度彼此相似的算法或彼此相同的算法。在实施方式中，第二存储器设备140所执行的第二处理操作可具有比第一存储器设备130所执行的第一处理操作更复杂的算法。第二处理电路142可执行比第一处理电路132更复杂的处理操作，并且可包括能够执行更复杂的处理操作的逻辑电路。
在实施方式中，与第二工作负载对应的数据可以是“大数据”。“大数据”可指具有相同类型的大量数据。
根据本公开的实施方式，半导体系统1可通过控制具有彼此不同特性的存储器设备执行处理操作来使其操作效率最大化。
例如，第一存储器设备130可在具有相对窄的带宽的同时具有相对高的数据存储容量。在这种情况下，当半导体系统1被配置为使得仅第一存储器设备130执行处理操作时，处理工作负载的性能可有限。相反，第二存储器设备140可在具有相对低的数据存储容量的同时具有相对宽的带宽。在这种情况下，当半导体系统1被配置为使得仅第二存储器设备140执行处理操作时，无法有效地处理大量数据。即，当工作负载具有大的大小时，第二存储器设备140应该频繁地从存储装置150接收数据。因此，根据本公开的实施方式，半导体系统1可使用第一存储器设备130和第二存储器设备140二者，第一存储器设备130和第二存储器设备140各自可被实现为“存储器中处理器”或“存储器附近处理器”。
参照图1，处理器110可包括存储控制器111。存储控制器111可将处理器110的可变请求转换为提供给第一存储器设备130、第二存储器设备140和存储装置150的可变命令。存储控制器111可调度处理器110的可变请求。例如，存储控制器111可向存储装置150提供读命令并向第一存储器设备130提供写命令。存储控制器111可接收从存储装置150输出的数据，并将该数据发送到第一存储器设备130。存储控制器111可向第一存储器设备130提供读命令并向第二存储器设备140提供写命令。存储控制器111可接收从第一存储器设备130输出的数据，并将该数据发送到第二存储器设备140。存储控制器111可向第一存储器设备130和第二存储器设备140提供读命令，并允许处理器110接收从第一存储器设备130和第二存储器设备140输出的数据。
第一存储器设备130还可包括第一控制电路133。第一控制电路133可接收从第一数据存储区域131输出到第一处理电路132的数据，并将第一处理电路132所处理的数据输出到处理器110。另外，第一控制电路133可在从处理器110对第一数据存储区域131的访问与从第一处理电路132对第一数据存储区域131的访问之间进行仲裁。第二存储器设备140还可包括第二控制电路143。第二控制电路143可接收从第二数据存储区域141输出到第二处理电路142的数据，并将第二处理电路142所处理的数据输出到处理器110。另外，第二控制电路143可在从处理器110对第二数据存储区域141的访问与从第二处理电路142对第二数据存储区域141的访问之间进行仲裁。
图2是示出根据本公开的实施方式的半导体系统1的操作的流程图。以下，将参照图1和图2描述半导体系统1的操作方法。
为了对特定工作负载执行处理操作，处理器110可向存储装置150、第一存储器设备130和第二存储器设备140提供访问请求。处理器110可向存储装置150提供读请求并向第一存储器设备130提供写请求。
在步骤S21中，存储装置150可根据从处理器110提供的读请求将与特定工作负载对应的数据输出到第一存储器设备130，并且第一存储器设备130可根据从处理器110提供的写请求从存储装置150接收与特定工作负载对应的数据并将所接收的数据存储到第一数据存储区域131中。
在步骤S22中，处理器110可确定存储在第一数据存储区域131中的工作负载当中是否存在需要处理的工作负载。当存储在第一数据存储区域131中的工作负载当中存在需要处理的工作负载时(即，步骤S22为“是”)，处理器110可向第一存储器设备130和第二存储器设备140提供访问请求。处理器110可将读请求和处理请求提供给第一存储器设备130并且可将写请求和处理请求提供给第二存储器设备140。
在步骤S23中，第一存储器设备130可确定是否从处理器110一起提供读请求和处理请求。第一存储器设备130可在处理请求之前优先响应读请求。即，在响应于处理请求执行第一处理操作之前，第一存储器设备130可优先响应于读请求向第二存储器设备140输出存储在第一数据存储区域131中的数据当中与第二工作负载对应的数据。
在步骤S24中，当第一存储器设备130从处理器110一起接收读请求和处理请求时(即，步骤S23为“是”)，第二存储器设备140可响应于从处理器110提供的写请求将从第一存储器设备130提供的数据存储到第二数据存储区域141中。
在步骤S25中，根据从处理器110提供的处理请求，第二存储器设备140可读取存储在第二数据存储区域141中的数据并且可对第二工作负载执行第二处理操作。
在步骤S26中，当第二处理操作完成时，第二存储器设备140可将第二处理操作的结果提供给处理器110。
在将处理操作的结果提供给处理器之后，可再次在步骤S22中确定存储在第一数据存储区域131中的工作负载当中是否存在需要处理的工作负载，并且当存储在第一数据存储区域131中的工作负载当中存在需要处理的工作负载时并且当第一存储器设备130从处理器110一起接收读请求和处理请求时，可重复步骤S23至S26。
在步骤S27中，当第一存储器设备130从处理器110仅接收处理请求而没有接收读请求时(即，步骤S23为“否”)，第一存储器设备130可读取存储在第一数据存储区域131中的数据当中与第一工作负载对应的数据并且可对第一工作负载执行第一处理操作。
此外，在向第二存储器设备140提供第二工作负载之后(即，在步骤S24完成之后)，第一存储器设备130可与第二存储器设备140执行处理操作。
在一些实施方式中，第一存储器设备130和第二存储器设备140的处理操作可同时执行。
在步骤S28中，当第一处理操作完成时，第一存储器设备130可将第一处理操作的结果提供给处理器110。
在将处理操作的结果提供给处理器之后，可再次在步骤S22中确定存储在第一数据存储区域131中的工作负载当中是否存在需要处理的工作负载，并且当存储在第一数据存储区域131中的工作负载当中存在需要处理的工作负载时并且当第一存储器设备130从处理器110仅接收处理请求而没有接收读请求时，可重复步骤S23至S28。
在步骤S29中，当对工作负载的整个数据的处理完成，即，不存在需要处理的工作负载时(即，步骤S22为“否”)，处理器110可对从第一存储器设备130和第二存储器设备140提供的处理操作的结果执行处理操作。
图3是示出图1所示的第一存储器设备130的配置的图。
第一数据存储区域131可被分成多个子区域。这多个子区域可以是在物理上或逻辑上彼此不同的数据存储区域。参照图3，第一数据存储区域131可包括第一子区域SDB1至第n子区域SDBn。第一存储器设备130可将从存储装置150提供的数据存储到第一子区域SDB1至第n子区域SDBn中。
可为与第一工作负载对应的数据和与第二工作负载对应的数据指派不同的子区域。即，为与第一工作负载对应的数据指派的子区域可不同于为与第二工作负载对应的数据指派的子区域。例如，与第一工作负载对应的数据可从最高次序的子区域开始按照降序存储到子区域中，而与第二工作负载对应的数据可从最低次序的子区域开始按照升序存储到子区域中。例如，可首先指派第n子区域SDBn，然后可指派第(n-1)子区域SDBn-1，以用于存储与第一工作负载对应的数据。相反，可首先指派第一子区域SDB1，然后可指派第二子区域SDB2和第三子区域SDB3，以用于存储与第一工作负载对应的数据。例如，第二工作负载可被存储到第一子区域SDB1至第m子区SDBm中，而第一工作负载可被存储到第(m+1)子区域SDBm+1至第n子区域SDBn中。由于第一存储器设备130执行处理操作的第一工作负载与要提供给第二存储器设备140的第二工作负载被存储在不同的子区域中，所以第一存储器设备130可在与第一工作负载和第二工作负载对应的数据之间没有冲突的情况下执行读操作。
尽管上面描述了特定实施方式，本领域技术人员将理解，所描述的实施方式仅是示例。因此，不应基于所描述的实施方式来限制包括能够处理数据的各种存储器设备的半导体系统。相反，应该仅根据结合以上描述和附图进行的所附权利要求来限制本文所描述的包括能够处理数据的各种存储器设备的半导体系统。
相关申请的交叉引用
本申请要求2018年5月17日在韩国知识产权局提交的韩国申请号10-2018-0056379的优先权，其完整公开通过引用并入本文。

Claims (18)

1.一种半导体系统，该半导体系统包括：
处理器；
存储装置，该存储装置被配置为通过与所述处理器通信来存储数据；
第一存储器设备，该第一存储器设备被配置为根据所述处理器的请求，从所述存储装置接收并存储第一工作负载和第二工作负载，并对所述第一工作负载执行第一处理操作；以及
第二存储器设备，该第二存储器设备被配置为根据所述处理器的请求，从所述第一存储器设备接收所述第二工作负载，并对所述第二工作负载执行第二处理操作。
2.根据权利要求1所述的半导体系统，其中，所述第一存储器设备具有比所述存储装置更快的操作速度，并且所述第二存储器设备具有比所述第一存储器设备更快的操作速度。
3.根据权利要求1所述的半导体系统，其中，所述存储装置具有比所述第一存储器设备更高的数据存储容量，并且所述第一存储器设备具有比所述第二存储器设备更高的数据存储容量。
4.根据权利要求1所述的半导体系统，其中，所述第二存储器设备具有比所述第一存储器设备更宽的带宽。
5.根据权利要求1所述的半导体系统，其中，所述第二存储器设备利用比所述第一处理操作更复杂的算法来执行所述第二处理操作。
6.根据权利要求1所述的半导体系统，其中，所述第一存储器设备包括：
第一数据存储区域，该第一数据存储区域被配置为存储与所述第一工作负载对应的数据以及与所述第二工作负载对应的数据；以及
第一处理电路，该第一处理电路被配置为对与所述第一工作负载对应的数据执行所述第一处理操作。
7.根据权利要求6所述的半导体系统，其中，所述第二存储器设备包括：
第二数据存储区域，该第二数据存储区域被配置为存储与所述第二工作负载对应的数据；以及
第二处理电路，该第二处理电路被配置为对与所述第二工作负载对应的数据执行所述第二处理操作。
8.根据权利要求6所述的半导体系统，
其中，所述第一数据存储区域包括多个子区域，并且
其中，在所述多个子区域当中不同地指派要存储与所述第一工作负载对应的数据的子区域以及要存储与所述第二工作负载对应的数据的子区域。
9.根据权利要求6所述的半导体系统，
其中，所述第一数据存储区域包括多个子区域，并且
其中，与所述第一工作负载对应的数据从所述多个子区域内最高次序的子区域开始按照降序存储到子区域中，并且与所述第二工作负载对应的数据从所述多个子区域内最低次序的子区域开始按照升序存储到子区域中。
10.根据权利要求1所述的半导体系统，其中，与执行所述第一处理操作相比，所述第一存储器设备优先执行将所述第二工作负载输出到所述第二存储器设备。
11.一种半导体系统的操作方法，该方法包括以下步骤：
由第一存储器设备从存储装置接收并存储第一工作负载和第二工作负载以用于对所述第一工作负载和所述第二工作负载执行处理操作；
由第二存储器设备从所述第一存储器设备接收与所述第二工作负载对应的数据，并对所接收的数据执行第二处理操作；以及
由所述第一存储器设备对所述第一工作负载执行第一处理操作。
12.根据权利要求11所述的方法，其中，利用比所述第一处理操作更复杂的算法来执行所述第二处理操作。
13.根据权利要求11所述的方法，其中，所述第一存储器设备具有比所述存储装置更快的操作速度，并且所述第二存储器设备具有比所述第一存储器设备更快的操作速度。
14.根据权利要求11所述的方法，其中，所述第二存储器设备具有比所述第一存储器设备更宽的带宽。
15.根据权利要求11所述的方法，其中，所述存储装置具有比所述第一存储器设备更高的数据存储容量，并且所述第一存储器设备具有比所述第二存储器设备更高的数据存储容量。
16.根据权利要求11所述的方法，其中，在所述第二存储器设备接收与所述第二工作负载对应的数据之后，与所述第二处理操作同时地执行所述第一处理操作。
17.根据权利要求11所述的方法，该方法还包括以下步骤：
分别由所述第一存储器设备和所述第二存储器设备向处理器传送所述第一处理操作和所述第二处理操作的结果；以及
由所述处理器对所述第一处理操作和所述第二处理操作的结果执行处理操作。
18.一种半导体系统，该半导体系统包括：
层叠式易失性存储器电路，该层叠式易失性存储器电路被配置为对第二工作负载执行第二处理操作；
存储级存储器电路，该存储级存储器电路被配置为加载第一工作负载和所述第二工作负载，向所述层叠式易失性存储器电路提供所述第二工作负载，并对所述第一工作负载执行第一处理操作；以及
处理器，该处理器被配置为响应于外部请求分别向所述层叠式易失性存储器电路和所述存储级存储器电路提供用于所述第一处理操作和所述第二处理操作的第一命令和第二命令并对所述第一处理操作和所述第二处理操作的结果执行操作，
其中，所述存储级存储器电路向所述第二工作负载提供高于所述第一处理操作的优先级。
CN201910402051.XA 2018-05-17 2019-05-15 包括能处理数据的存储器设备的半导体系统及其操作方法 Active CN110502459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180056379A KR102631380B1 (ko) 2018-05-17 2018-05-17 데이터 연산을 수행할 수 있는 다양한 메모리 장치를 포함하는 반도체 시스템
KR10-2018-0056379 2018-05-17

Publications (2)

Publication Number Publication Date
CN110502459A true CN110502459A (zh) 2019-11-26
CN110502459B CN110502459B (zh) 2023-06-13

Family

ID=68532583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910402051.XA Active CN110502459B (zh) 2018-05-17 2019-05-15 包括能处理数据的存储器设备的半导体系统及其操作方法

Country Status (4)

Country Link
US (1) US11016704B2 (zh)
JP (1) JP7288344B2 (zh)
KR (1) KR102631380B1 (zh)
CN (1) CN110502459B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3812801A1 (en) 2019-10-23 2021-04-28 Samsung Electronics Co., Ltd. Image sensor including color separating lens array and electronic device including the image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120246395A1 (en) * 2011-03-21 2012-09-27 Samsung Electronics Co., Ltd. Memory system with interleaved addressing method
US20140101370A1 (en) * 2012-10-08 2014-04-10 HGST Netherlands B.V. Apparatus and method for low power low latency high capacity storage class memory
CN107547941A (zh) * 2016-06-24 2018-01-05 杭州海康威视数字技术股份有限公司 媒体数据的存储方法、装置和系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578110B1 (en) 1999-01-21 2003-06-10 Sony Computer Entertainment, Inc. High-speed processor system and cache memories with processing capabilities
JP2000235516A (ja) 1999-02-17 2000-08-29 Nec Corp 演算機能付きメモリシステム及びそれに用いるメモリ制御方法並びにその制御プログラムを記録した記録媒体
US9235531B2 (en) * 2010-03-04 2016-01-12 Microsoft Technology Licensing, Llc Multi-level buffer pool extensions
CN103946811B (zh) 2011-09-30 2017-08-11 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
WO2013101050A1 (en) 2011-12-29 2013-07-04 Intel Corporation Multi-level memory with direct access
US10249684B2 (en) * 2012-12-17 2019-04-02 Nantero, Inc. Resistive change elements incorporating carbon based diode select devices
CN105900085B (zh) 2013-12-23 2019-08-09 井上克己 具备信息检索功能的存储器及其利用方法、装置、信息处理方法
US10126981B1 (en) * 2015-12-14 2018-11-13 Western Digital Technologies, Inc. Tiered storage using storage class memory
US10789253B2 (en) 2016-04-27 2020-09-29 Hitachi, Ltd. Computing system and server
JP6724534B2 (ja) * 2016-05-09 2020-07-15 富士通株式会社 情報処理装置、重複除去プログラム、及び重複除去方法
JP6822274B2 (ja) * 2017-03-30 2021-01-27 富士通株式会社 情報処理システム、方法、及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120246395A1 (en) * 2011-03-21 2012-09-27 Samsung Electronics Co., Ltd. Memory system with interleaved addressing method
US20140101370A1 (en) * 2012-10-08 2014-04-10 HGST Netherlands B.V. Apparatus and method for low power low latency high capacity storage class memory
CN107547941A (zh) * 2016-06-24 2018-01-05 杭州海康威视数字技术股份有限公司 媒体数据的存储方法、装置和系统

Also Published As

Publication number Publication date
US20190354315A1 (en) 2019-11-21
US11016704B2 (en) 2021-05-25
JP2019200793A (ja) 2019-11-21
CN110502459B (zh) 2023-06-13
JP7288344B2 (ja) 2023-06-07
KR102631380B1 (ko) 2024-02-01
KR20190131686A (ko) 2019-11-27

Similar Documents

Publication Publication Date Title
US10261695B2 (en) Methods, systems and computer readable media for intelligent fetching of data storage device commands from submission queues
US11061721B2 (en) Task queues
CN109328343B (zh) 具有用以加速大数据应用的计算引擎的非易失性存储系统
CN109791519B (zh) 具有集成计算引擎的非易失性存储系统和本地快速存储器的优化用途
US8751728B1 (en) Storage system bus transfer optimization
US8270226B2 (en) Memory module having a plurality of phase change memories, buffer RAM and NAND flash memory
US10949120B2 (en) Host defined bandwidth allocation for SSD tasks
US20190042305A1 (en) Technologies for moving workloads between hardware queue managers
US20210286551A1 (en) Data access ordering for writing-to or reading-from memory devices
CN110502459A (zh) 包括能处理数据的存储器设备的半导体系统及其操作方法
CN103577347A (zh) 用于操作存储器设备的方法和用于存储器操作的系统
US20200333980A1 (en) Data processing system and operating method thereof
TWI672706B (zh) 記憶體儲存裝置及其操作方法
US11662942B2 (en) Explicit buffer control
US9817767B2 (en) Semiconductor apparatus and operating method thereof
US11720280B2 (en) Storage system and method for improving utilization of a communication channel between a host and the storage system
CN113227956B (zh) 计算瓦片
KR20180134119A (ko) 비휘발성 메모리 시스템 및 그 동작 방법
US20170017410A1 (en) Memory controller
US20230195528A1 (en) Method and apparatus to perform workload management in a disaggregated computing system
EP3474149B1 (en) Memory filtering for disaggregate memory architectures
CN110364192A (zh) 用于针对温度管理控制地址的半导体存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant