JP6822274B2 - 情報処理システム、方法、及びプログラム - Google Patents

情報処理システム、方法、及びプログラム Download PDF

Info

Publication number
JP6822274B2
JP6822274B2 JP2017068585A JP2017068585A JP6822274B2 JP 6822274 B2 JP6822274 B2 JP 6822274B2 JP 2017068585 A JP2017068585 A JP 2017068585A JP 2017068585 A JP2017068585 A JP 2017068585A JP 6822274 B2 JP6822274 B2 JP 6822274B2
Authority
JP
Japan
Prior art keywords
storage device
data
ssd
scm
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017068585A
Other languages
English (en)
Other versions
JP2018169941A (ja
Inventor
風間　哲
哲 風間
慎哉 桑村
慎哉 桑村
吉田　英司
英司 吉田
小川　淳二
淳二 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017068585A priority Critical patent/JP6822274B2/ja
Priority to US15/924,927 priority patent/US10860225B2/en
Publication of JP2018169941A publication Critical patent/JP2018169941A/ja
Priority to JP2020190611A priority patent/JP6969656B2/ja
Application granted granted Critical
Publication of JP6822274B2 publication Critical patent/JP6822274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1012—Load balancing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、負荷分散される複数の記憶装置を備えたストレージ装置にアクセスする情報処理装置、方法、及びプログラムに関する。
複数の記憶装置を備え、ストレージ装置内で負荷分散する技術が知られている（例えば特許文献１に記載の技術）。
例えば、半導体素子メモリを用いた高速なＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）と低速なＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）を利用するストレージシステムが知られている。このようなストレージシステムにおいて、従来は、ストレージシステム内部に具備されたコントローラが、データのアクセス頻度に応じてＳＳＤとＨＤＤ間でデータ移動を行う階層制御を行っていた。このようなストレージシステムでは、まずＳＳＤにデータが書き込まれ、アクセス頻度が低いデータはＨＤＤに移動させられる。その後、そのようなデータにアクセスがあった場合に、ＨＤＤ内のデータがＳＳＤに移動させられて使用される。
近年、従来のＮＡＮＤ型フラッシュメモリよりさらに高速な、Ｓｔｏｒａｇｅ Ｃｌａｓｓ Ｍｅｍｏｒｙ（以下「ＳＣＭ」と呼ぶ）を採用したＳＳＤ（以下「ＳＣＭ ＳＳＤ」と呼ぶ）を、ストレージシステムに利用することが期待されている。
特許公開平９−４４３８１号公報
しかし、ストレージシステムでＳＣＭ ＳＳＤが採用される場合、従来技術のように、システム内部のコントローラによりその中に閉じた負荷分散を行うと、レイテンシが悪化するため、ＳＣＭの高速性を十分に活かせないという課題があった。
そこで、本発明の１つの側面では、ストレージシステムに搭載されたＳＣＭ ＳＳＤの高速性を活かすことのできる情報処理装置を提供することを目的とする。
態様の一例では、第１の記憶装置と、第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置における、第２の記憶装置へのリクエスト中のリクエストに関する情報を保持する保持部と、リクエストに関する情報に基づいて、第２の記憶装置の負荷を判定する判定部と、第２の記憶装置のデータを読み出したときに、判定部が第２の記憶装置の負荷が第１の閾値に比較して高いと判定した場合に、第２の記憶装置から読み出したデータを第１の記憶装置に移動し、第１の記憶装置のデータを読み出したときに、判定部が第２の記憶装置の負荷が第２の閾値に比較して低いと判定した場合に、第１の記憶装置から読み出したデータを第２の記憶装置に移動する制御を行う制御部と、を具備する。
ストレージシステムに搭載されたＳＣＭ ＳＳＤの高速性を活かすことのできる情報処理装置を提供することが可能となる。
実施形態が採用するストレージシステムの構成例を示す図である。 実施形態が採用するストレージシステムの構成で一般的に考えられる制御手法とその課題を説明する図である。 第１の実施形態の構成及び制御方式の説明図である。 第１の実施形態におけるデータ読出し時の制御動作の説明図である。 第１の実施形態におけるデータ書込時の制御動作の説明図である。 第２の実施形態の制御動作の説明図である。 第３の実施形態の制御動作の説明図である。 第４の実施形態の制御動作の説明図である。 第１及び第２の実施形態のシステム構成例を示す図である。 負荷状態保持部が保持する負荷状態に関する情報のデータ構成例を示す図である。 第１の実施形態におけるマスタサーバの制御処理例を示すフローチャートである。 第１の実施形態におけるデータ読出し時の制御処理例を示すフローチャートである。 第１の実施形態におけるデータ書込み時の第１の制御処理例を示すフローチャートである。 第１の実施形態におけるデータ書込み時の第２の制御処理例を示すフローチャートである。 第２の実施形態におけるデータ書込み時の制御処理例を示すフローチャートである。 第２の実施形態におけるデータ読出し時の第１の制御処理例を示すフローチャートである。 第２の実施形態におけるデータ読出し時の制御処理例（その２）を示すフローチャートである。 第３の実施形態のシステム構成例を示す図である。 第３の実施形態におけるデータ読出し時の第１の制御処理例を示すフローチャートである。 第３の実施形態におけるデータ書込み時の第１の制御処理例を示すフローチャートである。 第３の実施形態におけるデータ書込み時の第２の制御処理例を示すフローチャートである。 第３の実施形態におけるデータ読出し時の第２の制御処理例を示すフローチャートである。 第３の実施形態におけるデータ読出し時の第３の制御処理例を示すフローチャートである。 第４の実施形態のシステム構成例を示す図である。 第４の実施形態における各サーバによる負荷情報受信及び負荷状態更新の制御処理例を示すフローチャートである。 第４の実施形態におけるデータ読出し時の第１の制御処理例を示すフローチャートである。 第４の実施形態におけるデータ書込み時の第１の制御処理例を示すフローチャートである。 第４の実施形態におけるデータ書込み時の第２の制御処理例を示すフローチャートである。 第４の実施形態におけるデータ読出し時の第２の制御処理例を示すフローチャートである。 第４の実施形態におけるデータ読出し時の第３の制御処理例を示すフローチャートである。 複数ＳＳＤでＲＡＩＤを構成する実施形態の構成例を示す図である。 各実施形態による情報処理装置をソフトウェア処理として実現できるコンピュータのハードウェア構成の一例を示す図である。
以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。図１は、後述する各実施形態が採用するストレージシステムの構成例を示す図である。この構成例では、サーバ１０３が、スイッチ（以下「Ｐｃｉｅ ｓｗｉｔｃｈ」と呼ぶ）１０４を介して、ＮＡＮＤ型フラッシュメモリを使用したＳＳＤ（以下「ＮＡＮＤ ＳＳＤ」と呼ぶ）１０２と、ＳＣＭ ＳＳＤ１０２にアクセスすることが可能である。ＮＡＮＤ ＳＳＤ１０１は第１の記憶装置として動作し、ＳＣＭ ＳＳＤ１０２はＮＡＮＤ ＳＳＤ１０１よりもアクセス速度が速い第２の記憶装置として動作する。サーバ１０３は、＃１から＃Ｎ（Ｎは任意の自然数）の１台以上から構成される。Ｐｃｉｅ ｓｗｉｔｃｈ１０４は、拡張バスの一種であるＰＣＩ Ｅｘｐｒｅｓｓシリアルインタフェースをサポートするスイッチである。この構成例では、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２へのデータの振分け制御を行う専用のコントローラは置かれず、サーバ１０３が直接、ＮＡＮＤ ＳＳＤ１０２とＳＣＭ ＳＳＤ１０２とを制御する。
図２は、図１に例示されるストレージシステムの構成で一般的に考えられる制御手法とその課題を説明する図である。一般的に考えられる制御手法は、図２（ａ）に示されるものである。各サーバ１０３からのデータ書込み（ｗｒｉｔｅ）及びデータ読出し（ｒｅａｄ）は速度の速い方のＳＣＭ ＳＳＤ１０２に対して行われる。そして、アクセス頻度が低いデータは、ＳＣＭ ＳＳＤ１０２から、速度の遅い方のＮＡＮＤ ＳＳＤ１０１に移動させられる。
上記制御手法で、ＳＣＭ ＳＳＤ１０２に対する負荷が低い場合、例えばＳＣＭ ＳＳＤ１０２へのリクエストキューに積まれているリクエストが１個で、ＮＡＮＤ ＳＳＤ１０１へのリクエストキューに積まれているリクエストも１個のような場合を考える。この場合、図２（ｂ）の不等号記号として示されるように、ＳＣＭ ＳＳＤ１０２のレイテンシ＝例えば１０μｓ（マイクロ秒）は、ＮＡＮＤ ＳＳＤ１０１のレイテンシ＝例えば６０μｓよりも大幅に小さく、ＳＣＭ ＳＳＤ１０２へのアクセス性能の方が高い。
一方、ＳＣＭ ＳＳＤ１０２に対する負荷の方が高くなる場合、例えばＳＣＭ ＳＳＤ１０２へのリクエストキューに積まれているリクエストが１０個で、ＮＡＮＤ ＳＳＤ１０１へのリクエストキューに積まれているリクエストも１個のような場合を考える。この場合には、図２（ｃ）の不等号記号として示されるように、ＳＣＭ ＳＳＤ１０２のレイテンシ＝例えば１００μｓの方が、ＮＡＮＤ ＳＳＤ１０１のレイテンシ＝例えば６０μｓよりも大きくなってしまい、両者のアクセス性能が逆転してしまう。このように、上記一般的な制御手法では、ＳＣＭ ＳＳＤ１０２の大容量化により、ＳＣＭ ＳＳＤ１０２上のデータが増えると、ＳＣＭ ＳＳＤ１０２へのアクセスが増加する。その結果、ＳＣＭ ＳＳＤ１０２のコマンドの実行時間が遅くなり、ＳＣＭ ＳＳＤ１０２へのアクセス速度がＮＡＮＤ ＳＳＤ１０１へのアクセス速度よりも遅くなるという課題がある。
図３は、上記課題を解決するための、図１の構成例を前提とする第１の実施形態の構成例と、その制御方式の説明図である。図３（ａ）は、第１の実施形態の構成例を示す図である。図３（ａ）において、図１の場合と同じ番号が付された部分は、図１の場合と同じものである。第１の実施形態の構成例は、図１の構成例に加えて、ＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２にアクセスする＃１から＃Ｎのサーバ１０３とは異なるマスタサーバ３０１を具備する。マスタサーバ３０１は、図３（ａ）の３０２として示されるように、ＳＣＭ ＳＳＤ１０２の負荷情報を＃１から＃Ｎの各サーバ１０３から集約し、ＳＣＭ ＳＳＤ１０２の負荷の大小（負荷状態）を判定する。各サーバ１０３は、マスタサーバ３０１からの通知に基づいてＳＣＭ ＳＳＤ１０２の負荷状態を参照する。そして、各サーバ１０３は、図３（ａ）の３０３として示されるように、負荷状態に応じてデータをＳＣＭ ＳＳＤ１０２とＮＡＮＤ ＳＳＤ１０１間で移動することにより、ＳＣＭ ＳＳＤ１０２への負荷集中を軽減する。
負荷情報とは、各サーバ１０３においてＳＣＭ ＳＳＤ１０２に対して発行されるリクエスト中のリクエストに関する情報であり、例えば、各サーバ１０３がＳＣＭ ＳＳＤ１０２へのアクセスキューに蓄積しているコマンドの推定実行時間である。すなわち、負荷が高いことは、コマンドの推定実行時間が遅いことで判断し、負荷が低いことは、コマンドの推定実行時間が速いことで判断する。この推定実行時間は、下記数１式で示される演算により算出される。
Figure 0006822274
上記数１式において、「Ｔi 」は、＃ｉのサーバ１０３（１≦ｉ≦Ｎ）のＳＣＭ Ｉ／Ｏキューに蓄積されているコマンドの推定実行時間である。ＳＣＭ Ｉ／Ｏキューとは、サーバ１０３内に実装され、ＳＣＭ ＳＳＤ１０２に対して発行されるコマンド（読出しコマンド、書込みコマンド等）を、それらの実行を待ち合わせるために先入れ先出しのリスト構造で保持するバッファメモリである。「Ｍ」は、ＳＣＭ Ｉ／Ｏキューに蓄積されているコマンド数である。「Ｔcj」は、ＳＣＭ Ｉ／Ｏキューに蓄積されているｊ番目のコマンドのコマンド処理時間である。「Ｔdj」は、ＳＣＭ Ｉ／Ｏキューに蓄積されているｊ番目のコマンドのデータ転送時間である。
図３（ｂ）は、１つのサーバ１０３において、ＳＣＭ Ｉ／Ｏキューにキューイングされているコマンドと推定実行時間Ｔi との関係を示す説明図である。例えば「Ｒｅａｄ ８ＫＢ」、「Ｒｅａｄ １６ＫＢ」、及び「Ｒｅａｄ ６４Ｂ」はそれぞれ、８ＫＢ（８キロバイト）、１６ＫＢ、及び６４Ｂ（６４バイト）のデータを読み出すリード命令である。また、「Ｗｒｉｔｅ １６ＫＢ」は、１６ＫＢのデータを書き込むライト命令である。ＳＣＭ Ｉ／Ｏキューにキューイングされているこれらのコマンド毎に、コマンド処理時間Ｔcjとコマンド転送時間Ｔdjとが、図３（ｂ）の右図に示されるように累算されることにより、１つのサーバ１０３における推定実行時間Ｔi が算出される。
マスタサーバ３０１は、＃１から＃Ｎの各サーバ１０３の推定実行時間Ｔi を合計した結果に基づいてＳＣＭ ＳＳＤ１０２の負荷状態を判定し、負荷状態の大小が変化した場合に、その負荷状態を＃１から＃Ｎの各サーバ１０３にプッシュ通知する。この場合に、マスタサーバ３０１は、推定実行時間Ｔi の合計値が所定の閾値より小さければ負荷状態＝負荷小、大きければ負荷状態＝負荷大と判定する。この閾値は、システム要件（許容最大遅延時間）により決定され、例えば１００μｓである。
図４は、図３（ａ）の構成を有する第１の実施形態におけるデータ読出し時の制御動作の説明図である。
まず、図４（ａ）に示されるように、例えばサーバ１０３（＃１）が、ＳＣＭ ＳＳＤ１０２のデータを読み出したとする（図４（ａ）のＳＴＥＰ１）。このとき、サーバ１０３（＃１）は、マスタサーバ３０１からのプッシュ通知により、ＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３（＃１）は、ＳＣＭ ＳＳＤ１０２の負荷状態が所定の閾値に比較して高い場合、ＳＣＭ ＳＳＤ１０２から読み出したデータをＮＡＮＤ ＳＳＤ１０１に移動して書き込む（図４（ａ）のＳＴＥＰ２）。この場合、サーバ１０３（＃１）は、ＳＣＭ ＳＳＤ１０２上にあった上記読み出したデータを削除（無効化）する。
一方、図４（ｂ）に示されるように、例えばサーバ１０３（＃１）が、ＮＡＮＤ ＳＳＤ１０１のデータを読み出したとする（図４（ｂ）のＳＴＥＰ１）。このときも、サーバ１０３（＃１）は、マスタサーバ３０１からのプッシュ通知により、ＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３（＃１）は、ＳＣＭ ＳＳＤ１０２の負荷状態が所定の閾値に比較して低い場合には、ＮＡＮＤ ＳＳＤ１０１から読み出したデータをＳＣＭ ＳＳＤ１０２に移動して書き込む（図４（ｂ）のＳＴＥＰ２）。この場合、サーバ１０３（＃１）は、ＮＡＮＤ ＳＳＤ１０１上にあった上記読み出したデータを削除（無効化）する。
図５（ａ）は、図３（ａ）の構成を有する第１の実施形態におけるデータ書込時の第１の制御動作の説明図である。例えばサーバ１０３（＃１）は、マスタサーバ３０１からのプッシュ通知により、ＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３（＃１）は、ＳＣＭ ＳＳＤ１０２の負荷状態が所定の閾値に比較して低い場合、データをＳＣＭ ＳＳＤ１０２に書き込む（図５（ａ）のＳＴＥＰ１）。一方、サーバ１０３（＃１）は、ＳＣＭ ＳＳＤ１０２の負荷状態が所定の閾値に比較して高いと判定した場合、データをＮＡＮＤ ＳＳＤ１０１に書き込む（図５（ａ）のＳＴＥＰ２）。
図５（ｂ）は、図３（ａ）の構成を有する第１の実施形態におけるデータ書込時の第２の制御動作の説明図である。例えばサーバ１０３（＃１）は、書き込むべきデータのサイズが所定の閾値に比較して大きい場合には、データをＮＡＮＤ ＳＳＤ１０１に書き込む（図５（ｂ）のＳＴＥＰ１）。一方、サーバ１０３（＃１）は、書き込むべきデータのサイズが所定の閾値に比較して小さい場合には、マスタサーバ３０１からのプッシュ通知により、ＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３（＃１）は、書き込むべきデータのサイズが小さく、かつＳＣＭ ＳＳＤ１０２の負荷状態が所定の閾値に比較して低い場合には、データをＳＣＭ ＳＳＤ１０２に書き込む（図５（ｂ）のＳＴＥＰ２）。サーバ１０３（＃１）は、書き込むべきデータのサイズが小さく、かつＳＣＭ ＳＳＤ１０２の負荷状態が所定の閾値に比較して高いと判定した場合には、データをＮＡＮＤ ＳＳＤ１０１に書き込む（図５（ｂ）のＳＴＥＰ３）。
図２で前述したように、アクセス頻度が低いデータをＳＣＭ ＳＳＤ１０２からＮＡＮＤ ＳＳＤ１０１に移動させる一般的な制御方式では、ＳＣＭ ＳＳＤ１０２にアクセスが集中した場合に、ＳＣＭ ＳＳＤ１０２の性能低下を防止できない。
これに対して、図３から図５により説明した第１の実施形態では、ＳＣＭ ＳＳＤ１０２の負荷状態が判定される。そして、ＳＣＭ ＳＳＤ１０２に対して過度に集中しているデータが、集中していないＮＡＮＤ ＳＳＤ１０１の方に移動させられる。このように、アクセス速度が遅いＮＡＮＤ ＳＳＤ１０１の方にあえて負荷を分散させることで、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２を合わせた平均のアクセス速度を上げることができるようになる。これにより、アクセス速度が速いＳＣＭ ＳＳＤ１０２の方に負荷が集中しすぎてその性能が発揮できなくなるという状況を回避することが可能となる。
例えば図２（ｂ）の例では、ＳＣＭ ＳＳＤ１０２に１０個のリクエストが集中してレイテンシが１００μｓかかっていたところを、アクセスをＮＡＮＤ ＳＳＤ１０１に分散させることにより、両者を併せたレイテンシを６０μｓにすることが可能となる。
このように、第１の実施形態では、ＳＣＭ ＳＳＤ１０２へのリクエスト中のリクエストに関する情報に基づいてＳＣＭ ＳＳＤ１０２の負荷状態を判定することにより、ストレージシステムに搭載されたＳＣＭ ＳＳＤ１０２の高速性を活かすことが可能となる。
また、第１の実施形態では、マスタサーバ３０１が、＃１から＃Ｎの各サーバ１０３におけるＳＣＭ ＳＳＤ１０２に対する負荷情報を受け取る。そして、マスタサーバ３０１が、ＳＣＭ ＳＳＤ１０２に対する全体の負荷状態を判定し、その判定結果を各サーバ１０３にプッシュ通知する。これにより、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２とからなるストレージシステムに対する効率的なアクセス制御が可能となる。
図６は、第２の実施形態の制御動作の説明図である。第２の実施形態の構成は、第１の実施形態に係る図３（ａ）の構成と同様であり、図１の構成例に加えて、ＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２にアクセスする＃１から＃Ｎのサーバ１０３とは異なるマスタサーバ３０１を具備する。第１の実施形態の場合と同様に、マスタサーバ３０１は、＃１から＃Ｎの各サーバ１０３の推定実行時間Ｔi を合計した結果に基づいてＳＣＭ ＳＳＤ１０２の負荷状態を判定する（前述した数１式参照）。そして、マスタサーバ３０１は、負荷状態の大小が変化した場合に、その負荷状態を＃１から＃Ｎの各サーバ１０３にプッシュ通知する。各サーバ１０３は、データの書込み時には、ＮＡＮＤ ＳＳＤ１０１にデータを書き込むが、ＳＣＭ ＳＳＤ１０２の負荷状態に応じてＳＣＭ ＳＳＤ１０２にコピーを作成する。各サーバ１０３は、データの読出し時には、ＳＣＭ ＳＳＤ１０２及びＮＡＮＤ ＳＳＤ１０１から同時にデータを読み出し、又はＳＣＭ ＳＳＤ１０２の負荷状態に応じてどちらか一方のデータを選択する。
第２の実施形態におけるデータ書込み時の具体的な制御動作について以下に説明する。サーバ１０３は、マスタサーバ３０１からのプッシュ通知によりＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３は、ＳＣＭ ＳＳＤ１０２の負荷が所定の閾値に比較して低い場合に、ＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２の両方に同一のデータを書き込む。なお、データは、いったんＳＣＭ ＳＳＤ１０２に書き込まれてから、ＮＡＮＤ ＳＳＤ１０１に転送されてもよい。一方、サーバ１０３は、ＳＣＭ ＳＳＤ１０２の負荷が所定の閾値に比較して高い場合に、ＮＡＮＤ ＳＳＤ１０１のみにデータを書き込む。
次に、第２の実施形態において、読み出すべきデータがＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２の両方に記憶されている場合の、データ読出し時の具体的な第１の制御動作について以下に説明する。サーバ１０３は、マスタサーバ３０１からのプッシュ通知によりＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３は、ＳＣＭ ＳＳＤ１０２の負荷が所定の閾値に比較して低い場合に、ＳＣＭ ＳＳＤ１０２からデータを読み出す。一方、サーバ１０３は、ＳＣＭ ＳＳＤ１０２の負荷が所定の閾値に比較して高い場合に、ＮＡＮＤ ＳＳＤ１０１からデータを読み出す。
続いて、第２の実施形態において、読み出すべきデータがＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２の両方に記憶されている場合の、データ読出し時の具体的な第２の制御動作について以下に説明する。サーバ１０３は、ＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２の両方から同じデータを読み出して、速く読み出されたほうのデータを採用する。サーバ１０３は、ＮＡＮＤ ＳＳＤ１０１からのデータの読出しのほうが速かった場合には、ＳＣＭ ＳＳＤ１０２に記憶されている上記データを削除する。
更に、第２の実施形態において、読み出すべきデータがＮＡＮＤ ＳＳＤ１０１のみに記憶されている場合の、データ読出し時の制御動作について以下に説明する。サーバ１０３は、マスタサーバ３０１からのプッシュ通知によりＳＣＭ ＳＳＤ１０２の負荷状態の判定結果を参照する。サーバ１０３は、ＳＣＭ ＳＳＤ１０２の負荷が所定の閾値に比較して低い場合に、データをＮＡＮＤ ＳＳＤ１０１から読み出した後に、その読み出したデータをＳＣＭ ＳＳＤ１０２にコピーする。
以上の図６により説明した第２の実施形態では、第１の実施形態と同様に判定されたＳＣＭ ＳＳＤ１０２の負荷状態に基づいて、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２の両方又はＮＡＮＤ ＳＳＤ１０１のみに対して、データの書込みが行われる。また、データの読出し時には、読出しが速い方のデータが採用される。更に、ＳＣＭ ＳＳＤ１０２の負荷が下がったら、ＳＣＭ ＳＳＤ１０２にもデータがコピーされる。このような制御動作により、第１の実施形態と同様に、アクセス速度が速いＳＣＭ ＳＳＤ１０２の方に負荷が集中しすぎてその性能が発揮できなくなるという状況を回避することが可能となる。
図７は、第３の実施形態の制御動作の説明図である。第３の実施形態の構成は、第１又は第２の実施形態に係る図３（ａ）又は図６の構成とは異なり、マスタサーバ３０１は用意されない。そして、図７の７０１（＃１）から７０１（＃Ｎ）として示されるように、＃１から＃Ｎの各サーバ１０３が個別に、ＳＣＭ ＳＳＤ１０２に関する負荷情報を収集し、自装置でＳＣＭ ＳＳＤ１０２の負荷状態を判定する。ＳＣＭ ＳＳＤ１０２の負荷状態の判定結果に基づく制御動作としては、第１の実施形態で説明した制御動作、又は第２の実施形態で説明した制御動作を採用することができる。
図８は、第４の実施形態の制御動作の説明図である。第４の実施形態の構成は、第３の実施形態の場合と同様に、マスタサーバ３０１は用意されない。そして、図８の８０２として示されるサーバ間通信により、図８の８０１（＃１）から８０１（＃Ｎ）として示されるように、＃１から＃Ｎの各サーバ１０３が、ＳＣＭ ＳＳＤ１０２に関する負荷情報を共有する。そして、＃１から＃Ｎの各サーバ１０３が、上記共有した負荷情報８０１に基づいて、自装置でＳＣＭ ＳＳＤ１０２の負荷状態を判定する。ＳＣＭ ＳＳＤ１０２の負荷状態の判定結果に基づく制御動作としては、第１の実施形態で説明した制御動作、又は第２の実施形態で説明した制御動作を採用することができる。
図９は、図３（ａ）の第１及び第２の実施形態の構成に対応するシステム構成例を示す図である。図９において、ＮＡＮＤ ＳＳＤ１０１、ＳＣＭ ＳＳＤ１０２、＃１から＃Ｎのサーバ１０３、Ｐｃｉｅ ｓｗｉｔｃｈ１０４、及びマスタサーバ３０１はそれぞれ、図３（ａ）の場合の同じ参照番号を有する各部分に対応する。
マスタサーバ３０１は、負荷状態保持部９０１、負荷状態判定部９０２、負荷情報受信部９０３、及び負荷状態通知部９０４を有する。
負荷状態保持部９０１は、ＳＣＭ ＳＳＤ１０２の負荷状態に関する情報を保持する。負荷状態判定部９０２は、＃１から＃Ｎの各サーバ１０３から負荷情報受信部９０３を介してＳＣＭ ＳＳＤ１０２の負荷情報を受信し、負荷判定を行い、判定結果が変化した場合に、負荷状態を負荷状態通知部９０４を介して各サーバ１０３に通知する。
負荷情報受信部９０３は、＃１から＃Ｎの各サーバ１０３からＳＣＭ ＳＳＤ１０２の負荷情報を受信し、負荷状態判定部９０２に引き渡す。
負荷状態通知部９０４は、負荷状態判定部９０２からの指示により、＃１から＃Ｎの各サーバ１０３に、負荷状態をプッシュ通知する。
次に、＃１から＃Ｎのサーバ１０３は、アプリケーション実行部９１０、アクセス制御部９１１、ＮＡＮＤ Ｉ／Ｏキュー９１２、ＳＣＭ Ｉ／Ｏキュー９１３、Ｐｃｉｅ Ｉ／Ｆ９１４、負荷情報通知部９１５、及び負荷状態受信部９１６を具備する。
アプリケーション実行部９１０は、ＮＡＮＤ ＳＳＤ１０１及びＳＣＭ ＳＳＤ１０２へのアクセスを伴う処理を実行する。第１の実施形態の場合において、アクセス制御部９１１は、負荷状態受信部９１６を介してマスタサーバ３０１から受信したＳＣＭ ＳＳＤ１０２の負荷状態に基づいて、データ書込み先の決定と、データの移動を行う。また、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態が変化したときに、前述の数１式で示される演算に基づいて推定実行時間を算出し、負荷情報通知部９１５を介してマスタサーバ３０１に、その推定実行時間を負荷情報として通知する。第２の実施形態におけるアクセス制御部９１１の動作については、後述する。
ＮＡＮＤ Ｉ／Ｏキュー９１２は、ＮＡＮＤ ＳＳＤ１０１に対して発行されるコマンド（読出しコマンド、書込みコマンド等）を、それらの実行を待ち合わせるために先入れ先出しのリスト構造で保持するバッファである。
ＳＣＭ Ｉ／Ｏキュー９１３も同様に、前述したように、ＳＣＭ ＳＳＤ１０２に対して発行されるコマンドを、それらの実行を待ち合わせるために先入れ先出しのリスト構造で保持するバッファである。
負荷状態受信部９１６は、マスタサーバ３０１内の負荷状態通知部９０４から、ＳＣＭ ＳＳＤ１０２の負荷状態を受信し、保持する。
負荷情報通知部９１５は、アクセス制御部９１１から取得したＳＣＭ ＳＳＤ１０２の負荷情報を、マスタサーバ３０１内の負荷情報受信部９０３に通知する。
Ｐｃｉｅ Ｉ／Ｆ９１４は、ＮＡＮＤ Ｉ／Ｏキュー９１２から発行されるコマンドデータを、Ｐｃｉｅ ｓｗｉｔｃｈ１０４を介してＮＡＮＤ ＳＳＤ１０１に転送するための、ＰＣＩ Ｅｘｐｒｅｓｓシリアルインタフェース回路である。
図１０は、図９の負荷状態保持部９０１が保持する負荷状態に関する情報のデータ構成例を示す図である。負荷状態保持部９０１は、＃１から＃Ｎのサーバ１０３が数１式で示される演算で算出し通知してきた負荷情報である推定時間Ｔi （１≦ｉ≦Ｎ）と、それらの合計値（負荷情報合計値）を保持する。そして、負荷状態保持部９０１は、負荷状態判定部９０２が上記負荷情報合計値をシステム要件（許容最大遅延時間）により決定される閾値（例えば１００μｓ）と比較した結果（大、等しい、小）を、負荷状態として保持する。負荷状態判定部９０２は、判定タイミング毎に、この負荷状態の値が変化したか否かを監視し、発生した変化を新たな負荷状態として、負荷状態通知部９０４を介して＃１から＃Ｎの各サーバ１０３内の負荷状態受信部９１６にプッシュ通知する。
図１１は、図９に例示される第１の実施形態のシステム構成例における図９のマスタサーバ３０１の制御処理例を示すフローチャートである。
マスタサーバ３０１内の負荷情報受信部９０３が、任意のサーバｉから負荷情報である推定時間Ｔi を受信するまで待機する（ステップＳ１１０１の判定がＮＯの繰返し）。
負荷情報受信部９０３は、上記負荷情報を受信すると（ステップＳ１１０１の判定がＹＥＳになると）、受信したサーバｉの負荷情報である推定時間Ｔi を、負荷状態保持部９０１に図１０に例示されるデータ形式で格納する（ステップＳ１１０２）。
次に、マスタサーバ３０１内の負荷状態判定部９０２は、負荷状態保持部９０１内の負荷情報合計値（図１０参照）を再計算し、閾値と大小比較を行い、その判定結果を新たな負荷状態とする（ステップＳ１１０３）。
負荷状態判定部９０２は、ステップＳ１１０３で再計算した新たな負荷状態が判定前の負荷状態から変化したか否かを判定する（ステップＳ１１０４）。
ステップＳ１１０４の判定がＹＥＳならば、負荷状態判定部９０２は、負荷状態保持部９０１にステップＳ１１０３で新たに取得した負荷状態を図１０に例示されるデータ形式で格納する。そして、負荷状態判定部９０２は、ＳＣＭ ＳＳＤ１０２に関する上記負荷状態を、図９の負荷状態通知部９０４を介して＃１から＃Ｎの各サーバ１０３内の負荷状態受信部９１６に通知する（ステップＳ１１０５）。
ステップＳ１１０４の判定がＮＯならば、負荷状態判定部９０２は、ステップＳ１１０５の処理はスキップする。
その後、マスタサーバ３０１の制御が、ステップＳ１１０１の負荷情報受信部９０３の待機処理に戻る。
図１２は、図９に例示される第１の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の制御処理例を示すフローチャートである。この制御処理例は、図４で説明した第１の実施形態におけるデータ読出し時の制御動作に対応する。
まず、アクセス制御部９１１は、図９のアプリケーション実行部９１０から要求された読出しデータ（読み出されるべきデータ）が、ＳＣＭ ＳＳＤ１０２にあるか否かを判定する（ステップＳ１２０１）。ここで、アクセス制御部９１１は、読み出すべき各データがＮＡＮＤ ＳＳＤ１０１に記憶されているかＳＣＭ ＳＳＤ１０２に記憶されているかを管理できているものとする。
読出しデータがＳＣＭ ＳＳＤ１０２にあると判定した（ステップＳ１２０１の判定がＹＥＳである）場合、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエスト（読出し要求）を発行する。続いて、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi （サーバ１０３の番号を＃ｉとする）を算出する。そして、アクセス制御部９１１は、算出した負荷情報を、自装置内の負荷情報通知部９１５を介してマスタサーバ３０１内の負荷情報受信部９０３に通知する（以上、ステップＳ１２０２）。
次に、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２から読出しデータを読み出す（ステップＳ１２０３）。
次に、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している（プッシュ通知されている）負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が高負荷状態にあるか否かを判定する（ステップＳ１２０４）。
ＳＣＭ ＳＳＤ１０２が高負荷状態にあると判定した（ステップＳ１２０４の判定がＹＥＳである）場合には、アクセス制御部９１１は、次の動作を実行する。アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２にＷｒｉｔｅリクエスト（書込み要求）を発行することにより、ステップＳ１２０３でＳＣＭ ＳＳＤ１０２から読み出したデータをＮＡＮＤ ＳＳＤ１０１に書き込む。また、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２に記憶されている上記読み出したデータは、削除（無効化）する（以上、ステップＳ１２０５）。
ＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した（ステップＳ１２０４の判定がＮＯである）場合には、アクセス制御部９１１は、ステップＳ１２０５の処理はスキップする。
その後、アクセス制御部９１１は、図１２のフローチャートで例示される今回のデータ読出しの制御処理を終了する。
以上のステップＳ１２０２からＳ１２０５の一連の処理は、図４（ａ）で説明した動作に対応する。
一方、読出しデータがＮＡＮＤ ＳＳＤ１０１にあると判定した（ステップＳ１２０１の判定がＮＯである）場合、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２に、Ｒｅａｄリクエストを発行する（ステップＳ１２０６）。
次に、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１から読出しデータを読み出す（ステップＳ１２０７）。
次に、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が高負荷状態にあるか否かを判定する（ステップＳ１２０８）。
ＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した（ステップＳ１２０８の判定がＮＯである）場合には、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３にＷｒｉｔｅリクエストを発行することにより、ステップＳ１２０７でＮＡＮＤ ＳＳＤ１０１から読み出したデータをＳＣＭ ＳＳＤ１０２に書き込む。また、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１に記憶されている上記読み出したデータは、削除（無効化）する（以上、ステップＳ１２０９）。
ＳＣＭ ＳＳＤ１０２が高負荷状態にあると判定した（ステップＳ１２０８の判定がＹＥＳである）場合には、アクセス制御部９１１は、ステップＳ１２０９の処理はスキップする。
その後、アクセス制御部９１１は、図１２のフローチャートで例示される今回のデータ読出しの制御処理を終了する。
以上のステップＳ１２０６からＳ１２０９の一連の処理は、図４（ｂ）で説明した動作に対応する。
図１３は、図９に例示される第１の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ書込み時の第１の制御処理例を示すフローチャートである。この制御処理例は、図５（ａ）で説明した第１の実施形態におけるデータ書込み時の第１の制御動作に対応する。
まず、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が高負荷状態にあるか否かを判定する（ステップＳ１３０１）。
ＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した（ステップＳ１３０１の判定がＮＯである）場合には、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３にＷｒｉｔｅリクエストを発行する。続いて、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。そして、アクセス制御部９１１は、算出した負荷情報を、自装置内の負荷情報通知部９１５を介してマスタサーバ３０１内の負荷情報受信部９０３に通知する（以上、ステップＳ１３０２）。
アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２に、図９のアプリケーション実行部９１０から引き渡されたデータを書き込む（ステップＳ１３０３）。その後、アクセス制御部９１１は、図１３のフローチャートで例示される今回のデータ書込みの制御処理を終了する。
ＳＣＭ ＳＳＤ１０２が高負荷状態にあると判定した（ステップＳ１３０１の判定がＹＥＳである）場合には、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２にＷｒｉｔｅリクエストを発行する（ステップＳ１３０４）。
続いて、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１にデータを書き込む（ステップＳ１３０５）。その後、アクセス制御部９１１は、図１３のフローチャートで例示される今回のデータ書込みの制御処理を終了する。
図１４は、図９に例示される第１の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ書込み時の第２の制御処理例を示すフローチャートである。この制御処理例は、図５（ｂ）で説明した第１の実施形態におけるデータ書込み時の第２の制御動作に対応する。図１４において、図１３の場合と同じステップ番号を付した処理は、図１３の場合と同じ処理である。図１４が図１３と異なる点は、ステップＳ１４０１である。
アクセス制御部９１１は、図９のアプリケーション実行部９１０から引き渡された書込みデータ（書き込まれるべきデータ）は、データサイズが所定の閾値以上であるか否かを判定する（ステップＳ１４０１）。
書込みデータのサイズが閾値以上であると判定した（ステップＳ１４０１の判定がＹＥＳである）場合には、アクセス制御部９１１は、図１３で説明したステップＳ１３０４及びＳ１３０５の処理を実行して、データをＮＡＮＤ ＳＳＤ１０１に書き込む。
一方、書込みデータのサイズが閾値以上ではないと判定した（ステップＳ１４０１の判定がＮＯである）場合には、アクセス制御部９１１は、図１３で説明したステップＳ１３０１以上の処理を実行する。即ち、アクセス制御部９１１は、書込みデータのサイズが小さく、かつＳＣＭ ＳＳＤ１０２が低負荷状態であれば、データをＳＣＭ ＳＳＤ１０２に書き込む（ステップＳ１３０１→Ｓ１３０２、Ｓ１３０３）。一方、アクセス制御部９１１は、書込みデータのサイズが小さく、かつＳＣＭ ＳＳＤ１０２が高負荷状態であれば、データをＮＡＮＤ ＳＳＤ１０１に書き込む（ステップＳ１３０１→Ｓ１３０４、Ｓ１３０５）。
次に、第２の実施形態の詳細について説明する。第２の実施形態のシステム構成例は、第１の実施形態の場合と同様に、図９に例示される構成を有する。
図６の説明で前述したように、第２の実施形態の場合において、アクセス制御部９１１は、データ書込み時は、ＮＡＮＤ ＳＳＤ１０１にデータを書き込み、ＳＣＭ ＳＳＤ１０２の負荷が低い場合には、同一のデータをＳＣＭ ＳＳＤ１０２にも書き込む。アクセス制御部９１１は、データ読出し時には、ＳＣＭ ＳＳＤ１０２の負荷状態により、データ読込み元を決定し、そこからデータを読み出す。
図１５は、第２の実施形態におけるデータ書込み時の制御処理例を示すフローチャートである。この制御処理例は、図６で説明した第２の実施形態におけるデータ書込み時の制御動作に対応する。
まず、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が高負荷状態にあるか否かを判定する（ステップＳ１５０１）。
ＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した（ステップＳ１５０１の判定がＮＯである）場合には、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２にＷｒｉｔｅリクエストを発行し、また、ＳＣＭ Ｉ／Ｏキュー９１３にもＷｒｉｔｅリクエストを発行する。続いて、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。そして、アクセス制御部９１１は、算出した負荷情報を、自装置内の負荷情報通知部９１５を介してマスタサーバ３０１内の負荷情報受信部９０３に通知する（以上、ステップＳ１５０２）。
アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２の両方に、図９のアプリケーション実行部９１０から引き渡されたデータを書き込む（ステップＳ１５０３）。その後、アクセス制御部９１１は、図１５のフローチャートで例示される今回のデータ書込みの制御処理を終了する。
ＳＣＭ ＳＳＤ１０２が高負荷状態にあると判定した（ステップＳ１５０１の判定がＹＥＳである）場合には、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２にＷｒｉｔｅリクエストを発行する（ステップＳ１５０４）。
続いて、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１のみにデータを書き込む（ステップＳ１５０５）。その後、アクセス制御部９１１は、図１５のフローチャートで例示される今回のデータ書込みの制御処理を終了する。
図１６は、第２の実施形態におけるデータ読出し時の第１の制御処理例を示すフローチャートである。この制御処理例は、図６で説明した第２の実施形態におけるデータ読出し時の第１の制御動作に対応する。
まず、アクセス制御部９１１は、アプリケーション実行部９１０から要求された読出しデータが、ＮＡＮＤ ＳＳＤ１０１のほかにＳＣＭ ＳＳＤ１０２にもあるか否かを判定する（ステップＳ１６０１）。これは、図１５のフローチャートのデータ書込みの制御処理により、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２の両方にデータが書き込まれている場合に対応する判定処理である。
読出しデータがＳＣＭ ＳＳＤ１０２にもある（ステップＳ１６０１の判定がＹＥＳである）場合、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が高負荷状態にあるか否かを判定する（ステップＳ１６０２）。
ＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した（ステップＳ１６０２の判定がＮＯである）場合には、ＳＣＭ ＳＳＤ１０２から読出しを行った方が速いので、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。続いて、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。そして、アクセス制御部９１１は、算出した負荷情報を、自装置内の負荷情報通知部９１５を介してマスタサーバ３０１内の負荷情報受信部９０３に通知する（以上、ステップＳ１６０３）。
次に、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２から読出しデータを読み出す（ステップＳ１６０４）。
次に、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態すなわちコマンドの推定実行時間に基づいて、ＳＣＭ ＳＳＤ１０２が高負荷状態になったか否かを判定する（ステップＳ１６０５）。
ＳＣＭ ＳＳＤ１０２が高負荷状態にあると判定した（ステップＳ１６０５の判定がＹＥＳである）場合には、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２から読み出したデータを、削除（無効化）する（以上、ステップＳ１６０６）。その後、アクセス制御部９１１は、図１６のフローチャートで例示されるデータ読出しの制御処理を終了する。
読出しデータがＳＣＭ ＳＳＤ１０２にはない（ステップＳ１６０１の判定がＮＯである）場合には、アクセス制御部９１１は、次の動作を実行する。また、読出しデータがＳＣＭ ＳＳＤ１０２にあっても、ＳＣＭ ＳＳＤ１０２が高負荷状態にあると判定した（ステップＳ１６０２の判定がＹＥＳである）場合にも、負荷分散のために、アクセス制御部９１１は、次の動作を実行する。これらの場合、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２に、Ｒｅａｄリクエストを発行する（ステップＳ１６０７）。
次に、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１から読出しデータを読み出す（ステップＳ１６０８）。
その後、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が低負荷状態で、かつＳＣＭ ＳＳＤ１０２に読出しデータが無いか否かを判定する（ステップＳ１６０９）。これは、ステップＳ１６０１の判定がＮＯとなった場合である。
ステップＳ１６０９の判定がＹＥＳの場合、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３にＷｒｉｔｅリクエストを発行することにより、読出しデータをＳＣＭ ＳＳＤ１０２にコピーして書き込む（ステップＳ１６１０）。ＮＡＮＤ ＳＳＤ１０１にのみデータがあり、ＳＣＭ ＳＳＤ１０２が低負荷状態となっているときには、次回からは高速なＳＣＭ ＳＳＤ１０２の方からデータが読み出せるようにするために、この処理が実行される。その後、アクセス制御部９１１は、図１６のフローチャートで例示される読出し制御の処理を終了する。
図１７は、第２の実施形態におけるデータ読出し時の第２の制御処理例を示すフローチャートである。この制御処理例は、図６で説明した第２の実施形態におけるデータ読出し時の第２の制御動作に対応する。
まず、アクセス制御部９１１は、アプリケーション実行部９１０から要求された読出しデータが、ＮＡＮＤ ＳＳＤ１０１のほかにＳＣＭ ＳＳＤ１０２にもあるか否かを判定する（ステップＳ１７０１）。これは、図１５のフローチャートのデータ書込みの制御処理により、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２の両方にデータが書き込まれている場合に対応する判定処理である。
読出しデータがＳＣＭ ＳＳＤ１０２にもある（ステップＳ１６０１の判定がＹＥＳである）場合、アクセス制御部９１１は、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。続いて、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。そして、アクセス制御部９１１は、算出した負荷情報を、自装置内の負荷情報通知部９１５を介してマスタサーバ３０１内の負荷情報受信部９０３に通知する。更に、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２にも、同じＲｅａｄリクエストを発行する（以上、ステップＳ１７０２）。即ち、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１とＳＣＭ ＳＳＤ１０２の両方に対して同じデータの読出しを行う。
アクセス制御部９１１は、ステップＳ１７０２でのリクエスト処理の結果、先にＳＣＭ ＳＳＤ１０２からデータ読出しが完了したか否かを判定する（ステップＳ１７０３）。
ＳＣＭ ＳＳＤ１０２からではなくＮＡＮＤ ＳＳＤ１０１から先にデータ読出しが完了したと判定した（ステップＳ１７０３の判定がＮＯである）場合、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２から読み出したデータを削除する（ステップＳ１７０４）。
先にＳＣＭ ＳＳＤ１０２からデータ読出しが完了したと判定した（ステップＳ１７０３の判定がＹＥＳである）場合には、アクセス制御部９１１は、ステップＳ１７０４の処理はスキップする。
その後、アクセス制御部９１１は、図１７のフローチャートで例示される今回のデータ読出しの制御処理を終了する。
読出しデータがＳＣＭ ＳＳＤ１０２にはない（ステップＳ１７０１の判定がＮＯである）場合には、アクセス制御部９１１は、ＮＡＮＤ Ｉ／Ｏキュー９１２に、Ｒｅａｄリクエストを発行する（ステップＳ１７０５）。
次に、アクセス制御部９１１は、ＮＡＮＤ ＳＳＤ１０１から読出しデータを読み出す（ステップＳ１７０６）。
その後、アクセス制御部９１１は、マスタサーバ３０１から負荷状態受信部９１６を介して受信している負荷状態に基づいて、ＳＣＭ ＳＳＤ１０２が低負荷状態であるか否かを判定する（ステップＳ１７０７）。
ステップＳ１７０７の判定がＹＥＳの場合、アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３にＷｒｉｔｅリクエストを発行することにより、読出しデータをＳＣＭ ＳＳＤ１０２にコピーして書き込む（ステップＳ１７０８）。ＮＡＮＤ ＳＳＤ１０１にのみデータがあり、ＳＣＭ ＳＳＤ１０２が低負荷状態となっているときには、次回からは高速なＳＣＭ ＳＳＤ１０２の方からデータが読み出せるようにするために、この処理が実行される。その後、アクセス制御部９１１は、図１７のフローチャートで例示される読出し制御の処理を終了する。
図１８は、第３の実施形態のシステム構成例を示す図である。図７の説明で前述したように、第３の実施形態の構成では、マスタサーバ３０１は用意されない。このため、図１８では、図９の第１又は第２の実施形態の構成から、マスタサーバ３０１と、マスタサーバ３０１と通信を行うための各サーバ１０３内の負荷情報通知部９１５及び負荷状態受信部９１６を除いた構成を有する。図１８において、図９の場合と同じ参照番号が付されている部分は、図９の場合と同じものである。
図１９は、図１８に例示される第３の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の第１の制御処理例を示すフローチャートである。このフローチャートは、第１の実施形態に係る前述した図１２の制御処理に対応しており、図１２の場合と同じ参照番号が付された処理は、図１２の場合と同じ処理である。即ち、この制御処理例は、図４で説明した第１の実施形態におけるデータ読出し時の制御動作を、マスタサーバ３０１を用いずに各サーバ１０３が個別に実行する動作に対応する。
図１９のフローチャートが、図１２のフローチャートと異なる部分は、図１２のステップＳ１２０２、Ｓ１２０４、及びＳ１２０８にそれぞれ対応するステップＳ１９０１、Ｓ１９０２、及びＳ１９０３である。
図１２と同じ図１９のステップＳ１２０１で、読出しデータがＳＣＭ ＳＳＤ１０２にあると判定した場合、アクセス制御部９１１は、図１２のステップＳ１２０２に対応する図１９のステップＳ１９０１の処理を実行する。ステップＳ１９０１において、アクセス制御部９１１は、図１２のステップＳ１２０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。これと共に、アクセス制御部９１１は、図１２のステップＳ１２０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１２のステップＳ１２０２の場合とは異なり、算出した負荷情報を自装置内の特には図示しないメモリ等に保持する。
また、図１２のステップＳ１２０４及びＳ１２０８にそれぞれ対応する図１９のステップＳ１９０２又はＳ１９０３で、アクセス制御部９１１は、次の処理を実行する。アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が高負荷状態であるか否かを判定する場合には、図１２の場合とは異なり、自装置内に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態の判定を行う。
図２０は、図１８に例示される第３の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ書込み時の第１の制御処理例を示すフローチャートである。このフローチャートは、第１の実施形態に係る前述した図１４の制御処理に対応しており、図１４の場合と同じ参照番号が付された処理は、図１４の場合と同じ処理である。即ち、この制御処理例は、図５（ｂ）で説明した第１の実施形態におけるデータ書込み時の第２の制御動作を、マスタサーバ３０１を用いずに各サーバ１０３が個別に実行する動作に対応する。
図２０のフローチャートが、図１４のフローチャートと異なる部分は、図１４のステップＳ１３０１及びＳ１３０２にそれぞれ対応するステップＳ２００１及びＳ２００２である。
図１４のステップＳ１３０１に対応するステップＳ２００１で、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が高負荷状態であるか否かを判定する場合、自装置内に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態を判定する。
また、図１４のステップＳ１３０２に対応する図２０のステップＳ２００２において、アクセス制御部９１１は、ステップＳ２００１でＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した場合に、次の処理を実行する。アクセス制御部９１１は、図１４のステップＳ１３０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３にＷｒｉｔｅリクエストを発行する。これと共に、アクセス制御部９１１は、図１４のステップＳ１３０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１４のステップＳ１３０２の場合とは異なり、算出した負荷情報を自装置内の特には図示しないメモリ等に保持する。
図２１は、図１８に例示される第３の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ書込み時の第２の制御処理例を示すフローチャートである。このフローチャートは、第２の実施形態に係る前述した図１５の制御処理に対応しており、図１５の場合と同じ参照番号が付された処理は、図１５の場合と同じ処理である。即ち、この制御処理例は、図６で説明した第２の実施形態におけるデータ書込み時の制御動作を、マスタサーバ３０１を用いずに各サーバ１０３が個別に実行する動作に対応する。
図２１のフローチャートが、図１５のフローチャートと異なる部分は、図１５のステップＳ１５０１及びＳ１５０２にそれぞれ対応するステップＳ２１０１及びＳ２１０２である。
図１５のステップＳ１５０１に対応するステップＳ２１０１で、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が高負荷状態であるか否かを判定する場合、自装置内に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態を判定する。
また、図１５のステップＳ１５０２に対応する図２１のステップＳ２１０２において、アクセス制御部９１１は、ステップＳ２１０１でＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した場合に、次の処理を実行する。アクセス制御部９１１は、図１５のステップＳ１５０２の場合と同様に、ＮＡＮＤ Ｉ／Ｏキュー９１２及びＳＣＭ Ｉ／Ｏキュー９１３の両方にＷｒｉｔｅリクエストを発行する。これと共に、アクセス制御部９１１は、図１５のステップＳ１５０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１５のステップＳ１５０２の場合とは異なり、算出した負荷情報を自装置内の特には図示しないメモリ等に保持する。
図２２は、図１８に例示される第３の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の第２の制御処理例を示すフローチャートである。このフローチャートは、第２の実施形態に係る前述した図１６の制御処理に対応しており、図１６の場合と同じ参照番号が付された処理は、図１６の場合と同じ処理である。即ち、この制御処理例は、図６で説明した第２の実施形態におけるデータ読出し時の第１の制御動作を、マスタサーバ３０１を用いずに各サーバ１０３が個別に実行する動作に対応する。
図２２のフローチャートが、図１６のフローチャートと異なる部分は、図１６のステップＳ１６０２、Ｓ１６０３、Ｓ１６０５、及びＳ１６０９にそれぞれ対応するステップＳ２２０１、Ｓ２２０２、Ｓ２２０３、及びＳ２２０４である。
図１６のステップＳ１６０２、Ｓ１６０５、及びＳ１６０９にそれぞれ対応する図２２のステップＳ２２０１、Ｓ２２０３、及びＳ２２０４で、アクセス制御部９１１は、次の処理を実行する。アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態を判定する場合には、図１６の場合とは異なり、自装置内に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態の判定を行う。
また、図１６のステップＳ１６０３に対応する図２２のステップＳ２２０２において、アクセス制御部９１１は、ステップＳ２２０１でＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した場合に、次の処理を実行する。アクセス制御部９１１は、図１６のステップＳ１６０３の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。これと共に、アクセス制御部９１１は、図１６のステップＳ１６０３の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１６のステップＳ１６０３の場合とは異なり、算出した負荷情報を自装置内の特には図示しないメモリ等に保持する。
図２３は、図１８に例示される第３の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の第３の制御処理例を示すフローチャートである。このフローチャートは、第２の実施形態に係る前述した図１７の制御処理に対応しており、図１７の場合と同じ参照番号が付された処理は、図１７の場合と同じ処理である。即ち、この制御処理例は、図６で説明した第２の実施形態におけるデータ読出し時の第２の制御動作を、マスタサーバ３０１を用いずに各サーバ１０３が個別に実行する動作に対応する。
図２３のフローチャートが、図１７のフローチャートと異なる部分は、図１７のステップＳ１７０２及びＳ１７０７にそれぞれ対応するステップＳ２３０１及びＳ２３０２である。
図１７と同じ図２３のステップＳ１７０１で、読出しデータがＳＣＭ ＳＳＤ１０２にあると判定した場合、アクセス制御部９１１は、図１７のステップＳ１７０２に対応する図２３のステップＳ２３０１の処理を実行する。ステップＳ２３０１において、アクセス制御部９１１は、図１７のステップＳ１７０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。これと共に、アクセス制御部９１１は、図１７のステップＳ１７０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１７のステップＳ１７０２の場合とは異なり、算出した負荷情報を自装置内の特には図示しないメモリ等に保持する。
また、図１７のステップＳ１７０７に対応する図２３のステップＳ２３０２で、アクセス制御部９１１は、次の処理を実行する。アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が低負荷状態であるか否かを判定する場合には、図１７の場合とは異なり、自装置内に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態の判定を行う。
図２４は、第４の実施形態のシステム構成例を示す図である。図８の説明で前述したように、第４の実施形態の構成では、マスタサーバ３０１は用意されず、＃１から＃Ｎの各サーバ１０３間の通信によりＳＣＭ ＳＳＤ１０２に関する負荷情報が共有される。
このため、図２４では、図１８の第３の実施形態のシステム構成例において、各サーバ１０３は、負荷情報通知部２４０１、負荷情報受信部２４０２、負荷状態判定部２４０３、及び負荷状態保持部２４０４を具備する。
アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態によりデータ書込み先の決定と、データの移動を行う。アクセス制御部９１１は、ＳＣＭ Ｉ／Ｏキュー９１３の状態が変化したときに負荷情報を算出し、その負荷情報を負荷情報通知部２４０１を介して自装置を含む各サーバ１０３に通知する。負荷状態判定部２４０３は、各サーバ１０３から負荷情報受信部２４０２を介してＳＣＭ ＳＳＤ１０２の負荷情報を受信し、負荷判定を行う。そして、負荷状態判定部２４０３は、判定結果である負荷状態と、各サーバ１０３からの負荷情報を、前述した図１０と同様のデータ形式で負荷状態保持部２４０４に格納する。
アクセス制御部９１１は、負荷状態を判定するときに、負荷状態保持部２４０４に格納されている負荷状態を参照する。
図２５は、図２４に例示される第４の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３による負荷情報受信及び負荷状態更新の制御処理例を示すフローチャートである。
負荷情報受信部２４０２が、自装置を含む任意のサーバｉから負荷情報である推定時間Ｔi を受信するまで待機する（ステップＳ２５０１の判定がＮＯの繰返し）。
負荷情報受信部２４０２は、上記負荷情報を受信すると（ステップＳ２５０１の判定がＹＥＳになると）、受信したサーバｉの負荷情報である推定時間Ｔi を、負荷状態保持部２４０４に図１０に例示されるデータ形式で格納する（ステップＳ２５０２）。
次に、負荷状態判定部２４０３は、負荷状態保持部２４０４内の負荷情報合計値（図１０参照）を再計算し、閾値と大小比較を行い、負荷状態を判定する。そして、負荷状態判定部２４０３は、その判定結果を新たな負荷状態として、負荷状態保持部２４０４に、図１０に例示されるデータ形式で格納する（ステップＳ２５０３）。その後、各サーバ１０３における負荷情報及び負荷状態の制御が、ステップＳ２５０１の負荷情報受信部２４０２の待機処理に戻る。
図２６は、図２４に例示される第４の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の第１の制御処理例を示すフローチャートである。このフローチャートは、第１の実施形態に係る前述した図１２の制御処理に対応しており、図１２の場合と同じ参照番号が付された処理は、図１２の場合と同じ処理である。即ち、この制御処理例は、図４で説明した第１の実施形態におけるデータ読出し時の制御動作を、各サーバ１０３がＳＣＭ ＳＳＤ１０２に関する負荷情報を相互に通信しながら実行する動作に対応する。
図２６のフローチャートが、図１２のフローチャートと異なる部分は、図１２のステップＳ１２０２、Ｓ１２０４、及びＳ１２０８にそれぞれ対応するステップＳ２６０１、Ｓ２６０２、及びＳ２６０３である。
図１２と同じ図２６のステップＳ１２０１で、読出しデータがＳＣＭ ＳＳＤ１０２にあると判定した場合、アクセス制御部９１１は、図１２のステップＳ１２０２に対応する図２６のステップＳ２６０１の処理を実行する。ステップＳ２６０１において、アクセス制御部９１１は、図１２のステップＳ１２０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。これと共に、アクセス制御部９１１は、図１２のステップＳ１２０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１２のステップＳ１２０２の場合とは異なり、算出した負荷情報を図２４の自装置内の負荷情報通知部２４０１を介して自装置を含む各サーバ１０３に通知する。
また、図１２のステップＳ１２０４及びＳ１２０８にそれぞれ対応する図２６のステップＳ２６０２又はＳ２６０３で、アクセス制御部９１１は、次の処理を実行する。アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が高負荷状態であるか否かを判定する場合には、図１２の場合とは異なり、自装置内の負荷状態保持部２４０４に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態の判定を行う。
図２７は、図２４に例示される第４の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ書込み時の第１の制御処理例を示すフローチャートである。このフローチャートは、第１の実施形態に係る前述した図１４の制御処理に対応しており、図１４の場合と同じ参照番号が付された処理は、図１４の場合と同じ処理である。即ち、この制御処理例は、図５（ｂ）で説明した第１の実施形態におけるデータ書込み時の第２の制御動作を、各サーバ１０３がＳＣＭ ＳＳＤ１０２に関する負荷情報を相互に通信しながら実行する動作に対応する。
図２７のフローチャートが、図１４のフローチャートと異なる部分は、図１４のステップＳ１３０１及びＳ１３０２にそれぞれ対応するステップＳ２７０１及びＳ２７０２である。
図１４のステップＳ１３０１に対応するステップＳ２７０１で、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が高負荷状態であるか否かを判定する場合、自装置内の負荷状態保持部２４０４に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態を判定する。
また、図１４のステップＳ１３０２に対応する図２７のステップＳ２７０２において、アクセス制御部９１１は、ステップＳ２７０１でＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した場合に、次の処理を実行する。アクセス制御部９１１は、図１４のステップＳ１３０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３にＷｒｉｔｅリクエストを発行する。これと共に、アクセス制御部９１１は、図１４のステップＳ１３０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１４のステップＳ１３０２の場合とは異なり、算出した負荷情報を図２４の負荷情報通知部２４０１を介して自装置を含む各サーバ１０３に通知する。
図２８は、図２４に例示される第４の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ書込み時の第２の制御処理例を示すフローチャートである。このフローチャートは、第２の実施形態に係る前述した図１５の制御処理に対応しており、図１５の場合と同じ参照番号が付された処理は、図１５の場合と同じ処理である。即ち、この制御処理例は、図６で説明した第２の実施形態におけるデータ書込み時の制御動作を、各サーバ１０３がＳＣＭ ＳＳＤ１０２に関する負荷情報を相互に通信しながら実行する動作に対応する。
図２８のフローチャートが、図１５のフローチャートと異なる部分は、図１５のステップＳ１５０１及びＳ１５０２にそれぞれ対応するステップＳ２８０１及びＳ２８０２である。
図１５のステップＳ１５０１に対応するステップＳ２８０１で、アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が高負荷状態であるか否かを判定する場合、自装置内の負荷状態保持部２４０４に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態を判定する。
また、図１５のステップＳ１５０２に対応する図２８のステップＳ２８０２において、アクセス制御部９１１は、ステップＳ２８０１でＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した場合に、次の処理を実行する。アクセス制御部９１１は、図１５のステップＳ１５０２の場合と同様に、ＮＡＮＤ Ｉ／Ｏキュー９１２及びＳＣＭ Ｉ／Ｏキュー９１３の両方にＷｒｉｔｅリクエストを発行する。これと共に、アクセス制御部９１１は、図１５のステップＳ１５０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１５のステップＳ１５０２の場合とは異なり、算出した負荷情報を図２４の負荷情報通知部２４０１を介して自装置を含む各サーバ１０３に通知する。
図２９は、図２４に例示される第４の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の第２の制御処理例を示すフローチャートである。このフローチャートは、第２の実施形態に係る前述した図１６の制御処理に対応しており、図１６の場合と同じ参照番号が付された処理は、図１６の場合と同じ処理である。即ち、この制御処理例は、図６で説明した第２の実施形態におけるデータ読出し時の第１の制御動作を、各サーバ１０３がＳＣＭ ＳＳＤ１０２に関する負荷情報を相互に通信しながら実行する動作に対応する。
図２９のフローチャートが、図１６のフローチャートと異なる部分は、図１６のステップＳ１６０２、Ｓ１６０３、Ｓ１６０５、及びＳ１６０９にそれぞれ対応するステップＳ２９０１、Ｓ２９０２、Ｓ２９０３、及びＳ２９０４である。
図１６のステップＳ１６０２、Ｓ１６０５、及びＳ１６０９にそれぞれ対応する図２９のステップＳ２９０１、Ｓ２９０３、及びＳ２９０４で、アクセス制御部９１１は、次の処理を実行する。アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態を判定する場合には、図１６の場合とは異なり、自装置内の負荷状態保持部２４０４に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態の判定を行う。
また、図１６のステップＳ１６０３に対応する図２９のステップＳ２９０２において、アクセス制御部９１１は、ステップＳ２９０１でＳＣＭ ＳＳＤ１０２が低負荷状態にあると判定した場合に、次の処理を実行する。アクセス制御部９１１は、図１６のステップＳ１６０３の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。これと共に、アクセス制御部９１１は、図１６のステップＳ１６０３の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１６のステップＳ１６０３の場合とは異なり、算出した負荷情報を図２４の負荷情報通知部２４０１を介して自装置を含む各サーバ１０３に通知する。
図３０は、図２４に例示される第４の実施形態のシステム構成例における＃１から＃Ｎの各サーバ１０３内のアクセス制御部９１１によるデータ読出し時の第３の制御処理例を示すフローチャートである。このフローチャートは、第２の実施形態に係る前述した図１７の制御処理に対応しており、図１７の場合と同じ参照番号が付された処理は、図１７の場合と同じ処理である。即ち、この制御処理例は、図６で説明した第２の実施形態におけるデータ読出し時の第２の制御動作を、各サーバ１０３がＳＣＭ ＳＳＤ１０２に関する負荷情報を相互に通信しながら実行する動作に対応する。
図３０のフローチャートが、図１７のフローチャートと異なる部分は、図１７のステップＳ１７０２及びＳ１７０７にそれぞれ対応するステップＳ３００１及びＳ３００２である。
図１７と同じ図３０のステップＳ１７０１で、読出しデータがＳＣＭ ＳＳＤ１０２にあると判定した場合、アクセス制御部９１１は、図１７のステップＳ１７０２に対応する図３０のステップＳ３００１の処理を実行する。ステップＳ３００１において、アクセス制御部９１１は、図１７のステップＳ１７０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３に、Ｒｅａｄリクエストを発行する。これと共に、アクセス制御部９１１は、図１７のステップＳ１７０２の場合と同様に、ＳＣＭ Ｉ／Ｏキュー９１３の状態から前述した数１式の演算により負荷情報である推定時間Ｔi を算出する。その後、アクセス制御部９１１は、図１７のステップＳ１７０２の場合とは異なり、算出した負荷情報を図２４の負荷情報通知部２４０１を介して自装置を含む各サーバ１０３に通知する。
また、図１７のステップＳ１７０７に対応する図３０のステップＳ３００２で、アクセス制御部９１１は、次の処理を実行する。アクセス制御部９１１は、ＳＣＭ ＳＳＤ１０２の負荷状態が低負荷状態であるか否かを判定する場合には、図１７の場合とは異なり、自装置内の負荷状態保持部２４０４に保持されているＳＣＭ ＳＳＤ１０２の負荷情報により負荷状態の判定を行う。
図３１は、複数ＳＳＤでＲＡＩＤを構成する実施形態の構成例を示す図である。図１、図３（ａ）、図７、図８、図９、図１８、又は図２４で説明した各実施形態の構成例では、１台のＮＡＮＤ ＳＳＤ１０１と１台のＳＣＭ ＳＳＤ１０２が実装されるものとして説明したが、実施形態はこれに限られるものではない。図３１に示されるようなＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋｓ）構成のもとで本発明を実施することも可能である。この場合、複数台のＮＡＮＤ ＳＳＤに対するＲＡＩＤ構成により、各サーバ１０３側からは１台のＮＡＮＤ ＳＳＤ３１０１が動作しているように見える。同様に、複数台のＳＣＭ ＳＳＤに対するＲＡＩＤ構成により、各サーバ１０３側からは１台のＳＣＭ ＳＳＤ３１０２が動作しているように見える。
また、ＳＣＭ ＳＳＤとしては、ＭＲＡＭ、ＲＥＲＡＭ、ＰＣＭ、３ＤＸＰｏｉｎｔ、又はＮＲＡＭ等の、各種のものが採用できる。また、ＮＡＮＤ ＳＳＤとしては、３ＤＮＡＮＤ、ＴＬＣ、又はＮＬＣ等の、各種のものを採用できる。
上述の実施形態は、ＳＣＭ ＳＳＤとＮＡＮＤ ＳＳＤの組合せに限定される必要はなく、アクセス速度が異なる異種の半導体記憶装置の組合せが可能である。
図３２は、各実施形態による情報処理装置をソフトウェア処理として実現できるコンピュータのハードウェア構成の一例を示す図である。図３２に示されるコンピュータは、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（ＣＰＵ）３２０１、メモリ３２０２、入力装置３２０３、出力装置３２０４、補助情報記憶装置３２０５、可搬型記録媒体３２０９が挿入される媒体駆動装置３２０６、及びネットワーク接続装置３２０７を有する。これらの構成要素は、バス３２０８により相互に接続されている。同図に示される構成は上記情報処理装置を実現できるコンピュータの一例であり、そのようなコンピュータはこの構成に限定されるものではない。
メモリ３２０２は、例えば、Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ（ＲＯＭ）、Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＡＭ）、フラッシュメモリ等の半導体メモリであり、処理に用いられるプログラム及びデータを格納する。
ＣＰＵ（プロセッサ）３２０１は、例えば、メモリ３２０２を利用してプログラムを実行することにより、図９、図１８、又は図２４に示されるサーバ１０３やマスタサーバ３０１の９０１〜９０４、９１０〜９１３、９１５、９１６、２４０１〜２４０４などの各処理部として動作する。
入力装置３２０３は、例えば、キーボード、ポインティングデバイス等であり、オペレータ又はユーザからの指示又は情報の入力に用いられる。出力装置３２０４は、例えば、表示装置、プリンタ、スピーカ等であり、オペレータ又はユーザへの問合せ又は処理結果の出力に用いられる。
補助情報記憶装置３２０５は、例えば、ハードディスク記憶装置、磁気ディスク記憶装置、光ディスク装置、光磁気ディスク装置、テープ装置、又は半導体記憶装置である。各実施形態の情報処理装置は、補助情報記憶装置３２０５にプログラム及びデータを格納しておき、それらをメモリ３２０２にロードして使用することができる。
媒体駆動装置３２０６は、可搬型記録媒体３２０９を駆動し、その記録内容にアクセスする。可搬型記録媒体３２０９は、メモリデバイス、フレキシブルディスク、光ディスク、光磁気ディスク等である。可搬型記録媒体３２０９は、Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ（ＣＤ−ＲＯＭ）、Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ（ＤＶＤ）、Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ（ＵＳＢ）メモリ等であってもよい。オペレータ又はユーザは、この可搬型記録媒体３２０９にプログラム及びデータを格納しておき、メモリ３２０２にロードして使用することができる。
このように、各実施形態の情報処理装置の処理に用いられるプログラム及びデータを格納するコンピュータ読取り可能な記録媒体は、メモリ３２０２、補助情報記憶装置３２０５、又は可搬型記録媒体３２０９のような、物理的な（非一時的な）記録媒体である。
ネットワーク接続装置３２０７は、例えばＬｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＬＡＮ）等の通信ネットワークに接続され、通信に伴うデータ変換を行う通信インタフェースである。ネットワーク接続装置３２０７は、図９、図１８、又は図２４に示されるサーバ１０３やマスタサーバ３０１の９０３、９０４、９１５、９１６、２４０１、又は２４０２などの各処理部の一部として動作する。各実施形態の情報処理装置は、プログラム又はデータを外部の装置からネットワーク接続装置３２０７を介して受信し、それらをメモリ３２０２にロードして使用することができる。
なお、各実施形態の情報処理装置が図３２の全ての構成要素を含む必要はなく、用途又は条件に応じて一部の構成要素を省略することも可能である。例えば、オペレータ又はユーザからの指示又は情報を入力する必要がない場合は、入力装置３２０３が省略されてもよい。可搬型記録媒体３２０９又は通信ネットワークを利用しない場合は、媒体駆動装置３２０６又はネットワーク接続装置３２０７が省略されてもよい。
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができる。
以上の実施形態に関して、更に以下の付記を開示する。
（付記１）
第１の記憶装置と、前記第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置において、情報処理装置における、前記第２の記憶装置へのリクエスト中のリクエストに関する情報を保持する保持部と、
前記リクエストに関する情報に基づいて、前記第２の記憶装置の負荷を判定する判定部と、
を具備することを特徴とする情報処理装置。
（付記２）
前記情報処理装置は、前記第２の記憶装置のデータを読み出したときに、前記判定部が前記第２の記憶装置の負荷が第１の閾値に比較して高いと判定した場合に、前記第２の記憶装置から読み出したデータを前記第１の記憶装置に移動し、前記第１の記憶装置のデータを読み出したときに、前記判定部が前記第２の記憶装置の負荷が第２の閾値に比較して低いと判定した場合に、前記第１の記憶装置から読み出したデータを前記第２の記憶装置に移動する、ことを特徴とする付記１に記載の情報処理装置。
（付記３）
前記情報処理装置は、前記判定部が前記第２の記憶装置の負荷が第３の閾値に比較して低いと判定した場合に書き込むべきデータを前記第２の記憶装置に書き込み、前記判定部が前記第２の記憶装置の負荷が前記第３の閾値に比較して高いと判定した場合に前記書き込むべきデータを前記第１の記憶装置に書き込む、ことを特徴とする付記２に記載の情報処理装置。
（付記４）
前記情報処理装置は、書き込むべきデータのサイズが第４の閾値に比較して大きい場合には、前記書き込むべきデータを前記第１の記憶装置に書き込み、前記書き込むべきデータのサイズが前記第４の閾値に比較して小さい場合において更に前記判定部が前記第２の記憶装置の負荷が第５の閾値に比較して低いと判定した場合に前記書き込むべきデータを前記第２の記憶装置に書き込み、前記書き込むべきデータのサイズが前記第４の閾値に比較して小さい場合において更に前記判定部が前記第２の記憶装置の負荷が前記第５の閾値に比較して高いと判定した場合に前記書き込むべきデータを前記第１の記憶装置に書き込む、ことを特徴とする付記２に記載の情報処理装置。
（付記５）
前記情報処理装置は、前記判定部が前記第２の記憶装置の負荷が第６の閾値に比較して低いと判定した場合に、前記第１の記憶装置及び前記第２の記憶装置の両方に同一の書き込むべきデータを書き込み、前記判定部が前記第２の記憶装置の負荷が前記第６の閾値に比較して高いと判定した場合に、前記第１の記憶装置のみに前記書き込むべきデータを書き込む、ことを特徴とする付記１に記載の情報処理装置。
（付記６）
前記情報処理装置は、読み出すべきデータが前記第１の記憶装置及び前記第２の記憶装置の両方に記憶されている場合において、前記判定部が前記第２の記憶装置の負荷が第７の閾値に比較して低いと判定した場合に、前記第２の記憶装置から前記読み出すべきデータを読み出し、前記判定部が前記第２の記憶装置の負荷が前記第７の閾値に比較して高いと判定した場合に、前記第１の記憶装置から前記読み出すべきデータを読み出す、ことを特徴とする付記５に記載の情報処理装置。
（付記７）
前記情報処理装置は、読み出されるすデータが前記第１の記憶装置及び前記第２の記憶装置の両方に記憶されている場合において、前記第１の記憶装置及び前記第２の記憶装置の両方から前記読み出すべきデータを読み出して速く読み出されたほうの前記読み出すべきデータを採用し、前記第１の記憶装置からの前記読み出すべきデータの読出しのほうが速かった場合には、前記第２の記憶装置に記憶されている前記読み出すべきデータを削除する、ことを特徴とする付記５に記載の情報処理装置。
（付記８）
前記情報処理装置は、読み出すべきデータが前記第１の記憶装置のみに記憶されている場合において、前記判定部が前記第２の記憶装置の負荷が第８の閾値に比較して低いと判定した場合に、前記読み出すべきデータを前記第１の記憶装置から読み出した後に前記読み出したデータを前記第２の記憶装置にコピーする、ことを特徴とする付記５乃至７の何れかに記載の情報処理装置。
（付記９）
前記第１の記憶装置及び前記第２の記憶装置にアクセスする情報処理装置とは異なる情報処理装置に前記保持部及び前記判定部を具備する、ことを特徴とする付記１乃至８の何れかに記載の情報処理装置。
（付記１０）
前記第１の記憶装置及び前記第２の記憶装置にアクセスする情報処理装置に、前記保持部及び前記判定部を具備する、ことを特徴とする付記１乃至８の何れかに記載の情報処理装置。
（付記１１）
前記保持部を具備する情報処理装置間で前記リクエストに関する情報を共有する、ことを特徴とする付記１０に記載の情報処理装置。
（付記１２）
第１の記憶装置と、前記第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置における、前記第２の記憶装置へのリクエスト中のリクエストに関する情報を保持し、
前記リクエストに関する情報に基づいて、前記第２の記憶装置の負荷を判定する、
ことを特徴とする情報処理方法。
（付記１３）
第１の記憶装置と、前記第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置における、前記第２の記憶装置へのリクエスト中のリクエストに関する情報を保持するステップと、
前記リクエストに関する情報に基づいて、前記第２の記憶装置の負荷を判定するステップと、
をコンピュータに実行させるためのプログラム。
１０１ ＮＡＮＤ ＳＳＤ
１０２ ＳＣＭ ＳＳＤ
１０３ サーバ
１０４ Ｐｃｉｅ ｓｗｉｔｃｈ
３０１ マスタサーバ
３０２ ＳＣＭ ＳＳＤの負荷情報
９０１、２４０４ 負荷状態保持部
９０２、２４０３ 負荷状態判定部
９０３、２４０２ 負荷情報受信部
９０４ 負荷状態通知部
９１０ アプリケーション実行部
９１１ アクセス制御部
９１２ ＮＡＮＤ Ｉ／Ｏキュー
９１３ ＳＣＭ Ｉ／Ｏキュー
９１４ Ｐｃｉｅ Ｉ／Ｆ
９１５、２４０１ 負荷情報通知部
９１６ 負荷状態受信部
３１０１ ＲＡＩＤ構成のＮＡＮＤ ＳＳＤ
３１０２ ＲＡＩＤ構成のＳＣＭ ＳＳＤ
３２０１ ＣＰＵ
３２０２ メモリ
３２０３ 入力装置
３２０４ 出力装置
３２０５ 補助情報記憶装置
３２０６ 媒体駆動装置
３２０７ ネットワーク接続装置
３２０８ バス
３２０９ 可搬記録媒体

Claims (8)

  1. 第１の記憶装置と、前記第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置における、前記第２の記憶装置へのリクエスト中のリクエストに関する情報を保持する保持部と、
    前記リクエストに関する情報に基づいて、前記第２の記憶装置の負荷を判定する判定部と、
    前記第２の記憶装置のデータを読み出したときに、前記判定部が前記第２の記憶装置の負荷が第１の閾値に比較して高いと判定した場合に、前記第２の記憶装置から読み出したデータを前記第１の記憶装置に移動し、前記第１の記憶装置のデータを読み出したときに、前記判定部が前記第２の記憶装置の負荷が第２の閾値に比較して低いと判定した場合に、前記第１の記憶装置から読み出したデータを前記第２の記憶装置に移動する制御を行う制御部と、
    を具備することを特徴とする情報処理システム。
  2. 前記制御部は、前記判定部が前記第２の記憶装置の負荷が第３の閾値に比較して低いと判定した場合に書き込むべきデータを前記第２の記憶装置に書き込み、前記判定部が前記第２の記憶装置の負荷が前記第３の閾値に比較して高いと判定した場合に前記書き込むべきデータを前記第１の記憶装置に書き込む制御を行う、ことを特徴とする請求項１に記載の情報処理システム。
  3. 前記制御部は、書き込むべきデータのサイズが第４の閾値に比較して大きい場合には、前記書き込むべきデータを前記第１の記憶装置に書き込み、前記書き込むべきデータのサイズが前記第４の閾値に比較して小さい場合において更に前記判定部が前記第２の記憶装置の負荷が第５の閾値に比較して低いと判定した場合に前記書き込むべきデータを前記第２の記憶装置に書き込み、前記書き込むべきデータのサイズが前記第４の閾値に比較して小さい場合において更に前記判定部が前記第２の記憶装置の負荷が前記第５の閾値に比較して高いと判定した場合に前記書き込むべきデータを前記第１の記憶装置に書き込む制御を行う、ことを特徴とする請求項１に記載の情報処理システム。
  4. 前記情報処理システムは、前記情報処理装置を含む複数の情報処理装置を具備し、
    前記保持部及び前記判定部は、前記複数の情報処理装置のうちの、前記第１の記憶装置及び前記第２の記憶装置にアクセスする情報処理装置とは異なる情報処理装置が具備する、ことを特徴とする請求項１乃至３の何れかに記載の情報処理システム。
  5. 前記情報処理装置が、前記保持部、前記判定部、及び前記制御部を具備する、ことを特徴とする請求項１乃至３の何れかに記載の情報処理システム。
  6. 前記情報処理システムは、前記情報処理装置を複数具備し、複数の前記情報処理装置間で前記リクエストに関する情報を共有し、
    複数の前記情報処理装置の各々では、自装置の具備する前記判定部が、共有する前記リクエストに関する情報に基づいて前記判定を行い、該判定の結果に基づいた前記制御を自装置の具備する前記制御部が行うことを特徴とする請求項５に記載の情報処理システム。
  7. 第１の記憶装置と、前記第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置を具備する情報処理システムが行う情報処理方法であって、
    前記情報処理システムが具備する保持部が、前記情報処理装置における、前記第２の記憶装置へのリクエスト中のリクエストに関する情報を保持し、
    前記情報処理システムが具備する判定部が、前記リクエストに関する情報に基づいて、前記第２の記憶装置の負荷を判定し、
    前記第２の記憶装置のデータを読み出したときに、前記判定部が前記第２の記憶装置の負荷が第１の閾値に比較して高いと判定した場合に、前記第２の記憶装置から読み出したデータを前記第１の記憶装置に移動し、前記第１の記憶装置のデータを読み出したときに、前記判定部が前記第２の記憶装置の負荷が第２の閾値に比較して低いと判定した場合に、前記第１の記憶装置から読み出したデータを前記第２の記憶装置に移動する制御を、前記情報処理システムが具備する制御部が行う、
    ことを特徴とする情報処理方法。
  8. 第１の記憶装置と、前記第１の記憶装置よりもアクセス速度が速い第２の記憶装置にアクセス可能な情報処理装置における、前記第２の記憶装置へのリクエスト中のリクエストに関する情報を保持するステップと、
    前記リクエストに関する情報に基づいて、前記第２の記憶装置の負荷を判定するステップと、
    前記第２の記憶装置のデータを読み出したときに、前記判定するステップにおいて前記第２の記憶装置の負荷が第１の閾値に比較して高いと判定した場合に、前記第２の記憶装置から読み出したデータを前記第１の記憶装置に移動し、前記第１の記憶装置のデータを読み出したときに、前記判定するステップにおいて前記第２の記憶装置の負荷が第２の閾値に比較して低いと判定した場合に、前記第１の記憶装置から読み出したデータを前記第２の記憶装置に移動する制御を行うステップと、
    を前記情報処理装置に実行させるためのプログラム。
JP2017068585A 2017-03-30 2017-03-30 情報処理システム、方法、及びプログラム Active JP6822274B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017068585A JP6822274B2 (ja) 2017-03-30 2017-03-30 情報処理システム、方法、及びプログラム
US15/924,927 US10860225B2 (en) 2017-03-30 2018-03-19 Apparatus and method for routing access based on device load
JP2020190611A JP6969656B2 (ja) 2017-03-30 2020-11-17 情報処理システム、方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017068585A JP6822274B2 (ja) 2017-03-30 2017-03-30 情報処理システム、方法、及びプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020190611A Division JP6969656B2 (ja) 2017-03-30 2020-11-17 情報処理システム、方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2018169941A JP2018169941A (ja) 2018-11-01
JP6822274B2 true JP6822274B2 (ja) 2021-01-27

Family

ID=63669472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017068585A Active JP6822274B2 (ja) 2017-03-30 2017-03-30 情報処理システム、方法、及びプログラム

Country Status (2)

Country Link
US (1) US10860225B2 (ja)
JP (1) JP6822274B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631380B1 (ko) * 2018-05-17 2024-02-01 에스케이하이닉스 주식회사 데이터 연산을 수행할 수 있는 다양한 메모리 장치를 포함하는 반도체 시스템
JP2021086583A (ja) 2019-11-29 2021-06-03 キヤノン株式会社 情報処理装置、制御装置および制御装置の制御方法
KR20210077230A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 메모리 시스템의 동작 방법 및 장치
US11487592B2 (en) * 2020-01-22 2022-11-01 EMC IP Holding Company LLC Dynamic application migration across storage platforms
US11579800B2 (en) * 2020-05-29 2023-02-14 EMC IP Holding Company LLC Input / output load balancing in a data storage system
CN112631682A (zh) * 2020-12-28 2021-04-09 北京百度网讯科技有限公司 小程序处理方法、装置、设备及存储介质
US11720284B2 (en) * 2021-04-29 2023-08-08 Micron Technology, Inc. Low latency storage based on data size

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0944381A (ja) 1995-07-31 1997-02-14 Toshiba Corp データ格納方法およびデータ格納装置
JP4318914B2 (ja) * 2002-12-26 2009-08-26 富士通株式会社 ストレージシステム及びその動的負荷管理方法
WO2009032712A2 (en) * 2007-08-29 2009-03-12 Nirvanix, Inc. Method and system for moving requested files from one storage location to another
JP2013164822A (ja) * 2012-02-13 2013-08-22 Fujitsu Ltd 負荷閾値算出プログラム、負荷閾値算出装置および負荷閾値算出方法
US9003150B2 (en) * 2012-04-26 2015-04-07 Hitachi, Ltd. Tiered storage system configured to implement data relocation without degrading response performance and method
US9015111B2 (en) * 2013-04-05 2015-04-21 Hitachi, Ltd. Storage system and storage system control method
JP6269257B2 (ja) * 2014-03-31 2018-01-31 富士通株式会社 情報処理装置、情報処理システム、情報処理装置の制御プログラム、および情報処理装置の制御方法
US10002025B2 (en) * 2014-08-29 2018-06-19 Hitachi, Ltd. Computer system and load leveling program

Also Published As

Publication number Publication date
US20180285012A1 (en) 2018-10-04
US10860225B2 (en) 2020-12-08
JP2018169941A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6822274B2 (ja) 情報処理システム、方法、及びプログラム
US20180349030A1 (en) Storage control device, storage control program, and storage system
US9747044B2 (en) Interleaving read and write requests to reduce latency and maximize throughput in a flash storage device
US7536505B2 (en) Storage system and method for controlling block rearrangement
US10649667B2 (en) Mitigating GC effect in a RAID configuration
US9128855B1 (en) Flash cache partitioning
KR102363519B1 (ko) 솔리드 스테이트 드라이브 및 그것의 동작 방법
Dong et al. Data elevator: Low-contention data movement in hierarchical storage system
JP5052278B2 (ja) 記憶装置を制御する装置及び方法
US8904119B2 (en) Method and structures for performing a migration of a logical volume with a serial attached SCSI expander
US11128535B2 (en) Computer system and data management method
WO2018171296A1 (zh) 一种文件合并方法及控制器
US10678431B1 (en) System and method for intelligent data movements between non-deduplicated and deduplicated tiers in a primary storage array
JP2009087282A (ja) 並列計算システムおよび並列計算方法
US20130262904A1 (en) Storage apparatus and method of determining device to be activated
Huffman et al. The nonvolatile memory transformation of client storage
US20180181316A1 (en) Apparatus and method to store de-duplicated data into storage devices while suppressing latency and communication load
US20070245081A1 (en) Storage system and performance tuning method thereof
US10705733B1 (en) System and method of improving deduplicated storage tier management for primary storage arrays by including workload aggregation statistics
US8938596B2 (en) Storage apparatus, control apparatus, and storage apparatus control method
JP6969656B2 (ja) 情報処理システム、方法、及びプログラム
JP2005202942A (ja) 情報記録媒体、データ処理装置及びデータ処理方法
US10671307B2 (en) Storage system and operating method thereof
US8972634B2 (en) Storage system and data transfer method
JP2020177274A (ja) ストレージ装置、ストレージシステムおよびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20201117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6822274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150