CN108335711B - 非易失性存储器件、其操作方法及存储设备 - Google Patents

Abstract

一种非易失性存储器件执行包括以下步骤的方法：使得非易失性存储器件的就绪/忙碌信号引脚指示非易失性存储器件处于预充电忙碌状态，其中非易失性存储器件不能够执行对其非易失性存储单元的存储器访问操作；将一个或多个字线预充电电压施加到非易失性存储器件的多条字线中的一条或多条选定的字线以对选定的字线进行预充电；以及在预充电操作的至少一部分之后，使得就绪/忙碌信号引脚从指示预充电忙碌状态转变为指示非易失性存储器件处于就绪状态，其中非易失性存储器件能够执行对其非易失性存储单元的存储器访问操作。

Description

非易失性存储器件、其操作方法及存储设备

相关申请的交叉引用

本申请要求于2017年1月18日在韩国知识产权局提交的韩国专利申请No.10-2017-0008782的优先权，该申请的公开内容通过引用全部并入本文中。

技术领域

本文公开的发明构思的实施例涉及半导体电路，并且更具体地涉及非易失性存储器件、非易失性存储器件的操作方法和包括非易失性存储器件的存储设备。

背景技术

存储设备是指在主机设备(例如，计算机、智能电话和智能板)的控制下存储数据的设备。存储设备包括将数据存储在诸如硬盘驱动器(HDD)之类的磁盘上的设备或者将数据存储在半导体存储器(特别是非易失性存储器，例如固态驱动器(SSD)或存储卡)上的设备。

非易失性存储器包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存设备、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

随着半导体制造技术的发展，存储设备的集成度及其容量不断提高。存储设备的高集成度使得可以降低制造存储设备所需的成本。然而，存储设备的高集成度会导致存储设备的规模缩小和结构变化，从而出现各种新问题。这样的问题导致存储设备中存储的数据的损坏，从而降低存储设备的可靠性。需要能够提高存储设备的可靠性的方法和设备。

发明内容

本发明构思的实施例提供一种具有改进的可靠性的非易失性存储器件、该非易失性存储器件的操作方法以及包括该非易失性存储器件的存储设备。

在一个方面，一种非易失性存储器件包括：存储单元阵列，包括被配置为在其中存储数据的多个非易失性存储单元，其中每个非易失性存储单元连接到所述存储单元阵列的多条字线中的一条和多条位线中的一条；行解码器，连接到所述字线并被配置为选择性地将至少一个字线电压施加到所述字线中的至少一条；页缓冲器，连接到所述多条位线；以及就绪/忙碌信号引脚。所述非易失性存储器件被配置为通过以下操作来执行字线预充电操作：使得所述就绪/忙碌信号引脚指示所述非易失性存储器件处于预充电忙碌状态，在所述预充电忙碌状态下所述非易失性存储器件不能够执行对所述非易失性存储单元的存储器访问操作；将一个或多个字线预充电电压施加到所述多条字线中的一条或多条选定的字线以对所述选定的字线进行预充电；以及在所述字线预充电操作的至少一部分之后，使得所述就绪/忙碌信号引脚从指示所述预充电忙碌状态转变为指示所述非易失性存储器件处于就绪状态，在所述就绪状态下所述存储器件能够执行对所述非易失性存储单元的存储器访问操作。

在另一方面，一种非易失性存储器系统包括：非易失性存储器件，具有存储单元阵列，所述存储单元阵列包括被配置为在其中存储数据的多个非易失性存储单元，其中每个非易失性存储单元连接到所述存储单元阵列的多条字线中的一条和多条位线中的一条，其中所述非易失性存储器件包括就绪/忙碌信号引脚；以及存储器控制器，被配置为控制所述非易失性存储器件的操作。所述非易失性存储器系统被配置为通过以下操作来执行字线预充电操作：使得所述就绪/忙碌信号引脚指示所述非易失性存储器件处于预充电忙碌状态，在所述预充电忙碌状态下所述非易失性存储器件不能够执行对所述非易失性存储单元的存储器访问操作；将一个或多个字线预充电电压施加到所述多条字线中的一条或多条选定的字线以对所述选定的字线进行预充电；在所述字线预充电操作的至少一部分之后，使得所述就绪/忙碌信号引脚从指示所述预充电忙碌状态转变为指示所述非易失性存储器件处于就绪状态，在所述就绪状态下所述非易失性存储器件能够执行对所述非易失性存储单元的存储器访问操作。

在又一方面，提供了一种用于执行对非易失性存储器件的预充电操作的方法，所述非易失性存储器件具有存储单元阵列，所述存储单元阵列包括被配置为在其中存储数据的多个非易失性存储单元，其中每个非易失性存储单元连接到所述存储单元阵列的多条字线中的一条和多条位线中的一条。所述方法包括：使得非易失性存储器件的就绪/忙碌信号引脚指示非易失性存储器件处于预充电忙碌状态，在所述预充电忙碌状态下非易失性存储器件不能够执行对所述非易失性存储单元的存储器访问操作；将一个或多个字线预充电电压施加到所述多条字线中的一条或多条选定的字线以对所述选定的字线进行预充电；以及在所述预充电操作的至少一部分之后，使得所述就绪/忙碌信号引脚从指示所述预充电忙碌状态转变为指示所述非易失性存储器件处于就绪状态，在所述就绪状态下所述非易失性存储器件能够执行对所述非易失性存储单元的存储器访问操作。

在又一方面，一种存储器控制器包括：非易失性存储器件接口，用于与具有至少一条字线的非易失性存储器件通信；以及预充电控制块，被配置为确定所述非易失性存储器件应当何时执行预充电操作，并且还被配置为使得所述存储器控制器经由所述非易失性存储器件接口向所述非易失性存储器件发送命令，其中所述命令使得所述非易失性存储器件执行所述预充电操作，其中在所述预充电操作中，所述非易失性存储器件以预充电电压对所述非易失性存储器件的所述至少一条字线进行预充电。

附图说明

根据参考以下附图的以下描述，上述和其他目的和特征将变得清楚，其中，除非另有说明，否则相似的附图标记在各个附图中指代相似的部件。

图1是示出了非易失性存储器件的实施例的框图。

图2是示出了非易失性存储器件的字线预充电操作的示例的流程图。

图3示出了存储块的示例实施例。

图4示出了图3的存储块中与第二位线相对应的单元串。

图5示出了当对图3和图4的单元串执行读操作时电压的变化。

图6示出了在施加图5的电压时与第二位线连接的单元串的状态。

图7示出了在图6的单元串中通道的电压由于图5的电压变化而改变的示例。

图8示出了电压随时间的推移而变化的示例。

图9示出了与字线预充电操作相关联的存储块和行解码器电路的示例。

图10是示出了非易失性存储器件的操作方法的另一示例实施例的流程图。

图11和图12示出了在非易失性存储器件中引起字线预充电操作的命令的示例。

图13是示出了非易失性存储器件执行字线预充电操作的模式的示例的流程图。

图14是示出了存储设备的实施例的框图。

图15是示出了控制器发出预充电命令的示例的流程图。

图16示出了控制器响应于通电而发出预充电命令的另一示例。

图17是示出了控制器发出预充电命令的另一示例的流程图。

图18示出了控制器执行预充电模式的示例。

图19是示出了控制器基于空闲时间的长度发出预充电命令的示例的流程图。

图20是示出了控制器基于空闲时间的长度发出预充电命令的另一示例的流程图。

图21示出了控制器周期性地执行预充电操作的示例。

图22示出了控制器将预充电命令与命令一起调度的示例。

图23示出了控制器将预充电命令与命令一起调度的另一示例。

具体实施方式

以下，将参照附图清楚详细地描述实施例。

如在本发明构思的技术领域中通常的做法，可以以功能块、单元和/或模块来描述并示出实施例的一个或多个元素。这些功能块、单元和/或模块通过诸如逻辑电路、微处理器、硬连线电路等的电子电路物理地实现，并且可以可选地由固件和/或软件驱动。此外，在不脱离本发明构思的范围的情况下，实施例的每个功能块、单元和/或模块可以物理地分离成两个或更多个交互和离散的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的两个或更多个功能块、单元和/或模块可以物理地组合成更复杂的块或单元。

图1是示出了非易失性存储器件110的实施例的框图。参考图1，非易失性存储器件110可以包括存储单元阵列111、行解码器电路112、页缓冲器电路113、数据输入/输出电路114和控制逻辑电路115。非易失性存储器件110通过一条或多条总线(例如，数据总线、地址总线、命令总线等)与存储器控制器进行通信，所述总线包括就绪/忙碌(R/nB)信号引脚5，下面将对其进行更详细的描述。

存储单元阵列111包括多个存储块BLK1至BLKz。存储块BLK1至BLKz中的每一个包括多个存储单元。存储块BLK1至BLKz中的每一个可以通过一条或多条地选择线GSL、多条字线WL、多条伪字线DWL和一条或多条串选择线SSL连接到行解码器电路112。存储块BLK1至BLKz中的每一个可以通过多条位线BL连接到页缓冲器电路113。存储块BLK1至BLKz可以共同连接到位线BL。存储块BLK1至BLKz的存储单元可以具有相同的结构。

在实施例中，存储块BLK1至BLKz中的每一个可以与擦除操作的单位相对应。可以以存储块为单位对存储单元阵列111的存储单元进行擦除。可以同时对属于存储块的存储单元进行擦除。作为另一示例，存储块BLK1至BLKz中的每一个可以划分为多个子块。每个子块可以与擦除操作的单位相对应。

行解码器电路112通过地选择线GSL、字线WL、伪字线DWL和串选择线SSL连接到存储单元阵列111。行解码器电路112根据控制逻辑电路115的控制进行操作。行解码器电路112可以对通过输入/输出通道从控制器120(参考图14)接收的地址进行解码，并且可以基于解码的地址在编程、读取或擦除操作期间将电压施加到串选择线SSL、字线WL、伪字线DWL和地选择线GSL。

页缓冲器电路113通过位线BL连接到存储单元阵列111。页缓冲器电路113通过多条数据线DL连接到数据输入/输出电路114。页缓冲器电路113根据控制逻辑电路115的控制进行操作。在编程操作期间，页缓冲器电路113可以将要编程的数据存储在存储单元中。页缓冲器电路113可以基于存储的数据将电压施加到位线BL。在读操作或验证读操作期间，页缓冲器电路113可以感测位线BL的电压并且可以存储感测的结果。

数据输入/输出电路114通过数据线DL与页缓冲器电路113连接。数据输入/输出电路114可以通过输入/输出通道将页缓冲器电路113读取的数据输出到控制器120，并且可以将通过输入/输出通道从控制器120接收的数据发送到页缓冲器电路113。

控制逻辑电路115可以通过输入/输出通道从控制器120接收命令并且通过控制通道接收控制信号。控制逻辑电路115可以对接收的命令进行解码，并且可以基于解码的命令控制非易失性存储器件110。例如，非易失性存储器件110可以在控制逻辑电路115的控制下执行编程、读取或擦除操作。

控制逻辑电路115可以包括字线预充电块116。字线预充电块116可以控制行解码器电路112以便执行将在下文描述的字线预充电操作。

图2是示出了非易失性存储器件110的字线预充电操作的示例实施例的流程图。参考图1和图2，在操作S110中，非易失性存储器件110进入预充电忙碌状态。例如，非易失性存储器件110可以响应于来自外部的命令或者在内部环境满足条件(例如，通电或断电)时进入预充电模式。在预充电模式下，非易失性存储器件110可以进入预充电忙碌状态。在预充电忙碌状态下，非易失性存储器件110可以将信号设置为忙碌状态。例如，信号可以是就绪/忙碌信号引脚5处的就绪/忙碌信号，其指示非易失性存储器件110是能够处理请求(例如，处于就绪状态)还是不能处理请求(例如，处于忙碌状态)。如果就绪/忙碌信号引脚5处的就绪/忙碌信号已经处于忙碌状态，则非易失性存储器件110可以保持就绪/忙碌信号引脚5处的就绪/忙碌信号的忙碌状态。

在操作S120中，非易失性存储器件110(例如，行解码器电路112)可以用正电压对一个或多个存储块的字线进行预充电。预充电可以包括将正电压施加到字线以及使字线浮置。如果进行预充电，则字线可以被充上正电压。

在操作S130中，非易失性存储器件110可以返回到就绪状态。例如，非易失性存储器件110可以将就绪/忙碌信号引脚5处的就绪/忙碌信号设置为就绪状态。

与编程操作或擦除操作不同，可以执行字线预充电操作以用正电压对字线充电，而不改变写入存储单元中的数据。与读操作不同，可以在不使用页缓冲器电路113的情况下，即，在不改变施加到位线BL的电压以保持位线BL的电压的情况下或者在不将任何电压施加到位线BL的情况下，执行字线预充电操作。例如，位线BL可以被浮置或者可以被供应固定电压，同时执行字线预充电操作。可以同时在两个或更多个存储块中执行字线预充电操作。可以在所有存储块BLK1至BLKz中同时执行字线预充电操作，或者仅在存储块BLK1至BLKz中的一些(即，一个或多个)中执行字线预充电操作。

字线预充电操作可以不用于改变写入存储单元中的数据或读取写入存储单元中的数据，即，访问存储单元。字线预充电操作可以用于提高写入存储单元中的数据的可靠性，而不管对存储单元的访问如何。

图3示出了存储块BLKa的示例实施例。图4示出了图3的存储块BLKa中与第二位线BL2相对应的单元串CS。在实施例中，图4中示出了连接到第二位线BL2的单元串CS。然而，连接到不同位线BL1、BL3或BL4的单元串CS可以具有与图4所示相同的结构。

参考图3和图4，单元串CS可以按行和列布置在基板SUB上。单元串CS可以共同连接到形成在基板SUB上(或中)的公共源极线CSL。在图3中，对基板SUB的位置进行例示以帮助理解存储块BLKa的结构。实施例在图3和图4中被例示为公共源极线CSL连接到单元串CS的下端。然而，公共源极线CSL是否电连接到单元串CS的下端并不重要。此外，实施例可以不限于公共源极线CSL物理地位于单元串CS的下端的情况。实施例在图3中被例示为单元串CS以四乘四的矩阵来布置。然而，存储块BLKa中的单元串CS的数量可以多于或少于该数量。

每行的单元串可以连接到第一地选择线GSL1和第二地选择线GSL2中相应的一条，并连接到第一串选择线SSL1至第四串线选择线SSL4中相应的一条。例如，与第一串选择线SSL1和第二串选择线SSL2相对应的行的单元串可以共同连接到第一地选择线GSL1。与第三串选择线SSL3和第四串选择线SSL4相对应的行的单元串可以共同连接到第二地选择线GSL2。

每列的单元串可以连接到第一位线BL1至第四位线BL4中相应的一条。为了便于说明，连接到第二串选择线SSL2和第三串选择线SSL3的单元串用较浅的阴影表示。

每个单元串CS可以包括具有连接到相应地选择线的控制端的至少一个地选择晶体管GST、均具有分别连接到多条字线WL1至WL8的控制端的多个存储单元MC、和均具有连接到相应串选择线的控制端的串选择晶体管SST。在每个单元串CS中，地选择晶体管GST、存储单元MC和串选择晶体管SST可以沿垂直于基板SUB的方向彼此串联连接，并且可以沿垂直于基板SUB的方向顺序地堆叠。

在实施例中，在每个单元串CS中，可以在存储单元MC和地选择晶体管GST之间设置第一伪存储单元DMC1。单元串CS的第一伪存储单元DMC1的控制端可以共同连接到第一伪字线DWL1。在每个单元串CS中，可以在串选择晶体管SST和存储单元MC之间设置第二伪存储单元DMC2。单元串CS的第二伪存储单元DMC2的控制端可以共同连接到第二伪字线DWL2。在每个单元串CS中，可以在存储单元MC之间设置一个或多个伪存储单元。

伪存储单元DMC1和DMC2可以具有与存储单元MC相同的结构，并且不可以被编程(例如，禁止编程)，或者可以被编程为与存储单元MC不同。例如，当存储单元被编程以形成两个或更多个阈值电压分布时，伪存储单元DMC1和DMC2可以被编程为具有一个阈值电压分布范围。

位于与基板SUB或地选择晶体管GST相同高度(或顺序)处的单元串CS的存储单元的控制端可以彼此电连接。布置在与基板SUB或地选择晶体管GST不同高度(或顺序)处的单元串CS的存储单元可以彼此电分离。实施例在图3中被例示为相同高度的存储单元连接到同一字线。然而，相同高度的存储单元可以在形成存储单元的平面上彼此直接连接，或者可以通过诸如金属层的另一层彼此间接连接。

存储块BLKa可以被设置在三维(3D)存储阵列处。3D存储阵列在存储单元MC的阵列的一个或多个物理层级中单片地形成，所述存储单元MC的阵列具有布置于硅基板上方的有源区以及与那些存储单元的操作相关联的电路。与存储单元MC的操作相关联的电路可以位于这种基板之上或之内。术语“单片(monolithic)”意指3D阵列的每一层级的层直接沉积在3D存储阵列的每一下层级的层上。

在实施例中，3D存储阵列包括竖直取向的竖直NAND串(或单元串)，使得至少一个存储单元位于另一存储单元上方。该至少一个存储单元可以包括电荷陷阱层。每个竖直NAND串还可以包括位于存储单元MC之上的至少一个选择晶体管。该至少一个选择晶体管可以具有与存储单元MC相同的结构，并且可以与存储单元MC一致地形成。

以下专利文献(通过引用并入本文)描述了用于三维存储阵列的适当构造，其中三维存储阵列被构造为多个层级，并在层级之间共享字线和/或位线：美国专利No.7,679,133；8,553,466；8,654,587；8,559,235；以及美国专利公开No.2011/0233648。

图5示出了当对图3和图4的单元串CS执行读操作时电压的变化。图5示出了电压随时间的推移而变化。参考图3至图5，在执行读操作时，选定的存储块和未选定的存储块可以彼此区分(或识别或寻址)。例如，包括通过从外部设备接收的读操作的地址而被识别为读目标的存储单元在内的存储块可以被称为选定的存储块，而其余的存储块可以被称为未选定的存储块。

在执行读操作时，选定的串选择线和未选定的串选择线可以彼此区分。例如，在选定的存储块中，与通过从外部设备接收的读操作的地址而被识别为读目标的存储单元相对应的串选择线可以被称为选定的串选择线，而其余的串选择线可以被称为未选定的串选择线。

在执行读操作时，选定的地选择线和未选定的地选择线可以彼此区分。例如，在选定的存储块中，与通过从外部设备接收的读操作的地址而被识别为读目标的存储单元相对应的地选择线可以被称为选定的地选择线，而其余的地选择线可以被称为未选定的地选择线。

在执行读操作时，选定的字线和未选定的字线可以彼此区分。例如，在选定的存储块中，与通过从外部设备接收的读操作的地址而被识别为读目标的存储单元相对应的字线可以被称为选定的字线，而其余的字线可以被称为未选定的字线。

在第一时间点T1，将导通电压VON施加到选定的串选择线。导通电压VON可以具有足以导通串选择晶体管SST的电平。在第一时间点T1，可以将截止电压VOFF施加到未选定的串选择线，或者可以将未选定的串选择线的电压保持在截止电压VOFF。截止电压VOFF可以具有足以确保串选择晶体管SST截止的电平。作为另一实施例，在第一时间点T1，可以在向未选定的串选择线施加预脉冲PRE之后将截止电压VOFF施加到未选定的串选择线。预脉冲PRE可以具有足以导通串选择晶体管SST的电平。也就是说，连接到未选定的串选择线的串选择晶体管可以被导通，然后被截止。

在第一时间点T1，将读电压VR中的一个读电压VR施加到选定的字线。读电压VR可以具有根据写入存储单元MC中的数据而形成的存储单元MC的阈值电压分布范围之间的电平。可以根据在当前执行的读操作期间要确定的阈值电压电平来选择读电压VR之一。在第一时间点T1，将读通过电压VRP施加到未选定的字线。读通过电压VRP可以具有足以导通存储单元MC的电平。

在第一时间点T1，将导通电压VON施加到选定的地选择线。在第一时间点T1，可以将截止电压VOFF施加到未选定的地选择线，或者可以将未选定的地选择线的电压保持在截止电压VOFF。作为另一实施例，在第一时间点T1，可以在向未选定的地选择线施加预脉冲PRE之后将截止电压VOFF施加到未选定的地选择线。

在第二时间点T2，选定的串选择线的电压可以达到导通电压VON的目标电平。选定的字线的电压可以达到读电压VR的目标电平。选定的地选择线的电压可以达到导通电压VON的目标电平。

在第三时间点T3，未选定的字线的电压可以达到读通过电压VRP的目标电平。在第一时间点T1和第三时间点T3之间，未选定的字线的电压可以增加电压差ΔV。

在第四时间点T4，可以开始恢复选定的串选择线、选定的字线、未选定的字线和选定的地选择线的电压。

在第五时间点T5，将选定的串选择线的电压恢复到截止电压VOFF。将选定的字线的电压恢复到正电压VP。将选定的地选择线的电压恢复到截止电压VOFF。

在第六时间点T6，将未选定的字线的电压恢复到正电压VP。正电压VP和多个正电压VP可以具有相同的电平或不同的电平。

在图5中，将字线WL1至WL8的电压恢复到正电压VP或多个正电压VP。这被称为“正恢复PR”。与将字线的电压恢复到地电压的情况相比，如果执行正恢复PR，则容易将选定的字线的电压调整为多个读电压VR中的一个读电压VR，并且因此，用于调整的时间可减少。此外，与将字线的电压恢复到地电压的情况相比，如果执行正恢复PR，则未选定的字线的电压所增加的电压差ΔV可减小，从而降低未选定的字线和相应存储单元的通道之间的耦合。根据正恢复PR，如从图5所理解的，在第一时间点T1之前，选定的字线的电压和未选定的字线的电压被设置为正电压VP或多个正电压VP。

在实施例中，可以将与施加到字线WL1至WL8的电压相同或更小的电压施加到伪字线DWL1和DWL2。

图6示出了在施加图5的电压时与第二位线BL2连接的单元串的状态。在实施例中，假设由第一串选择线SSL1和第五字线WL5定义的存储单元被选为读目标。在图6中，通过将被选为读目标的存储单元置于正方形内而对其进行标识。

参考图3、图5和图6，将导通电压VON施加到第一串选择线SSL1，将截止电压VOFF分别施加到第二串选择线SSL2至第四串选择线SSL4。将读电压VR施加到第五字线WL5，将读通过电压VRP分别施加到其余字线WL1至WL4和WL6至WL8以及第一伪字线DWL1和第二伪字线DWL2。将导通电压VON施加到第一地选择线GSL1，将截止电压VOFF施加到第二地选择线GSL2。

在实施例中，假设与第二串选择线SSL2和第三串选择线SSL3以及第五字线WL5相对应的存储单元通过读电压VR而截止。在图6中，“X”标记指示截止的存储单元。假设与第四串选择线SSL4和第五字线WL5相对应的存储单元通过读电压VR而导通。在图6中，通过将导通的存储单元置于圆圈内而对其加以指示。

在读操作期间，在用正电压(例如，电源电压VDD)充电之后，位线可以被浮置，并且可以将地电压提供给公共源极线CSL。

在与第二串选择线SSL2相对应的单元串中，由该单元串的存储单元形成的通道被截止的存储单元分成第一通道CH1和第二通道CH2。在与第三串选择线SSL3相对应的单元串中，由该单元串的存储单元形成的通道被截止的存储单元分成第三通道CH3和第四通道CH4。

图7示出了在图6的单元串中通道的电压由于图5的电压变化而改变的示例。参考图6和图7，第二通道CH2通过地选择晶体管GST连接到公共源极线CSL。由于第二通道CH2通过施加到第一地选择线GSL1的导通电压VON而连接到公共源极线CSL，所以第二通道CH2的电压是地电压VSS。

第一通道CH1是浮置的通道。因此，第一通道CH1可能受到第六字线WL6至第八字线WL8和第二伪字线DWL2的电压所增加的电压差ΔV的耦合的影响。由于耦合的影响，第一通道CH1的电压(或电势)从初始电压VINI增加(ΔV×C)(C是耦合系数)。

第三通道CH3是浮置的通道。因此，第三通道CH3的电压改变为与第一通道CH1的电压类似。

第四通道CH4也是浮置的通道。因此，第四通道CH4的电压改变为与第一通道CH1的电压类似，除了第四通道CH4受到来自第一字线WL1至第四字线WL4和第一伪字线DWL1的耦合的影响。

第一通道CH1和第二通道CH2之间出现电压差。随着第一通道CH1和第二通道CH2之间的电压差增加，在第一通道CH1和第二通道CH2之间产生热电子或载流子的概率增加，并且热电子注入或热载流子注入发生的概率增加。如果发生热电子注入或热载流子注入，则位于第一通道CH1和第二通道CH2之间或位于第一通道CH1和第二通道CH2之间的边界上的存储单元的阈值电压可以改变，因此，写入存储单元中的数据可能会损坏或毁坏。

为了防止上述问题，可以将预脉冲PRE(参考图5)施加到未选定的串选择线，使得第一通道CH1的增加的电压的一部分通过串选择晶体管SST被放电，因此，第一通道CH1和第二通道CH2之间的电压差可以减小。此外，正恢复PR的正电压VP或多个正电压VP可以抑制第一通道CH1的电压增加，并且因此第一通道CH1和第二通道CH2之间的电压差可以减小。

图8示出了电压随时间的推移而变化的示例。在图8中，横轴表示时间T，纵轴表示电压V。在实施例中，图8示出了当在不对存储块BLKa执行编程操作、读操作和擦除操作时而单独留下(1eft alone)了存储单元时，字线电压V_WL和电压差ΔV随时间的推移而变化。为了简要描述，在图8中示出了一条字线的字线电压V_WL和电压差ΔV变化。

如果对存储单元执行诸如编程操作、读操作或擦除操作之类的访问操作，则可以用为正电压VP的字线电压V_WL对字线充电。之后，如果存储单元不被访问，即被单独留下，则充入字线的正电压VP可随时间的推移而放电。随着外围温度升高，充入字线的正电压VP的放电可变快。也就是说，字线电压V_WL可随着时间的推移从正电压VP逐渐减小。

此外，多个存储块的字线WL1至WL8、DWL1和DWL2通过通路晶体管连接到公共电源线(参考图9)。提供给电源线的电压通过选定的存储块的通路晶体管而被提供给字线WL1至WL8、DWL1和DWL2。当电压通过电源线被提供给选定的存储块的字线WL1至WL8、DWL1和DWL2并被恢复时，由于耦合，电源线的电压变化可能影响未选定的存储块的字线WL1至WL8、DWL1和DWL2的电压。例如，当电源线的电压被恢复时，未选定的存储块的字线WL1至WL8、DWL1和DWL2的电压可减小。

随着字线电压V_WL减小，电压差ΔV可逐渐增加。也就是说，在存储单元未被访问并被单独留下一段时间之后对存储单元执行读操作的情况下，当被单独留下的存储单元增加时，电压差ΔV可随时间(在下文中被称为“单独留下时间”)增加。因此，随着单独留下时间增加，在读操作期间在第一通道CH1和第二通道CH2中发生热电子注入或热载流子注入的概率增加。这意味着数据被损坏或毁坏的概率增加。

此外，字线的电压减小的程度可以根据在制造工艺中给出的字线的特性以及根据存储单元阵列111(参考图1)中字线的位置而变化。也就是说，第三通道CH3和第四通道CH4的电压可以改变。因此，随着单独留下时间增加，在读操作期间在第三通道CH3和第四通道CH4中发生热电子注入或热载流子注入的概率增加。这意味着数据被损坏的概率增加。

为了防止上述问题，非易失性存储器件110可以执行字线预充电操作，其中在不访问存储单元的情况下将字线充上正电压。

图9示出了与字线预充电操作相关联的存储块BLK1和BLK2以及行解码器电路112的示例。参考图1和图9，行解码器电路112包括与第一存储块BLK1相对应的第一通路晶体管PT1、与第二存储块BLK2相对应的第二通路晶体管PT2和内部电路IC。在实施例中，假设第一存储块BLK1和第二存储块BLK2被选为字线预充电操作的目标。

第一通路晶体管PT1可以设置在第一存储块BLK1的字线WL和连接到内部电路IC的第一电源线Sl1之间，并且可以响应于第一块字线BLKWL1的电压而将字线WL和第一电源线Sl1电连接。第二通路晶体管PT2可以设置在第二存储块BLK2的字线WL和连接到内部电路IC的第二电源线Sl2之间，并且可以响应于第二块字线BLKWL2的电压而将字线WL和第二电源线Sl2电连接。在实施例中，第一电源线Sl1和第二电源线Sl2可以共同连接在内部电路IC中。

内部电路IC可以在编程操作、读操作或擦除操作期间通过使用第一块字线BLKWL1和第一电源线S11来向第一存储块BLK1的字线WL提供必要的电压。内部电路IC可以在编程操作、读操作或擦除操作期间通过使用第二块字线BLKWL2和第二电源线Sl2来向第二存储块BLK2的字线WL提供必要的电压。

在字线预充电操作期间，内部电路IC可以同时向第一块字线BLKWL1和第二块字线BLKWL2施加第二导通电压VON2。第二导通电压VON2可以具有足以导通第一通路晶体管PT1和第二通路晶体管PT2的电平。内部电路IC可以同时向第一电源线Sl1和第二电源线Sl2施加正电压VP。如果第一存储块BLK1和第二存储块BLK2的字线WL1和WL2被充上正电压VP，则内部电路IC向第一块字线BLKWL1和第二块字线BLKWL2施加第二截止电压VOFF2。第二截止电压VOFF2可以具有足以确保第一通路晶体管PT1和第二通路晶体管PT2截止的电平。也就是说，在第一存储块BLK1和第二存储块BLK2的字线被充上正电压VP之后，字线被浮置。

在图9中示出了两个存储块BLK1和BLK2的字线WL同时被预充电的实施例。然而，实施例可以不限于此。非易失性存储器件110可以在字线预充电操作期间同时对一个或多个存储块的字线充电。

在实施例中，第一电源线Sl1和第二电源线Sl2可以共同连接在内部电路IC中。例如，与存储块BLK1的第一字线相对应的第一电源线Sl1中的电源线和与存储块BLK2的第一字线相对应的第二电源线Sl2中的电源线可以共同连接在内部电路IC中。与存储块BLK1的第k(k是正整数)字线相对应的第一电源线Sl1中的电源线和与存储块BLK2的第k字线相对应的第二电源线Sl2中的电源线可以共同连接在内部电路IC中。

一个存储块对应于一组通路晶体管和一条电源线。连接到与两个或更多个存储块相关联的通路晶体管的块字线可以被共同连接或者可以被相同地控制。也就是说，与两个或更多个存储块相关联的通路晶体管可以同时导通或截止。与同时导通/截止的通路晶体管相关联的存储块可以被识别为属于同一组。多个存储块可以形成多个组，每个组包括两个或更多个存储块。两个或更多个存储块的电源线可以共同连接在内部电路IC中。也就是说，可以将相同的电压提供给两个或更多个存储块的电源线。共享电源线的存储块可以被识别为属于同一集合。存储块可以形成多个集合，每个集合包括两个或更多个存储块。组和集合的单位或目标可以彼此相同或不同。

图10是示出了非易失性存储器件110的操作方法的另一示例的流程图。参考图1和图9，在操作S210中，非易失性存储器件110进入预充电忙碌状态。操作S210可以对应于图2的操作S110。

在操作S220中，非易失性存储器件110(更详细地，控制逻辑电路115)可以选择一个或多个存储块。例如，控制逻辑电路115可以选择作为字线预充电操作的目标而被选择的一些存储块中的一个或多个存储块。

在操作S230中，非易失性存储器件110(更详细地，控制逻辑电路115)可以控制行解码器电路112，使得选定的存储块的字线被预充上正电压。预充电操作可以包括：在不与页缓冲器电路113连接的情况下，通过使通路晶体管PT1或PT2导通来向每条字线供应正电压，以及通过使通路晶体管PT1或PT2截止来浮置字线。例如，正电压可以是从外部提供给非易失性存储器件110的外部电源电压、非易失性存储器件110基于外部电源电压产生的内部电源电压或者预设电平的电压。关于正电压的电平的信息可以通过非易失性存储器件110的熔接选项来设置，或者可以从非易失性存储器件110的控制器提供。例如，熔接选项可以包括基于包括在非易失性存储器件110中的激光熔断器或电熔丝是否被切断来设置信息。

在操作S240中，非易失性存储器件110(更详细地，控制逻辑电路115)可以确定选定的存储块是否是最后的存储块。例如，控制逻辑电路115可以确定选定的存储块是否是需要字线预充电操作的最后的存储块。控制逻辑电路115可以确定是否对被选为字线预充电操作的目标的所有存储块执行字线预充电操作。

如果选定的存储块不是最后的存储块，则处理进行到操作S220，其中如上所述选择一个或多个存储块。如果选定的存储块是最后的存储块，则处理进行到操作S250。

在操作S250中，非易失性存储器件110进入就绪状态。操作S250可以对应于图2的操作S130。

如参考图10所述，非易失性存储器件110可以将被选为字线预充电操作的目标的存储块划分为部分组，并且可以对部分组依次执行字线预充电操作。每个部分组可以包括一个或多个存储块。例如，每个部分组可以包括128或256个存储块。如果存储块在被划分为部分存储块的同时被预充电，则可降低在字线预充电操作期间非易失性存储器件110所消耗的峰值功率。

在实施例中，非易失性存储器件110可以包括坏块管理系统。根据坏块管理系统，非易失性存储器件110可以存储和管理坏块的信息。如果从控制器输入与坏块相对应的地址，则非易失性存储器件110可以拒绝对输入地址的访问或者可以访问用于修复坏块的另一存储块。

由于在字线预充电操作期间同时选择多个存储块，所以可以在字线预充电操作期间停用通过使用地址来选择一个或若干存储块的正常算法。相应地，坏块管理系统也可以被停用。如果坏块管理系统被停用，则甚至可以对坏块执行字线预充电操作。可能由于导线短路而出现一些坏块。如果字线预充电操作的正电压被提供给导线短路的坏块，则该正电压可能通过短路的导线泄漏出去。也就是说，提供给多个存储块的字线预充电电压可能会降低，因此可能不能正常执行字线预充电操作。

为了防止上述问题，可以进一步执行坏块不选择操作。例如，在操作S110或S210中，非易失性存储器件110可以将包括用户存储块和保留存储块的所有存储块选为字线预充电操作的目标。非易失性存储器件110可以搜索记录在坏块管理系统中的坏块，并且可以从字线预充电操作的目标中排除找到的坏块。作为另一实施例，在操作S220中，非易失性存储器件110可以参考坏块管理系统来搜索选定的部分组的存储块的坏块。非易失性存储器件110可以从字线预充电操作的目标中排除所找到的选定的部分组中的存储块的坏块。

在实施例中，可以从外部控制器接收坏块的信息。在这种情况下，非易失性存储器件110可以参考来自控制器的信息进一步搜索坏块，并且可以从字线预充电操作的目标中排除找到的坏块。

在实施例中，坏块管理系统可以用非易失性存储器件110的控制逻辑电路115和行解码器电路112中的任何一个或用其任何组合来实现。

图11和图12示出了在非易失性存储器件110中引起字线预充电操作的命令的示例。随着时间的推移，在图11和图12中示出了通过非易失性存储器件110的数据线DQ传输的信号、通过就绪/忙碌信号线R/nB传输的信号以及非易失性存储器件110的内部处理。数据线DQ可以是由非易失性存储器件110用来与外部控制器交换数据、命令和地址的线。就绪/忙碌信号线R/nB可以是连接到非易失性存储器件110的就绪/忙碌信号引脚5的控制信号线，以向外部控制器通知其是能够处理控制器的请求(处于就绪状态)还是不能处理控制器的请求(处于忙碌状态)。

参考图11的第一示例EX1，非易失性存储器件110可以通过数据线DQ接收重置命令RST。当接收到重置命令RST时，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从就绪状态(例如，逻辑高)切换到忙碌状态(例如，逻辑低)，并且可以执行重置操作。例如，重置操作可以包括用于获得与诸如非易失性存储器件110的电压电平之类的内部参数相关的信息的初始数据读取(IDR)。当重置操作完成时，非易失性存储器件110可以进入预充电忙碌状态(参考图2和图10)，同时将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号保持在忙碌状态(逻辑低)。非易失性存储器件110可以执行字线预充电操作。也就是说，非易失性存储器件110可以使得就绪/忙碌信号引脚5指示非易失性存储器件110处于预充电忙碌状态(其中非易失性存储器件110不能够执行对非易失性存储单元MC的存储器访问操作)，并且可以将一个或多个字线预充电电压施加到多条字线WL中的非易失性存储器件110的一条或多条选定的字线WL，以响应于重置命令RST对选定的字线WL进行预充电。

根据第一选项OP1，当字线预充电操作完成时，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从忙碌状态(逻辑低)切换到就绪状态(逻辑高)。

在实施例中，字线预充电操作仅需要非易失性存储器件110的行解码器电路112和字线WL。在字线预充电操作期间，不使用数据输入/输出电路114和页缓冲器电路113。即使字线预充电操作没有完成，非易失性存储器件110也可以从外部控制器接收命令或地址，可以接收数据，可以将接收到的数据存储在数据输入/输出电路114中，并且可以将数据输入/输出电路114中存储的数据加载到页缓冲器电路113。根据第二选项OP2，在字线预充电操作完成之前，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从忙碌状态(逻辑低)切换到就绪状态(逻辑高)。也就是说，在执行字线预充电操作的至少一部分之后，非易失性存储器件110可以使得就绪/忙碌信号引脚5从指示预充电忙碌状态转变为指示非易失性存储器件110处于就绪状态，其中非易失性存储器件110能够执行对非易失性存储单元(MC)的存储器访问操作。

如参考第一示例EX1所述，如果重置命令RST被非易失性存储器件110接收，则非易失性存储器件110可以执行重置操作，并且可以在重置操作之后自动执行字线预充电操作。在实施例中，响应于重置命令RST，非易失性存储器件110可以将存储单元阵列111的所有存储块BLK1至BLKz选为字线预充电操作的目标。

参考图11的第二示例EX2，非易失性存储器件110可以通过数据线DQ接收第一预充电命令PRE1。响应于第一预充电命令PRE1，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从就绪状态(逻辑高)切换到忙碌状态(逻辑低)，并可以执行字线预充电操作。在根据第一选项OP1完成字线预充电操作之后，或者在仅执行字线预充电操作的一部分之后，并且在根据第二选项OP2完成字线预充电操作之前，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从忙碌状态(逻辑低)切换到就绪状态(逻辑高)。在实施例中，响应于第一预充电命令PRE1，非易失性存储器件110可以将存储单元阵列111的所有存储块BLK1至BLKz选为字线预充电操作的目标。

参考图11的第三示例EX3，非易失性存储器件110可以通过数据线DQ接收第二预充电命令PRE2、参数PAR和确认命令CFR。参数PAR可以提供关于字线预充电操作的各种条件的信息，并且可以包括例如关于正电压VP的电平的信息。确认命令CFR可以是通过使用参数PAR来请求是否执行字线预充电操作的命令。

响应于第二预充电命令PRE2、参数PAR和确认命令CFR，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从就绪状态(逻辑高)切换到忙碌状态(逻辑低)，并可以执行字线预充电操作。非易失性存储器件110可以通过使用包括在参数PAR中的信息来调整字线预充电操作的各种条件，例如，正电压VP的电平，并且可以执行字线预充电操作。在根据第一选项OP1完成字线预充电操作之后，或者在仅执行字线预充电操作的一部分之后，并且在根据第二选项OP2完成字线预充电操作之前，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从忙碌状态(逻辑低)切换到就绪状态(逻辑高)。在实施例中，响应于第二预充电命令PRE2，非易失性存储器件110可以将存储单元阵列111的所有存储块BLK1至BLKz选为字线预充电操作的目标。

参考图12的第四示例EX4，非易失性存储器件110可以通过数据线DQ接收第三预充电命令PRE3、地址ADDR和确认命令CFR。地址ADDR可以用于区分存储单元阵列111的存储块BLK1至BLKz中的与字线预充电操作的目标相对应的一些存储块。

响应于第三预充电命令PRE3、地址ADDR和确认命令CFR，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从就绪状态(逻辑高)切换到忙碌状态(逻辑低)，并可以执行字线预充电操作。非易失性存储器件110可以对由地址ADDR选择的存储块执行字线预充电操作。在根据第一选项OP1完成字线预充电操作之后，或者在仅执行字线预充电操作的一部分之后，并且在根据第二选项OP2完成字线预充电操作之前，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从忙碌状态(逻辑低)切换到就绪状态(逻辑高)。

参考图12的第五示例EX5，非易失性存储器件110可以通过数据线DQ接收第四预充电命令PRE4、地址ADDR、参数PAR和确认命令CFR。

响应于第四预充电命令PRE4、地址ADDR、参数PAR和确认命令CFR，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从就绪状态(逻辑高)切换到忙碌状态(逻辑低)，并且可以执行字线预充电操作。非易失性存储器件110可以对由地址ADDR选择的存储块执行字线预充电操作。非易失性存储器件110可以通过使用包括在参数PAR中的信息来执行字线预充电操作。在根据第一选项OP1完成字线预充电操作之后，或者在仅执行字线预充电操作的一部分之后，并且在根据第二选项OP2完成字线预充电操作之前，非易失性存储器件110可以将就绪/忙碌信号线R/nB和就绪/忙碌信号引脚5的信号从忙碌状态(逻辑低)切换到就绪状态(逻辑高)。

图13是示出了非易失性存储器件110执行字线预充电操作的模式的示例的流程图。参考图1、图9和图13，非易失性存储器件110可以在采样模式和全模式下操作。

在操作S310中，非易失性存储器件110可以确定非易失性存储器件110的模式是采样模式还是全模式。例如，非易失性存储器件110的模式可以由参考图11和图12描述的参数PAR来确定，或者可以在制造非易失性存储器件110时确定。

如果非易失性存储器件110的模式是全模式，则处理进行到操作S320。在操作S320中，非易失性存储器件110可以对选定的存储块的所有字线进行预充电。

如果非易失性存储器件110的模式是采样模式，则处理进行到操作S330。在操作S330中，非易失性存储器件110可以对选定的存储块的采样字线进行预充电。例如，采样字线可以是选定的存储块的一些但不是全部字线，例如奇数字线或偶数字线。

在读操作期间，存储单元的浮置通道的电压可由于耦合效应而增加。在通过对一些但不是全部字线进行预充电来抑制热电子注入或热载流子注入的情况下，可以对采样字线进行预充电。

图14是示出了存储设备100的实施例的框图。参考图14，存储设备100包括非易失性存储器件110、控制器120和缓冲存储器130。

非易失性存储器件110可以包括图1的非易失性存储器件110。非易失性存储器件110可以包括闪存、相变随机存取存储器(PRAM)、铁电RAM(FeRAM)、磁RAM(MRAM)、电阻RAM(RRAM)等。

控制器120可以访问非易失性存储器件110和缓冲存储器130。控制器120可以响应于外部主机设备的请求来执行编程操作、读操作和擦除操作。控制器120可以将写请求的数据存储在非易失性存储器件110中，并且可以从非易失性存储器件110读取并输出读请求的数据。

控制器120可以通过使用缓冲存储器130来管理存储设备100。例如，控制器120可以将要写入非易失性存储器件110中的数据或从非易失性存储器件110读取的数据暂时存储在缓冲存储器130中。控制器120可以将管理非易失性存储器件110所需的元数据加载在缓冲存储器130上。

控制器120可以从外部主机设备接收基于逻辑地址的请求。在控制器120中驱动的闪存转换层(FTL)可以将逻辑地址转换为非易失性存储器件110的物理地址。控制器120可将物理地址提供给非易失性存储器件110。在逻辑地址和物理地址之间进行转换所需的映射数据MD可以被存储在非易失性存储器件110中，并且可以被加载且被用在缓冲存储器130上。闪存转换层FTL可以基于加载在缓冲存储器130中的映射数据MD来执行逻辑地址和物理地址之间的转换。

控制器120包括预充电控制块(PreCTRL)121。预充电控制块121可以确定是否向非易失性存储器件110发送预充电命令。

控制器120还包括主机队列(HQ)123。控制器120可以将来自外部主机设备的请求存储在主机队列123中，并且可以顺序地处理所存储的请求。在主机队列123中未存储请求的情况下，即，在不存在存储设备100将要处理的请求的情况下，控制器120可以将该情况确定为空闲时间或空闲状态。

图15是示出了控制器120发出预充电命令的示例的流程图。参考图14和图15，在操作S410中，控制器120可以检测通电。例如，控制器120可以基于电压变化或从外部主机设备提供的信号来检测通电。在操作S420中，当检测到通电时，控制器120可以向非易失性存储器件110发出重置命令。在响应于通电而完成非易失性存储器件110的重置操作之后，在操作S430中，控制器120可以向非易失性存储器件110发出(或发送)预充电命令。

在实施例中，在非易失性存储器件110不支持响应于重置命令而自动执行字线预充电操作的功能的情况下，图15所示的方法可能会更有用。

图16示出了控制器120响应于通电而发出预充电命令的另一示例。参考图14和图15，在操作S510中，控制器120可以检测通电。在操作S520中，当检测到通电时，控制器120可以向非易失性存储器件110发出重置命令。在步骤S530中，控制器120可以向非易失性存储器件110发出具有宽的预脉冲特性的读命令。在操作S540中，控制器120可以发出针对除与读命令相关联的存储块以外的其余存储块的预充电命令。

例如，存储设备100可以用作存储操作系统的引导驱动器。当存储设备100被用作引导驱动器时，可以在通电时向存储设备100提供多个读请求。为了减少引导时间，存储设备100可以在首先执行读请求之后执行字线预充电操作。例如，控制器120可以通过使用具有宽的预脉冲特性的读命令来处理读请求，这使得预脉冲PRE(以上参考图5所述)的脉冲宽度变宽。如果预脉冲PRE的脉冲宽度增加，如参考图7所述，则浮置通道的电压增量的一部分可以被进一步放电。因此，可以防止热电子注入或热载流子注入。因此，非易失性存储器件110可以被配置为根据要在数据读操作中读取的数据的类型(例如，如果数据是操作系统数据或其他引导数据)，在被通电之后并且在执行字线预充电操作之前，选择性地执行非易失性存储器件110的数据读操作。

如果与操作系统相关联的所有读请求在通电之后被处理，则控制器120可以发出针对除与读命令相关联的存储块以外的其余存储块的预充电命令。

图17是示出了控制器120发出预充电命令的另一示例的流程图。参考图14和图17，在操作S610中，控制器120可以检测断电。例如，控制器120可以基于电压变化或从外部主机设备提供的信号来检测断电。如果检测到断电，则预测字线将被单独留下一段时间。因此，在操作S620中，控制器120可以发出预充电命令，使得字线被充上正电压。例如，在断电时充入字线的正电压的电平可高于在“常规”字线预充电操作期间充入字线的正电压的电平。在操作S630中，存储设备100可以进入断电状态。

图18示出了控制器120执行预充电模式的示例。在实施例中，当控制器120意图向非易失性存储器件110发送预充电命令时，控制器120可以通过使用预充电模式来发送预充电命令。

参考图14和图18，在操作S710中，控制器120可以进入预充电模式。在操作S720中，控制器120可以确定当前状态是否是空闲状态。如果当前状态不是空闲状态，则处理进行到操作S750。如果当前状态是空闲状态，则处理进行到操作S730。

在操作S730中，控制器120可以选择作为字线预充电操作的目标而被选择的一些存储块中的一个或多个存储块。在操作S740中，控制器120可以向选定的存储块发出预充电命令。

在操作S750中，控制器120可以确定预充电操作是否完成。例如，控制器120可以确定是否针对被选为字线预充电操作的目标的所有存储块发出了预充电命令。如果预充电操作完成，则预充电模式结束。如果预充电操作没有完成，则处理返回到操作S720，如上所述。

即，控制器120可以将被选为字线预充电操作的目标的存储块划分为两个或更多个子组。每个子组可以包括一个或多个存储块。在空闲状态下，控制器120以子组为单位顺序(或逐渐)地执行字线预充电操作。在当前状态不是空闲状态时，控制器120可以推迟字线预充电操作，例如直到发生下一空闲状态。

在实施例中，可以基于优先级将子组选为字线预充电操作的目标。例如，优先级的顺序可以按照管理存储设备100所需的元数据(例如，固件数据、FTL数据和备用数据)、管理包括存储设备100的系统所需的元数据(例如，文件系统数据)和存储有效用户数据的存储块的顺序而依次降低。

图19是示出了控制器120基于空闲时间的长度发出预充电命令的示例的流程图。参考图14和图19，在操作S810中，控制器120确定连续空闲时间的长度是否小于第一阈值时间TT1。如果连续空闲时间的长度小于第一阈值时间TT1，则控制器120可以不发出预充电命令。如果连续空闲时间的长度不小于第一阈值时间TT1，则控制器120可以发出预充电命令。

例如，可以以非易失性存储器件110的存储块BLK1至BLKz的块组(例如，每个块组包括两个或更多个存储块)为单位或者以关于存储设备100的存储块为单位来测量和管理空闲时间。

图20是示出了控制器120基于空闲时间的长度发出预充电命令的另一示例的流程图。参考图14、图19和图20，在操作S910中，控制器120确定连续空闲时间的长度是否小于第二阈值时间TT2。第二阈值时间TT2可以大于或长于第一阈值时间TT1。如果连续空闲时间的长度小于第二阈值时间TT2，则控制器120可以在不进行修改的情况下保持与空闲时间相关联的预充电参数。如果连续空闲时间的长度不小于第二阈值时间TT2，则控制器120可以改变与空闲时间相关联的预充电参数。例如，在操作S920中，控制器120可以调整(例如，增加)正电压VP的电平、第一阈值时间TT1和第二阈值时间TT2。例如，控制器120可以通过图11和图12的参数PAR来改变预充电参数。

例如，随着连续空闲时间(即，单独留下时间)的增加，字线可以用更高的正电压来充电(正电压VP的电平增加)，并且字线预充电操作的时间段可以增加(例如，第一阈值时间TT1增加)。例如，随着连续空闲时间(即，单独留下时间)的增加，调整预充电参数的时间段可以增加(例如，第二阈值时间TT2增加)。如果对单独留下的存储块、单独留下的块组或单独留下的存储设备100执行编程操作、读操作或擦除操作，则相应存储块、块组或存储设备100的预充电参数可以被重置为初始值。描述了根据单独留下时间来调整预充电参数的示例，但是实施例可以不限于此。

图21示出了控制器120周期性地执行预充电操作的示例。参考图14和图21，在操作S1010中，控制器120可以确定检测时间段是否到达。例如，如果在先前的检测之后经过了预定时间段(例如，时间段或访问次数的时段)，则控制器120可以确定检测时间段到达。如果确定检测时间段没有到达，则控制器120可以不执行检测。如果确定检测时间段到达，则处理进行到操作S1020。

在操作S1020中，控制器120可以检测空闲存储块。例如，控制器120可以检测在给定时间段期间(即，在先前检测和当前检测之间)未被访问的存储块来作为空闲存储块。

在操作S1030中，控制器120可以发出用于空闲存储块的预充电命令。

在上述实施例中，描述了执行字线预充电操作的情况的示例。与以上描述不同或者除了以上描述之外，字线预充电操作可以在执行特定操作之前或之后由控制器120或非易失性存储器件110触发。例如，在编程操作、读操作或擦除操作之前或之后，在执行给定数量的编程操作之前或之后，在执行给定数量的读操作之前或之后，在执行给定数量的擦除操作之前或之后，在执行给定数量的访问操作(编程、读取或擦除)之前或之后，或者在执行给定数量的访问操作(编程、读取或擦除)之后的第一编程、读取或擦除操作之前或之后，控制器120可以发出字线预充电命令，或者非易失性存储器件110可以执行字线预充电操作。

图22示出了控制器120将预充电命令与命令一起调度的示例。参考图14和图22，主机命令CMD1可以从外部主机设备入队到控制器120的主机队列HQ中。控制器120可以对在主机队列HQ中注册的每个主机命令CMD1进行解码，并且可以基于解码的结果将存储器命令CMD2入队到存储器队列MQ中。存储器队列MQ可以是包括设置在控制器120中的主机队列HQ在内的各种队列之一。

预充电命令PRE以及存储器命令CMD2可以基于主机队列HQ的每个主机命令CMD1一起入队到存储器队列MQ中。例如，在预充电命令PRE首先入队到存储器队列MQ中之后，存储器命令CMD2可以入队到存储器队列MQ中。控制器120可以向非易失性存储器件110首先发出预充电命令PRE，然后可以发出存储器命令CMD2。非易失性存储器件110可以响应于预充电命令PRE来执行字线预充电操作，并且可以执行与存储器命令CMD2相对应的操作。

例如，预充电命令PRE的目标可以是属于同一组的存储块或者被设置为存储器命令CMD2的目标存储块的存储块。控制器120可以从每个主机命令CMD1或存储器命令CMD2识别作为编程、读取或擦除操作的目标的存储块。控制器120可以针对属于同一组的存储块或者被设置为编程、读取或擦除操作的目标的存储块来产生预充电命令PRE并且使其入队。

例如，主机命令CMD1可以是根据控制器120与外部主机设备之间的接口协议所定义的编程、读取或擦除命令。存储器命令CMD2可以是根据控制器120与非易失性存储器件110之间的接口协议所定义的编程、读取或擦除命令。

图23示出了控制器120将预充电命令与命令一起调度的另一示例。参考图23，在存储器命令CMD2首先入队到存储器队列MQ中之后，预充电命令PRE可以入队。控制器120可以向非易失性存储器件110首先发出存储器命令CMD2，然后可以发出预充电命令PRE。非易失性存储器件110可以首先执行与存储器命令CMD2相对应的操作，然后可以响应于预充电命令PRE来执行字线预充电操作。

在实施例中，与字线预充电操作相关联的各种信息可以通过例如可在非易失性存储器件110的制造期间设置的熔接选项而设置在非易失性存储器件110中，或者可以从控制器120提供给非易失性存储器件110。例如，用于对字线进行预充电的正电压的种类或电平、温度变化信息、时间信息、块组信息、激活信息、坏块管理信息、斜坡(ramping)信息等可以通过熔接选项而设置在非易失性存储器件110中，或者可以从控制器120提供给非易失性存储器件110。

正电压的种类或电平可以包括关于是使用外部电源电压、内部电源电压还是任何电压作为正电压的信息和任何电压的电平。温度变化信息可以包括是否基于外围温度改变正电压的电平以及根据温度将正电压的电平调整多少。时间信息可以包括要被分配用于字线预充电操作的最大时间或最小时间、或者与执行字线预充电操作的情况(例如，在读取或擦除操作之前或之后，在通电之后，或者在断电之前)相对应的最大时间或最小时间。块组信息可以包括是否在被划分为部分组的同时执行字线预充电操作以及每个部分组中所包括的存储块的数量。激活信息可以包括是否激活字线预充电操作。坏块管理信息可以包括是否在字线预充电操作期间参考坏块管理系统从字线预充电操作的目标中排除坏块。斜坡信息可以包括是否在字线预充电操作期间通过斜坡逐步增加正电压、每步的电压的增量以及每步的电压的持续时间。

在上述实施例中，通过使用术语“块”来指代根据实施例的组件。可以用诸如集成电路、专用集成电路(ASIC)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)之类的各种硬件设备、诸如在硬件设备中驱动的固件和应用之类的软件、或硬件设备和软件的组合来实现“块”。

根据实施例，可以防止在对长时间单独留下的存储单元执行读操作时写入存储单元的数据被损坏或丢失。因此，可以提供具有改进的可靠性的非易失性存储器件、该非易失性存储器件的操作方法以及包括该非易失性存储器件的存储设备。

Claims (23)

1.一种非易失性存储器件，包括：

存储单元阵列，包括被配置为在其中存储数据的多个非易失性存储单元，其中每个非易失性存储单元连接到所述存储单元阵列的多条字线中的一条和多条位线中的一条；

行解码器，连接到所述多条字线并被配置为选择性地将至少一个字线电压施加到所述多条字线中的至少一条；

页缓冲器，连接到所述多条位线；以及

就绪/忙碌信号引脚，

其中所述非易失性存储器件被配置为通过以下操作来执行字线预充电操作：

使所述就绪/忙碌信号引脚指示所述非易失性存储器件处于预充电忙碌状态，在所述预充电忙碌状态下所述非易失性存储器件不能够执行对所述非易失性存储单元的存储器访问操作；

将一个或多个字线预充电电压施加到所述多条字线中的一条或多条选定的字线以对所述选定的字线进行预充电；以及

在所述字线预充电操作的至少一部分之后，使所述就绪/忙碌信号引脚从指示所述预充电忙碌状态转变为指示所述非易失性存储器件处于就绪状态，在所述就绪状态下所述非易失性存储器件能够执行对所述非易失性存储单元的存储器访问操作。

2.根据权利要求1所述的非易失性存储器件，其中，在所述字线预充电操作期间，所述多条位线是浮置的或者连接到固定电压，并且连接到所述选定的字线的非易失性存储单元中所存储的数据保持不变。

3.根据权利要求1所述的非易失性存储器件，其中，所述选定的字线包括所述存储单元阵列的至少一个选定的存储块的全部字线。

4.根据权利要求1所述的非易失性存储器件，其中，所述选定的字线包括所述存储单元阵列的至少两个选定的存储块的全部字线。

5.根据权利要求1所述的非易失性存储器件，其中，所述选定的字线包括所述存储单元阵列的全部字线。

6.根据权利要求1所述的非易失性存储器件，其中，所述选定的字线少于所述存储单元阵列的存储块的全部字线。

7.根据权利要求1所述的非易失性存储器件，其中，所述非易失性存储器件被配置为响应于从存储器控制器接收的重置命令来执行所述字线预充电操作。

8.根据权利要求1所述的非易失性存储器件，其中，所述非易失性存储器件被配置为响应于每次所述非易失性存储器件被通电来执行所述字线预充电操作。

9.根据权利要求8所述的非易失性存储器件，其中，所述非易失性存储器件被配置为根据要在数据读操作中读取的数据的类型，在被通电之后且在执行所述字线预充电操作之前，选择性地执行对所述非易失性存储器件的数据读操作。

10.根据权利要求1所述的非易失性存储器件，其中，所述非易失性存储器件被配置为响应于每次所述非易失性存储器件要被断电来执行所述字线预充电操作，其中所述字线预充电操作是在断电之前执行的。

11.根据权利要求1所述的非易失性存储器件，其中，所述非易失性存储器件被配置为响应于从存储器控制器接收的预充电命令来执行所述字线预充电操作，其中所述预充电命令具体指示所述非易失性存储器件执行所述字线预充电操作。

12.根据权利要求11所述的非易失性存储器件，其中，预充电命令与用于所述字线预充电操作的一个或多个参数相关联，其中所述一个或多个参数也是从所述存储器控制器接收的。

13.根据权利要求12所述的非易失性存储器件，其中，所述一个或多个参数包括以下项中的至少一个：要被所述非易失性存储器件执行的所述字线预充电操作的模式、以及要被用作所述字线预充电电压的一个或多个电压电平。

14.根据权利要求11所述的非易失性存储器件，其中，预充电命令与用于所述字线预充电操作的一个或多个地址相关联，其中所述一个或多个地址也是从所述存储器控制器接收的，并且其中所述一个或多个地址标识所述选定的字线。

15.一种非易失性存储器系统，包括：

非易失性存储器件，具有存储单元阵列，所述存储单元阵列包括被配置为在其中存储数据的多个非易失性存储单元，其中每个非易失性存储单元连接到所述存储单元阵列的多条字线中的一条和多条位线中的一条，其中所述非易失性存储器件包括就绪/忙碌信号引脚；以及

存储器控制器，被配置为控制所述非易失性存储器件的操作，

其中所述非易失性存储器系统被配置为通过以下操作来执行字线预充电操作：

使所述就绪/忙碌信号引脚指示所述非易失性存储器件处于预充电忙碌状态，在所述预充电忙碌状态下所述非易失性存储器件不能够执行对所述非易失性存储单元的存储器访问操作；

将一个或多个字线预充电电压施加到所述多条字线中的一条或多条选定的字线以对所述选定的字线进行预充电；以及

在所述字线预充电操作的至少一部分之后，使所述就绪/忙碌信号引脚从指示所述预充电忙碌状态转变为指示所述非易失性存储器件处于就绪状态，在所述就绪状态下所述非易失性存储器件能够执行对所述非易失性存储单元的存储器访问操作。

16.根据权利要求15所述的非易失性存储器系统，其中，在所述字线预充电操作期间，所述多条位线是浮置的或者连接到固定电压，并且连接到所述选定的字线的非易失性存储单元中所存储的数据保持不变。

17.根据权利要求15所述的非易失性存储器系统，其中，所述非易失性存储器系统被配置为响应于每次所述非易失性存储器系统被通电来执行所述字线预充电操作。

18.根据权利要求15所述的非易失性存储器系统，其中，所述非易失性存储器系统被配置为响应于每次所述非易失性存储器系统要被断电来执行所述字线预充电操作，其中所述字线预充电操作是在断电之前执行的。

19.根据权利要求15所述的非易失性存储器系统，其中，所述存储器控制器被配置为向所述非易失性存储器件提供预充电命令，其中所述预充电命令具体指示所述非易失性存储器件执行所述字线预充电操作，并且其中所述非易失性存储器件被配置为响应于所述预充电命令来执行所述字线预充电操作。

20.一种存储器控制器，包括：

非易失性存储器件接口，用于与具有至少一条字线和就绪/忙碌信号引脚的非易失性存储器件通信；以及

预充电控制块，被配置为使所述存储器控制器经由所述非易失性存储器件接口向所述非易失性存储器件发送命令，其中所述命令使所述非易失性存储器件执行预充电操作，

其中在所述预充电操作中，所述非易失性存储器件通过以下操作来执行字线预充电操作：

使所述就绪/忙碌信号引脚指示所述非易失性存储器件处于预充电忙碌状态，在所述预充电忙碌状态下所述非易失性存储器件不能够执行对所述非易失性存储器件中包括的非易失性存储单元的存储器访问操作；

将一个或多个字线预充电电压施加到所述至少一条字线中的一条或多条选定的字线以对所述选定的字线进行预充电；以及

在所述字线预充电操作的至少一部分之后，使所述就绪/忙碌信号引脚从指示所述预充电忙碌状态转变为指示所述非易失性存储器件处于就绪状态，在所述就绪状态下所述非易失性存储器件能够执行对所述非易失性存储单元的存储器访问操作。

21.根据权利要求20所述的存储器控制器，其中，所述存储器控制器被配置为在所述非易失性存储器件被通电时发送所述命令。

22.根据权利要求20所述的存储器控制器，其中，所述存储器控制器被配置为在所述非易失性存储器件被断电时发送所述命令。

23.根据权利要求20所述的存储器控制器，其中，所述存储器控制器被配置为在所述非易失性存储器件的空闲时间超过阈值时发送所述命令。

Images