KR102386242B1 - 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법 - Google Patents

전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102386242B1
KR102386242B1 KR1020170151619A KR20170151619A KR102386242B1 KR 102386242 B1 KR102386242 B1 KR 102386242B1 KR 1020170151619 A KR1020170151619 A KR 1020170151619A KR 20170151619 A KR20170151619 A KR 20170151619A KR 102386242 B1 KR102386242 B1 KR 102386242B1
Authority
KR
South Korea
Prior art keywords
clock signal
pumping
word line
reference clock
voltage
Prior art date
Application number
KR1020170151619A
Other languages
English (en)
Other versions
KR20190054720A (ko
Inventor
이재윤
권준수
김병수
박상수
박일한
이종훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170151619A priority Critical patent/KR102386242B1/ko
Priority to US16/014,222 priority patent/US10482973B2/en
Priority to CN201811309881.XA priority patent/CN109785892B/zh
Publication of KR20190054720A publication Critical patent/KR20190054720A/ko
Application granted granted Critical
Publication of KR102386242B1 publication Critical patent/KR102386242B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

동작 성능과 신뢰성이 향상된 메모리 장치가 제공된다. 메모리 장치는, 메모리 셀과 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이, 시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 클럭 생성기, 전원 전압과 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프, 전원 전압의 변동에 따라 제1 기준 클럭 신호를 보상하여 보상된 제1 기준 클럭 신호를 출력하는 보상 회로, 및 펌핑 전압 신호가 워드 라인에 제공되는 동안, 제1 펌핑 클럭 신호와 보상된 제1 기준 클럭 신호와 비교하여 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함한다.

Description

전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법{Memory device including a circuit for detecting word line defect which is independent from power supply voltage variation, and operating method of the memory device}
본 발명은 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법에 관한 것이다.
메모리 장치는 데이터를 저장하고 필요할 때 이를 리드할 수 있는 기억장치이다. 메모리 장치는, 전원이 공급되지 않더라도 저장된 데이터가 소멸하지 않는 비휘발성 메모리(nonvolatile memory, NVM)와, 전원이 공급되지 않으면 저장된 데이터가 소멸하는 휘발성 메모리(volatile memory, VM)로 크게 나눌 수 있다.
메모리 장치는 그 내부에 배치된 복수의 메모리 셀을 제어하기 위해 그 내부에 다양한 배선들을 배치하고 사용할 수 있다. 이러한 배선들의 예로는 메모리 셀에 접속되는 워드 라인(word line)과 비트 라인(bit line) 등을 들 수 있다.
메모리 장치의 크기가 점점 소형화되면서, 그 내부에 배치된 배선들 간의 간격도 좁아지고 있다. 이에 따라, 서로 절연되어야 할 배선들이 전기적으로 접속되는 브릿지 결함(bridge defect)과 같은 각종 결함이 발생하기 쉬워졌다. 이러한 결함들은 메모리 장치의 동작 성능을 저하시키기 때문에, 이를 개선하기 위한 연구가 필요하다.
본 발명이 해결하고자 하는 기술적 과제는, 동작 성능과 신뢰성이 향상된 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 동작 성능과 신뢰성이 향상된 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제들을 달성하기 위한 몇몇 실시예에 따른 메모리 장치는, 메모리 셀과 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이, 시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 클럭 생성기, 전원 전압과 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프, 전원 전압의 변동에 따라 제1 기준 클럭 신호를 보상하여 보상된 제1 기준 클럭 신호를 출력하는 보상 회로, 및 펌핑 전압 신호가 워드 라인에 제공되는 동안, 제1 펌핑 클럭 신호와 보상된 제1 기준 클럭 신호와 비교하여 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함한다.
상기 기술적 과제들을 달성하기 위한 몇몇 실시예에 따른 메모리 장치는, 메모리 셀과 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이, 전원 전압과, 전원 전압에 따라 변동되는 제1 시스템 클럭 신호를 바탕으로 워드 라인에 제공될 동작 전압을 생성하는 전압 생성기, 전원 전압의 변동과 무관한 제2 시스템 클럭 신호를 바탕으로 펌핑 클럭 신호를 생성하는 펌핑 클럭 생성 회로, 및 워드 라인에 동작 전압이 제공되는 동안, 펌핑 클럭 신호와 기준 클럭 신호를 비교하여 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함한다.
상기 기술적 과제들을 달성하기 위한 몇몇 실시예에 따른 메모리 장치는, 메모리 셀과 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이, 제1 시스템 클럭 신호와 전원 전압을 이용하여 워드 라인에 제공될 펌핑 전압 신호를 생성하는 차지 펌프를 포함하고, 펌핑 전압 신호의 일부 구간에서 주기적으로 인에이블되는 결정 신호를 생성하는 전압 생성기, 제1 시스템 클럭 신호와 다른 제2 시스템 클럭 신호 및 결정 신호를 제공받아 제1 펌핑 클럭 신호를 생성하는 펌핑 클럭 생성 회로, 및 워드 라인에 펌핑 전압 신호가 제공되는 동안, 제1 펌핑 클럭 신호와 기준 클럭 신호와 비교하여 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함한다.
상기 기술적 과제들을 달성하기 위한 몇몇 실시예에 따른 메모리 장치는, 메모리 셀과 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이, 제1 시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 제1 클럭 생성기, 전원 전압과 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프, 펌핑 전압 신호를 제공받고, 이를 기준 펌핑 전압과 비교하여 결정 신호를 생성하는 결정 신호 생성기, 제2 시스템 클럭 신호와 결정 신호를 제공받아 제2 펌핑 클럭 신호를 생성하는 제2 클럭 생성기, 및 워드 라인에 펌핑 전압 신호가 제공되는 동안, 제2 펌핑 클럭 신호와 기준 클럭 신호를 비교하여 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함한다.
상기 기술적 과제들을 달성하기 위한 몇몇 실시예에 따른 메모리 장치의 구동 방법은, 제1 메모리 셀에 접속된 제1 워드 라인과, 제2 메모리 셀에 접속된 제2 워드 라인을 포함하는 메모리 셀 어레이를 제공하고, 제1 기준 클럭 신호를 설정하고, 제1 워드 라인에 제1 프로그램 전압을 인가하는 동안, 제1 프로그램 전압과 관련된 제1 펌핑 클럭 신호와 제1 기준 클럭 신호를 비교하여 제1 워드 라인의 결함을 검출하고, 제1 펌핑 클럭 신호를 제2 기준 클럭 신호로 설정하고, 제2 워드 라인에 제2 프로그램 전압을 인가하는 동안, 제2 프로그램 전압과 관련된 제2 펌핑 클럭 신호와 제2 기준 클럭 신호를 비교하여 제2 워드 라인의 결함을 검출하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 비휘발성 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 3은 도 2의 전압 발생기를 설명하기 위한 블록도이다.
도 4는 도 3의 펌핑 클럭 신호를 설명하기위한 도면이다.
도 5는 도 2의 패스-페일 결정 회로를 설명하기 위한 블록도이다.
도 6 및 도 7은 도 2의 메모리 셀 어레이를 설명하기 위한 도면들이다.
도 8 및 도 9는 몇몇 실시예에 따른 비휘발성 메모리 장치의 워드 라인 결함 검출 동작을 설명하기 위한 도면들이다.
도 10은 몇몇 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 11 및 도 12는 도 10에 도시된 비휘발성 메모리 장치의 동작을 구체적으로 설명하기 위한 도면들이다.
도 13은 전원 전압 변동에 따른 펌핑 클럭 신호의 변동을 설명하기 위한 도면이다.
도 14는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 15는 도 14에 도시된 비휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 16은 몇몇 실시예에 따른 워드 라인 결함 검출회로를 설명하기 위한 블록도이다.
도 17은 도 16의 보상 회로의 예시적인 상세 블록도이다.
도 18은 몇몇 실시예에 따른 워드 라인 결함 검출회로를 설명하기 위한 블록도이다.
도 19는 도 18의 예시적인 상세 블록도이다.
도 1은 몇몇 실시예에 따른 비휘발성 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 비휘발성 메모리 시스템은 메모리 컨트롤러(200) 및 비휘발성 메모리 장치(100)를 포함한다. 도 1에 도시된 비휘발성 메모리 시스템의 예로는 메모리 카드, USB 메모리, SSD(Solid State Drive) 등과 같은 플래시 메모리를 기반으로 하는 데이터 저장 매체를 들 수 있으나, 실시예들이 이러한 예시들에 제한되는 것은 아니다.
메모리 컨트롤러(200)는 호스트(Host) 및 비휘발성 메모리 장치(100)에 접속될 수 있다. 메모리 컨트롤러(200)는 도시된 것과 같이, 호스트(Host)로부터의 요청에 응답하여, 비휘발성 메모리 장치(100)를 액세스하도록 구성될 수 있다. 메모리 컨트롤러(200)는 비휘발성 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성될 수 있다. 또한, 메모리 컨트롤러(200)는 비휘발성 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성될 수 도 있다.
메모리 컨트롤러(200)는 비휘발성 메모리 장치(100)의 동작을 제어할 수 있다. 구체적으로, 메모리 컨트롤러(200)는 비휘발성 메모리 장치(100)와 연결된 입출력 라인을 따라 커맨드(CMD), 어드레스(ADDR), 제어 신호(CTRL) 및 데이터(DATA)를 제공할 수 있다.
메모리 컨트롤러(200)가 비휘발성 메모리 장치(100)로 제공하는 제어 신호(CTRL)는 예를 들어, 칩 인에이블(CE), 라이트 인에이블(WE) 및 리드 인에이블(RE) 등을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
메모리 컨트롤러(200)는 에러 비트를 정정하는 ECC 회로를 포함할 수도 있다. ECC 회로는 데이터에 포함된 에러 비트의 정정을 수행할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 ECC 회로는 비휘발성 메모리 장치(100)의 구성 요소로서 제공될 수도 있다.
메모리 컨트롤러(200) 및 비휘발성 메모리 장치(100)는 각각 하나의 칩, 하나의 패키지 또는 하나의 모듈 등으로 제공될 수 있다. 또는 메모리 컨트롤러(200) 및 비휘발성 메모리 장치(100)는, 예를 들어, PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이하, 도 2를 참조하여, 비휘발성 메모리 장치(100)의 구성에 대해 보다 구체적으로 설명한다.
도 2는 도 1의 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 비휘발성 메모리 장치(100)는, 워드 라인 결함 검출회로(170), 어드레스 디코더(130), 입출력 회로(140), 제어 로직(150), 메모리 셀 어레이(160)를 포함할 수 있다.
비휘발성 메모리 장치(100)는, 예를 들어, 낸드 플래시 메모리(NAND Flash Memory), 수직형 낸드 플래시 메모리(Vertical NAND; VNAND), 노아 플래시 메모리(NOR Flash Memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magneto resistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등을 포함할 수 있으나, 실시예들이 이러한 예시들에 제한되는 것은 아니다. 이하에서는 비휘발성 메모리 장치(100)가 수직형 낸드 플래시 메모리(VNAND)인 것을 예로 들어, 본 발명의 기술적 사상에 대해 설명할 것이나, 본 발명의 기술적 사상에 따른 권리 범위가 이러한 예시에 제한되는 것은 아니다. 즉, 본 발명의 기술적 사상에 따른 실시예들은 앞서 설명한 비휘발성 메모리들에 얼마든지 적용 가능하다.
워드 라인 결함 검출회로(170)는, 메모리 셀 어레이(160)에 배치된 배선의 결함을 검출할 수 있다. 구체적으로, 워드 라인 결함 검출회로(170)는, 예를 들어 펌핑 클럭 신호(CLK_P)를 이용하여 메모리 셀 어레이(160)에 배치된 워드 라인(word line) 등에 존재하는 결함을 검출할 수 있다. 이렇게 워드 라인 결함 검출회로(170)가 결함을 검출할 경우, 워드 라인 결함 검출회로(170)는 제어 로직(150)에 결함 정보를 제공할 수 있다.
워드 라인 결함 검출회로(170)는, 전압 생성기(110)와 패스-페일(pass-fail) 결정 회로(120)를 포함할 수 있다.
전압 생성기(110)는 전원 전압(Vcc)을 이용하여 비휘발성 메모리 장치(100)의 동작에 필요한 동작 전압(Vg)을 생성할 수 있다. 이러한 동작 전압(Vg)의 예로는, 프로그램 전압, 패스 전압, 리드 전압, 리드 패스 전압, 검증 전압, 소거 전압, 공통 소스 라인 전압, 웰 전압 등을 들 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 전압 생성기(110)는, 메모리 셀 어레이(160)에 배치된 메모리 셀에 새로운 데이터를 프로그램하거나, 메모리 셀에 저장된 데이터를 리드하거나, 메모리 셀에 저장된 데이터를 소거하는데 필요한 워드 라인 전압을 생성할 수 있다. 이하 도 3을 참조하여 전압 생성기(110)에 대해 보다 구체적으로 설명한다.
도 3은 도 2의 전압 발생기를 설명하기 위한 블록도이다.
도 3을 참조하면, 전압 생성기(110)는, 클럭 생성기(111), 차지 펌프(112), 결정 신호 생성기(113) 및 레귤레이터(114)를 포함할 수 있다.
클럭 생성기(111)는, 외부로부터 제공된 시스템 클럭 신호(CLK)로부터 펌핑 클럭 신호(CLK_P)를 출력할 수 있다. 구체적으로, 클럭 생성기(111)는 결정 신호 생성기(113)로부터 출력된 결정 신호(DET)를 이용하여, 시스템 클럭 신호(CLK)로부터 펌핑 클럭 신호(CLK_P)를 생성하고, 이를 출력할 수 있다. 이러한 펌핑 클럭 신호(CLK_P)는 복수의 펄스로 구성될 수 있으며, 시스템 클럭 신호(CLK)의 일부일 수 있다. 이에 대한 구체적인 설명은 후술한다.
차지 펌프(112)는, 복수의 차지 펌프 회로와 제어 회로를 포함할 수 있다. 복수의 차지 펌프 회로 각각은 제어 회로에 의해 인에이블 또는 디스에이블 될 수 있으며, 클럭 생성기(111)로부터 제공된 펌핑 클럭 신호(CLK_P)와 전원 전압(Vcc)을 이용하여 차지 펌핑 동작을 수행할 수 있다.
레귤레이터(114)는, 차지 펌프(112)로부터 출력된 펌핑 전압 신호(Vp)를 레귤레이팅하여 동작 전압(Vg)을 생성하고, 생성된 동작 전압(Vg)을 어드레스 디코더(도 2의 130)를 통해 메모리 셀 어레이(도 2의 160)에 제공할 수 있다.
결정 신호 생성기(113)는, 차지 펌프(112)로부터 출력된 펌핑 전압 신호(Vp)를 기준 펌핑 전압(PUMP_REF)과 비교하여 결정 신호(DET)를 생성할 수 있다. 이렇게 생성된 결정 신호(DET)는 클럭 생성기(111)에 제공되어 펌핑 클럭 신호(CLK_P)를 생성하는데 이용될 수 있다.
이하, 도 4를 함께 참조하여, 펌핑 클럭 신호(CLK_P)가 생성되는 과정에 대해 보다 구체적으로 설명한다.
도 4는 도 3의 펌핑 클럭 신호를 설명하기위한 도면이다.
도 3 및 도 4를 참조하면, 결정 신호 생성기(113)는, 차지 펌프(112)가 출력하는 펌핑 전압 신호(Vp)를 기준 펌핑 전압(PUMP_REF)과 비교하여 결정 신호(DET)를 생성할 수 있다. 예를 들어, 결정 신호(DET)는 도 4에 도시된 것과 같이, 펌핑 전압 신호(Vp)가 상승하는 구간 중 기준 펌핑 전압(PUMP_REF)보다 낮은 구간에서 하이 레벨(logical high level)을 유지하고, 그 외의 구간에서 로우 레벨(logical low level)을 유지할 수 있다. 즉, 결정 신호(DET)는 도시된 것과 같이, 펌핑 전압 신호(Vp)의 일부 구간에서 주기적으로 인에이블(enable)될 수 있다.
결정 신호 생성기(113)에서 생성된 결정 신호(DET)는 클럭 생성기(111)에 제공되고, 클럭 생성기(111)는 시스템 클럭 신호(CLK)과 결정 신호(DET)를 연산(예를 들어, AND 연산)하여 펌핑 클럭 신호(CLK_P)를 생성할 수 있다. 이에 따라, 도 4에 도시된 것과 같이, 펌핑 클럭 신호(CLK_P)에는 차지 펌프(112)가 동작 전압(Vg) 생성을 위해 펌핑 전압 신호(Vp)를 생성하는 구간(즉, 메모리 셀 어레이(도 2의 160)에 동작 전압(Vg)이 인가되는 구간)에서 펄스 형태의 신호가 존재하고, 이외의 구간에서는 펄스 형태의 신호가 존재하지 않는다.
이상에서는 도 3 및 도 4를 이용하여, 비휘발성 메모리 장치(100)의 동작에 필요한 동작 전압(Vg)을 생성하고, 시스템 클럭 신호(CLK)을 이용하여 펌핑 클럭 신호(CLK_P)를 생성하는 전압 생성기(110)의 예시적인 구성에 대해 설명하였으나, 실시예들이 이에 제한되는 것은 아니다. 전압 생성기(110)의 구성은 필요에 따라 얼마든지 이와 다르게 변형되어 실시될 수 있다.
다시 도 2를 참조하면, 패스-페일 결정 회로(120)는, 전압 생성기(110)로부터 펌핑 클럭 신호(CLK_P)를 제공받고, 이를 모니터링하여 메모리 셀 어레이(160)에 포함된 배선들의 결함을 판단할 수 있다. 구체적으로, 패스-페일 결정 회로(120)는 전압 생성기(110)로부터 펌핑 클럭 신호(CLK_P)를 제공받고, 이를 기준 클럭 신호(REF_CLK)와 비교하여 동작 전압(Vg)이 인가되고 있는 메모리 셀 어레이(160) 내의 배선들의 결함을 판단할 수 있다. 더욱 구체적으로, 패스-페일 결정 회로(120)는 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수와 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수를 비교하여, 동작 전압(Vg)이 인가되고 있는 메모리 셀 어레이(160) 내의 워드 라인들(도 7의 WL1~WL8)의 결함을 판단할 수 있다.
만약, 특정 워드 라인(도 7의 WL1~WL8)에 결함이 있는 것으로 판단하면, 패스-페일 결정 회로(120)는, 특정 워드 라인(도 7의 WL1~WL8)에 결함이 있음을 의미하는 신호, 또는 결함이 있는 워드 라인(도 7의 WL1~WL8)이 포함된 메모리 블록(BLK1~BLKz)을 불량으로 처리해야함을 의미하는 신호를 패스-페일 결과 신호(P／F) 형태로 제어 로직(150)에 제공할 수 있다.
이하, 도 5를 참조하여, 패스-페일 결정 회로(120)에 대해 보다 구체적으로 설명한다.
도 5는 도 2의 패스-페일 결정 회로를 설명하기 위한 블록도이다.
도 5를 참조하면, 패스-페일 결정 회로(120)는 카운터(121)와 비교 로직(122)을 포함할 수 있다.
카운터(121)는 펌핑 클럭 신호(CLK_P)를 제공받고, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수(C1)를 카운트하여 그 결과를 출력할 수 있다. 구체적으로, 카운터(121)는 펌핑 클럭 신호(CLK_P)를 제공받고, 펌핑 클럭 신호(CLK_P)의 각 주기에 포함된 펄스의 개수(C1)를 카운트하여 그 결과를 출력할 수 있다.
비교 로직(122)은 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수(C2)와 카운터(121)로부터 제공받은 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수(C1)를 비교하여, 패스-페일 결과 신호(P／F)를 생성하고 출력할 수 있다. 몇몇 실시예에서, 비교 로직(122)은 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수(C1)가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수(C2)보다 많은 경우, 특정 워드 라인(도 7의 WL1~WL8)에 결함이 있음을 의미하는 신호, 또는 결함이 있는 워드 라인(도 7의 WL1~WL8)이 포함된 메모리 블록(BLK1~BLKz)을 불량으로 처리해야함을 의미하는 신호를 패스-페일 결과 신호(P／F) 형태로 생성하고 출력할 수 있다. 이에 관한 보다 구체적인 설명은 후술한다.
이상에서는 도 5를 이용하여, 펌핑 클럭 신호(CLK_P)를 모니터링하여 메모리 셀 어레이(160)에 포함된 배선들의 결함을 판단하는 패스-페일 결정 회로(120)의 예시적인 구성에 대해 설명하였으나, 실시예들이 이에 제한되는 것은 아니다. 패스-페일 결정 회로(120)의 구성은 필요에 따라 얼마든지 이와 다르게 변형되어 실시될 수 있다.
다시 도 2를 참조하면, 어드레스 디코더(130)는 어드레스에 응답하여 복수의 메모리 블록(BLK1~BLKz) 중 어느 하나를 선택할 수 있다. 또한, 어드레스 디코더(130)는 복수의 워드 라인(WL), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 메모리 셀 어레이(130)에 접속될 수 있다. 어드레스 디코더(130)는 디코딩된 로우(row) 어드레스를 이용하여 워드 라인(WL), 스트링 선택 라인(SSL), 접지 선택 라인(GSL)을 선택할 수 있다. 또한, 어드레스 디코더(130)는 입력된 어드레스 중 컬럼(column) 어드레스를 디코딩 할 수 있다. 여기서 디코딩된 컬럼 어드레스는 입출력 회로(140)에 전송될 수 있다. 몇몇 실시예에서, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등을 포함할 수 있다.
입출력 회로(140)는 비트 라인(BL)을 통해 메모리 셀 어레이(160)에 접속될 수 있다. 입출력 회로(140)는 어드레스 디코더(130)로부터 디코딩된 컬럼 어드레스를 입력 받도록 구현될 수 있다. 입출력 회로(140)는 디코딩된 컬럼 어드레스를 이용하여 비트 라인들(BL)을 선택할 수 있다.
입출력 회로(140)는 비휘발성 메모리 장치(100)가 프로그램 동작을 수행할 때 프로그램 될 데이터를 저장하거나, 리드 동작을 수행할 때 리드된 데이터를 저장하는 복수의 페이지 버퍼를 포함할 수 있다. 여기서 복수의 페이지 버퍼 각각은 복수의 래치를 포함할 수 있다. 프로그램 동작 시 복수의 페이지 버퍼에 저장된 데이터는 비트 라인(BL)을 통해 선택된 메모리 블록에 대응하는 페이지(예를 들어, 메모리 셀의 집합)에 프로그램 될 수 있다. 리드 동작 시 선택 메모리 블록에 대응하는 페이지로부터 리드된 데이터는 비트 라인(BL)을 통하여 페이지 버퍼에 저장될 수 있다. 한편, 입출력 회로(140)는 메모리 셀 어레이(160)의 제1 영역으로부터 데이터를 리드하고, 리드된 데이터를 메모리 셀 어레이(160)의 제2 영역에 저장할 수도 있다. 예를 들어, 입출력 회로(140)는 카피-백(copy-back)을 수행하도록 구현될 수도 있다.
제어 로직(150)은 비휘발성 메모리 장치(100)의 전반적인 동작(프로그램, 리드, 소거 등)을 제어할 수 있다. 구체적으로, 제어 로직(150)은 비휘발성 메모리 장치(100)가 동작하는 동안, 전압 생성기(110), 패스-페일 결정 회로(120), 어드레스 디코더(130), 및 입출력 회로(140)의 동작을 제어할 수 있다. 제어 로직(150)은 외부로부터 입력된 제어 신호들(CTRL) 혹은 명령에 응답하여 동작할 수 있다.
메모리 셀 어레이(160)는 예를 들어, 3차원 어레이 구조(three-dimensional memory array structure)로 구현될 수 있다. 3차원 메모리 어레이는 수직 방향으로 방향성을 가져, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀 위에 위치하는 복수의 수직 NAND 스트링을 포함할 수 있다. 적어도 하나의 메모리 셀은 예를 들어, 전하 트랩 층을 포함할 수 있다. 각각의 수직 NAND 스트링은 메모리 셀들 위에 위치하는 적어도 하나의 선택 트랜지스터를 포함할 수 있다. 적어도 하나의 선택 트랜지스터는 메모리 셀들과 동일한 구조를 갖고, 메모리 셀들과 함께 모놀리식(monolithically)으로 형성될 수 있다. 모놀리식이란 용어는, 3차원 어레이의 각 레벨의 층들이 3차원 어레이의 하위 레벨의 층들 위에 직접 증착되는 것을 의미한다.
3차원 메모리 어레이가 복수의 레벨들로 구성되고, 레벨들 사이에 공유된 워드 라인 또는 비트 라인이 배치될 수 있다. 비휘발성 메모리 장치(100)는 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치일 수 있고, 또는 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF) 메모리 장치일 수도 있다. 이하에서는 비휘발성 메모리 장치(100)가 수직형 낸드 플래시 메모리 장치임을 예로들어 설명한다.
메모리 셀 어레이(160)는 복수의 메모리 블록(BLK1 ~ BLKz)을 포함할 수 있다. 메모리 블록들(BLK1 ~ BLKz) 각각은 복수의 워드 라인(WL), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 어드레스 디코더(130)에 접속되고, 복수의 비트 라인(BL)을 통해 입출력 회로(140)에 접속될 수 있다. 몇몇 실시예에서, 복수의 워드 라인(WL)은 적층된 판 형태 구조를 가질 수 있다.
복수의 메모리 블록(BLK1 ~ BLKz) 각각은 기판 상에서 제1 방향 및 제1 "?璲? 다른 제2 방향에 따라 배열되고, 제1 및 제2 방향에 의해 형성된 평면에 수직한 제3 방향으로 배열되는 3차원 구조의 복수의 스트링(string)을 포함할 수 있다. 여기서 복수의 스트링 각각은, 비트 라인과 공통 소스 라인(common source line, CSL) 사이에서 직렬 연결된 적어도 하나의 스트링 선택 트랜지스터, 복수의 메모리 셀, 적어도 하나의 접지 선택 트랜지스터로 구성될 수 있다. 여기서 복수의 메모리 셀 각각은 적어도 하나의 비트를 저장할 수 있다. 몇몇 실시예에서, 적어도 하나의 스트링 선택 트랜지스터 및 복수의 메모리 셀 사이에 적어도 하나의 더미 셀이 포함될 수 있다. 몇몇 실시예에서, 복수의 메모리 셀과 적어도 하나의 접지 선택 트랜지스터들 사이에 적어도 하나의 더미 셀이 포함될 수 있다. 이하, 도 6 및 도 7을 참조하여, 메모리 셀 어레이(160)의 메모리 블록(BLK1 ~ BLKz)에 대해 보다 구체적으로 설명한다.
도 6 및 도 7은 도 2의 메모리 셀 어레이를 설명하기 위한 도면들이다.
도 6을 참조하면, 메모리 블록(BLK1)은 기판(SUB)과 수직 방향으로 형성될 수 있다. 기판(SUB)에는 불순물을 포함하는 예를 들어, n+ 도핑 영역이 형성될 수 있다.
기판(SUB) 상에는 게이트 전극(165)과 절연막(164)이 교대로 적층될 수 있다. 게이트 전극(165)과 절연막(164) 사이에는 데이터 저장막(161)이 형성될 수 있다.
필라(pillar)는 게이트 전극(165)과 절연막(164)을 수직 방향으로 관통할 수 있다. 필라는 도시된 것과 같이 V자 형상으로 형성될 수 있다. 필라는 게이트 전극(165)과 절연막(164)을 관통하여 기판(SUB)과 연결될 수 있다. 필라의 내부는 충전 유전 패턴(163)으로 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 구성될 수 있다. 필라의 외부는 수직 활성 패턴(162)으로 채널 반도체로 구성될 수 있다.
메모리 블록(BLK1)의 게이트 전극(165)은 접지 선택 라인(GSL), 복수의 워드 라인(WL1 ~ WL8), 그리고 스트링 선택 라인(SSL)에 접속될 수 있다. 그리고 메모리 블록(BLK1)의 필라 외부에 형성된 수직 활성 패턴(162)은 복수의 비트 라인(BL1 ~ BL3)에 접속될 수 있다. 도 6에서는, 하나의 메모리 블록(BLK1)이 2개의 선택 라인(GSL, SSL), 8개의 워드 라인(WL1 ~ WL8), 그리고 3개의 비트 라인(BL1 ~ BL3)을 갖는 것으로 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 필요에 따라 배선의 수는 이와 다르게 얼마든지 변형되어 실시될 수 있다.
도 7은 메모리 블록(BLK1)에 대한 예시적인 등가 회로도이다. 도 7을 참조하면, 비트 라인(BL1 ~ BL3)과 공통 소스 라인(CSL) 사이에는 셀 스트링(NS11 ~ NS33)이 배치될 수 있다. 각각의 셀 스트링(예를 들면, NS11)은 접지 선택 트랜지스터(GST), 복수의 메모리 셀(MC1 ~ MC8), 그리고 스트링 선택 트랜지스터(SST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL; string selection line)에 접속될 수 있다. 스트링 선택 라인(SSL)은 제1 내지 제3 스트링 선택 라인(SSL1 ~ SSL3)으로 분리될 수 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인들(GSL1 ~ GSL3)에 접속될 수 있다. 몇몇 실시예에서, 접지 선택 라인들(GSL1 ~ GSL3)은 서로 접속될 수 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 접속되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL; common source line)에 접속될 수 있다.
복수의 메모리 셀(MC1~MC8)은 각각 대응하는 워드 라인(WL1~WL8)에 접속될 수 있다. 하나의 워드 라인에 연결되고, 동시에 프로그램되는 메모리 셀들의 집합을 페이지(page)라 부를 수 있다. 메모리 블록(BLK1)은 도시된 것과 같이 복수의 페이지를 포함할 수 있다. 또한, 하나의 워드 라인에는 복수의 페이지들이 접속될 수 있다. 도 7를 참조하면, 공통 소스 라인(CSL)으로부터 동일 높이의 워드 라인(예를 들면, WL4)은 3개의 페이지에 공통으로 접속될 수 있다.
이러한 페이지는 데이터 프로그램과 리드의 단위가 될 수 있고, 메모리 블록(BLK1)은 데이터 소거의 단위가 될 수 있다. 즉, 비휘발성 메모리 장치가 프로그램이나 리드 동작을 수행할 때, 페이지 단위의 데이터가 프로그램되거나 리드될 수 있고, 비휘발성 메모리 장치가 소거 동작을 수행할 때, 메모리 블록 단위로 데이터가 소거될 수 있다. 즉, 하나의 메모리 블록에 포함된 모든 메모리 셀(MC1 ~ MC8)에 저장된 데이터가 한꺼번에 소거될 수 있다.
한편, 각각의 메모리 셀(MC1~MC8)은 한 비트의 데이터 또는 두 비트 이상의 데이터를 저장할 수 있다. 하나의 메모리 셀(MC1~MC8)에 한 비트의 데이터를 저장할 수 있는 메모리 셀을 싱글 레벨 셀(SLC; single level cell) 또는 싱글 비트 셀(single bit cell)이라 칭할 수 있다. 하나의 메모리 셀에 두 비트 이상의 데이터를 저장할 수 있는 메모리 셀을 멀티 레벨 셀(MLC; multi level cell) 또는 멀티-비트 셀(multi bit cell)이라 칭할 수 있다. 2비트 MLC의 경우에는 하나의 물리적 페이지에 2개의 페이지 데이터가 저장될 수 있다. 따라서 워드 라인(WL4)에 연결된 메모리 셀(MC4)에는 6개의 페이지 데이터가 저장될 수 있다.
이하, 도 3, 도 8 및 도 9를 참조하여, 비휘발성 메모리 장치(100)의 워드 라인 결함 검출 동작에 대해 구체적으로 설명한다.
도 8 및 도 9는 몇몇 실시예에 따른 비휘발성 메모리 장치의 워드 라인 결함 검출 동작을 설명하기 위한 도면들이다.
먼저 도 3 및 도 8을 참조하면, 메모리 블록(BLK) 내에 포함된 워드 라인들(WL(n-1), WL, WL(n+1))에 결함이 없다면, 차지 펌프(112)는 노멀 펌핑 전압 신호(Vp_n)를 출력하고, 결정 신호 생성기(113)는 차지 펌프(112)로부터 출력된 노멀 펌핑 전압 신호(Vp_n)를 기준 펌핑 전압(PUMP_REF)과 비교하여 결정 신호(DET)를 생성한다. 클럭 생성기(111)는 결정 신호 생성기(113)로부터 출력된 결정 신호(DET)를 이용하여, 시스템 클럭 신호(CLK)로부터 펌핑 클럭 신호(CLK_P)를 생성할 수 있다. 이에 대한 설명은 앞서 도 4를 참조하여 설명한바, 보다 구체적인 설명은 생략한다.
다음 도 3 및 도 9를 참조하면, 메모리 블록(BLK) 내에 포함된 워드 라인들(WL(n-1), WL, WL(n+1))에 도시된 것과 같이 브릿지(B) 결함이 존재하면, 차지 펌프(112)는 브릿지 펌핑 전압 신호(Vp_b)를 출력할 수 있다. 이러한 브릿지 펌핑 전압 신호(Vp_b)는 노멀 펌핑 전압 신호(Vp_n)에 비해 최고 전압에 도달하는데에 시간이 더 소요될 수 있는데, 이는 워드 라인들(WL(n-1), WL, WL(n+1))이 브릿지(B)로 서로 연결됨으로써 전류 리키지(current leakage)가 발생하기 때문일 수 있다. 즉, 인접 워드 라인들(WL(n-1), WL, WL(n+1)) 사이에 발생한 브릿지(B)로 인해, 차지 펌프(112)가 필요한 레벨의 전압을 생성하는데 훨씬 더 많은 시간이 소요될 수 있다.
이와 같은 현상이 발생할 경우, 차지 펌프(112)가 기준 펌핑 전압(PUMP_REF)에 도달하는 데에도 더 많은 시간이 소요될 수 있다. 이에 따라, 결정 신호(DET)의 주기가, 인접 워드 라인들(WL(n-1), WL, WL(n+1)) 사이에 결함이 없는 경우(도 8)에 비해 길어질 수 있다. 따라서, 펌핑 클럭 신호(CLK_P)에 포함되는 펄스의 개수가 인접 워드 라인들(WL(n-1), WL, WL(n+1)) 사이에 결함이 없은 경우(도 8)에 비해 많아 진다. 예를 들어, 도 8과 도 9의 예에서는 펌핑 클럭 신호(CLK_P)에 포함되는 펄스의 개수가 1개에서 3개로 증가하였다.
본 실시예에 따른 비휘발성 메모리 장치(100)는 이러한 원리를 이용하여 메모리 블록(BLK) 내의 워드 라인들(WL(n-1), WL, WL(n+1))에 대한 결함을 검출할 수 있다. 예를 들어, 기준 클럭 신호(도 5의 REF_CLK)에 포함된 펄스의 개수(도 5의 C2)를 2라고 미리 정한 경우, 도 8에 도시된 것과 같이 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 1개이면, 비휘발성 메모리 장치(100)는 메모리 블록(BLK) 내의 워드 라인들(WL(n-1), WL, WL(n+1))을 정상이라고 판단하고, 도 9에 도시된 것과 같이 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 3개이면, 비휘발성 메모리 장치(100)는 메모리 블록(BLK) 내의 워드 라인들(WL(n-1), WL, WL(n+1))에 결함이 있다고 판단할 수 있다. 즉, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수(도 5의 C1)를 미리 정한 기준 클럭 신호(도 5의 REF_CLK)에 포함된 펄스의 개수(도 5의 C2)와 비교하여, 메모리 블록(BLK) 내의 워드 라인들(WL(n-1), WL, WL(n+1))에 대한 결함 여부를 검출할 수 있다.
비록, 도 9에서는 이해의 편의를 위해, 노멀 펌핑 전압 신호(Vp_n)와 브릿지 펌핑 전압 신호(Vp_b)가 확연히 구분되도록 도시하였으나, 실제 차지 펌프(112)의 출력은 도시된 것과 다르게 구현될 수 있다. 즉, 차지 펌프(112)의 출력은 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 늘어나는 다른 구성으로 얼마든지 변형되어 실시될 수 있다.
이하, 비휘발성 메모리 장치가 호스트와 통신을 통해 데이터를 프로그램하는 유저 모드(user mode)에서, 메모리 블록(BLK) 내의 워드 라인들(WL(n-1), WL, WL(n+1))에 대한 결함 여부를 검출하는 동작에 대해 설명한다.
도 10은 몇몇 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다. 도 11 및 도 12는 도 10에 도시된 비휘발성 메모리 장치의 동작을 구체적으로 설명하기 위한 도면들이다.
도 10을 참조하면, 카운터를 리셋한다(S100). 예를 들어, 도 5를 참조하면, 패스-페일 결정 회로(120)는 새로운 결함 검출 동작 수행을 위해, 카운터(121)를 리셋할 수 있다.
다음, 도 10을 참조하면, 펌핑 클럭 신호에 포함된 펄스의 개수를 카운팅하면서 프로그램 동작을 수행한다(S110). 예를 들어, 도 2 및 도 7을 참조하면, 전압 발생기(110)는 메모리 셀 어레이(160)에 포함된 메모리 셀(MC1~MC8) 또는 복수의 메모리 셀(MC1~MC8)을 포함하는 페이지를 프로그램하기 위해, 워드 라인(WL1~WL8)에 제공될 프로그램 전압을 생성할 수 있다. 그리고, 생성된 프로그램 전압을 메모리 셀 어레이(160)에 제공할 수 있다. 이 때, 패스-페일 결정 회로(120)는 워드 라인(WL1~WL8)에 프로그램 전압이 인가되는 동안 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수를 카운트할 수 있다.
다음, 도 10을 참조하면, 펌핑 클럭 신호에 포함된 펄스의 개수가 기준 클럭 신호에 포함된 펄스의 개수보다 많은지 판단한다(S120).
그 결과, 펌핑 클럭 신호에 포함된 펄스의 개수가 기준 클럭 신호에 포함된 펄스의 개수보다 많다면(S120-Y), 워드 라인에 결함이 존재할 가능성이 높으므로, 해당 워드 라인이 포함된 메모리 블록을 배드 블록(bad block)으로 지정하거나, 해당 워드 라인을 불량으로 지정한 후(S130), 프로그램 동작을 종료한다.
반대로, 펌핑 클럭 신호에 포함된 펄스의 개수가 기준 클럭 신호에 포함된 펄스의 개수보다 작다면(S120-N), 워드 라인에 결함이 없는 것으로 판단되므로, 메모리 셀 또는 페이지에 대한 데이터 프로그램 동작이 완료되었는지 검증한다(S140). 검증 결과, 데이터 프로그램 동작이 완료되지 않았다면 앞서 설명한 프로그램 동작을 다시 반복하고(S150-Fail), 데이터 프로그램 동작이 완료되었다면 프로그램 동작을 종료한다(S150-Pass).
예를 들어, 도 2를 참조하면, 패스-페일 결정 회로(120)는 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수보다 많은지 판단할 수 있다.
만약, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수보다 많다면, 패스-페일 결정 회로(120)는, 프로그램 전압을 인가한 워드 라인(WL)이 포함된 메모리 블록(BLK1)을 배드 블록으로 지정해야함을 패스-페일 결과 신호(P／F) 형태로 제어 로직(150)에 제공할 수 있다.
반대로, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수보다 작다면, 제어 로직(150)은 메모리 셀(MC1~MC8) 또는 복수의 메모리 셀(MC1~MC8)을 포함하는 페이지에 대한 데이터 프로그램 동작이 완료되었는지 검증하고, 데이터 프로그램 동작이 완료될 때까지 프로그램 동작을 반복할 수 있다.
이하, 도 11 및 도 12를 참조하여, 워드 라인에 결함이 존재하지 않는 경우와 존재하지 않는 경우를 비교하여 설명한다.
먼저, 도 11은 워드 라인에 결함이 존재하지 않는 경우의 타이밍도이다.
도 11을 참조하면, 유저 모드 신호(RnBx)가 인에이블된 후, 워드 라인(WL)에 미리 정한 프로그램 전압이 인가될 수 있다.
도시된 것과 같이, 워드 라인(WL)에 프로그램 전압이 인가될 때 마다, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수보다 작다면, 워드 라인에 결함이 존재하지 않는 것이므로, 지속적으로 프로그램 동작이 수행될 수 있다. 몇몇 실시예에서, 이러한 프로그램 동작은 미리 정한 프로그램 전압(예를 들어, 도시된 것과 같이 그 크기가 점점 증기하는 프로그램 전압)을 메모리 셀 어레이에 인가하는 것을 복수 회 반복함으로써 수행될 수 있다.
메모리 셀 또는 복수의 메모리 셀을 포함하는 페이지에 대한 프로그램 동작이 완료되면, 프로그램 전압 인가가 중단된 후, 유저 모드 신호(RnBx)가 디스에이블됨으로써 프로그램 동작이 완료될 수 있다.
다음, 도 12는 워드 라인에 결함이 존재하는 경우의 타이밍도이다.
도 12를 참조하면, 유저 모드 신호(RnBx)가 인에이블된 후, 워드 라인(WL)에 미리 정한 프로그램 전압이 인가될 수 있다.
워드 라인에 결함이 존재하므로, 제1 시점(T1)에서, 워드 라인(WL)에 프로그램 전압이 인가되는 동안, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수보다 많은 경우가 발생할 수 있다.
이처럼, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 기준 클럭 신호(REF_CLK)에 포함된 펄스의 개수보다 많은 경우가 발생할 경우, 프로그램 동작이 즉시 중단될 수 있다. 즉, 워드 라인에 프로그램 전압을 인가하는 것을 즉시 중단할 수 있다. 그리고, 유저 모드 신호(RnBx)가 디스에이블됨으로써 프로그램 동작이 중단될 수 있다. 이와 같이 프로그램 동작 수행 중에, 워드 라인 결함이 발견될 경우, 프로그램 전압 인가를 바로 중단해 버림으로써, 불필요한 전력이 소모되는 것을 방지할 수 있다. 따라서, 비휘발성 메모리 장치의 동작 성능이 향상될 수 있다.
이상에서는 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 워드 라인 결함 여부에 따라 변동되고, 이것을 이용하여 워드 라인의 결함을 검출하는 것을 설명하였다. 실제로, 워드 라인의 결함 여부에 따라 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수가 크게 변동하지만, 실제 구동 환경을 고려하면, 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수는 워드 라인 결함 외에 비휘발성 메모리 장치의 동작 조건에 따라서도 조금씩 변동될 수도 있다. 이하, 도 13을 참조하여, 이에 대해 보다 구체적으로 설명한다.
도 13은 전원 전압 변동에 따른 펌핑 클럭 신호의 변동을 설명하기 위한 도면이다.
도 13은 비휘발성 메모리 장치에 낮은 전원 전압(Vcc)이 제공될 경우와, 높은 전원 전압(Vcc)이 제공될 경우, 펌핑 클럭 신호(CLK_P)의 변화를 도시한 도면이다. 실제로는 전원 전압(Vcc)의 변동에 따라 이처럼 확연히 구분되도록 펌핑 클럭 신호(CLK_P)가 변화하는 것은 아니나, 이해해의 편의를 위해, 도면에서는 다소 과장되게 그 차이를 도시하였다.
도 13을 참조하면, 비휘발성 메모리 장치에 제공되는 전원 전압(Vcc)이 변동됨에 따라, 시스템 클럭 신호(CLK)의 레벨이 변동될 수 있다. 예를 들어, 전원 전압(Vcc)이 낮을 경우 시스템 클럭 신호(CLK)는 제1 레벨(L1)의 크기를 가질 수 있으나, 전원 전압(Vcc)이 클 경우 시스템 클럭 신호(CLK)는 제1 레벨(L1)보다 큰 제2 레벨(L2)의 크기를 가질 수 있다.
한편, 결정 신호(DET)는 펌핑 전압 신호(도 3의 Vp)가 예를 들어, 오실레이터 등을 통해 보상되므로, 시스템 클럭 신호(CLK)에 비해 전원 전압(Vcc)의 변동에 큰 영향을 받지 않고 일정하게 유지될 수 있다.
이 결과로, 도시된 것과 같이, 펌핑 클럭 신호(CLK_P)가 전원 전압(Vcc)의 변동에 따라 영향을 받을 수 있다. 즉, 워드 라인의 결함여부에 관계 없이, 비휘발성 메모리 장치에 제공되는 전원 전압(Vcc)이 낮을 경우, 펌핑 클럭 신호(CLK_P)는 많은 수(n1)의 펄스를 포함하고, 비휘발성 메모리 장치에 제공되는 전원 전압(Vcc)이 높을 경우, 펌핑 클럭 신호(CLK_P)는 상대적으로 적은 수(n2)의 펄스를 포함할 수 있다.
이러한 상황에서, 만약 기준 클럭 신호(REF_CLK)에 포함된 펄스 수를 n1과 n2 사이로 정한다면(예를 들어, 도 13에 도시된 케이스에서 3으로 정한다면), 실제 워드 라인 결함 여부와는 무관하게 단순히 비휘발성 메모리 장치에 제공되는 전원 전압(Vcc)의 변동에 따라 워드 라인의 결함 여부가 결정되는 문제가 발생할 수 있다.
따라서, 비휘발성 메모리 장치에 제공되는 전원 전압(Vcc)의 변동을 고려하여, 기준 클럭 신호(REF_CLK)를 보상하거나, 펌핑 클럭 신호(CLK_P)를 조절해야할 필요가 있다. 이하, 이에 관한 실시예들에 대해 설명한다.
도 14는 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 14를 참조하면, 비휘발성 메모리 장치(300)는, 워드 라인 결함 검출회로(370), 어드레스 디코더(330), 입출력 회로(340), 제어 로직(350), 메모리 셀 어레이(360)를 포함할 수 있다.
워드 라인 결함 검출회로(370)를 제외한 어드레스 디코더(330), 입출력 회로(340), 제어 로직(350), 메모리 셀 어레이(360) 등의 구성은 앞서 도 2를 참조하여 설명한 구성과 실질적으로 동일하므로 중복된 자세한 설명은 생략한다.
워드 라인 결함 검출회로(370)는, 기준 클럭 신호(REF_CLK)를 보상하여 보상된 기준 클럭 신호(REF_CLKC)를 출력하는 보상 회로(380)를 포함할 수 있다. 그리고, 워드 라인 결함 검출회로(370)는, 전압 생성기(310)와 패스-페일 결정 회로(320)를 포함할 수 있다.
전압 생성기(310)는 전원 전압(Vcc)을 이용하여 비휘발성 메모리 장치(100)의 동작에 필요한 동작 전압(Vg)을 생성할 수 있다. 또한 전압 생성기(310)는 앞서 도 3을 참조하여 설명한 방식과 동일한 방식으로 펌핑 클럭 신호(CLK_P)를 생성한 후, 이를 보상 회로(380)에 제공할 수 있다.
보상 회로(380)는, 펌핑 클럭 신호(CLK_P)를 이용하여 기준 클럭 신호(REF_CLK)를 보상한, 보상된 기준 클럭 신호(REF_CLKC)를 생성할 수 있다. 보상된 기준 클럭 신호(REF_CLKC)는 패스-페일 결정 회로(320)에 제공되어, 워드 라인의 결함 여부를 판단하는데 사용될 수 있다.
패스-페일 결정 회로(320)는 펌핑 클럭 신호(CLK_P)를 모니터링하여 메모리 셀 어레이(360)에 포함된 워드 라인들의 결함을 판단할 수 있다. 구체적으로, 패스-페일 결정 회로(320)는 펌핑 클럭 신호(CLK_P)에 포함된 펄스의 개수와 보상된 기준 클럭 신호(REF_CLKC)에 포함된 펄스의 개수를 비교하여, 동작 전압(Vg)이 인가되고 있는 메모리 셀 어레이(360) 내의 워드 라인들(WL)의 결함을 판단할 수 있다.
이하, 도 15를 함께 참조하여, 보상 회로(320)가 펌핑 클럭 신호(CLK_P)를 이용하여 기준 클럭 신호(REF_CLK)를 보상하는 동작에 대해 보다 구체적으로 설명한다.
도 15는 도 14에 도시된 비휘발성 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 15를 참조하면, 먼저 펌핑 클럭 신호를 기준 클럭 신호로 설정한다(S200).
도 14를 참조하면, 예를 들어, 보상 회로(380)는 메모리 셀 어레이(360)의 특정 워드 라인(WL)에 브릿지 결함이 없다고 가정하고, 프로그램 전압을 인가하면서 생성된 펌핑 클럭 신호(CLK_P)를 기준 클럭 신호(REF_CLK)로 설정할 수 있다. 즉, 보상 회로(380)는 메모리 셀 어레이(360)의 특정 워드 라인(WL)에 프로그램 전압을 인가하면서 생성된 펌핑 클럭 신호(CLK_P)를 기준 클럭 신호(REF_CLK)의 초기 값으로 설정할 수 있다. 더욱 구체적으로, 보상 회로(380)는 기준 클럭 신호(REF_CLK)에 포함된 펄스 수의 초기 값을 메모리 셀 어레이(360)의 특정 워드 라인(WL)에 프로그램 전압을 인가하면서 생성된 펌핑 클럭 신호(CLK_P)에 포함된 펄스 수로 설정할 수 있다.
이 때, 선택된 워드 라인(WL)은 브릿지 결함이 없는 것을 가정해야 하므로, 브릿지 결함이 잘 발생하지 않는 워드 라인이 선택될 수 있다.
예를 들어, 수직형 낸드 플래시 메모리(VNAND)에서는 도 6에 도시된 것과 같이 그 하부의 폭이 상부의 폭보다 좁게 형성될 수 있다. 따라서, 상부에 배치된 워드 라인(예를 들어, WL7, WL8)보다 하부에 배치된 워드 라인(예를 들어, WL1, WL2)에서 브릿지 결함 발생 확률이 높을 수 있다. 따라서, 보상 회로(380)는 메모리 셀 어레이(360)의 상부에 배치된 워드 라인(예를 들어, WL7, WL8)에 프로그램 전압을 인가하면서 생성된 펌핑 클럭 신호(CLK_P)를 기준 클럭 신호(REF_CLK)로 설정할 수 있다.
이렇게 펌핑 클럭 신호(CLK_P)를 기준 클럭 신호(REF_CLK)로 설정하면, 보상 회로(380)는 이를 보상된 기준 클럭 신호(REF_CLKC)로 패스-페일 결정 회로(320)에 제공할 수 있다.
다음 도 15를 참조하면, 워드 라인 브릿지 결함을 검출하면서 프로그램 동작을 수행한다(S210).
이러한 동작은 앞서 도 10을 참조하여 설명한 동작과 유사하므로 중복된 설명은 생략한다. 이 때, 도 14를 참조하면, 패스-페일 결정 회로(320)는 펌핑 클럭 신호(CLK_P)에 포함된 펄스 수와 보상 회로(380)로부터 제공받은 보상된 기준 클럭 신호(REF_CLKC)에 포함된 펄스 수를 비교하여 워드 라인(WL)의 결함 여부를 검출할 수 있다.
다음 도 15를 참조하면, 워드 라인에 결함이 있는지 판단한다(S220). 만약, 워드 라인에 결함이 없다면(S220-N), 기준 클럭 신호를 펌핑 클럭 신호로 업데이트 한다(S230). 만약, 워드 라인에 결함이 있다면(S220-Y), 이러한 펌핑 클럭 신호는 기준 클럭 신호로 사용될 수 없으므로, 기준 클럭 신호를 펌핑 클럭 신호로 업데이트 하지 않는다.
도 14를 참조하면, 패스-페일 결정 회로(320)가 펌핑 클럭 신호(CLK_P)에 포함된 펄스 수와 보상된 기준 클럭 신호(REF_CLKC)에 포함된 펄스 수를 비교하여 워드 라인(WL)의 결함이 없다고 판단한 경우, 보상 회로(380)는 펌핑 클럭 신호(CLK_P)를 새로운 기준 클럭 신호(REF_CLK)로 업데이트할 수 있다. 그리고, 보상 회로(380)는 패스-페일 결정 회로(320)의 새로운 결함 검출 동작을 위해 보상된 기준 클럭 신호(REF_CLKC)으로 제공할 수 있다. 한편, 패스-페일 결정 회로(320)가 워드 라인(WL)에 결함이 있다고 판단한 경우, 보상 회로(380)는 이를 보상된 기준 클럭 신호(REF_CLKC)로 사용하지 않는다.
본 실시예에서는, 이러한 과정이 메모리 셀이 프로그램되는 동안 반복되어 수행될 수 있다. 즉, 하나의 메모리 셀을 프로그램하기 위해, 동일한 워드 라인에 서로 다른 프로그램 전압(예를 들어, 그 크기가 증가하는 프로그램 전압)을 인가하는 과정에서 이러한 과정이 반복되어 수행될 수도 있고, 서로 다른 메모리 셀을 프로그램하기 위해, 서로 다른 워드 라인에 서로 다른 프로그램 전압을 인가하는 과정에서 이러한 과정이 반복되어 수행될 수도 있다.
이러한 과정이 반복되어 수행되면, 워드 라인(WL)에 결함이 발견되지 않은 상황에서, 전원 전압(Vcc) 변동이 즉각 반영되는 펌핑 클럭 신호(CLK_P)(도 13 참조)가 워드 라인 결함 검출의 보상된 기준 클럭 신호(REF_CLKC)로 사용됨으로써, 워드 라인 결함 검출 과정에서의 전원 전압(Vcc) 변동에 따른 영향을 최소화할 수 있다. 따라서, 비휘발성 메모리 장치의 동작 신뢰성이 향상될 수 있다.
도 16은 몇몇 실시예에 따른 워드 라인 결함 검출회로를 설명하기 위한 블록도이다.
도 16을 참조하면, 워드 라인 결함 검출 회로(370a)의 보상 회로(380a)는 전원 전압(Vcc)을 이용하여 보상된 기준 클럭 신호(REF_CLKC)를 생성할 수 있다. 즉, 보상 회로(380a)는 전원 전압(Vcc)을 제공받고, 제공되는 전원 전압(Vcc)의 레벨에 따라 서로 다른 보상된 기준 클럭 신호(REF_CLKC)를 생성한 후, 이를 패스-페일 결정 회로(320)에 제공할 수 있다.
이러한 보상 회로(380a)는 다양한 구성을 통해 구현될 수 있다. 이하, 도 17을 참조하여 그 일 예에 대해 설명한다.
도 17은 도 16의 보상 회로의 예시적인 상세 블록도이다.
도 17을 참조하면, 보상 회로(380a)는 아날로그 디지털 컨버터(381a)와 복수의 저장부(382a-1~382a-n)를 포함할 수 있다.
아날로그 디지털 컨버터(381a)에 제공되는 전원 전압(Vcc)의 레벨에 따라, 아날로그 디지털 컨버터(381a)의 복수의 출력 단자(V1~Vn) 중 어느 하나가 선택될 수 있다. 각 저장부(382a-1~382a-n)에는 서로 다른 기준 클럭 신호(REF_CLKC)가 저장될 수 있는데, 선택된 출력 단자(V1~Vn)에 접속된 저장부(382a-1~382a-n)에 저장된 기준 클럭 신호(REF_CLK)가 보상된 기준 클럭 신호(REF_CLKC)로 출력될 수 있다.
보다 구체적으로, 각 저장부(382a-1~382a-n)에는 서로 다른 펄스 수를 갖는 기준 클럭 신호(REF_CLKC)가 저장될 수 있고, 선택된 출력 단자(V1~Vn)에 접속된 저장부(382a-1~382a-n)에 저장된 기준 클럭 신호(REF_CLK)의 펄스 수가 보상된 기준 클럭 신호(REF_CLKC)의 펄스 수로 출력되어, 패스-페일 결정 회로(도 16의 320)에 제공될 수 있다.
보상 회로(380a)의 구성이 이와 같을 경우, 전원 전압(Vcc) 변동에 따라 보상된 기준 클럭 신호(REF_CLKC)가 같이 변동됨으로써, 워드 라인 결함 검출 과정에서의 전원 전압(Vcc) 변동에 따른 영향을 최소화할 수 있다. 따라서, 비휘발성 메모리 장치의 동작 신뢰성이 향상될 수 있다.
도 18은 몇몇 실시예에 따른 워드 라인 결함 검출회로를 설명하기 위한 블록도이다.
도 18을 참조하면, 워드 라인 결함 검출 회로(370b)는 전압 생성기(310b), 펌핑 클럭 생성 회로(380b) 및 패스-페일 결정 회로(320)를 포함할 수 있다.
전압 생성기(310b)는 제1 시스템 클럭 신호(CLK1)와 전원 전압(Vcc)을 이용하여 비휘발성 메모리 장치(100)의 동작에 필요한 동작 전압(Vg) 및 결정 신호(DET)를 생성할 수 있다.
펌핑 클럭 생성 회로(380b)는 제2 시스템 클럭 신호(CLK2)와 결정 신호(DET)를 바탕으로 제2 펌핑 클럭 신호(CLK_P2)를 생성할 수 있다.
패스-페일 결정 회로(320)는 제2 펌핑 클럭 신호(CLK_P2)와 기준 클럭 신호(REF_CLK)를 비교하여, 워드 라인의 결함을 검출할 수 있다.
여기서, 제2 시스템 클럭 신호(CLK2)는 제1 시스템 클럭 신호(CLK1)와 다른 신호일 수 있다. 구체적으로, 제1 시스템 클럭 신호(CLK1)는 전원 전압(Vcc)의 변동에 따라 도 13에 도시된 것과 같이 변동되는 신호이나, 제2 시스템 클럭 신호(CLK2)는 전원 전압(Vcc)의 변동과 무관한 신호일 수 있다.
앞서, 도 13을 참조하여 설명한 것과 같이, 결정 신호(DET)는 전원 전압(Vcc)의 변동에 큰 영향을 받지 않고 일정하게 유지될 수 있는데, 본 실시예에서는, 전원 전압(Vcc)의 변동과 무관한 제2 시스템 클럭 신호(CLK2)와 결정 신호(DET)를 이용하여 제2 펌핑 클럭 신호(CLK_P2)를 생성하고, 이를 워드 라인 결함 검출에 이용함으로써, 워드 라인 결함 검출 과정에서의 전원 전압(Vcc) 변동에 따른 영향을 최소화할 수 있다.
이러한 워드 라인 결함 검출 회로(370b)는 다양한 구성을 통해 구현될 수 있다. 이하, 도 19를 참조하여 그 일 예에 대해 설명한다.
도 19는 도 18의 예시적인 상세 블록도이다.
도 19를 참조하면, 전압 생성기(310b)는 제1 클럭 생성기(311b), 차지 펌프(312b), 결정 신호 생성기(313b) 및 레귤레이터(314b)를 포함할 수 있다.
전압 생성기(310b)의 전체적인 구성은 앞서 도 3을 참조하여 설명한 구성과 유사하다. 다만, 제1 클럭 생성기(311b)가 결정 신호(DET)와 제1 시스템 클럭 신호(CLK1)를 바탕으로 생성한 제1 펌핑 클럭 신호(CLK_P1)가 차지 펌프(312b)에 제공될 뿐이고, 패스-페일 결정 회로(도 18의 320)에 제공되지 않는다. 그리고, 결정 신호 생성기(313b)가 생성한 결정 신호(DET)는 제1 클럭 생성기(311b) 뿐만 아니라 제2 클럭 생성기(381b)에도 제공된다.
펌핑 클럭 생성 회로(380b)는 제2 클럭 생성기(381b)를 포함할 수 있다. 제2 클럭 생성기(381b)는 전원 전압(Vcc) 변동에 무관한 제2 시스템 클럭 신호(CLK2)와 결정 신호 생성기(313b)로부터 제공받은 결정 신호(DET)를 연산(예를 들어, AND 연산)하여 제2 펌핑 클럭 신호(CLK_P2)를 생성할 수 있다. 이러한 제2 펌핑 클럭 신호(CLK_P2)는 패스-페일 결정 회로(도 18의 320)에 제공되어 기준 클럭 신호(REF_CLK)와의 비교를 통해 워드 라인 결함 검출에 사용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 비휘발성 메모리 장치
110, 310, 310b: 전압 생성기
120: 패스-페일 결정 회로
160: 메모리 셀 어레이
170, 370, 370a, 370b: 워드 라인 결함 검출회로
380, 380a: 보상 회로
308b: 펌핑 클럭 생성 회로

Claims (20)

  1. 메모리 셀과 상기 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이;
    시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 클럭 생성기;
    전원 전압과 상기 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프;
    상기 전원 전압의 변동에 따라 제1 기준 클럭 신호를 보상하여 보상된 제1 기준 클럭 신호를 출력하는 보상 회로; 및
    상기 펌핑 전압 신호가 상기 워드 라인에 제공되는 동안, 상기 제1 펌핑 클럭 신호와 상기 보상된 제1 기준 클럭 신호와 비교하여 상기 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함하고,
    상기 패스-페일 결정 회로는, 상기 제1 펌핑 클럭 신호에 포함된 펄스 수와 상기 보상된 제1 기준 클럭 신호에 포함된 펄스 수를 비교하여 상기 워드 라인의 결함 여부를 결정하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 패스-페일 결정 회로는,
    상기 제1 펌핑 클럭 신호에 포함된 펄스의 개수를 카운트하는 카운터와,
    상기 보상된 제1 기준 클럭 신호에 포함된 펄스의 개수와 상기 제1 펌핑 클럭 신호에 포함된 펄스의 개수를 비교하여, 상기 워드 라인의 결함 여부를 결정하는 비교 로직을 포함하는 메모리 장치.
  3. 제 1항에 있어서,
    상기 펌핑 전압 신호를 제공받고, 이를 기준 펌핑 전압과 비교하여 결정 신호를 출력하는 결정 신호 생성기를 더 포함하고,
    상기 클럭 생성기는 상기 결정 신호를 이용하여 상기 제1 펌핑 클럭 신호를 생성하는 메모리 장치.
  4. 메모리 셀과 상기 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이;
    시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 클럭 생성기;
    전원 전압과 상기 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프;
    상기 전원 전압의 변동에 따라 제1 기준 클럭 신호를 보상하여 보상된 제1 기준 클럭 신호를 출력하는 보상 회로; 및
    상기 펌핑 전압 신호가 상기 워드 라인에 제공되는 동안, 상기 제1 펌핑 클럭 신호와 상기 보상된 제1 기준 클럭 신호와 비교하여 상기 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함하고,
    상기 보상 회로는, 상기 제1 펌핑 클럭 신호를 이용하여 상기 보상된 제1 기준 클럭 신호를 출력하고,
    상기 보상 회로는, 상기 워드 라인에 결함이 발견되지 않으면, 상기 제1 펌핑 클럭 신호를 상기 보상된 제1 기준 클럭 신호로 설정하되,
    상기 보상 회로는, 상기 제1 펌핑 클럭 신호에 포함된 펄스 수를 상기 보상된 제1 기준 클럭 신호에 포함된 펄스 수로 설정하고,
    상기 패스-페일 결정 회로는, 상기 제1 펌핑 클럭 신호와 다른 제2 펌핑 클럭 신호에 포함된 펄스 수와 상기 보상된 제1 기준 클럭 신호에 포함된 펄스 수를 비교하여 상기 워드 라인의 결함 여부를 결정하는 메모리 장치.
  5. 메모리 셀과 상기 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이;
    시스템 클럭 신호로부터 제1 펌핑 클럭 신호를 생성하는 클럭 생성기;
    전원 전압과 상기 제1 펌핑 클럭 신호를 이용하여 펌핑 전압 신호를 출력하는 차지 펌프;
    상기 전원 전압의 변동에 따라 제1 기준 클럭 신호를 보상하여 보상된 제1 기준 클럭 신호를 출력하는 보상 회로; 및
    상기 펌핑 전압 신호가 상기 워드 라인에 제공되는 동안, 상기 제1 펌핑 클럭 신호와 상기 보상된 제1 기준 클럭 신호와 비교하여 상기 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함하고,
    상기 보상 회로는, 상기 전원 전압을 이용하여 상기 보상된 제1 기준 클럭 신호를 출력하고,
    상기 보상 회로는, 제2 기준 클럭 신호를 저장하는 제1 저장부와, 상기 제2 기준 클럭 신호와 다른 제3 기준 클럭 신호를 저장하는 제2 저장부를 포함하고,
    상기 보상 회로는, 상기 전원 전압의 전압 레벨에 따라 상기 제2 기준 클럭 신호와 상기 제3 기준 클럭 신호 중 어느 하나를 상기 보상된 제1 기준 클럭 신호로 설정하되,
    상기 제2 기준 클럭 신호는 n(n은 자연수)개의 펄스를 포함하고, 상기 제3 기준 클럭 신호는 m(m은 n과 다른 자연수)개의 펄스를 포함하고,
    상기 보상 회로는, 상기 전원 전압의 전압 레벨에 따라 상기 n과 상기 m 중 어느 하나를 상기 보상된 제1 기준 클럭 신호에 포함된 펄스 수로 출력하고,
    상기 패스-페일 결정 회로는, 상기 제1 펌핑 클럭 신호에 포함된 펄스 수와 상기 보상된 제1 기준 클럭 신호에 포함된 펄스 수를 비교하여 상기 워드 라인의 결함 여부를 결정하는 메모리 장치.
  6. 제1 메모리 셀에 접속된 제1 워드 라인과, 제2 메모리 셀에 접속된 제2 워드 라인을 포함하는 메모리 셀 어레이를 제공하고,
    제1 기준 클럭 신호를 설정하고,
    상기 제1 워드 라인에 제1 프로그램 전압을 인가하는 동안, 상기 제1 프로그램 전압과 관련된 제1 펌핑 클럭 신호와 상기 제1 기준 클럭 신호를 비교하여 상기 제1 워드 라인의 결함을 검출하고,
    상기 제1 펌핑 클럭 신호를 제2 기준 클럭 신호로 설정하고,
    상기 제2 워드 라인에 제2 프로그램 전압을 인가하는 동안, 상기 제2 프로그램 전압과 관련된 제2 펌핑 클럭 신호와 상기 제2 기준 클럭 신호를 비교하여 상기 제2 워드 라인의 결함을 검출하는 것을 포함하는 메모리 장치의 구동 방법.
  7. 제 6항에 있어서,
    상기 메모리 셀 어레이는 상기 제1 및 제2 메모리 셀과 다른 제3 메모리 셀에 접속된 제3 워드 라인을 더 포함하고,
    상기 제1 기준 클럭 신호를 설정하는 것은, 상기 제1 및 제2 펌핑 클럭 신호와 다른 제3 펌핑 클럭 신호를 상기 제1 기준 클럭 신호로 설정하는 것을 포함하고,
    상기 제3 펌핑 클럭 신호는 상기 제3 워드 라인에 상기 제1 및 제2 프로그램 전압과 다른 제3 프로그램 전압이 인가되는 동안 생성되고,
    상기 제3 워드 라인은 상기 제1 및 제2 워드 라인보다 상부에 배치되는 메모리 장치의 구동 방법.
  8. 제 6항에 있어서,
    상기 제1 펌핑 클럭 신호를 상기 제2 기준 클럭 신호로 설정하는 것은,
    상기 제1 펌핑 클럭 신호에 포함된 펄스 수를 상기 제2 기준 클럭 신호에 포함된 펄스 수로 설정하는 것을 포함하고,
    상기 제2 펌핑 클럭 신호와 상기 제2 기준 클럭 신호를 비교하는 것은,
    상기 제2 펌핑 클럭 신호에 포함된 펄스 수와 상기 제2 기준 클럭 신호에 포함된 펄스 수를 비교하는 것을 포함하는 메모리 장치의 구동 방법.
  9. 제 6항에 있어서,
    상기 제2 워드 라인의 결함을 검출한 후,
    상기 제1 워드 라인에 결함이 존재하지 않으면, 상기 제2 펌핑 클럭 신호를 제3 기준 클럭 신호로 설정하고, 상기 제1 워드 라인에 결함이 존재하면, 상기 제2 펌핑 클럭 신호를 제3 기준 클럭 신호로 설정하지 않는 것을 더 포함하는 메모리 장치의 구동 방법.
  10. 메모리 셀과 상기 메모리 셀에 접속된 워드 라인을 포함하는 메모리 셀 어레이;
    전원 전압과, 상기 전원 전압에 따라 변동되는 제1 시스템 클럭 신호를 바탕으로 상기 워드 라인에 제공될 동작 전압을 생성하는 전압 생성기;
    상기 전원 전압의 변동과 무관한 제2 시스템 클럭 신호를 바탕으로 펌핑 클럭 신호를 생성하는 펌핑 클럭 생성 회로; 및
    상기 워드 라인에 상기 동작 전압이 제공되는 동안, 상기 펌핑 클럭 신호와 기준 클럭 신호를 비교하여 상기 워드 라인의 결함 여부를 결정하는 패스-페일 결정 회로를 포함하되,
    상기 전압 생성기는,
    상기 제1 시스템 클럭 신호와 상기 전원 전압을 이용하여 상기 워드 라인에 제공될 펌핑 전압 신호를 생성하는 차지 펌프와,
    상기 펌핑 전압 신호와 기준 펌핑 전압을 비교하여 결정 신호를 생성하는 결정 신호 생성기를 포함하고,
    상기 펌핑 클럭 생성 회로는 상기 결정 신호를 이용하여 상기 펌핑 클럭 신호를 생성하는 메모리 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020170151619A 2017-11-14 2017-11-14 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법 KR102386242B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170151619A KR102386242B1 (ko) 2017-11-14 2017-11-14 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US16/014,222 US10482973B2 (en) 2017-11-14 2018-06-21 Memory devices including a word line defect detection circuit
CN201811309881.XA CN109785892B (zh) 2017-11-14 2018-11-05 包括字线缺陷检测电路的存储器器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170151619A KR102386242B1 (ko) 2017-11-14 2017-11-14 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20190054720A KR20190054720A (ko) 2019-05-22
KR102386242B1 true KR102386242B1 (ko) 2022-04-12

Family

ID=66433627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170151619A KR102386242B1 (ko) 2017-11-14 2017-11-14 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US10482973B2 (ko)
KR (1) KR102386242B1 (ko)
CN (1) CN109785892B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522226B2 (en) 2018-05-01 2019-12-31 Silicon Storage Technology, Inc. Method and apparatus for high voltage generation for analog neural memory in deep learning artificial neural network
US10991447B2 (en) * 2019-06-25 2021-04-27 Sandisk Technologies Llc Clock frequency counting during high-voltage operations for immediate leakage detection and response
JP2021047939A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
KR20210111565A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11437117B2 (en) * 2020-05-29 2022-09-06 Micron Technology, Inc. NAND flash array defect real time detection
US11309036B1 (en) * 2020-10-14 2022-04-19 Dell Products L.P. Systems and methods of implementing a calibration wordline to compensate for voltage threshold shift in NAND flash memory
KR20230015043A (ko) 2021-07-22 2023-01-31 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 워드라인 결함 검출 방법
KR20230056453A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 결함을 검출하는 반도체 메모리 장치 및 이의 동작 방법
KR102688493B1 (ko) * 2021-12-22 2024-07-26 한양대학교 산학협력단 수직 채널 구조체의 이상 형상에 의한 셀 특성 열화를 개선하는 회로적 보상 방법 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068056A1 (en) * 2006-09-14 2008-03-20 Rambus, Inc. Power supply noise rejection in PLL or DLL circuits
US20120008410A1 (en) 2010-07-09 2012-01-12 Huynh Jonathan H Detection of Word-Line Leakage in Memory Arrays: Current Based Approach
US20140085985A1 (en) * 2012-09-27 2014-03-27 Sandisk Technologies Inc. Sigma Delta Over-Sampling Charge Pump Analog-To-Digital Converter

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290474B1 (ko) 1998-06-11 2001-06-01 박종섭 다단계 펄스 발생 회로 및 이를 이용한 플래쉬 메모리 셀의소거 방법
KR100385226B1 (ko) 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
JP3931615B2 (ja) 2001-10-17 2007-06-20 株式会社デンソー 半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置
KR100624920B1 (ko) 2004-11-11 2006-09-15 주식회사 하이닉스반도체 반도체 장치의 오실레이터
KR20060059283A (ko) 2004-11-26 2006-06-01 주식회사 하이닉스반도체 반도체 장치의 오실레이터
DE102005019041B4 (de) * 2005-04-23 2009-04-16 Qimonda Ag Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten
KR100729359B1 (ko) 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR101347287B1 (ko) 2008-02-20 2014-01-03 삼성전자주식회사 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리장치 및 그 프로그래밍 방법
KR101435164B1 (ko) 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
KR101559501B1 (ko) * 2009-04-08 2015-10-15 삼성전자주식회사 지터를 보상하는 반도체 집적 회로 및 지터 보상 방법
JP2011222081A (ja) 2010-04-09 2011-11-04 Toshiba Corp 半導体記憶装置
JP5558180B2 (ja) * 2010-04-09 2014-07-23 株式会社東芝 半導体記憶装置および昇圧回路
US8305807B2 (en) * 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8654589B2 (en) 2010-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump control scheme for memory word line
US8379454B2 (en) * 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8379468B2 (en) * 2011-06-27 2013-02-19 Freescale Semiconductor, Inc. Word line fault detection
US8730722B2 (en) * 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
KR102012298B1 (ko) 2012-07-24 2019-08-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US9810723B2 (en) * 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
KR20140079914A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 동작회로 제어장치, 반도체 메모리 장치 및 이의 동작 방법
KR20150005840A (ko) * 2013-07-05 2015-01-15 삼성전자주식회사 슬로우 파워 업 동작에서 개선된 퓨즈 센싱 신뢰성을 갖는 반도체 메모리 장치 및 그에 따른 퓨즈 블록 리드방법
US9202593B1 (en) * 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
KR20170016640A (ko) * 2015-08-04 2017-02-14 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068056A1 (en) * 2006-09-14 2008-03-20 Rambus, Inc. Power supply noise rejection in PLL or DLL circuits
US20120008410A1 (en) 2010-07-09 2012-01-12 Huynh Jonathan H Detection of Word-Line Leakage in Memory Arrays: Current Based Approach
US20140085985A1 (en) * 2012-09-27 2014-03-27 Sandisk Technologies Inc. Sigma Delta Over-Sampling Charge Pump Analog-To-Digital Converter

Also Published As

Publication number Publication date
US20190147961A1 (en) 2019-05-16
CN109785892B (zh) 2024-06-04
CN109785892A (zh) 2019-05-21
KR20190054720A (ko) 2019-05-22
US10482973B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
KR102386242B1 (ko) 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
KR102277652B1 (ko) 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US10957397B2 (en) Non-volatile memory device, storage device, and programming method thereof for performing an erase detect operation
CN109785887B (zh) 非易失性存储器设备及其操作方法
KR102355580B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
EP3579236B1 (en) Non-volatile memory device and erasing method of the same
US11158381B2 (en) Non-volatile memory device and operating method thereof
KR102701788B1 (ko) 메모리 장치 및 이를 이용한 스토리지 시스템
KR20180027276A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20190066469A (ko) 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법
KR102509909B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템
TW201603022A (zh) 半導體記憶體裝置及記憶體系統
US11823753B2 (en) Non-volatile memory device, programming method thereof, and storage device having the same
TWI537957B (zh) A semiconductor memory device, a memory system, and a data writing method
KR20210011209A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
TW201603027A (zh) 半導體記憶裝置、記憶體系統、及資料寫入方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant