KR102641756B1 - 스토리지 장치 및 스토리지 장치의 동작 방법 - Google Patents
스토리지 장치 및 스토리지 장치의 동작 방법 Download PDFInfo
- Publication number
- KR102641756B1 KR102641756B1 KR1020210154813A KR20210154813A KR102641756B1 KR 102641756 B1 KR102641756 B1 KR 102641756B1 KR 1020210154813 A KR1020210154813 A KR 1020210154813A KR 20210154813 A KR20210154813 A KR 20210154813A KR 102641756 B1 KR102641756 B1 KR 102641756B1
- Authority
- KR
- South Korea
- Prior art keywords
- read
- memory
- read operation
- check
- page
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title claims 2
- 230000015654 memory Effects 0.000 claims abstract description 352
- 238000012937 correction Methods 0.000 claims abstract description 71
- 230000004044 response Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 238000012360 testing method Methods 0.000 description 36
- 230000008569 process Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101150104728 GPR88 gene Proteins 0.000 description 1
- 102100038404 Probable G-protein coupled receptor 88 Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 기재의 실시 예에 따른 스토리지 장치는 복수의 메모리 블록들을 포함하는 불휘발성 메모리 장치, 그리고 선택된 메모리 블록에서, 선택된 페이지의 메모리 셀들에 대한 읽기 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함한다. 메모리 컨트롤러는, 읽기 동작 후에 선택된 메모리 블록에서, 읽기 전압들의 세트들을 순차적으로 선택하며 선택된 페이지의 제1 이웃 페이지의 메모리 셀들에 대한 제1 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치를 제어한다. 메모리 컨트롤러는, 제1 검사 읽기 동작 후에 선택된 메모리 블록에서, 읽기 전압들의 세트들을 순차적으로 선택하며 선택된 페이지의 제2 이웃 페이지의 메모리 셀들에 대한 제2 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치를 제어한다. 메모리 컨트롤러는, 제2 검사 읽기 동작 시에, 읽기 전압들의 세트들 중에서, 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 가장 먼저 선택한다.
Description
본 기재는 반도체 장치에 관한 것으로, 더 상세하게는 검사 동작의 횟수 및 시간을 줄여 신뢰성을 유지하면서 레이턴시를 줄이는 스토리지 장치 및 스토리지 장치의 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터, 스마트 폰, 스마트 패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리지 장치는 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치, 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
불휘발성 메모리는 읽기 전용 메모리(Read Only Memory, ROM)), 프로그램 가능한 ROM(Programmable ROM, PROM), 전기적으로 프로그램 가능한 ROM (Electrically Programmable ROM, EPROM), 전기적으로 소거 및 프로그램 가능한 ROM (Electrically Erasable and Programmable ROM, EEPROM), 플래시 메모리, 상 변화 랜덤 액세스 메모리(Phase-change Random Access Memory, PRAM), 자기 RAM (Magnetic RAM, MRAM), 저항성 RAM (Resistive RAM, RRAM), 강유전체 RAM (Ferroelectric RAM, FRAM) 등을 포함한다.
반도체 제조 기술이 발전되면서, 스토리지 장치의 고집적화 및 그에 따른 대용량화가 지속적으로 진행되고 있다. 스토리지 장치의 고집적화는 스토리지 장치의 생산 비용을 감소시킨다는 장점을 갖는다. 그러나, 스토리지 장치의 고집적화로 인해 스토리지 장치의 스케일이 감소하고 구조가 변화하면서, 기존에 발견되지 않은 다양한 문제들이 발견되고 있다. 새롭게 발견되고 있는 다양한 문제들은 스토리지 장치에 저장된 데이터를 손상시킬 수 있으며, 따라서, 스토리지 장치의 신뢰성이 저하될 수 있다.
스토리지 장치의 신뢰성이 저하되는 것을 방지하기 위하여, 다양한 신뢰성 검사 방법들이 사용될 수 있다. 그러나 신뢰성 검사 방법들을 도입하는 것은 신뢰성 검사 방법들을 실행하기 위한 추가적인 시간을 필요로 하므로, 스토리지 장치의 레이턴시를 증가시키거나 스루풋을 저하시킬 수 있다.
본 기재의 목적은 검사 읽기 동작을 수행하여 신뢰성을 확보하면서도, 검사 읽기 동작에 필요한 시간을 줄이는 스토리지 장치 및 스토리지 장치의 동작 방법을 제공하는 데에 있다.
본 기재의 실시 예에 따른 스토리지 장치는 복수의 메모리 블록들을 포함하고, 복수의 메모리 블록들의 각각은 복수의 셀 스트링들을 포함하고, 복수의 셀 스트링들의 각각은 기판 위에서 기판과 수직한 방향으로 적층되는 적어도 하나의 접지 선택 트랜지스터, 둘 이상의 메모리 셀들, 그리고 적어도 하나의 스트링 선택 트랜지스터를 포함하는 불휘발성 메모리 장치, 그리고 복수의 메모리 블록들 중 선택된 메모리 블록에서, 복수의 셀 스트링들의 복수의 메모리 셀들 중 선택된 페이지의 메모리 셀들에 대한 읽기 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 읽기 동작 후에 선택된 메모리 블록에서, 읽기 전압들의 세트들을 순차적으로 선택하며 선택된 페이지의 제1 이웃 페이지의 메모리 셀들에 대한 제1 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치를 제어하고, 메모리 컨트롤러는, 제1 검사 읽기 동작 후에 선택된 메모리 블록에서, 읽기 전압들의 세트들을 순차적으로 선택하며 선택된 페이지의 제2 이웃 페이지의 메모리 셀들에 대한 제2 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치를 제어하고, 그리고 메모리 컨트롤러는, 제2 검사 읽기 동작 시에, 읽기 전압들의 세트들 중에서, 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 가장 먼저 선택한다.
기판 상에 행들 및 열들로 배열되고, 그리고 기판에 수직한 방향으로 적층되는 복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 본 기재의 실시 예에 따른 스토리지 장치의 동작 방법은, 메모리 컨트롤러가 외부의 호스트 장치로부터 읽기 요청을 수신하는 단계, 읽기 요청에 응답하여, 스토리지 장치가 불휘발성 메모리 장치의 선택된 메모리 셀들에 대해 읽기 동작을 수행하는 단계, 스토리지 장치가 불휘발성 메모리 장치의 선택된 메모리 셀들의 제1 이웃 메모리 셀들에 대해 읽기 전압들의 세트들을 순차적으로 선택하며 제1 검사 읽기 동작을 수행하는 단계, 그리고 스토리지 장치가 불휘발성 메모리 장치의 선택된 메모리 셀들의 제2 이웃 메모리 셀들에 대해 읽기 전압들의 세트들을 순차적으로 선택하며 제2 검사 읽기 동작을 수행하는 단계를 포함하고, 제2 검사 읽기 동작 시에, 스토리지 장치는 읽기 전압들의 세트들 중에서 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 가장 먼저 선택한다.
기판 상에 행들 및 열들로 배열되고, 그리고 기판에 수직한 방향으로 적층되는 복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 본 기재의 실시 예에 따른 스토리지 장치의 동작 방법은, 메모리 컨트롤러가 외부의 호스트 장치로부터 읽기 요청을 수신하는 단계, 읽기 요청에 응답하여, 스토리지 장치가 불휘발성 메모리 장치의 선택된 메모리 셀들에 대해 읽기 동작을 수행하는 단계, 스토리지 장치가 불휘발성 메모리 장치의 선택된 메모리 셀들의 제1 이웃 메모리 셀들에 대해 읽기 전압들의 세트들을 순차적으로 선택하며 제1 검사 읽기 동작을 수행하는 단계, 그리고 스토리지 장치가 불휘발성 메모리 장치의 선택된 메모리 셀들의 제2 이웃 메모리 셀들에 대해 읽기 전압들의 세트들을 순차적으로 선택하며 제2 검사 읽기 동작을 수행하는 단계를 포함하고, 제2 검사 읽기 동작 시에, 스토리지 장치는 읽기 전압들의 세트들 중에서 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 가장 먼저 선택하고, 읽기 동작을 수행하는 단계는, 메모리 컨트롤러가 불휘발성 메모리 장치로 제1 읽기 명령을 전송하는 단계, 제1 읽기 명령에 응답하여, 불휘발성 메모리 장치가 제1 읽기 전압들을 이용하여 읽기 동작을 수행하고, 그리고 읽혀진 제1 데이터를 메모리 컨트롤러로 전송하는 단계, 메모리 컨트롤러가 제1 데이터에 대해 에러 정정 디코딩을 수행하는 단계, 에러 정정 디코딩이 성공하는 것에 응답하여, 메모리 컨트롤러가 에러 정정 디코딩된 제1 데이터를 외부의 호스트 장치로 전송하는 단계, 그리고 에러 정정 디코딩이 실패하는 것에 응답하여, 메모리 컨트롤러가 제1 읽기 명령 및 제1 전압 정보를 불휘발성 메모리 장치로 전송하는 단계를 포함하고, 제1 검사 읽기 동작을 수행하는 단계는, 메모리 컨트롤러가 불휘발성 메모리 장치로 제2 읽기 명령을 전송하는 단계, 제2 읽기 명령에 응답하여, 불휘발성 메모리 장치가 읽기 전압들의 세트들 중 하나의 세트를 이용하여 읽기 동작을 수행하고, 그리고 읽혀진 제2 데이터를 메모리 컨트롤러로 전송하는 단계, 메모리 컨트롤러가 제2 데이터에 대해 에러 정정 디코딩을 수행하는 단계, 에러 정정 디코딩이 성공하는 것에 응답하여, 메모리 컨트롤러가 제1 검사 읽기 동작을 종료하는 단계, 그리고 에러 정정 디코딩이 실패하는 것에 응답하여, 메모리 컨트롤러가 제2 읽기 명령 및 읽기 전압들의 세트들 중 다음 세트를 가리키는 제2 전압 정보를 불휘발성 메모리 장치로 전송하는 단계를 포함하고, 그리고 제2 검사 읽기 동작을 수행하는 단계는, 메모리 컨트롤러가 불휘발성 메모리 장치로 제3 읽기 명령 및 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 가리키는 제3 전압 정보를 전송하는 단계, 읽기 명령에 응답하여, 불휘발성 메모리 장치가 읽기 전압들의 세트들 중 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 이용하여 읽기 동작을 수행하고, 그리고 읽혀진 제3 데이터를 메모리 컨트롤러로 전송하는 단계, 메모리 컨트롤러가 제3 데이터에 대해 에러 정정 디코딩을 수행하는 단계, 그리고 에러 정정 디코딩이 성공하는 것에 응답하여, 메모리 컨트롤러가 제2 검사 읽기 동작을 종료하는 단계를 포함한다.
본 기재의 실시 예들에 따르면, 검사 읽기 동작의 읽기 레벨들은 이전 검사 읽기 동작의 읽기 레벨들을 참조하여 조절될 수 있다. 검사 읽기 동작의 읽기 레벨들에 시간적(temporal) 그리고/또는 공간적(spatial) 국부성(locality)이 반영되므로, 검사 읽기 동작의 실행 시간 그리고/또는 실행 횟수가 단축될 수 있다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 보여준다.
도 2는 본 기재의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 블록들 중 하나의 메모리 블록의 예를 보여주는 회로도이다.
도 4는 본 기재의 실시 예에 따른 스토리지 장치의 동작 방법을 보여준다.
도 5는 이웃 페이지의 이웃 메모리 셀들의 제1 예를 보여준다.
도 6은 이웃 페이지의 이웃 메모리 셀들의 제2 예를 보여준다.
도 7은 이웃 페이지의 이웃 메모리 셀들의 제2 예를 보여준다.
도 8은 스토리지 장치가 읽기 동작을 수행하는 과정의 예를 보여준다.
도 9는 스토리지 장치가 제1 검사 읽기 동작을 수행하는 과정의 예를 보여준다.
도 10은 스토리지 장치가 제2 검사 읽기 동작을 수행하는 과정의 예를 보여준다.
도 11은 스토리지 장치가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제1 예를 보여준다.
도 12는 스토리지 장치가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제2 예를 보여준다.
도 14는 스토리지 장치가 제2 내지 제4 검사 읽기 동작들 중 적어도 하나에서 읽기 전압들을 조절하는 예를 보여준다.
도 15는 본 기재의 일 실시 예에 따른 시스템을 도시한 도면이다.
도 2는 본 기재의 실시 예에 따른 불휘발성 메모리 장치를 보여주는 블록도이다.
도 3은 도 2의 메모리 블록들 중 하나의 메모리 블록의 예를 보여주는 회로도이다.
도 4는 본 기재의 실시 예에 따른 스토리지 장치의 동작 방법을 보여준다.
도 5는 이웃 페이지의 이웃 메모리 셀들의 제1 예를 보여준다.
도 6은 이웃 페이지의 이웃 메모리 셀들의 제2 예를 보여준다.
도 7은 이웃 페이지의 이웃 메모리 셀들의 제2 예를 보여준다.
도 8은 스토리지 장치가 읽기 동작을 수행하는 과정의 예를 보여준다.
도 9는 스토리지 장치가 제1 검사 읽기 동작을 수행하는 과정의 예를 보여준다.
도 10은 스토리지 장치가 제2 검사 읽기 동작을 수행하는 과정의 예를 보여준다.
도 11은 스토리지 장치가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제1 예를 보여준다.
도 12는 스토리지 장치가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제2 예를 보여준다.
도 14는 스토리지 장치가 제2 내지 제4 검사 읽기 동작들 중 적어도 하나에서 읽기 전압들을 조절하는 예를 보여준다.
도 15는 본 기재의 일 실시 예에 따른 시스템을 도시한 도면이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다. 아래에서, '그리고/또는'의 용어는 해당 용어와 연관되어 나열된 항목들의 어느 하나, 그리고 연관되어 나열된 항목들 중 일부 또는 전부의 조합을 포함하는 것으로 해석된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치(100)를 보여준다. 도 1을 참조하면, 스토리지 장치(100)는 불휘발성 메모리 장치(110), 메모리 컨트롤러(120), 그리고 외부 버퍼(130)를 포함할 수 있다. 불휘발성 메모리 장치(110)는 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들의 각각은 둘 이상의 비트들을 저장할 수 있다.
예를 들어, 불휘발성 메모리 장치(110)는 플래시 메모리 장치, 상 변화 메모리 장치, 강유전체 메모리 장치, 자기 메모리 장치, 저항성 메모리 장치 등과 같은 다양한 불휘발성 메모리 장치들 중 적어도 하나를 포함할 수 있다.
메모리 컨트롤러(120)는 외부의 호스트 장치로부터 불휘발성 메모리 장치(110)에 데이터를 기입하거나 또는 불휘발성 메모리 장치(110)로부터 데이터를 읽기 위한 다양한 요청들을 수신할 수 있다. 메모리 컨트롤러(120)는 외부의 호스트 장치와 통신되는 사용자 데이터를 외부 버퍼(130)에 저장(또는 버퍼링)하고, 그리고 스토리지 장치(100)를 관리하기 위한 메타 데이터를 외부 버퍼(130)에 저장할 수 있다.
메모리 컨트롤러(120)는 제1 신호선들(SIGL1) 및 제2 신호선들(SIGL2)을 통해 불휘발성 메모리 장치(110)를 액세스할 수 있다. 예를 들어, 메모리 컨트롤러(120)는 제1 신호선들(SIGL1)을 통해 불휘발성 메모리 장치(110)에 명령 및 주소를 전송할 수 있다. 메모리 컨트롤러(120)는 제1 신호선들(SIGL1)을 통해 불휘발성 메모리 장치(110)와 데이터를 교환할 수 있다.
메모리 컨트롤러(120)는 제2 신호선들(SIGL2)을 통해 불휘발성 메모리 장치(110)에 제1 제어 신호를 전송할 수 있다. 메모리 컨트롤러(120)는 제2 신호선들(SIGL2)을 통해 불휘발성 메모리 장치(110)로부터 제2 제어 신호를 수신할 수 있다.
예시적으로, 메모리 컨트롤러(120)는 둘 이상의 불휘발성 메모리 장치들을 제어하도록 구성될 수 있다. 메모리 컨트롤러(120)는 둘 이상의 불휘발성 메모리 장치들의 각각에 대해 서로 다른 제1 신호선들 및 서로 다른 제2 신호선들을 구비할 수 있다.
다른 예로서, 메모리 컨트롤러(120)는 둘 이상의 불휘발성 메모리 장치들에 대해 하나의 제1 신호선들을 공유할 수 있다. 메모리 컨트롤러(120)는 둘 이상의 불휘발성 메모리 장치들에 대해 제2 신호선들의 일부를 공유하고, 그리고 나머지 일부를 별도로 구비할 수 있다.
외부 버퍼(130)는 랜덤 액세스 메모리를 포함할 수 있다. 예를 들어, 외부 버퍼(130)는 동적 랜덤 액세스 메모리, 상 변화 랜덤 액세스 메모리, 강유전체 랜덤 액세스 메모리, 자기 랜덤 액세스 메모리, 저항성 랜덤 액세스 메모리 중 적어도 하나를 포함할 수 있다.
메모리 컨트롤러(120)는 버스(121), 호스트 인터페이스(122), 내부 버퍼(123), 프로세서(124), 버퍼 제어기(125), 메모리 관리자(126), 그리고 에러 정정 코드 블록(127)(ECC 블록)(Error Correction Code 블록)을 포함할 수 있다.
버스(121)는 메모리 컨트롤러(120) 내부의 구성 요소들 사이에 통신 채널들을 제공할 수 있다. 호스트 인터페이스(122)는 외부의 호스트 장치로부터 다양한 요청들을 수신하고, 그리고 수신된 요청들을 해석할 수 있다. 호스트 인터페이스(122)는 해석된 요청들을 내부 버퍼(123)에 저장할 수 있다.
호스트 인터페이스(122)는 외부의 호스트 장치에 다양한 응답들을 전송할 수 있다. 호스트 인터페이스(122)는 정해진 통신 프로토콜에 기반하여 외부의 호스트 장치와 신호들을 교환할 수 있다. 내부 버퍼(123)는 랜덤 액세스 메모리를 포함할 수 있다. 예를 들어, 내부 버퍼(123)는 정적 랜덤 액세스 메모리 또는 동적 랜덤 액세스 메모리를 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)를 구동하기 위한 운영 체제 또는 펌웨어를 구동할 수 있다. 프로세서(124)는 내부 버퍼(123)에 저장된 해석된 요청들을 읽고, 불휘발성 메모리 장치(110)를 제어하기 위한 명령들 및 주소들을 생성할 수 있다. 프로세서(124)는 생성된 명령들 및 주소들을 메모리 관리자(126)로 전달할 수 있다.
프로세서(124)는 스토리지 장치(100)를 관리하기 위한 다양한 메타 데이터를 내부 버퍼(123)에 저장할 수 있다. 프로세서(124)는 버퍼 제어기(125)를 통해 외부 버퍼(130)를 액세스할 수 있다. 프로세서(124)는 외부 버퍼(130)에 저장된 사용자 데이터를 불휘발성 메모리 장치(110)로 전송하도록 버퍼 제어기(125) 및 메모리 관리자(126)를 제어할 수 있다.
프로세서(124)는 외부 버퍼(130)에 저장된 데이터를 외부의 호스트 장치로 전송하도록 호스트 인터페이스(122) 및 버퍼 제어기(125)를 제어할 수 있다. 프로세서(124)는 불휘발성 메모리 장치(110)로부터 수신되는 데이터를 외부 버퍼(130)에 저장하도록 버퍼 제어기(125) 및 메모리 관리자(126)를 제어할 수 있다. 프로세서(124)는 외부의 호스트 장치로부터 수신되는 데이터를 외부 버퍼(130)에 저장하도록 호스트 인터페이스(122) 및 버퍼 제어기(125)를 제어할 수 있다.
버퍼 제어기(125)는 프로세서(124)의 제어에 따라 외부 버퍼(130)에 데이터를 기입하거나 외부 버퍼(130)로부터 데이터를 읽을 수 있다. 메모리 관리자(126)는 프로세서(124)의 제어에 따라 제1 신호선들(SIGL1) 및 제2 신호선들(SIGL2)을 통해 불휘발성 메모리 장치(110)와 통신할 수 있다.
메모리 관리자(126)는 프로세서(124)의 제어에 따라 불휘발성 메모리 장치(110)를 액세스할 수 있다. 예를 들어, 메모리 관리자(126)는 제1 신호선들(SIGL1) 및 제2 신호선들(SIGL2)을 통해 불휘발성 메모리 장치(110)를 액세스할 수 있다. 메모리 관리자(126)는 표준에 기반하여 정해진 또는 제조자에 의해 정해진 프로토콜에 기반하여 불휘발성 메모리 장치(110)와 통신할 수 있다.
에러 정정 코드 블록(127)은 불휘발성 메모리 장치(110)로 전송되는 데이터에 대해 에러 정정 코드(ECC)를 이용하여 에러 정정 인코딩을 수행할 수 있다. 에러 정정 코드 블록(127)은 불휘발성 메모리 장치(110)로부터 수신되는 데이터에 대해 에러 정정 코드(ECC)를 이용하여 에러 정정 디코딩을 수행할 수 있다.
예시적으로, 스토리지 장치(100)에서 외부 버퍼(130) 및 버퍼 제어기(125)는 생략될 수 있다. 외부 버퍼(130) 및 버퍼 제어기(125)가 생략될 때, 외부 버퍼(130) 및 버퍼 제어기(125)에 의해 수행되는 것으로 설명된 기능들은 내부 버퍼(123)에 의해 수행될 수 있다.
도 2는 본 기재의 실시 예에 따른 불휘발성 메모리 장치(200)를 보여주는 블록도이다. 도 2를 참조하면, 불휘발성 메모리 장치(200)는 메모리 셀 어레이(210), 행 디코더 블록(220), 페이지 버퍼 블록(230), 패스 페일 체크 블록(240)(PFC), 데이터 입력 및 출력 블록(250), 버퍼 블록(260), 그리고 제어 로직 블록(270)을 포함한다.
메모리 셀 어레이(210)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 복수의 메모리 셀들을 포함한다. 각 메모리 블록은 적어도 하나의 접지 선택 라인(GSL), 워드 라인들(WL), 그리고 적어도 하나의 스트링 선택 라인(SSL)을 통해 행 디코더 블록(220)에 연결될 수 있다. 워드 라인들(WL) 중 일부는 더미 워드 라인들로 사용될 수 있다. 각 메모리 블록은 복수의 비트 라인들(BL)을 통해 페이지 버퍼 블록(230)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz)은 복수의 비트 라인들(BL)에 공통으로 연결될 수 있다.
예시적으로, 복수의 메모리 블록들(BLK1~BLKz) 각각은 소거 동작의 단위일 수 있다. 각 메모리 블록에 속한 메모리 셀들은 동시에 소거될 수 있다. 다른 예로서, 각 메모리 블록은 복수의 서브 블록들로 분할될 수 있다. 복수의 서브 블록들 각각은 소거 동작의 단위일 수 있다.
행 디코더 블록(220)은 접지 선택 라인들(GSL), 워드 라인들(WL), 그리고 스트링 선택 라인들(SSL)을 통해 메모리 셀 어레이(210)에 연결된다. 행 디코더 블록(220)은 제어 로직 블록(270)의 제어에 따라 동작한다.
행 디코더 블록(220)은 버퍼 블록(260)으로부터 수신되는 행 주소(RA)를 디코딩하고, 디코딩된 행 주소에 따라 스트링 선택 라인들(SSL), 워드 라인들(WL), 그리고 접지 선택 라인들(GSL)에 인가되는 전압들을 제어할 수 있다.
페이지 버퍼 블록(230)은 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(210)에 연결된다. 페이지 버퍼 블록(230)은 복수의 데이터 라인들(DL)을 통해 데이터 입력 및 출력 블록(250)과 연결된다. 페이지 버퍼 블록(230)은 제어 로직 블록(270)의 제어에 따라 동작한다.
프로그램 동작 시에, 페이지 버퍼 블록(230)은 메모리 셀들에 기입될 데이터를 저장할 수 있다. 저장된 데이터에 기반하여, 페이지 버퍼 블록(230)은 복수의 비트 라인들(BL)에 전압들을 인가할 수 있다. 읽기 동작 시에, 또는 프로그램 동작 또는 소거 동작의 검증 읽기 시에, 페이지 버퍼 블록(230)은 비트 라인들(BL)의 전압들을 감지하고, 감지 결과를 저장할 수 있다.
패스 페일 체크 블록(240)은 프로그램 동작의 검증 읽기 또는 소거 동작의 검증 읽기 시에, 페이지 버퍼 블록(230)의 감지 결과를 검증할 수 있다. 예를 들어, 프로그램 동작의 검증 읽기 시에, 패스 페일 체크 블록(240)은 목표 문턱 전압 이상으로 프로그램되지 않은 온-셀들에 대응하는 값(예를 들어 '0')의 수를 카운트할 수 있다.
소거 동작의 검증 읽기 시에, 패스 페일 체크 블록(240)은 목표 문턱 전압 이하로 소거되지 않은 오프-셀들에 대응하는 값(예를 들어 '1')이 수를 카운트할 수 있다. 패스 페일 체크 블록(240)은 카운트된 결과가 문턱값 이상일 때, 페일을 나타내는 신호를 제어 로직 블록(270)으로 출력할 수 있다. 패스 페일 체크 블록(240)은 카운트된 결과가 문턱값보다 작을 때, 패스를 나타내는 신호를 제어 로직 블록(270)으로 출력할 수 있다. 패스 페일 체크 블록(240)의 검증의 결과에 따라, 프로그램 동작의 프로그램 루프가 더 수행되거나 또는 소거 동작의 소거 루프가 더 수행될 수 있다.
데이터 입력 및 출력 블록(250)은 복수의 데이터 라인들(DL)을 통해 페이지 버퍼 블록(230)과 연결된다. 데이터 입력 및 출력 블록(250)은 버퍼 블록(260)으로부터 열 주소(CA)를 수신할 수 있다. 데이터 입력 및 출력 블록(250)은 페이지 버퍼 블록(230)에 의해 읽힌 데이터를 열 주소(CA)에 따라 버퍼 블록(260)으로 출력할 수 있다. 데이터 입력 및 출력 블록(250)은 열 주소(CA)에 의존하여, 버퍼 블록(260)으로부터 수신되는 데이터를 페이지 버퍼 블록(230)에 전달할 수 있다.
버퍼 블록(260)은 제1 신호선들(SIGL1)을 통해 명령(CMD) 및 주소(ADDR)를 외부의 장치로부터 수신하고, 그리고 데이터(DATA)를 외부의 장치와 교환할 수 있다. 버퍼 블록(260)은 제어 로직 블록(270)의 제어에 따라 동작할 수 있다. 버퍼 블록(260)은 명령(CMD)을 제어 로직 블록(270)에 전달할 수 있다. 버퍼 블록(260)은 주소(ADDR)의 행 주소(RA)를 행 디코더 블록(220)에 전달하고, 열 주소(CA)를 데이터 입력 및 출력 블록(250)에 전달할 수 있다. 버퍼 블록(260)은 데이터(DATA)를 데이터 입력 및 출력 블록(250)과 교환할 수 있다.
제어 로직 블록(270)은 외부 장치와 제2 신호선들(SIGL2)을 통해 제어 신호(CTRL)를 교환할 수 있다. 제어 로직 블록(270)은 버퍼 블록(260)이 명령(CMD), 주소(ADDR) 및 데이터(DATA)를 라우팅하게 제어할 수 있다. 제어 로직 블록(270)은 버퍼 블록(260)으로부터 수신된 명령(CMD)을 디코딩하고, 디코딩된 명령에 따라 불휘발성 메모리 장치(200)를 제어할 수 있다.
예시적으로, 불휘발성 메모리 장치(200)는 본딩 방식으로 제조될 수 있다. 메모리 셀 어레이(210)는 제1 웨이퍼에서 제조되고, 행 디코더 블록(220), 페이지 버퍼 블록(230), 데이터 입력 및 출력 블록(250), 버퍼 블록(260), 그리고 제어 로직 블록(270)은 제2 웨이퍼에서 제조될 수 있다. 제1 웨이퍼의 상부면과 및 제2 웨이퍼의 상부면을 마주보게 하여 결합함으로써, 불휘발성 메모리 장치(200)가 구현될 수 있다.
다른 예로서, 불휘발성 메모리 장치(200)는 COP(Cell Over Peri) 방식으로 제조될 수 있다. 기판 상에 행 디코더 블록(220), 페이지 버퍼 블록(230), 데이터 입력 및 출력 블록(250), 버퍼 블록(260), 그리고 제어 로직 블록(270)을 포함하는 주변 회로가 구현될 수 있다 주변 회로의 상부에 메모리 셀 어레이(210)가 구현될 수 있다. 주변 회로 및 메모리 셀 어레이(210)는 관통 비아들을 통해 연결될 수 있다.
도 3은 도 2의 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록(BLKa)의 예를 보여주는 회로도이다. 도 3을 참조하면, 복수의 셀 스트링들(CS11, CS12, CS21, CS22)이 기판(SUB) 위에서 행들 및 열들로 배치될 수 있다. 각 행은 제1 방향을 따라 신장될 수 있다. 각 열은 제2 방향을 따라 신장될 수 있다. 복수의 셀 스트링들(CS11, CS12, CS21, CS22)은 기판(SUB) 상에(또는 안에) 형성되는 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 도 3에서, 메모리 블록(BLKa)의 구조의 이해를 돕기 위하여, 기판(SUB)의 위치가 예시적으로 표시되어 있다.
각 행의 셀 스트링들은 접지 선택 라인(GSL)에 공통으로 연결되고, 그리고 제1 스트링 선택 라인들(SSL1a, SSL1b) 및 제2 스트링 선택 라인들(SSL2a, SSL2b) 중 대응하는 스트링 선택 라인들에 연결될 수 있다. 각 열의 셀 스트링들은 제1 비트 라인(BL1) 및 제2 비트 라인(BL2) 중 대응하는 비트 라인에 연결될 수 있다.
각 셀 스트링은 접지 선택 라인(GSL)에 연결되는 적어도 하나의 접지 선택 트랜지스터(GST), 복수의 워드 라인들(WL1~WL8)에 각각 연결되는 복수의 메모리 셀들(MC1~MC8)을 포함할 수 있다. 제1 행의 셀 스트링들은 제1 스트링 선택 라인들(SSL1a, SSL1b)에 각각 연결되는 스트링 선택 트랜지스터들(SSTa, SSTb)을 더 포함할 수 있다. 제2 행의 셀 스트링들은 제2 스트링 선택 라인들(SSL2a, SSL2b)에 각각 연결되는 스트링 선택 트랜지스터들(SSTa, SSTb)을 더 포함할 수 있다.
각 셀 스트링에서, 접지 선택 트랜지스터(GST), 메모리 셀들(MC1~MC8), 그리고 스트링 선택 트랜지스터들(SSTa, SSTb)은 기판(SUB)과 수직인 방향, 예를 들어 제3 방향을 따라 직렬 연결되고, 기판(SUB)과 수직인 방향을 따라 순차적으로 적층될 수 있다. 각 셀 스트링(CS11, CS12, CS21, CS22)에서, 메모리 셀들(MC1~MC8) 중 적어도 하나가 더미 메모리 셀로 사용될 수 있다. 더미 메모리 셀은 프로그램되지 않거나(예를 들어, 프로그램이 금지되거나) 또는 메모리 셀들(MC1~MC8)과 다르게 프로그램될 수 있다.
예시적으로, 동일한 높이에 위치하고, 하나의 스트링 선택 라인(SSL1a, SSL1b, SSL2a 또는 SSL2b)과 연관된 메모리 셀들은 하나의 물리 페이지를 형성할 수 있다. 하나의 물리 페이지의 메모리 셀들은 하나의 서브 워드 라인에 연결될 수 있다. 동일한 높이에 위치한 물리 페이지들의 서브 워드 라인들은 하나의 워드 라인에 공통으로 연결될 수 있다. 이하에서, '워드 라인'의 용어는 워드 라인 또는 서브 워드 라인을 가리킬 수 있으며, 문맥에 따라 해석될 것이다.
예시적으로, 메모리 블록(BLKa)에서 제1 스트링 선택 라인들(SSL1a, SSL1b)에 대응하는 제1행, 제2 스트링 선택 라인들(SSL2a, SSL2b)에 대응하는 제2행, 제1 비트 라인(BL1)에 대응하는 제1열, 그리고 제2 비트 라인(BL2)에 대응하는 제2열의 셀 스트링들(CS11, CS12, CS21, CS22)이 도시되지만, 메모리 블록(BLKa)에 포함되는 셀 스트링들의 행들 및 열들의 수는 한정되지 않는다.
도 4는 본 기재의 실시 예에 따른 스토리지 장치(100)의 동작 방법을 보여준다. 도 1, 도 2, 도 3 및 도 4를 참조하면, S110 단계에서, 스토리지 장치(100)의 메모리 컨트롤러(120)는 외부의 호스트 장치로부터 읽기 요청을 수신할 수 있다.
S120 단계에서, 읽기 요청에 응답하여, 스토리지 장치(100)의 메모리 컨트롤러(120)는 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다. 불휘발성 메모리 장치(110)는 읽혀진 데이터를 메모리 컨트롤러(120)로 전송할 수 있다. 메모리 컨트롤러(120)는 불휘발성 메모리 장치(110)로부터 전송된 데이터(즉, 읽기 요청에 응답하여 읽혀진 데이터)를 외부의 호스트 장치로 출력할 수 있다.
S130 단계에서, 메모리 컨트롤러(120)는 이웃 검사를 수행하는지 판단할 수 있다. 예를 들어, 메모리 컨트롤러(120)의 프로세서(124)는 불휘발성 메모리 장치(110)에 대해 검사 읽기 동작(예를 들어, 이웃 검사로서)을 수행할 수 있다. 메모리 컨트롤러(120)의 프로세서(124)는 내부적으로 랜덤수들을 생성할 수 있다. 메모리 컨트롤러(120)의 프로세서(124)는 메모리 블록들(BLK1~BLKz)의 각각에 대해 랜덤수를 생성할 수 있다.
메모리 컨트롤러(120)의 프로세서(124)는 각 메모리 블록에서 수행되는 읽기 동작들의 횟수를 카운트할 수 있다. 특정한 메모리 블록에서 읽기 동작이 랜덤수만큼 수행되지 않으면, 메모리 컨트롤러(120)의 프로세서(124)는 불휘발성 메모리 장치(110)에 대해 검사 읽기 동작을 수행하지 않음을 판단할 수 있다. 따라서, 메모리 컨트롤러(120)의 프로세서(124)는 읽기 요청에 따른 프로세스를 종료할 수 있다.
특정한 메모리 블록에서 읽기 동작이 랜덤수만큼 수행되면, 메모리 컨트롤러(120)의 프로세서(124)는 불휘발성 메모리 장치(110)에 대해 검사 읽기 동작을 수행함을 판단할 수 있다. 따라서, S140 단계 및 S150 단계에서, 스토리지 장치(100)는 검사 읽기 동작을 수행할 수 있다.
S140 단계에서, 메모리 컨트롤러(120)는 읽기 전압들의 세트들을 이용하여 제1 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(120)는 S120 단계의 읽기 동작 시에 선택된 페이지의 선택된 메모리 셀들의 제1 이웃 페이지의 제1 이웃 메모리 셀들에 대해 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 이웃 페이지 및 이웃 메모리 셀들은 동일한 메모리 블록에 속한 페이지 및 메모리 셀들을 포함할 수 있다.
예를 들어, 스토리지 장치(100)는 읽기 전압들의 세트들 중에서 초기 세트로부터 읽기 전압들의 세트들을 순차적으로 선택하며 제1 검사 읽기 동작을 수행할 수 있다. 읽기 전압들의 세트들을 이용한 제1 검사 읽기 동작이 성공(예를 들어, 읽혀진 데이터의 에러 정정이 성공)하면, 제1 검사 읽기 동작이 종료될 수 있다.
S150 단계에서, 메모리 컨트롤러(120)는 읽기 전압들의 세트들을 이용하여 제2 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(120)는 S120 단계의 읽기 동작 시에 선택된 페이지의 선택된 메모리 셀들의 제2 이웃 페이지의 제2 이웃 메모리 셀들에 대해 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다. 예를 들어, 이웃 페이지 및 이웃 메모리 셀들은 동일한 메모리 블록에 속한 페이지 및 메모리 셀들을 포함할 수 있다.
예를 들어, 스토리지 장치(100)는 읽기 전압들의 세트들 중에서 이전에(예를 들어, 제1 검사 읽기 동작 시에) 에러 정정이 성공한 읽기 전압의 세트를 가장 먼저 선택하여 검사 읽기 동작을 수행할 수 있다. 읽기 전압들의 세트들을 이용한 제2 검사 읽기 동작이 성공(예를 들어, 읽혀진 데이터의 에러 정정이 성공)하면, 제2 검사 읽기 동작이 종료될 수 있다.
예시적으로, 제1 검사 읽기 동작 및 제2 검사 읽기 동작이 성공하면, 메모리 컨트롤러(120)의 프로세서(124)는 해당 메모리 블록의 메모리 셀들에 저장된 데이터의 신뢰성이 높음을 판단할 수 있다. 따라서, 메모리 컨트롤러(120)의 프로세서(124)는 검사 읽기 동작을 종료할 수 있다.
제1 검사 읽기 동작 그리고/또는 제2 검사 읽기 동작이 실패하면, 메모리 컨트롤러(120)의 프로세서(124)는 해당 메모리 블록의 메모리 셀들에 저장된 데이터의 신뢰성이 낮음을 판단할 수 있다. 따라서, 메모리 컨트롤러(120)의 프로세서(124)는 해당 메모리 블록을 읽기 리클레임(read reclaim)의 대상으로 선택할 수 있다. 읽기 리클레임은 제1 메모리 블록(예를 들어, 읽기 리클레임의 대상 메모리 블록)의 데이터를 읽고 그리고 읽혀진 데이터를 제2 메모리 블록(예를 들어, 소거 상태의 메모리 블록)에 기입함으로써 데이터의 신뢰성을 복원할 수 있다.
예시적으로, 메모리 컨트롤러(120)의 프로세서(124)는 해당 메모리 블록의 읽기 리클레임을 즉시 실행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다. 다른 예로서, 메모리 컨트롤러(120)의 프로세서(124)는 차후에(예를 들어, 유휴 시간에) 읽기 리클레임을 수행하도록 스케줄할 수 있다.
예시적으로, 스토리지 장치(100)는 외부의 호스트 장치로부터 전달되는 읽기 요청에 응답하여 검사 읽기 동작을 수행하는 것으로 설명되었다. 그러나 메모리 컨트롤러(120)는 불휘발성 메모리 장치(110) 및 스토리지 장치(100)를 관리하기 위한 다양한 배경 동작들을 수행하고, 다양한 배경 동작들은 불휘발성 메모리 장치(110)에 대한 읽기 동작을 유발할 수 있다. 배경 동작과 연관된 읽기 동작 또한 검사 읽기 동작을 유발할 수 있다.
도 5는 이웃 페이지의 이웃 메모리 셀들의 제1 예를 보여준다. 도 1, 도 2, 도 3, 도 4 및 도 5를 참조하면, 메모리 블록(BLKa)을 제1 방향의 반대 방향으로 볼 때의 예가 도 5에 도시된다.
제1 스트링 선택 라인들(SSL1a, SSL1b), 제2 스트링 선택 라인들(SSL2a, SSL2b), 제3 스트링 선택 라인들(SSL3a, SSL3b), 제4 스트링 선택 라인들(SSL4a, SSL4b), 제5 스트링 선택 라인들(SSL5a, SSL5b), 제6 스트링 선택 라인들(SSL6a, SSL6b), 제7 스트링 선택 라인들(SSL7a, SSL7b), 그리고 제8 스트링 선택 라인들(SSL8a, SSL8b)에 대응하는 8개의 행들이 도 5에 도시된다.
제1 내지 제8 워드 라인들(WL1~WL8)에 연결된 사각형들의 각각은 하나의 페이지를 나타낼 수 있으며, 복수의 메모리 셀들에 대응할 수 있다. 사각형들의 각각에, 열들의 수에 해당하는 메모리 셀들이 포함될 수 있다. 접지 선택 라인(GSL)에 연결된 사각형들의 각각은 접지 선택 트랜지스터들(GST)의 집합을 나타낼 수 있다. 사각형들의 각각에, 열들의 수에 해당하는 접지 선택 트랜지스터들(GST)이 포함될 수 있다.
이웃 페이지의 이웃 메모리 셀들은 선택된 페이지의 선택된 메모리 셀들과 동일한 메모리 블록에 속할 수 있다. 예를 들어, 세로선들로 채워진 사각형은 선택된 페이지의 선택된 메모리 셀들을 나타낼 수 있다.
가로선들로 채워진 사각형들은 이웃 페이지로 선택될 수 있는 후보 페이지들일 수 있다. 예를 들어, 선택된 페이지의 메모리 셀들의 직상단의 페이지(예를 들어, 제3 방향을 따라 가장 인접한 페이지)의 메모리 셀들, 그리고 선택된 페이지의 메모리 셀들의 직하단의 페이지(예를 들어, 제3 방향의 반대 방향을 따라 가장 인접한 페이지)의 메모리 셀들이 이웃 페이지의 이웃 메모리 셀들로 선택될 수 있다.
메모리 컨트롤러(120)의 프로세서(124)는 직상단이 페이지 및 직하단의 페이지 중 하나를 랜덤으로 선택할 수 있다. 메모리 컨트롤러(120)는 랜덤으로 선택된 이웃 페이지의 이웃 메모리 셀들에 대해 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다.
도 6은 이웃 페이지의 이웃 메모리 셀들의 제2 예를 보여준다. 사각형들은 도 5를 참조하여 설명된 바와 같이 구현되며, 따라서 도 6의 사각형들에 대한 중복되는 설명은 생략된다.
도 1, 도 2, 도 3, 도 4 및 도 6을 참조하면, 이웃 페이지의 이웃 메모리 셀들은 선택된 페이지의 선택된 메모리 셀들과 동일한 메모리 블록에 속할 수 있다. 예를 들어, 세로선들로 채워진 사각형은 선택된 페이지의 선택된 메모리 셀들을 나타낼 수 있다.
가로선들로 채워진 사각형들은 이웃 페이지로 선택될 수 있는 후보 페이지들일 수 있다. 예를 들어, 선택된 페이지의 메모리 셀들의 상단의 페이지들(예를 들어, 상부 페이지들) 중에서 직상단의 페이지를 제외한 페이지들(예를 들어, 제1 상부 페이지들)의 메모리 셀들, 그리고 선택된 페이지의 메모리 셀들의 하단의 페이지들(예를 들어, 하부 페이지들) 중에서 직하단의 페이지를 제외한 페이지들(예를 들어, 제1 하부 페이지들의 메모리 셀들이 이웃 페이지의 이웃 메모리 셀들로 선택될 수 있다.
메모리 컨트롤러(120)의 프로세서(124)는 제1 상부 페이지들 및 제1 하부 페이지들 중에서 하나의 페이지를 랜덤으로 선택할 수 있다. 메모리 컨트롤러(120)는 선택된 페이지에 대응하는 선택된 스트링 선택 라인들(SSL5a, SSL5b)을 제외한 나머지 스트링 선택 라인들(SSL1a, SSL1b, SSL2a, SSL2b, SSL3a, SSL3b, SSL4a, SSL4b, SSL6a, SSL6b, SSL7a, SSL7b, SSL8a, SSL8b) 중에서 하나의 행의 스트링 선택 라인들을 검사 읽기 동작을 위해 랜덤하게 선택할 수 있다.
메모리 컨트롤러(120)는 검사 읽기 동작을 위해 선택된 행의 상부 페이지와 하부 페이지 중 하나를 검사 읽기 동작을 위해 랜덤하게 이웃 페이지로 선택할 수 있다. 메모리 컨트롤러(120)는 랜덤으로 선택된 이웃 페이지의 이웃 메모리 셀들에 대해 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다.
도 7은 이웃 페이지의 이웃 메모리 셀들의 제2 예를 보여준다. 사각형들은 도 5를 참조하여 설명된 바와 같이 구현되며, 따라서 도 7의 사각형들에 대한 중복되는 설명은 생략된다.
도 1, 도 2, 도 3, 도 4 및 도 7을 참조하면, 이웃 페이지의 이웃 메모리 셀들은 선택된 페이지의 선택된 메모리 셀들과 동일한 메모리 블록에 속할 수 있다. 예를 들어, 세로선들로 채워진 사각형은 선택된 페이지의 선택된 메모리 셀들을 나타낼 수 있다.
가로선들로 채워진 사각형들은 이웃 페이지로 선택될 수 있는 후보 페이지들일 수 있다. 예를 들어, 메모리 컨트롤러(120)는 메모리 셀들 중에서 신뢰성이 낮은 메모리 셀들을 포함하는 페이지들의 주소들의 목록을 저장할 수 있다. 예를 들어, 신뢰성이 낮은 메모리 셀들을 포함하는 페이지들은 불휘발성 메모리 장치(110)의 제조 시에 판단될 수 있다. 신뢰성이 낮은 메모리 셀들을 포함하는 페이지들의 주소들은 불휘발성 메모리 장치(110) 또는 메모리 컨트롤러(120)의 불휘발성 저장소에 저장되고, 그리고 메모리 컨트롤러(120)에 의해 참조될 수 있다.
메모리 컨트롤러(120)는 목록의 주소들 중에서 하나의 주소의 페이지를 랜덤하게 선택할 수 있다. 메모리 컨트롤러(120)는 랜덤으로 선택된 이웃 페이지의 이웃 메모리 셀들에 대해 검사 읽기 동작을 수행하도록 불휘발성 메모리 장치(110)를 제어할 수 있다.
도 8은 스토리지 장치(100)가 읽기 동작을 수행하는 과정의 예를 보여준다. 도 1 및 도 8을 참조하면, S210 단계에서, 메모리 컨트롤러(120)는 외부의 호스트 장치로부터 읽기 요청을 수신할 수 있다.
S220 단계에서, 외부의 호스트 장치로부터 읽기 요청이 수신되는 것에 응답하여, 메모리 컨트롤러(120)는 불휘발성 메모리 장치(110)로 읽기 명령 및 제1 주소(ADD1)를 전송할 수 있다.
S230 단계에서, 불휘발성 메모리 장치(110)는 읽기 명령 및 제1 주소(ADD1)에 응답하여 읽기 동작을 수행하고, 그리고 읽혀진 데이터를 메모리 컨트롤러(120)로 전송할 수 있다.
S240 단계에서, 메모리 컨트롤러(120)의 에러 정정 코드 블록(127)은 읽혀진 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. S250 단계에서, 메모리 컨트롤러(120)는 읽혀진 데이터의 에러가 정정되었는지 판단할 수 있다. 읽혀진 데이터의 에러가 정정되었으면, S260 단계에서, 메모리 컨트롤러(120)는 에러 정정된 데이터를 외부의 호스트 장치로 출력할 수 있다. 이후에, 읽기 동작은 종료될 수 있다.
읽혀진 데이터의 에러가 정정되지 않았으면, S270 단계에서, 메모리 컨트롤러(120)는 읽기 명령, 제1 주소(ADD1) 및 전압 정보를 불휘발성 메모리 장치(110)로 전송할 수 있다. 전압 정보는 불휘발성 메모리 장치(110)가 읽기 동작 시에 사용할 읽기 전압들의 정보를 포함할 수 있다. 불휘발성 메모리 장치(110)는 전압 정보에 대응하는 읽기 전압들을 이용하여 읽기 동작을 다시 수행하고, 그리고 읽혀진 데이터를 메모리 컨트롤러(120)로 전송(S230 단계)할 수 있다. 이후에 S240 단계 및 S250 단계가 다시 수행될 수 있다.
S270 단계, S230 단계, S240 단계, S250 단계를 포함하는 루프는 적어도 두 번 수행될 수 있다. 정해진 횟수의 루프가 수행되어도 에러가 정정되지 않으면, 메모리 컨트롤러(120)는 제1 주소(ADD1)에 대응하는 데이터에서 정정 불가능한 에러가 발생한 것으로 판단할 수 있다. 메모리 컨트롤러(120)는 정정 불가능한 에러가 발생하였음을 외부의 호스트 장치에 보고하고, 읽기 동작을 종료할 수 있다.
도 9는 스토리지 장치(100)가 제1 검사 읽기 동작을 수행하는 과정의 예를 보여준다. 도 1 및 도 9를 참조하면, S310 단계에서, 외부의 호스트 장치로부터 읽기 요청이 수신되지 않아도, 선택된 메모리 블록에서 읽기 동작이 수행된 횟수가 랜덤수에 도달하는 것에 응답하여, 메모리 컨트롤러(120)는 불휘발성 메모리 장치(110)로 읽기 명령 및 제2 주소(ADD2)를 전송할 수 있다.
S320 단계에서, 불휘발성 메모리 장치(110)는 읽기 명령 및 제2 주소(ADD2)에 응답하여, 읽기 레벨들의 세트들 중 기본 세트의 읽기 전압들을 이용하여 읽기 동작을 수행하고, 그리고 읽혀진 데이터를 메모리 컨트롤러(120)로 전송할 수 있다.
S330 단계에서, 메모리 컨트롤러(120)의 에러 정정 코드 블록(127)은 읽혀진 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. S340 단계에서, 메모리 컨트롤러(120)는 읽혀진 데이터의 에러가 정정되었는지 판단할 수 있다. 읽혀진 데이터의 에러가 정정되었으면, 메모리 컨트롤러(120)는 제1 검사 읽기 동작을 종료할 수 있다.
읽혀진 데이터의 에러가 정정되지 않았으면, S350 단계에서, 메모리 컨트롤러(120)는 읽기 명령, 제2 주소(ADD2) 및 전압 정보를 불휘발성 메모리 장치(110)로 전송할 수 있다. 전압 정보는 불휘발성 메모리 장치(110)가 읽기 동작 시에 사용할 읽기 전압들의 정보를 포함할 수 있다. 불휘발성 메모리 장치(110)는 읽기 전압들의 세트들 중 전압 정보에 대응하는 세트의 읽기 전압들을 이용하여 읽기 동작을 다시 수행하고, 그리고 읽혀진 데이터를 메모리 컨트롤러(120)로 전송(S320 단계)할 수 있다. 이후에 S330 단계 및 S340 단계가 다시 수행될 수 있다.
S350 단계, S320 단계, S330 단계, S340 단계를 포함하는 루프는 적어도 두 번 수행될 수 있다. 정해진 횟수의 루프가 수행되어도 에러가 정정되지 않으면, 메모리 컨트롤러(120)는 제2 주소(ADD2)에 대응하는 데이터에서 정정 불가능한 에러가 발생한 것으로 판단할 수 있다. 메모리 컨트롤러(120)는 선택된 메모리 블록을 읽기 리클레임의 대상으로 선택할 수 있다.
도 10은 스토리지 장치(100)가 제2 검사 읽기 동작을 수행하는 과정의 예를 보여준다. 도 1 및 도 10을 참조하면, S410 단계에서, 제1 검사 읽기 동작이 성공하는 것에 응답하여, 메모리 컨트롤러(120)는 불휘발성 메모리 장치(110)로 읽기 명령, 제3 주소(ADD3) 및 전압 정보를 전송할 수 있다. 전압 정보는 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 가리킬 수 있다. 예시적으로, 제1 검사 읽기 동작이 실패하면, 제2 검사 읽기 동작은 생략될 수 있다.
S420 단계에서, 불휘발성 메모리 장치(110)는 읽기 명령 및 제3 주소(ADD3)에 응답하여, 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트를 이용하여 읽기 동작을 수행하고, 그리고 읽혀진 데이터를 메모리 컨트롤러(120)로 전송할 수 있다.
S430 단계에서, 메모리 컨트롤러(120)의 에러 정정 코드 블록(127)은 읽혀진 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. S440 단계에서, 메모리 컨트롤러(120)는 읽혀진 데이터의 에러가 정정되었는지 판단할 수 있다. 읽혀진 데이터의 에러가 정정되었으면, 메모리 컨트롤러(120)는 제2 검사 읽기 동작을 종료할 수 있다.
읽혀진 데이터의 에러가 정정되지 않았으면, S450 단계에서, 메모리 컨트롤러(120)는 읽기 명령, 제3 주소(ADD3) 및 전압 정보를 불휘발성 메모리 장치(110)로 전송할 수 있다. 전압 정보는 불휘발성 메모리 장치(110)가 읽기 동작 시에 사용할 읽기 전압들의 정보를 포함할 수 있다. 불휘발성 메모리 장치(110)는 전압 정보에 대응하는 읽기 전압들의 세트를 이용하여 읽기 동작을 다시 수행하고, 그리고 읽혀진 데이터를 메모리 컨트롤러(120)로 전송(S420 단계)할 수 있다. 이후에 S430 단계 및 S440 단계가 다시 수행될 수 있다.
S450 단계, S420 단계, S430 단계, S440 단계를 포함하는 루프는 적어도 두 번 수행될 수 있다. 정해진 횟수의 루프가 수행되어도 에러가 정정되지 않으면, 메모리 컨트롤러(120)는 제3 주소(ADD3)에 대응하는 데이터에서 정정 불가능한 에러가 발생한 것으로 판단할 수 있다. 메모리 컨트롤러(120)는 선택된 메모리 블록을 읽기 리클레임의 대상으로 선택할 수 있다.
도 11은 스토리지 장치(100)가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제1 예를 보여준다. 도 1 및 도 11을 참조하면, S510 단계에서, 스토리지 장치(100)는 기본 정책에 따라 제1 검사 읽기 동작을 수행할 수 있다. 기본 정책은 읽기 전압들의 세트들을 제1 읽기 전압의 세트(예를 들어, 기본 읽기 전압들의 세트)로부터 마지막 읽기 전압의 세트까지 순차적으로 선택하는 것을 포함할 수 있다. 예시적으로, 제1 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 5를 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제A 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S520 단계에서, 스토리지 장치(100)는 제A 읽기 전압의 세트로 제2 검사 읽기 동작을 시작할 수 있다. 제2 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 6을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제A 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S530 단계에서, 스토리지 장치(100)는 제A 읽기 전압의 세트로 제3 검사 읽기 동작을 시작할 수 있다. 제3 검사 읽기 동작은 도 10을 참조하여 설명된 제2 검사 읽기 동작과 동일하게 수행될 수 있다. 제3 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 7을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제A 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S540 단계에서, 스토리지 장치(100)는 제A 읽기 전압의 세트로 제4 검사 읽기 동작을 시작할 수 있다. 제4 검사 읽기 동작은 도 10을 참조하여 설명된 제2 검사 읽기 동작과 동일하게 수행될 수 있다. 제4 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 7을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제A 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
도 11을 참조하여 설명된 바와 같이, 제2 검사 읽기 동작, 제3 검사 읽기 동작 및 제4 검사 읽기 동작은 제A 읽기 전압들의 세트를 이용하여 검사 읽기 동작을 시작하고, 그리고 제A 읽기 전압들의 세트를 이용하여 에러 정정을 성공할 수 있다. 따라서, 제2 검사 읽기 동작, 제3 검사 읽기 동작 및 제4 검사 읽기 동작에서 루프는 한 번만 수행된다. 따라서, 검사 읽기 동작에 필요한 시간이 감소할 수 있다.
동일한 메모리 블록에 포함되는 메모리 셀들은 시간적(temporal) 그리고/또는 공간적(spatial)으로 유사한 스트레스를 경험할 수 있다. 동일한 메모리 블록의 메모리 셀들에 기입된 데이터의 신뢰성이 열화된 정보 및 열화된 경향은 유사할 수 있다. 따라서, 도 11을 참조하여 설명된 바와 같이 이전 검사 읽기 동작에서 성공한 읽기 레벨들의 세트를 이용하여 현재의 검사 읽기 동작을 시작함으로써, 검사 읽기 동작의 실행 속도가 향상되고 필요 시간이 감소할 수 있다.
예시적으로, 스토리지 장치(100)의 관리에 필요한 자원을 줄이기 위하여, 스토리지 장치(100)는 이전에 성공한 읽기 레벨들의 세트의 정보를 검사 읽기 동작들이 완료된 후에 삭제할 수 있다. 다른 예로서, 스토리지 장치(100)의 관리를 더 용이하게 하기 위하여, 스토리지 장치(100)는 이전에 성공한 읽기 레벨들의 세트의 정보를 보존하고, 다음번에 읽기 동작에 의해 검사 읽기 동작들이 수행될 때에, 저장된 정보를 참조할 수 있다.
도 12는 스토리지 장치(100)가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제2 예를 보여준다. 도 1 및 도 12를 참조하면, S610 단계에서, 스토리지 장치(100)는 기본 정책에 따라 제1 검사 읽기 동작을 수행할 수 있다. 기본 정책은 읽기 전압들의 세트들을 제1 읽기 전압의 세트(예를 들어, 기본 읽기 전압들의 세트)로부터 마지막 읽기 전압의 세트까지 순차적으로 선택하는 것을 포함할 수 있다. 예시적으로, 제1 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 5를 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제A 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S620 단계에서, 스토리지 장치(100)는 제A 읽기 전압의 세트로 제2 검사 읽기 동작을 시작할 수 있다. 제2 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 6을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제B 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S630 단계에서, 스토리지 장치(100)는 제B 읽기 전압의 세트로 제3 검사 읽기 동작을 시작할 수 있다. 제3 검사 읽기 동작은 도 10을 참조하여 설명된 제2 검사 읽기 동작과 동일하게 수행될 수 있다. 제3 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 7을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제B 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S640 단계에서, 스토리지 장치(100)는 제B 읽기 전압의 세트로 제4 검사 읽기 동작을 시작할 수 있다. 제4 검사 읽기 동작은 도 10을 참조하여 설명된 제2 검사 읽기 동작과 동일하게 수행될 수 있다. 제4 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 7을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제B 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
도 12를 참조하여 설명된 바와 같이, 스토리지 장치(100)가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정에서, 에러 정정에 성공하는 읽기 전압들의 세트가 제A 읽기 전압들의 세트로부터 제B 읽기 전압들의 세트로 변경될 수 있다. 스토리지 장치(100)는 변경된 제B 읽기 전압들의 세트를 이용하여 검사 읽기 동작들을 지속할 수 있다.
예시적으로, S630 단계에서 제C 읽기 전압들의 세트를 이용하여 에러 정정이 성공하면, S640 단계에서 제4 검사 읽기 동작은 제C 읽기 전압들의 세트를 이용하여 시작될 수 있다.
도 13은 스토리지 장치(100)가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정의 제3 예를 보여준다. 도 1 및 도 13을 참조하면, S710 단계에서, 스토리지 장치(100)는 기본 정책에 따라 제1 검사 읽기 동작을 수행할 수 있다. 기본 정책은 읽기 전압들의 세트들을 제1 읽기 전압의 세트(예를 들어, 기본 읽기 전압들의 세트)로부터 마지막 읽기 전압의 세트까지 순차적으로 선택하는 것을 포함할 수 있다. 예시적으로, 제1 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 5를 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제A 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S720 단계에서, 스토리지 장치(100)는 제A 읽기 전압의 세트로 제2 검사 읽기 동작을 시작할 수 있다. 제2 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 6을 참조하여 설명된 바에 따라 정해질 수 있다. 스토리지 장치(100)는 제B 읽기 전압의 세트로 에러 정정을 성공할 수 있다.
S730 단계에서, 이전 검사 읽기 동작에서 에러 정정에 성공한 읽기 전압들의 세트를 이용한 에러 정정이 정해진 횟수만큼 실패함에 따라, 스토리지 장치(100)는 기본 정책에 따라 제3 검사 읽기 동작을 수행하도록 검사 읽기 동작의 정책을 변경할 수 있다. 제3 검사 읽기 동작은 도 10을 참조하여 설명된 제2 검사 읽기 동작과 동일하게 수행될 수 있다. 제3 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 7을 참조하여 설명된 바에 따라 정해질 수 있다.
S740 단계에서, 스토리지 장치(100)는 기본 정책에 따라 제4 검사 읽기 동작을 수행할 수 있다. 제4 검사 읽기 동작은 도 10을 참조하여 설명된 제2 검사 읽기 동작과 동일하게 수행될 수 있다. 제4 검사 읽기 동작에서 이웃 페이지 또는 이웃 메모리 셀들은 도 7을 참조하여 설명된 바에 따라 정해질 수 있다.
도 13을 참조하여 설명된 바와 같이, 스토리지 장치(100)가 제1 내지 제4 검사 읽기 동작들을 수행하는 과정에서, 에러 정정에 성공한 읽기 전압들의 세트를 이용한 에러 정정이 임계값만큼 실패하면, 스토리지 장치(100)는 기본 정책에 기반하여 검사 읽기 동작들을 수행하도록 정책을 변경할 수 있다. 임계값은 조절될 수 있다.
예시적으로, 도 11 내지 도 13에서, 제1 내지 제4 검사 읽기 동작들이 수행되는 예가 설명되었다. 그러나 검사 읽기 동작들이 수행되는 횟수는 한정되지 않는다.
도 14는 스토리지 장치(100)가 제2 내지 제4 검사 읽기 동작들 중 적어도 하나에서 읽기 전압들을 조절하는 예를 보여준다. 도 1 및 도 14를 참조하면, S810 단계에서, 스토리지 장치(100)는 이전에 에러 정정이 성공한 읽기 전압들의 세트를 먼저 사용하여 검사 읽기 동작을 수행할 수 있다.
S820 단계에서, 스토리지 장치(100)는 읽혀진 데이터의 에러가 정정되었는지 판단할 수 있다. 읽혀진 데이터의 에러가 정정되었으면, 검사 읽기 동작은 종료될 수 있다. 읽혀진 데이터의 에러가 정정되지 않으면, S830 단계에서, 스토리지 장치(100)는 이전에 에러 정정이 성공한 읽기 전압들의 세트를 제외하고, 기본 정책으로 검사 읽기 동작을 지속할 수 있다.
다른 예로서, 읽혀진 데이터의 에러가 정정되지 않으면, 스토리지 장치(100)는 이전에 에러 정정이 성공한 읽기 레벨들의 세트와 가장 유사한 레벨들을 갖는 읽기 전압들의 세트로부터 가장 덜 유사한 레벨들을 갖는 읽기 전압들의 순서로 읽기 전압들의 세트들을 순차적으로 선택하며 검사 읽기 동작을 지속할 수 있다.
도 15는 본 기재의 일 실시 예에 따른 시스템(1000)을 도시한 도면이다. 도 15의 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 15의 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
도 15를 참조하면, 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시 예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)(STRG CTRL)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keypad), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는 외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
예시적으로, 도 1 내지 도 14를 참조하여 설명된 스토리지 장치(100)는 스토리지 장치들(1300a, 1300b)로 구현될 수 있다.
상술된 실시 예들에서, 제1, 제2, 제3 등의 용어들을 사용하여 본 발명의 기술적 사상에 따른 구성 요소들이 설명되었다. 그러나 제1, 제2, 제3 등과 같은 용어들은 구성 요소들을 서로 구별하기 위해 사용되며, 본 발명을 한정하지 않는다. 예를 들어, 제1, 제2, 제3 등과 같은 용어들은 순서 또는 임의의 형태의 수치적 의미를 내포하지 않는다.
상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 참조되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP(Intellectual Property)로 등록된 회로들을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 스토리지 장치
110: 불휘발성 메모리 장치
120: 메모리 컨트롤러
121: 버스
122: 호스트 인터페이스
123: 내부 버퍼
124: 프로세서
125: 버퍼 제어기
126: 메모리 관리자
127: 에러 정정 코드 블록
130: 외부 버퍼
110: 불휘발성 메모리 장치
120: 메모리 컨트롤러
121: 버스
122: 호스트 인터페이스
123: 내부 버퍼
124: 프로세서
125: 버퍼 제어기
126: 메모리 관리자
127: 에러 정정 코드 블록
130: 외부 버퍼
Claims (20)
- 복수의 메모리 블록들을 포함하고, 상기 복수의 메모리 블록들의 각각은 복수의 셀 스트링들을 포함하고, 상기 복수의 셀 스트링들의 각각은 기판 위에서 기판과 수직한 방향으로 적층되는 적어도 하나의 접지 선택 트랜지스터, 둘 이상의 메모리 셀들, 그리고 적어도 하나의 스트링 선택 트랜지스터를 포함하는 불휘발성 메모리 장치; 그리고
외부의 호스트 장치의 제1 읽기 요청에 응답하여, 상기 복수의 메모리 블록들 중 선택된 메모리 블록에서, 상기 복수의 셀 스트링들의 복수의 메모리 셀들 중 선택된 제1 페이지의 제1 메모리 셀들에 대한 제1 읽기 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
상기 제1 읽기 동작을 수행한 후에 검사 읽기 동작을 수행함이 판단됨에 따라, 상기 메모리 컨트롤러는 상기 선택된 제1 페이지의 제1 이웃 페이지의 메모리 셀들에 대해 읽기 전압들의 세트들 중에서 초기 세트로부터 상기 읽기 전압들의 세트들을 순차적으로 선택하며 제1 검사 읽기 동작을 수행하고, 그리고 상기 제1 검사 읽기 동작에서 상기 읽기 전압들의 세트들 중 제1 읽기 전압들의 세트에서 제1 에러 정정이 성공하면, 상기 메모리 컨트롤러는 상기 선택된 제1 페이지의 제2 이웃 페이지의 메모리 셀들에 대한 제2 검사 읽기 동작을 상기 제1 검사 읽기 동작에서 상기 제1 에러 정정이 성공한 상기 제1 읽기 전압들의 세트로부터 시작 하도록 상기 불휘발성 메모리 장치를 제어하고,
상기 메모리 컨트롤러는 상기 외부의 호스트 장치의 제2 읽기 요청에 응답하여, 상기 복수의 메모리 블록들 중 상기 선택된 메모리 블록에서, 상기 복수의 셀 스트링들의 복수의 메모리 셀들 중 선택된 제2 페이지의 제2 메모리 셀들에 대한 제2 읽기 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하고, 그리고
상기 제2 읽기 동작을 수행한 후에 상기 검사 읽기 동작을 수행함이 판단됨에 따라, 상기 메모리 컨트롤러는 상기 선택된 제2 페이지의 제3 이웃 페이지의 메모리 셀들에 대해 상기 읽기 전압들의 세트들 중에서 상기 초기 세트로부터 상기 읽기 전압들의 세트들을 순차적으로 선택하며 제3 검사 읽기 동작을 수행하고, 그리고 상기 제3 검사 읽기 동작에서 상기 읽기 전압들의 세트들 중 제2 읽기 전압들의 세트에서 제2 에러 정정이 성공하면, 상기 메모리 컨트롤러는 상기 선택된 제2 페이지의 제4 이웃 페이지의 메모리 셀들에 대한 제4 검사 읽기 동작을 상기 제3 검사 읽기 동작에서 상기 제2 에러 정정이 성공한 상기 제2 읽기 전압들의 세트로부터 시작 하도록 상기 불휘발성 메모리 장치를 제어하는 스토리지 장치. - 제1항에 있어서,
상기 메모리 컨트롤러는 상기 선택된 메모리 블록에서 읽기 동작들이 수행된 횟수가 임계값에 도달하는 것에 응답하여, 상기 제1 검사 읽기 동작 및 상기 제2 검사 읽기 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하고, 그리고
상기 메모리 컨트롤러는 상기 제1 검사 읽기 동작 및 상기 제2 검사 읽기 동작을 수행한 후에 상기 선택된 메모리 블록에서 상기 읽기 동작들이 수행된 횟수가 제2 임계값에 도달하는 것에 응답하여, 상기 제3 검사 읽기 동작 및 상기 제4 검사 읽기 동작을 다시 수행하도록 상기 불휘발성 메모리 장치를 제어하는 스토리지 장치. - 제1항에 있어서,
상기 제2 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트와 상기 제1 검사 읽기 동작에서 에러 정정이 성공한 읽기 전압들의 세트가 서로 다르면, 상기 메모리 컨트롤러는 상기 읽기 전압들의 세트들을 상기 제2 검사 읽기 동작에서 제3 에러 정정이 성공한 읽기 전압들의 세트로부터 순차적으로 선택하며 제5 검사 읽기 동작을 상기 제2 검사 읽기 동작에 후속하여 수행하도록 상기 불휘발성 메모리 장치를 제어하는 스토리지 장치. - 제1항에 있어서,
상기 제1 검사 읽기 동작 시에, 상기 읽기 전압들의 세트들을 이용하여 상기 불휘발성 메모리 장치로부터 읽혀지는 데이터에 대한 에러 정정이 실패하는 것에 응답하여, 상기 메모리 컨트롤러는 상기 선택된 메모리 블록을 읽기 리클레임의 대상으로 선택하는 스토리지 장치. - 제1항에 있어서,
상기 메모리 컨트롤러는 상기 선택된 메모리 블록의 메모리 셀들 중 신뢰성이 낮은 메모리 셀들에 대응하는 주소들을 저장하고,
상기 제2 검사 읽기 동작 후에, 상기 메모리 컨트롤러는 상기 주소들 중 하나를 상기 불휘발성 메모리 장치로 전송함으로써, 상기 읽기 전압들의 세트들을 순차적으로 선택하며, 상기 신뢰성이 낮은 메모리 셀들 중에서 상기 주소들 중 하나에 대응하는 메모리 셀들에 대한 제5 검사 읽기 동작을 상기 제2 검사 읽기 동작에 후속하여 수행하도록 상기 불휘발성 메모리 장치를 제어하고, 그리고
상기 메모리 컨트롤러는 상기 주소들 중 하나를 랜덤하게 선택하는 스토리지 장치. - 제1항에 있어서,
상기 메모리 컨트롤러는 상기 선택된 제1 페이지의 상부 페이지 및 하부 페이지 중 하나를 상기 제1 이웃 페이지로 선택하는 스토리지 장치. - 제1항에 있어서,
상기 제2 검사 읽기 동작 시에, 상기 읽기 전압들의 세트들을 이용하여 상기 불휘발성 메모리 장치로부터 읽혀지는 데이터에 대한 제3 에러 정정이 실패하는 것에 응답하여, 상기 메모리 컨트롤러는 상기 선택된 메모리 블록을 읽기 리클레임의 대상으로 선택하는 스토리지 장치. - 제1항에 있어서,
상기 메모리 컨트롤러는 상기 선택된 페이지의 상부 페이지들 중에서 직상단의 상부 페이지를 제외한 상부 페이지들, 그리고 상기 선택된 페이지의 하부 페이지들 중에서 직하단의 하부 페이지를 제외한 하부 페이지들 중 하나를 상기 제2 이웃 페이지로 선택하는 스토리지 장치. - 제1항에 있어서,
상기 메모리 컨트롤러는 상기 선택된 메모리 블록의 상기 복수의 셀 스트링들의 스트링 선택 트랜지스터들에 연결되는 스트링 선택 라인들 중에서 하나의 스트링 선택 라인을 랜덤하게 선택하고, 그리고
상기 메모리 컨트롤러는, 상기 랜덤하게 선택된 스트링 선택 라인에 대응하는 페이지의 메모리 셀들을 상기 제2 이웃 페이지의 메모리 셀들로 선택하도록 구성되는 스토리지 장치. - 기판 상에 행들 및 열들로 배열되고, 그리고 상기 기판에 수직한 방향으로 적층되는 복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 스토리지 장치의 동작 방법에 있어서:
상기 메모리 컨트롤러가 외부의 호스트 장치로부터 제1 읽기 요청을 수신하는 단계;
상기 제1 읽기 요청에 응답하여, 상기 스토리지 장치가 상기 불휘발성 메모리 장치의 선택된 메모리 블록의 선택된 제1 메모리 셀들에 대해 제1 읽기 동작을 수행하는 단계;
상기 제1 읽기 동작을 수행한 후에 검사 읽기 동작을 수행함이 판단됨에 따라, 상기 스토리지 장치가 상기 불휘발성 메모리 장치의 상기 선택된 제1 메모리 셀들의 제1 이웃 메모리 셀들에 대해 읽기 전압들의 세트들 중에서 초기 세트로부터 상기 읽기 전압들의 세트들을 순차적으로 선택하며 제1 검사 읽기 동작을 수행하는 단계;
상기 제1 검사 읽기 동작에서 상기 읽기 전압들의 세트들 중 제1 읽기 전압들의 세트에서 제1 에러 정정이 성공하면, 상기 스토리지 장치가 상기 불휘발성 메모리 장치의 상기 선택된 제1 메모리 셀들의 제2 이웃 메모리 셀들에 대한 제2 검사 읽기 동작을 상기 제1 검사 읽기 동작에서 상기 제1 에러 정정이 성공한 상기 제1 읽기 전압들의 세트로부터 시작하는 단계;
상기 메모리 컨트롤러가 상기 외부의 호스트 장치로부터 제2 읽기 요청을 수신하는 단계;
상기 제2 읽기 요청에 응답하여, 상기 스토리지 장치가 상기 불휘발성 메모리 장치의 상기 선택된 메모리 블록의 선택된 제2 메모리 셀들에 대해 제2 읽기 동작을 수행하는 단계;
상기 제2 읽기 동작을 수행한 후에 상기 검사 읽기 동작을 수행함이 판단됨에 따라, 상기 스토리지 장치가 상기 불휘발성 메모리 장치의 상기 선택된 제2 메모리 셀들의 제3 이웃 메모리 셀들에 대해 상기 읽기 전압들의 세트들 중에서 상기 초기 세트로부터 상기 읽기 전압들의 세트들을 순차적으로 선택하며 제3 검사 읽기 동작을 수행하는 단계; 그리고
상기 제3 검사 읽기 동작에서 상기 읽기 전압들의 세트들 중 제2 읽기 전압들의 세트에서 제2 에러 정정이 성공하면, 상기 스토리지 장치가 상기 불휘발성 메모리 장치의 상기 선택된 제2 메모리 셀들의 제4 이웃 메모리 셀들에 대한 제4 검사 읽기 동작을 상기 제3 검사 읽기 동작에서 상기 제2 에러 정정이 성공한 상기 제2 읽기 전압들의 세트로부터 시작하는 단계를 포함하는 동작 방법. - 제10항에 있어서,
상기 제1 읽기 동작을 수행하는 단계는:
상기 메모리 컨트롤러가 상기 불휘발성 메모리 장치로 읽기 명령을 전송하는 단계;
상기 읽기 명령에 응답하여, 상기 불휘발성 메모리 장치가 제1 읽기 전압들을 이용하여 읽기 동작을 수행하고, 그리고 읽혀진 데이터를 상기 메모리 컨트롤러로 전송하는 단계;
상기 메모리 컨트롤러가 상기 읽혀진 데이터에 대해 에러 정정 디코딩을 수행하는 단계;
상기 에러 정정 디코딩이 성공하는 것에 응답하여, 상기 메모리 컨트롤러가 상기 에러 정정 디코딩된 데이터를 상기 외부의 호스트 장치로 전송하는 단계; 그리고
상기 에러 정정 디코딩이 실패하는 것에 응답하여, 상기 메모리 컨트롤러가 상기 읽기 명령 및 전압 정보를 상기 불휘발성 메모리 장치로 전송하는 단계를 포함하는 동작 방법. - 제10항에 있어서,
상기 메모리 컨트롤러가 상기 선택된 메모리 블록의 상기 복수의 셀 스트링들의 스트링 선택 트랜지스터들에 연결되는 스트링 선택 라인들 중에서 하나의 스트링 선택 라인을 랜덤하게 선택하고, 그리고 상기 랜덤하게 선택된 스트링 선택 라인에 대응하는 페이지의 메모리 셀들을 상기 제1 이웃 메모리 셀들로 선택하는 단계를 더 포함하는 동작 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210154813A KR102641756B1 (ko) | 2021-11-11 | 2021-11-11 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| US17/830,677 US11961559B2 (en) | 2021-11-11 | 2022-06-02 | Storage device and operating method of storage device |
| EP22184395.6A EP4181136A1 (en) | 2021-11-11 | 2022-07-12 | Storage device and operating method of storage device |
| CN202210867496.7A CN116110477A (zh) | 2021-11-11 | 2022-07-22 | 存储设备和存储设备的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210154813A KR102641756B1 (ko) | 2021-11-11 | 2021-11-11 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230068718A KR20230068718A (ko) | 2023-05-18 |
| KR102641756B1 true KR102641756B1 (ko) | 2024-02-29 |
Family
ID=86229642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210154813A KR102641756B1 (ko) | 2021-11-11 | 2021-11-11 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11961559B2 (ko) |
| KR (1) | KR102641756B1 (ko) |
| CN (1) | CN116110477A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102128406B1 (ko) * | 2014-09-26 | 2020-07-10 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299456A (ja) | 2006-04-28 | 2007-11-15 | Sharp Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
| KR101226685B1 (ko) | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
| US8374026B2 (en) | 2009-01-30 | 2013-02-12 | Sandisk Il Ltd. | System and method of reading data using a reliability measure |
| KR101691092B1 (ko) | 2010-08-26 | 2016-12-30 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| US8553466B2 (en) | 2010-03-04 | 2013-10-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device, erasing method thereof, and memory system including the same |
| US9536970B2 (en) | 2010-03-26 | 2017-01-03 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
| KR101682666B1 (ko) | 2010-08-11 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템 |
| KR101727704B1 (ko) | 2010-10-04 | 2017-04-18 | 삼성전자주식회사 | 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들 |
| KR102089532B1 (ko) * | 2013-02-06 | 2020-03-16 | 삼성전자주식회사 | 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 |
| KR102069274B1 (ko) | 2014-02-05 | 2020-01-22 | 삼성전자주식회사 | 메모리 제어 방법 |
| KR102318561B1 (ko) | 2014-08-19 | 2021-11-01 | 삼성전자주식회사 | 스토리지 장치, 스토리지 장치의 동작 방법 |
| KR102233074B1 (ko) | 2014-10-08 | 2021-03-30 | 삼성전자주식회사 | 저장 장치 및 그것의 신뢰성 검증 방법 |
| KR102420588B1 (ko) | 2015-12-04 | 2022-07-13 | 삼성전자주식회사 | 비휘발성 메모리 장치, 메모리 시스템, 비휘발성 메모리 장치의 동작 방법 및 메모리 시스템의 동작 방법 |
| KR102365171B1 (ko) * | 2015-12-10 | 2022-02-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법 |
| KR102473209B1 (ko) | 2015-12-14 | 2022-12-02 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| US10381090B2 (en) * | 2017-03-31 | 2019-08-13 | Samsung Electronics Co., Ltd. | Operation method of nonvolatile memory device and storage device |
| KR102347184B1 (ko) | 2017-05-23 | 2022-01-04 | 삼성전자주식회사 | 스토리지 장치 및 상기 스토리지 장치의 동작 방법 |
| KR20190051570A (ko) | 2017-11-07 | 2019-05-15 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| KR102634338B1 (ko) | 2018-10-08 | 2024-02-07 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| KR102668562B1 (ko) * | 2019-07-24 | 2024-05-24 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| KR20210068894A (ko) | 2019-12-02 | 2021-06-10 | 삼성전자주식회사 | 스토리지 장치 및 상기 스토리지 장치의 동작 방법 |
| KR20210121650A (ko) * | 2020-03-31 | 2021-10-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템의 동작 방법 |
-
2021
- 2021-11-11 KR KR1020210154813A patent/KR102641756B1/ko active IP Right Grant
-
2022
- 2022-06-02 US US17/830,677 patent/US11961559B2/en active Active
- 2022-07-22 CN CN202210867496.7A patent/CN116110477A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102128406B1 (ko) * | 2014-09-26 | 2020-07-10 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230068718A (ko) | 2023-05-18 |
| US11961559B2 (en) | 2024-04-16 |
| US20230142506A1 (en) | 2023-05-11 |
| CN116110477A (zh) | 2023-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10572158B2 (en) | Method of operating storage device to recover performance degradation due to retention characteristic and method of operating data processing system including the same | |
| US20170116070A1 (en) | Systems and methods of detecting errors during read operations and skipping word line portions | |
| KR20170070921A (ko) | 스토리지 장치 및 스토리지 장치의 동작 방법 | |
| KR20170051841A (ko) | 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치의 동작 방법 | |
| US11482263B2 (en) | Non-volatile memory device, controller for controlling the same, storage device including the same, and reading method thereof | |
| US11899531B2 (en) | Storage device and operating method of storage controller | |
| US11682467B2 (en) | Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same | |
| US20180293007A1 (en) | Data storage device and operating method thereof | |
| KR20160144560A (ko) | 호스트에 의해 접근되는 오류 정보를 생성하는 불휘발성 메모리 모듈, 스토리지 장치, 및 전자 장치 | |
| US12094552B2 (en) | Non-volatile memory device, operating method thereof, controller for controlling the same, and storage device having the same | |
| CN107810533A (zh) | 使用位线缺陷信息解码数据 | |
| KR20210027980A (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
| CN112783431A (zh) | 存储装置及其操作方法 | |
| KR102641756B1 (ko) | 스토리지 장치 및 스토리지 장치의 동작 방법 | |
| US11868647B2 (en) | Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same | |
| US20220139486A1 (en) | Storage device including nonvolatile memory device, operating method of storage device, and operating method of electronic device including nonvolatile memory device | |
| KR20240033792A (ko) | 읽기 정보 및 디코딩 정보에 기초하여 연판정 디코딩을 위한 읽기 레벨을 생성하는 스토리지 컨트롤러, 이를 포함하는 스토리지 장치, 및 이의 동작 방법 | |
| EP4181136A1 (en) | Storage device and operating method of storage device | |
| KR20230030344A (ko) | 웨이퍼-투-웨이퍼 본딩을 이용하는 3차원 스토리지 장치 | |
| JP2021131923A (ja) | メモリシステムに対するプログラム検証のためのシステム及び方法 | |
| US20240128986A1 (en) | Storage device performing error correction and operating method of storage device | |
| EP4358415A2 (en) | Storage device performing iterative error correction | |
| US20230038363A1 (en) | Three-dimensional storage device using wafer-to-wafer bonding | |
| US20230146540A1 (en) | Storage device and an operating method of a storage controller thereof | |
| KR20170001818A (ko) | 스토리지 장치 컨트롤러 및 그것의 결함을 테스트하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E90F | Notification of reason for final refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |