KR101212387B1 - 반도체 메모리 소자의 독출 방법 - Google Patents

반도체 메모리 소자의 독출 방법 Download PDF

Info

Publication number
KR101212387B1
KR101212387B1 KR1020110000113A KR20110000113A KR101212387B1 KR 101212387 B1 KR101212387 B1 KR 101212387B1 KR 1020110000113 A KR1020110000113 A KR 1020110000113A KR 20110000113 A KR20110000113 A KR 20110000113A KR 101212387 B1 KR101212387 B1 KR 101212387B1
Authority
KR
South Korea
Prior art keywords
read
target cells
cells
read voltage
reading
Prior art date
Application number
KR1020110000113A
Other languages
English (en)
Other versions
KR20120078840A (ko
Inventor
세이이치 아리토메
서순옥
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110000113A priority Critical patent/KR101212387B1/ko
Priority to US13/341,303 priority patent/US9058878B2/en
Publication of KR20120078840A publication Critical patent/KR20120078840A/ko
Application granted granted Critical
Publication of KR101212387B1 publication Critical patent/KR101212387B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 독출전압을 이용하여 목표 셀들을 독출하는 단계; 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하며, 에러 정정이 가능하지 않은 경우에는 상기 목표 셀들과 인접한 제1 셀들을 독출하는 단계; 상기 인접한 제1 셀들의 독출 결과에 따라 상기 독출전압을 제1 독출전압으로 낮추는 단계; 상기 제1 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및 상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하는 단계를 포함하는 반도체 메모리 소자의 독출 방법으로 이루어진다.

Description

반도체 메모리 소자의 독출 방법{Method of reading a semiconductor memory device}
본 발명은 반도체 메모리 소자의 독출 방법에 관한 것으로, 특히 불휘발성 메모리 소자의 독출 방법에 관한 것이다.
도 1은 종래 기술에 따른 독출 방법을 설명하기 위한 메모리 셀 어레이의 회로도이다.
도 1을 참조하면, 반도체 메모리 장치는 데이터가 저장되는 메모리 셀 어레이를 포함하며, 메모리 셀 어레이는 다수의 메모리 셀 블록들을 포함한다. 도 1에는, 다수의 메모리 셀 블록들 중 하나의 메모리 셀 블록이 도시되어 있다. 메모리 셀 블록을 구체적으로 설명하면 다음과 같다.
메모리 셀 블록은 다수의 셀 스트링들(ST0 내지 STk)로 이루어진다. 각각의 셀 스트링(ST0)은 비트라인(BL0)과 연결된 드레인 셀렉트 트랜지스터(DST), 공통 소오스 라인(CSL)과 연결된 소오스 셀렉트 트랜지스터(SST), 드레인 셀렉트 트랜지스터(DST) 및 소오스 셀렉트 트랜지스터(SST) 사이에서 직렬로 연결된 다수의 메모리 셀들(C00 내지 C0n)로 이루어진다.
특히, 메모리 셀 블록에 포함된 셀 스트링들(ST0 내지 STk) 간의 간격은 반도체 메모리 장치의 집적도 증가로 인해 점차 좁아지고 있으며, 동일한 셀 스트링(ST0)에 접속된 메모리 셀들 간의 간격 또한 점차 좁아지고 있다. 따라서, 프로그램 동작시, 목표 셀들을 프로그램한 후에 다음 셀들을 프로그램할 때, 이전에 프로그램된 셀들의 문턱전압이 이후에 프로그램되는 셀들의 프로그램 동작의 간섭으로 인해 바뀔 수가 있다. 메모리 셀들의 문턱전압 변화에 대하여 다음의 도면을 참조하여 구체적으로 설명하도록 한다.
도 2는 종래의 독출 방법에 따른 문제점을 설명하기 위한 그래프이다.
도 1 및 도 2를 참조하면, 도 1에서 제1 셀 스트링(ST1)에 포함된 셀들 중 하나가 독출(read)할 목표 셀들인 경우, 목표 셀들(14)과 인접한 셀들(12 및 16)의 문턱전압 레벨에 따라 목표 셀들(14)의 문턱전압이 바뀔 수가 있다. 목표 셀들(14)의 문턱전압은 인접 셀들(12 및 16)의 프로그램 동작 시 발생하는 간섭에 의해 바뀌므로, 대부분의 경우 문턱전압 레벨(R0)은 상승하게 된다(R0+1). 하지만, 인접 셀들(12 및 16)의 프로그램 상태에 따라 목표 셀들(14)의 문턱전압이 낮아질 수도 있다(R0-1). 예를 들면, 목표 셀들(14)의 경우, 인접 셀들(12 및 16)이 각각 소거상태 및 제3 프로그램 상태이거나, 소거 상태 및 제제2 프로그램 상태이거나, 인접 셀들(12 및 16)이 모두 제2 프로그램 상태인 경우에는 인접 셀들(12 및 16) 사이에 접속되어 있는 목표 셀들(14)의 문턱전압이 낮아질 수 있다(R0-1). 이러한 경우, 독출전압(Vr)을 이용하여 목표 셀들(14)을 독출(read)하면, 일부(22) 독출전압(Vr)보다 낮아져 있는 셀들로 인해 정상적인 데이터를 독출할 수 없게 된다.
본 발명이 해결하려는 과제는, 목표 셀들을 독출하는 동작 시, 목표 셀들과 인접한 셀들의 독출 결과에 따라 목표 셀들의 독출전압을 변경한 후, 변경된 독출전압을 이용하여 목표 셀들을 독출함으로써 독출 동작의 신뢰도를 개선하는데 있다.
본 발명의 일 실시 예에 따른 반도체 메모리 소자의 독출 방법은, 독출전압을 이용하여 목표 셀들을 독출하는 단계; 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하며, 에러 정정이 가능하지 않은 경우에는 상기 목표 셀들과 인접한 제1 셀들을 독출하는 단계; 상기 인접한 제1 셀들의 독출 결과에 따라 상기 독출전압을 제1 독출전압으로 낮추는 단계; 상기 제1 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및 상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하는 단계를 포함한다.
상기 제1 인접 셀들은 상기 목표 셀들과 동일한 워드라인에 연결되며 상기 목표 셀들과 각각 인접한 셀들이다.
상기 인접한 제1 셀들의 독출 결과, 상기 인접한 제1 셀들의 문턱전압이 각각 소거상태 및 상기 소거상태보다 높은 제2 프로그램 상태이거나, 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인 경우에는 상기 독출전압을 상기 제1 독출전압으로 변경한다.
상기 인접한 제1 셀들의 독출 결과, 상기 인접한 제1 셀들의 문턱전압이 소거상태 및 상기 소거상태보다 높은 제2 프로그램 상태이거나, 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인 경우 이외에는 상기 독출전압을 유지한다.
상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작을 페일(fail) 처리하거나, 상기 독출전압을 다시 변경하여 상기 목표 셀들을 다시 독출한다.
상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작 횟수를 카운팅하는 단계; 상기 독출전압을 상기 제1 독출전압보다 낮은 제2 독출전압으로 변경하는 단계; 상기 제2 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및 상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 단계를 더 포함한다.
상기 제2 독출전압은, 이전 독출전압에서 상기 카운팅된 횟수, 일정상수 및 상기 목표 셀들의 문턱전압 변경 레벨을 모두 곱하여 산출된 값을 뺀 전압으로 결정한다.
상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 카운팅된 횟수를 점진적으로 증가시키면서 상기 독출전압을 변경하고, 변경된 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계를 반복하는 단계를 더 포함한다.
상기 카운팅된 횟수가 최대 횟수에 도달하면 상기 목표 셀들의 독출 동작을 페일로 처리한다.
상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들과 인접하되, 상기 제1 셀들과 다른 방향으로 인접한 제2 셀들을 독출하는 단계; 상기 제2 인접 셀들의 독출 결과에 따라 상기 독출전압을 상기 제1 독출전압보다 낮은 제3 독출전압으로 낮추는 단계; 상기 제3 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및 상기 제3 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하는 단계를 더 포함한다.
상기 제1 인접 셀들은 상기 목표 셀들과 동일한 스트링에 접속되며, 상기 제2 인접 셀들은 상기 목표 셀들과 동일한 워드라인에 접속된 셀들이다.
상기 제2 인접 셀들의 독출 결과, 상기 제2 인접 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우에는 상기 독출전압을 상기 제3 독출전압으로 변경한다.
상기 제2 인접 셀들의 독출 결과, 상기 제2 인접 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우 이외에는 상기 제1 독출전압을 유지한다.
상기 제3 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작을 페일(fail) 처리하거나, 상기 독출전압을 다시 변경하여 상기 목표 셀들을 다시 독출한다.
상기 목표 셀들을 다시 독출하는 동작은, 상기 목표 셀들의 독출 동작 횟수를 카운팅하는 단계; 상기 독출전압을 상기 제3 독출전압보다 낮은 제4 독출전압으로 변경하는 단계; 상기 제4 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및 상기 제4 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 단계를 더 포함한다.
상기 제4 독출전압은, 이전 독출전압에서 상기 카운팅된 횟수, 일정상수 및 상기 목표 셀들의 문턱전압 변경 레벨을 모두 곱하여 산출된 값을 뺀 전압으로 결정한다.
상기 제4 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 카운팅된 횟수를 점진적으로 증가시키면서 상기 독출전압을 변경하고, 상기 변경된 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계를 반복하는 단계를 더 포함한다.
상기 카운팅된 횟수가 최대 횟수에 도달하면 상기 목표 셀들의 독출 동작을 페일로 처리한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 소자의 독출 방법은, 독출전압을 이용하여 목표 셀들을 독출하는 단계; 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들과 인접한 셀들을 독출하는 단계; 상기 인접한 셀들의 독출 결과에 따라 상기 독출전압을 제1 독출전압으로 낮추는 단계; 상기 제1 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작 횟수를 카운팅하는 단계; 상기 독출전압을 상기 제1 독출전압보다 낮은 제2 독출전압으로 변경하는 단계; 상기 제2 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및 상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 단계를 포함한다.
상기 인접한 셀들은 상기 목표 셀들과 동일한 스트링에 접속된 제1 인접 셀들 및 상기 목표 셀들과 동일한 워드라인에 연결된 제2 인접 셀들을 포함한다.
상기 인접한 셀들의 독출결과, 상기 인접한 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우에는 상기 독출전압을 상기 제1 독출전압으로 변경한다.
상기 인접 셀들의 독출 결과, 상기 인접 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우 이외에는 상기 독출전압을 유지한다.
상기 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료한다.
상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료한다.
상기 제2 독출전압은, 이전 독출전압에 상기 목표 셀들 및 인접한 셀들의 커플링 량을 더하고, 상기 카운팅된 횟수, 일정상수 및 상기 목표 셀들의 문턱전압 변경 레벨을 모두 곱하여 산출된 값을 뺀 전압으로 결정한다.
상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 카운팅된 횟수를 점진적으로 증가시키면서 상기 독출전압을 변경하고, 변경된 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계를 반복하는 단계를 더 포함한다.
상기 카운팅된 횟수가 최대 횟수에 도달하면 상기 목표 셀들의 독출 동작을 페일로 처리한다.
본 발명은, 독출(read)할 목표 셀들 및 목표 셀들과 인접한 셀들의 독출 결과에 따라 목표 셀들의 독출전압을 변경하여 목표 셀들을 독출(read)할 수 있으므로, 독출 동작의 신뢰도를 개선할 수 있다.
도 1은 종래 기술에 따른 독출 방법을 설명하기 위한 메모리 셀 어레이의 회로도이다.
도 2는 종래의 독출 방법에 따른 문제점을 설명하기 위한 그래프이다.
도 3은 본 발명에 따른 독출 방법을 설명하기 위한 반도체 메모리 장치의 블록도이다.
도 4는 본 발명의 제1 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 제2 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 제3 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
도 7a 및 도 7b는 본 발명의 제4 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 제5 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명에 따른 독출 방법을 설명하기 위한 반도체 메모리 장치의 블록도이다.
반도체 메모리 장치는 메모리 셀 어레이(110), 메모리 셀 어레이(110)에 포함된 메모리 셀들의 프로그램 동작 또는 독출 동작을 수행하도록 구성된 동작 회로 그룹(130, 140, 150, 160, 170, 180) 및 동작 회로 그룹(130, 140, 150, 160, 170, 180)을 제어하도록 구성된 제어 회로(120)를 포함한다.
NAND 플래시 메모리 장치의 경우, 동작 회로 그룹은 고전압 발생 회로(130), 로우 디코더(140), 페이지 버퍼 그룹(150), 컬럼 선택 회로(160), 입출력 회로(170) 및 패스/페일 판단회로(180)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 셀 블록들을 포함한다. 도 3에는 그 중 하나의 메모리 셀 블록이 도시되어 있다. 각각의 메모리 셀 블록은 다수의 스트링들(ST0 내지 STk)을 포함한다. 각각의 스트링(ST0)은 공통 소오스 라인(CSL)에 연결되는 소오스 셀렉트 트랜지스터(SST), 복수의 메모리 셀들(C00 내지 C0n), 그리고 비트라인(BL0)에 연결되는 드레인 셀렉트 트랜지스터(DST)로 구성된다. 소오스 셀렉트 트랜지스터(SST)의 게이트는 소오스 셀렉트 라인(SSL)에 연결되고, 메모리 셀들(C00 내지 C0n)의 게이트들은 워드라인들(WL0 내지 WLn)에 각각 연결되며, 드레인 셀렉트 트랜지스터(DST)의 게이트는 드레인 셀렉트 라인(DSL)에 연결된다. 스트링들(ST0~STk)은 대응되는 비트라인들(BL0 내지 BLk)과 각각 연결되고 공통 소오스 라인(CSL)과 공통으로 연결된다. 또한, 동일한 워드라인에 연결된 메모리 셀들을 그룹화하여 이를 페이지(page)라 부른다. 따라서, 하나의 메모리 셀 블록 내에는 워드라인들 개수만큼의 페이지들이 형성된다.
제어 회로(120)는 명령신호(CMD)에 응답하여 내부적으로 프로그램 동작 신호(PGM), 독출 동작 신호(READ) 또는 소거 동작 신호(ERASE)를 출력하고, 동작의 종류에 따라 페이지 버퍼 그룹(150)에 포함된 페이지 버퍼들을 제어하기 위한 제어 신호들(PB SIGNALS)을 출력한다. 또한, 제어 회로(120)는 어드레스 신호(ADD)에 응답하여 내부적으로 로우 어드레스 신호(RADD)를 출력한다.
전압 공급 회로(130 및 140)는 제어 회로(120)의 신호들(READ, PGM, ERASE, RADD)에 따라 메모리 셀들의 프로그램 동작, 소거 동작 또는 독출 동작에 필요한 동작 전압들을 선택된 메모리 셀 블록의 드레인 셀렉트 라인(DSL), 워드라인들(WL0~WLn) 및 소오스 셀렉트 라인(SSL)으로 공급한다. 이러한 전압 공급 회로는 전압 발생 회로(130) 및 로우 디코더(140)를 포함한다.
전압 발생 회로(130)는 제어 회로(120)의 내부 명령 신호인 동작 신호들(PGM, READ, ERASE)에 응답하여 메모리 셀들을 프로그램, 독출 또는 소거하기 위한 동작 전압들(예컨대, Vpgm, Vpass, Vpass)을 글로벌 라인들로 출력한다.
로우 디코더(140)는 제어 회로(120)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 발생 회로(130)에서 발생된 동작 전압들을 메모리 셀 어레이(110)의 메모리 셀 블록들 중 선택된 메모리 셀 블록의 스트링들(ST1 내지 STk)로 전달한다. 즉, 동작 전압들은 선택된 메모리 셀 블록의 로컬 라인들(DSL, WL[n:0], SSL)로 인가된다.
페이지 버퍼 그룹(150)은 비트라인들(BL0 내지 BLk)과 각각 연결되는 페이지 버퍼들(PB1~PBi)을 포함하며, 하나의 페이지 버퍼에 하나의 비트라인이 연결될 수도 있고, 하나의 페이지 버퍼에 두 개의 비트라인들이 연결될 수도 있다. 페이지 버퍼 그룹(150)은 제어 회로(120)로부터 출력되는 제어 신호들(PB SIGNALS)에 응답하여 메모리 셀들(C00,..., Ck0)에 데이터를 저장하는데 필요한 전압을 비트라인들(BL0 내지 BLk)에 각각 인가한다. 구체적으로, 페이지 버퍼 그룹(150)은 메모리 셀들(C00,..., Ck0)의 프로그램 동작, 소거 동작 또는 독출 동작 시 비트라인들(BL0 내지 BLk)을 프리차지 하거나, 비트라인들(BL0 내지 BLk)의 전압 변화에 따라 검출된 메모리 셀들(C00,..., Ck0)의 문턱전압 레벨에 대응하는 데이터를 래치한다. 즉, 페이지 버퍼그룹(150)은 메모리 셀들(C00,..., Ck0)에 저장되는 데이터에 따라 비트라인들(BL0 내지 BLk)의 전압을 조절하고, 메모리 셀들(C00 내지 Ck0)에 저장된 데이터를 검출한다.
컬럼 선택 회로(160)는 제어 회로(120)에서 출력된 컬럼 어드레스 신호(CADD)에 응답하여 페이지 버퍼 그룹(150)에 포함된 페이지 버퍼들(PB0 내지 PBi)을 선택한다. 컬럼 선택 회로(160)에 의해 선택된 페이지 버퍼의 래치된 데이터가 출력된다.
입출력 회로(170)는 프로그램 동작 시 외부로부터 입력된 데이터를 페이지 버퍼 그룹(150)으로 입력하기 위하여 제어 회로(120)의 제어에 따라 데이터를 컬럼 선택 회로(160)에 전달한다. 컬럼 선택 회로(160)가 전달된 데이터를 페이지 버퍼 그룹(150)의 페이지 버퍼들(PB0 내지 PBi)에 차례대로 전달하면 페이지 버퍼들(PB0 내지 PBi)은 입력된 데이터를 내부 래치에 저장한다. 또한, 독출 동작 시 입출력 회로(170)는 페이지 버퍼 그룹(150)의 페이지 버퍼들(PB0 내지 PBi)로부터 컬럼 선택 회로(160)를 통해 전달된 데이터를 외부로 출력한다.
패스/페일 판단회로(180)는 에러 셀 발생 시 발생된 에러 셀들의 개수를 카운팅하고 카운팅 결과를 카운팅 신호(CS)로 출력하는 기능을 수행한다.
도 4는 본 발명의 제1 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
도 4를 참조하면, 메모리 셀들은 문턱전압의 레벨에 따라 소거상태, 제1 프로그램 상태, 제2 프로그램 상태 또는 제3 프로그램 상태로 구분될 수 있다. 소거상태의 문턱전압은 접지전압(0V)보다 낮은 상태를 의미하며, 제1 프로그램 상태는 가장 낮은 레벨로 프로그램된 상태를 의미하고, 제3 프로그램 상태는 가장 높은 레벨로 프로그램된 상태를 의미한다. 다음의 실시 예에서는 3개의 프로그램 상태를 예로 들었으나, 3개 이상의 프로그램 상태를 가질 수도 있다. 독출 동작은 다음과 같은 방법으로 수행한다.
(401 단계) 목표 셀 독출.
독출(read) 동작이 시작되면, 시작 독출전압(Vread=R0)을 이용하여 독출할 목표 셀들을 먼저 독출한다. 동일한 워드라인에 연결된 메모리 셀들을 이븐 셀들 및 오드 셀들로 구분할 경우, 이븐 셀들을 먼저 독출한다. 이때, 독출하는 순서는 바뀔 수도 있다.
(402 단계) ECC 체크.
독출된 데이터와 에러 정정 코드(error correction code; ECC)에 따라 에러 정정 동작의 가능 여부를 판단한다. 만약, 독출된 데이터 중, 에러 비트 수가 유효 페일 비트 수보다 적으면 에러 정정 동작이 가능한 것으로 판단하며, 그 이외의 경우에는 에러 정정 동작이 불가능한 것으로 판단한다. 에러 정정 동작이 가능한 것으로 판단되면 수행된 독출 동작을 패스(pass)로 처리하고 해당 독출 동작을 종료한다.
(403 단계) 인접 셀들 독출.
402 단계에서, 목표 셀들의 독출동작 ECC가 페일(fail)로 판단되면, 목표 셀들과 인접한 인접 셀들을 독출한다. 인접 셀들은 목표 셀들과 동일한 워드라인에 연결된 셀들로써, 서로 다른 셀 스트링들에 접속된 셀들이 된다.
(404 단계) 인접 셀들의 상태 판단.
목표 셀들과 동일한 워드라인에 연결된 인접 셀들은 목표 셀들의 양쪽 셀 스트링들에 각각 접속된 두 개의 셀들이 된다. 이때, 인접한 두 개의 셀들의 조합이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 독출할 목표 셀들의 독출전압을 변경한다.
(405 단계) Vread=Ro
404 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 시작 독출전압(R0)으로 유지시킨다.
(406 단계) Vread=R1
404 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출 전압(Vread)을 낮춘다. 레벨이 낮아진 독출전압(Vread)을 'R1'이라 한다.
(407) 목표셀 독출.
405 단계 또는 406 단계에서 변경된 독출전압을 이용하여 독출할 셀들을 독출한다.
(408 단계) ECC 체크.
407 단계에서 변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료하고, 불가능한 것으로 판단되면(페일) 목표 셀들의 독출 동작을 페일(fail) 처리한다(409 단계). 즉, 독출 대상 셀들로 이루어진 페이지를 페일 페이지로 처리한다.
도 5는 본 발명의 제2 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
(501 단계) 목표 셀 독출.
독출(read) 동작이 시작되면, 독출할 목표 셀들을 먼저 독출한다. 독출 동작 시, 시작 독출전압(Vread)은 'R0'가 된다.
(502 단계) ECC 체크.
독출된 목표 셀들의 데이터와 에러 정정 코드(error correction code)에 따라 에러 정정 동작의 가능 여부를 판단한다. 판단 결과, 에러 정정 동작이 가능하면 목표 셀의 독출 동작을 종료한다.
(503 단계) 인접 셀들 독출.
502 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면, 목표 셀들과 인접한 인접 셀들을 독출한다. 이때, 인접 셀들은 목표 셀들과 동일한 워드라인에 연결된 셀들로써, 서로 다른 셀 스트링들에 접속된 셀들이 된다.
(504 단계) 인접 셀들의 상태 판단.
503 단계에서 독출한 인접 셀들의 데이터에 따라 인접한 두 개의 셀들의 조합이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 독출할 목표 셀들의 독출전압을 변경한다.
(505 단계) Vread=Ro
404 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 시작 독출전압(R0)으로 유지시킨다.
(506 단계) Vread=R1
504 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출 전압(Vread)을 낮춘다. 레벨이 낮아진 독출전압(Vread)을 'R1'이라 한다.
(507) 목표셀 독출.
505 단계 또는 506 단계에서 변경된 독출전압을 이용하여 독출할 셀들을 독출한다.
(508 단계) ECC 체크.
507 단계에서 변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(509 단계) 독출 횟수 카운팅.
508 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면(페일), 목표 셀들의 독출 동작의 횟수를 카운팅 하기 위하여, 독출동작 횟수(N)를 '1'로 정의한다.
(510 단계) 독출 전압 재변경.
시작 독출전압(R0), 독출동작 횟수(N) 및 일정상수(A)에 따라 독출전압을 재변경한다.
독출전압(Vread)을 재변경하는 방법을 구체적으로 설명하면 다음과 같다.
독출전압(Vread)은 다음과 같이 '수학식1'에 따라 재변경할 수 있다.
Figure 112011000092625-pat00001
수학식1을 참조하면, 'R0'는 시작 독출전압이고, 'A'는 일정상수, 'N'은 독출동작 횟수, 'ΔR'는 변경돈 독출전압 량(R0-R1)이다. 예를 들어, 시작 독출전압(R0)이 '1.5V'이고, 일정상수(A)가 '0.5'이며, 독출동작 횟수(N)가 '1'이고, 독출전압 변동량(ΔR)이 '0.2V'인 경우, 재변경되는 독출전압(Vread)은 1.4V가 된다. 이때, 일정상수는 '0'보다 큰 정수로써 가변 가능하다.
(511 단계) 목표 셀들 독출.
510 단계에서 재변경된 독출전압(Vread)을 이용하여 목표 셀들을 다시 독출한다.
(512 단계) ECC 체크.
독출된 결과 데이터와 에러 정정 코드(ECC)에 따라 에러 정정 동작의 가능 여부를 판단한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(513 단계) 독출 동작 횟수 증가.
512 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면(페일), 독출동작 횟수(N)를 증가시킨다. 즉, 독출동작의 횟수(N)에 '1'을 더한다.
(514) 독출 동작 횟수 판단.
증가된 독출동작의 횟수(N)가 최대 독출동작의 횟수(M)에 도달했는지를 판단한다. 판단 결과, 독출동작 횟수(N)가 최대 독출 동작 횟수(M)보다 크지 않으면, 510 단계부터 재수행한다. 이와 같이, 독출동작은 독출동작 횟수(N)가 최대 독출동작 횟수(M)에 도달할 때까지 반복 수행한다. 만약, 514 단계에서, 독출동작 횟수(N)가 최대 독출동작 횟수(M)에 도달하면, 목표 셀들의 독출 동작을 페일로 처리한다(515 단계).
도 6은 본 발명의 제3 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
(601 단계) 목표 셀 독출.
독출(read) 동작이 시작되면, 독출할 목표 셀들을 먼저 독출한다. 독출 동작 시, 시작 독출전압(Vread)은 'R0'가 된다.
(602 단계) ECC 체크.
독출된 목표 셀들의 데이터와 에러 정정 코드(error correction code)에 따라 에러 정정 동작의 가능 여부를 판단한다. 판단 결과, 에러 정정 동작이 가능하면 목표 셀의 독출 동작을 종료한다.
(603 단계) 인접 셀들 독출.
602 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면, 목표 셀들과 인접한 셀들 중, 동일 스트링에 접속된 두 개의 인접 셀들을 독출한다.
(604 단계) 인접 셀들의 상태 판단.
603 단계에서 독출한 인접 셀들의 데이터에 따라 인접한 두 개의 상를 판단한다. 구체적으로, 인접한 두 개의 셀들의 조합이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 독출할 목표 셀들의 독출전압을 변경한다.
(605 단계) Vread=Ro
604 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 시작 독출전압(R0)으로 유지시킨다.
(606 단계) Vread=R1
604 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출전압(Vread)을 제1 독출전압(R1)으로 낮춘다.
(607) 목표 셀 독출.
605 단계 또는 606 단계에서 변경된 독출전압을 이용하여 독출할 목표 셀들을 독출한다.
(608 단계) ECC 체크.
607 단계에서 변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(609 단계) 인접 셀들 독출.
목표 셀들과 인접한 셀들 중, 동일 워드라인에 접속된 두 개의 인접 셀들을 독출한다.
(610 단계) 인접 셀들의 상태 판단.
609 단계에서 독출한 인접 셀들의 데이터에 따라 인접한 두 개의 상를 판단한다. 구체적으로, 인접한 두 개의 셀들의 조합이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 독출할 목표 셀들의 독출전압을 변경한다.
(611 단계) Vread=R1
610 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 이전 독출전압(R1)으로 유지시킨다.
(612 단계) Vread=R1
610 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출전압(Vread)을 제2 독출전압(R2)으로 낮춘다.
(613) 목표셀 독출.
611 단계 또는 612 단계에서 재변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한다.
(614 단계) ECC 체크.
613 단계에서 재변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료하고, 에러 정정 동작이 불가능한 것으로 판단되면(페일) 해당 독출 동작을 페일 처리한다(615 단계).
도 7a 및 도 7b는 본 발명의 제4 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다. 도 7a를 참조하면 다음과 같다.
(701 단계) 목표 셀 독출.
독출(read) 동작이 시작되면, 독출할 목표 셀들을 먼저 독출한다. 독출 동작 시, 시작 독출전압(Vread)은 'R0'가 된다.
(702 단계) ECC 체크.
독출된 목표 셀들의 데이터와 에러 정정 코드(error correction code)에 따라 에러 정정 동작의 가능 여부를 판단한다. 판단 결과, 에러 정정 동작이 가능하면 목표 셀의 독출 동작을 종료한다.
(703 단계) 인접 셀들 독출.
702 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면, 목표 셀들과 인접한 셀들 중, 동일 스트링에 접속된 두 개의 인접 셀들을 독출한다.
(704 단계) 인접 셀들의 상태 판단.
703 단계에서 독출한 인접 셀들의 데이터에 따라 인접한 두 개의 상를 판단한다. 구체적으로, 인접한 두 개의 셀들의 조합이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 목표 셀들의 독출전압을 변경한다.
(705 단계) Vread=Ro
704 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 시작 독출전압(R0)으로 유지시킨다.
(706 단계) Vread=R1
704 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출전압(Vread)을 제1 독출전압(R1)으로 낮춘다.
(707) 목표셀 독출.
705 단계 또는 706 단계에서 변경된 독출전압을 이용하여 독출할 셀들을 독출한다.
(708 단계) ECC 체크.
707 단계에서 변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(709 단계) 인접 셀들 독출.
목표 셀들과 인접한 셀들 중, 동일 워드라인에 접속된 두 개의 인접 셀들을 독출한다.
(710 단계) 인접 셀들의 상태 판단.
709 단계에서 독출한 인접 셀들의 데이터에 따라 인접한 셀들의 상태를 판단한다. 구체적으로, 인접한 두 개의 셀들의 조합(쌍)이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 목표 셀들의 독출전압을 변경한다.
(711 단계) Vread=Ro
710 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 이전 독출전압(R1)으로 유지시킨다.
(712 단계) Vread=R2
710 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출전압(Vread)을 제2 독출전압(R2)으로 낮춘다.
(713) 목표셀 독출.
711 단계 또는 712 단계에서 재변경된 독출전압(Vread)을 이용하여 독출할 셀들을 독출한다.
(714 단계) ECC 체크.
713 단계에서 재변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
이어서, 도 7b를 참조하면 다음과 같다.
(715 단계) 독출 횟수 증가.
714 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면(페일), 목표 셀들의 독출 동작의 횟수를 카운팅 하기 위하여, 독출동작 횟수(N)를 '1'로 정의한다.
(716 단계) 독출 전압 재변경.
시작 독출전압(R0), 독출동작 횟수(N) 및 일정상수(A)에 따라 독출전압을 재변경한다. 독출전압(Vread)은 도 5에서 설명한 '수학식1'에 따라 재변경한다.
(717 단계) 독출 목표 셀들 독출.
716 단계에서 재변경된 독출전압(Vread)을 이용하여 목표 셀들을 다시 독출한다.
(718 단계) ECC 체크.
독출된 결과 데이터와 에러 정정 코드(ECC)에 따라 에러 정정 동작의 가능 여부를 판단한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(719 단계) 독출 동작 횟수 증가.
718 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면(페일), 독출동작 횟수(N)를 증가시킨다. 즉, 독출동작의 횟수(N)에 '1'을 더한다.
(720) 독출 동작 횟수 판단.
증가된 독출동작의 횟수(N)가 최대 독출동작의 횟수(M)에 도달했는지를 판단한다. 판단 결과, 독출동작 횟수(N)가 최대 독출 동작 횟수(M)보다 크지 않으면, 716 단계부터 재수행한다. 이와 같이, 독출동작은 독출동작 횟수(N)가 최대 독출동작 횟수(M)에 도달할 때까지 반복 수행한다. 만약, 720 단계에서, 독출동작 횟수(N)가 최대 독출동작 횟수(M)에 도달하면, 목표 셀들의 독출 동작을 페일로 처리한다(721 단계).
도 8은 본 발명의 제5 실시 예에 따른 독출 방법을 설명하기 위한 순서도이다.
(801 단계) 목표 셀 독출.
독출(read) 동작이 시작되면, 독출할 목표 셀들을 먼저 독출한다. 독출 동작 시, 시작 독출전압(Vread)은 'R0'가 된다.
(802 단계) ECC 체크.
목표 셀들의 데이터와 에러 정정 코드(error correction code)에 따라 에러 정정 동작의 가능 여부를 판단한다. 판단 결과, 에러 정정 동작이 가능하면 목표 셀의 독출 동작을 종료한다.
(803 단계) 인접 셀들 독출.
802 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면, 목표 셀들과 인접한 인접 셀들을 독출한다. 이때, 인접 셀들은 목표 셀들과 동일한 스트링에 연결된 두 개의 셀이 된다.
(804 단계) 인접 셀들 독출.
목표 셀들과 인접한 셀들 중, 동일한 워드라인에 인접한 두 개의 셀들을 독출한다.
(805 단계) 인접 셀들의 상태 판단.
803 단계 또는 804 단계에서 독출한 인접 셀들의 데이터에 따라 인접한 두 개의 셀들의 조합이 각각 소거상태 및 제2 프로그램 상태이거나, 소거상태 및 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인지를 판단한다. 상기와 같이 인접 셀들이 조합된 경우, 다른 조합보다 독출할 셀들의 문턱전압이 더 낮게 변동될 수 있다. 이는, 실험에 의해 도출된 결과이다. 따라서, 인접 셀들의 상태에 따라서 독출할 목표 셀들의 독출전압을 변경한다.
(806 단계) Vread=Ro
805 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우 중 어느 하나의 경우도 아닐 경우에는, 독출전압(Vread)은 시작 독출전압(R0)으로 유지시킨다.
(807 단계) Vread=R1
805 단계에서, 독출할 셀들의 인접 셀들 조합이 소거상태 및 제2 프로그램 상태, 소거상태 및 제3 프로그램 상태 또는 모두 제2 프로그램 상태인 경우에 해당되면, 목표 셀들의 독출 전압(Vread)을 낮춘다. 레벨이 낮아진 독출전압(Vread)을 'R1'이라 한다.
(808) 목표셀 독출.
806 단계 또는 807 단계에서 변경된 독출전압을 이용하여 독출할 셀들을 독출한다.
(809 단계) ECC 체크.
808 단계에서 변경된 독출전압(Vread)을 이용하여 목표 셀들을 독출한 후에, 에러 정정 동작의 가능 여부를 체크한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(810 단계) 독출 횟수 카운팅.
809 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면(페일), 목표 셀들의 독출 동작의 횟수를 카운팅 하기 위하여, 독출동작 횟수(N)를 '1'로 정의한다.
(811 단계) 독출 전압 재변경.
시작 독출전압(R0), 독출동작 횟수(N) 및 일정상수(A)에 따라 독출전압을 재변경한다.
독출전압(Vread)을 재변경하는 방법을 구체적으로 설명하면 다음과 같다.
독출전압(Vread)은 다음과 같이 '수학식2'에 따라 재변경할 수 있다.
Figure 112011000092625-pat00002
수학식2를 참조하면, 'R0'는 시작 독출전압이고, 'A'는 일정상수, 'N'은 독출동작 횟수, 'ΔR'는 인접 셀들(동일 스트링 및 워드라인 방향의 인접 셀들)에 의해 변경된 독출전압 량(R0-R1)이다. 그리고, 커플링량은 목표 셀들과 동일 스트링에 접속된 두 개의 인접 셀들의 데이터 및 동일 워드라인에 접속된 두 개의 인접 셀들의 데이터에 따라 가변된다. 실험 결과에 따르면, 동일 스트링에 접속된 두 개의 인접 셀들의 데이터가 '01'일 때에는 400mV, '00'일 때에는 100mV, '10'일 때에는 300mV의 전압 변화가 발생하고, 동일 워드라인에 접속된 두 개의 인접 셀들의 데이터가 '01'일 때에는 320mV, '00'일 때에는 80mV, '10'일 때에는 240mV의 전압 변화가 발생한다. 이에 따라, 인접 셀들의 상태에 따른 데이터 리텐션(data retention) 특성이 약화되는데, 실험을 통해 얻은 데이터 리텐션의 감소량은 다음과 같다. 동일 스트링에 접속된 두 개의 인접 셀들의 데이터가 '11'일 때에는 300mV, '01'일 때에는 200mV, '00'일 때에는 100mV의 데이터 리텐셜 특성이 저하되고, '10'일 때에는 변함없다. 또한, 동일 워드라인에 접속된 두 개의 인접 셀들의 데이터가 '11'일 때에는 '450', '01'일 때에는 300mV, '00'일 때에는 150mV의 데이터 리텐셜 특성이 저하되고, '10'일 때에는 변함없다. 따라서, 수학식2의 '커플링량'은 상술한 값을 참조하여 적용하도록 한다.
(812 단계) 목표 셀들 독출.
811 단계에서 재변경된 독출전압(Vread)을 이용하여 목표 셀들을 다시 독출한다.
(813 단계) ECC 체크.
독출된 결과 데이터와 에러 정정 코드(ECC)에 따라 에러 정정 동작의 가능 여부를 판단한다. 에러 정정 동작이 가능한 것으로 판단되면(패스) 목표 셀들의 독출 동작을 종료한다.
(814 단계) 독출 동작 횟수 증가.
813 단계에서, 에러 정정 동작이 불가능한 것으로 판단되면(페일), 독출동작 횟수(N)를 증가시킨다. 즉, 독출동작의 횟수(N)에 '1'을 더한다.
(815) 독출 동작 횟수 판단.
증가된 독출동작의 횟수(N)가 최대 독출동작의 횟수(M)에 도달했는지를 판단한다. 판단 결과, 독출동작 횟수(N)가 최대 독출 동작 횟수(M)보다 크지 않으면, 811 단계부터 재수행한다. 이와 같이, 독출동작은 독출동작 횟수(N)가 최대 독출동작 횟수(M)에 도달할 때까지 반복 수행한다. 만약, 815 단계에서, 독출동작 횟수(N)가 최대 독출동작 횟수(M)에 도달하면, 목표 셀들의 독출 동작을 페일로 처리한다(816 단계).
상술한 바와 같이, 목표 셀들을 독출할 때, 목표 셀들과 인접한 셀들의 독출 결과에 따라 목표 셀들의 독출전압을 변경함으로써, 목표 셀들의 문턱전압이 인접한 셀들의 프로그램 동작 시 변경되었더라도, 최대 독출 동작 횟수 이내에서 이를 독출(read)할 수 있으므로, 독출 동작의 신뢰도를 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110 : 메모리 셀 어레이 120 : 제어 회로
130 : 전압 발생 회로 140 : 로우 디코더
150 : 페이지 버퍼 그룹 160 : 컬럼 선택 회로
170 : 입출력 회로 180 : 패스/페일 판단회로

Claims (27)

  1. 독출전압을 이용하여 목표 셀들을 독출하는 단계;
    상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하며, 에러 정정이 가능하지 않은 경우에는 상기 목표 셀들과 인접한 제1 셀들을 독출하는 단계;
    상기 인접한 제1 셀들의 독출 결과에 따라 상기 독출전압을 제1 독출전압으로 낮추는 단계;
    상기 제1 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및
    상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하는 단계를 포함하는 반도체 메모리 소자의 독출 방법.
  2. 제1항에 있어서,
    상기 제1 인접 셀들은 상기 목표 셀들과 동일한 워드라인에 연결되며 상기 목표 셀들과 각각 인접한 셀들인 반도체 메모리 소자의 독출 방법.
  3. 제1항에 있어서,
    상기 인접한 제1 셀들의 독출 결과,
    상기 인접한 제1 셀들의 문턱전압이 각각 소거상태 및 상기 소거상태보다 높은 제2 프로그램 상태이거나, 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인 경우에는 상기 독출전압을 상기 제1 독출전압으로 변경하는 반도체 메모리 소자의 독출 방법.
  4. 제3항에 있어서,
    상기 인접한 제1 셀들의 독출 결과,
    상기 인접한 제1 셀들의 문턱전압이 소거상태 및 상기 소거상태보다 높은 제2 프로그램 상태이거나, 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 제2 프로그램 상태인 경우 이외에는 상기 독출전압을 유지하는 반도체 메모리 소자의 독출 방법.
  5. 제1항에 있어서,
    상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작을 페일(fail) 처리하거나, 상기 독출전압을 다시 변경하여 상기 목표 셀들을 다시 독출하는 반도체 메모리 소자의 독출 방법.
  6. 제1항에 있어서,
    상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우,
    상기 목표 셀들의 독출 동작 횟수를 카운팅하는 단계;
    상기 독출전압을 상기 제1 독출전압보다 낮은 제2 독출전압으로 변경하는 단계;
    상기 제2 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및
    상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 단계를 더 포함하는 반도체 메모리 소자의 독출 방법.
  7. 제6항에 있어서,
    상기 제2 독출전압은, 이전 독출전압에서 상기 카운팅된 횟수, 일정상수 및 상기 목표 셀들의 문턱전압 변경 레벨을 모두 곱하여 산출된 값을 뺀 전압으로 결정하는 반도체 메모리 소자의 독출 방법.
  8. 제6항에 있어서,
    상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 카운팅된 횟수를 점진적으로 증가시키면서 상기 독출전압을 변경하고, 변경된 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계를 반복하는 단계를 더 포함하는 반도체 메모리 소자의 독출 방법.
  9. 제8항에 있어서,
    상기 카운팅된 횟수가 최대 횟수에 도달하면 상기 목표 셀들의 독출 동작을 페일로 처리하는 반도체 메모리 소자의 독출 방법.
  10. 제1항에 있어서,
    상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우,
    상기 목표 셀들과 인접하되, 상기 제1 셀들과 다른 방향으로 인접한 제2 셀들을 독출하는 단계;
    상기 제2 인접 셀들의 독출 결과에 따라 상기 독출전압을 상기 제1 독출전압보다 낮은 제3 독출전압으로 낮추는 단계;
    상기 제3 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및
    상기 제3 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능하면 상기 목표 셀들의 독출 동작을 종료하는 단계를 더 포함하는 반도체 메모리 소자의 독출 방법.
  11. 제10항에 있어서,
    상기 제1 인접 셀들은 상기 목표 셀들과 동일한 스트링에 접속되며,
    상기 제2 인접 셀들은 상기 목표 셀들과 동일한 워드라인에 접속된 셀들인 반도체 메모리 소자의 독출 방법.
  12. 제10항에 있어서,
    상기 제2 인접 셀들의 독출 결과,
    상기 제2 인접 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우에는 상기 독출전압을 상기 제3 독출전압으로 변경하는 반도체 메모리 소자의 독출 방법.
  13. 제12항에 있어서,
    상기 제2 인접 셀들의 독출 결과,
    상기 제2 인접 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우 이외에는 상기 제1 독출전압을 유지하는 반도체 메모리 소자의 독출 방법.
  14. 제10항에 있어서,
    상기 제3 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작을 페일(fail) 처리하거나, 상기 독출전압을 다시 변경하여 상기 목표 셀들을 다시 독출하는 반도체 메모리 소자의 독출 방법.
  15. 제10항에 있어서,
    상기 목표 셀들을 다시 독출하는 동작은,
    상기 목표 셀들의 독출 동작 횟수를 카운팅하는 단계;
    상기 독출전압을 상기 제3 독출전압보다 낮은 제4 독출전압으로 변경하는 단계;
    상기 제4 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및
    상기 제4 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 단계를 더 포함하는 반도체 메모리 소자의 독출 방법.
  16. 제15항에 있어서,
    상기 제4 독출전압은, 이전 독출전압에서 상기 카운팅된 횟수, 일정상수 및 상기 목표 셀들의 문턱전압 변경 레벨을 모두 곱하여 산출된 값을 뺀 전압으로 결정하는 반도체 메모리 소자의 독출 방법.
  17. 제15항에 있어서,
    상기 제4 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 카운팅된 횟수를 점진적으로 증가시키면서 상기 독출전압을 변경하고, 상기 변경된 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계를 반복하는 단계를 더 포함하는 반도체 메모리 소자의 독출 방법.
  18. 제17항에 있어서,
    상기 카운팅된 횟수가 최대 횟수에 도달하면 상기 목표 셀들의 독출 동작을 페일로 처리하는 반도체 메모리 소자의 독출 방법.
  19. 독출전압을 이용하여 목표 셀들을 독출하는 단계;
    상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들과 인접한 셀들을 독출하는 단계;
    상기 인접한 셀들의 독출 결과에 따라 상기 독출전압을 제1 독출전압으로 낮추는 단계;
    상기 제1 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계;
    상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 목표 셀들의 독출 동작 횟수를 카운팅하는 단계;
    상기 독출전압을 상기 제1 독출전압보다 낮은 제2 독출전압으로 변경하는 단계;
    상기 제2 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계; 및
    상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 단계를 포함하는 반도체 메모리 소자의 독출 방법.
  20. 제19항에 있어서,
    상기 인접한 셀들은 상기 목표 셀들과 동일한 스트링에 접속된 제1 인접 셀들 및 상기 목표 셀들과 동일한 워드라인에 연결된 제2 인접 셀들을 포함하는 반도체 메모리 소자의 독출 방법.
  21. 제19항에 있어서,
    상기 인접한 셀들의 독출결과,
    상기 인접한 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우에는 상기 독출전압을 상기 제1 독출전압으로 변경하는 반도체 메모리 소자의 독출 방법.
  22. 제21항에 있어서,
    상기 인접 셀들의 독출 결과,
    상기 인접 셀들의 문턱전압이 소거상태 및 상기 소거 상태보다 높은 제2 프로그램 상태이거나, 상기 소거상태 및 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태이거나, 모두 상기 제2 프로그램 상태인 경우 이외에는 상기 독출전압을 유지하는 반도체 메모리 소자의 독출 방법.
  23. 제21항에 있어서,
    상기 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 반도체 메모리 소자의 독출방법.
  24. 제19항에 있어서,
    상기 제1 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 가능한 경우에는 상기 목표 셀들의 독출 동작을 종료하는 반도체 메모리 소자의 독출 방법.
  25. 제19항에 있어서,
    상기 제2 독출전압은, 이전 독출전압에 상기 목표 셀들 및 인접한 셀들의 커플링 량을 더하고, 상기 카운팅된 횟수, 일정상수 및 상기 목표 셀들의 문턱전압 변경 레벨을 모두 곱하여 산출된 값을 뺀 전압으로 결정하는 반도체 메모리 소자의 독출 방법.
  26. 제19항에 있어서,
    상기 제2 독출전압을 이용한 상기 목표 셀들의 독출 결과, 에러 정정이 불가능한 경우, 상기 카운팅된 횟수를 점진적으로 증가시키면서 상기 독출전압을 변경하고, 변경된 독출전압을 이용하여 상기 목표 셀들을 독출하는 단계를 반복하는 단계를 더 포함하는 반도체 메모리 소자의 독출 방법.
  27. 제26항에 있어서,
    상기 카운팅된 횟수가 최대 횟수에 도달하면 상기 목표 셀들의 독출 동작을 페일로 처리하는 반도체 메모리 소자의 독출 방법.
KR1020110000113A 2011-01-03 2011-01-03 반도체 메모리 소자의 독출 방법 KR101212387B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110000113A KR101212387B1 (ko) 2011-01-03 2011-01-03 반도체 메모리 소자의 독출 방법
US13/341,303 US9058878B2 (en) 2011-01-03 2011-12-30 Read methods of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000113A KR101212387B1 (ko) 2011-01-03 2011-01-03 반도체 메모리 소자의 독출 방법

Publications (2)

Publication Number Publication Date
KR20120078840A KR20120078840A (ko) 2012-07-11
KR101212387B1 true KR101212387B1 (ko) 2012-12-13

Family

ID=46380673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000113A KR101212387B1 (ko) 2011-01-03 2011-01-03 반도체 메모리 소자의 독출 방법

Country Status (2)

Country Link
US (1) US9058878B2 (ko)
KR (1) KR101212387B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
JP2012069193A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置およびその制御方法
KR102089532B1 (ko) * 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
US9530515B2 (en) 2013-03-13 2016-12-27 Sandisk Technologies Llc Determining read voltages for reading memory
KR20150094129A (ko) * 2014-02-10 2015-08-19 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR102318561B1 (ko) 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
KR20160071948A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
KR20160073834A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템 동작 방법
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
KR102242565B1 (ko) * 2017-06-08 2021-04-20 삼성전자주식회사 소거 상태 정보를 기초로 메모리 장치를 제어하는 메모리 컨트롤러 및 이의 동작 방법
KR102407571B1 (ko) * 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200127758A (ko) * 2019-05-03 2020-11-11 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11361825B2 (en) * 2019-12-18 2022-06-14 Micron Technology, Inc. Dynamic program erase targeting with bit error rate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4938020B2 (ja) 2005-11-10 2012-05-23 サンディスク コーポレイション タイミング情報による逆結合効果
US7450425B2 (en) * 2006-08-30 2008-11-11 Micron Technology, Inc. Non-volatile memory cell read failure reduction
KR20090020117A (ko) 2007-08-22 2009-02-26 현대자동차주식회사 사출 성형용 핫 런너 매니폴드
KR101483190B1 (ko) 2008-09-05 2015-01-19 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법

Also Published As

Publication number Publication date
US20120170378A1 (en) 2012-07-05
US9058878B2 (en) 2015-06-16
KR20120078840A (ko) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101212387B1 (ko) 반도체 메모리 소자의 독출 방법
JP5444340B2 (ja) 不揮発性メモリにおける読み出しディスターブの低減
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
US9087608B2 (en) Method of programming non-volatile memory device and non-volatile memory device using the same
KR100916874B1 (ko) 판독 레벨을 정확하게 보정할 수 있는 반도체 메모리디바이스
US9064580B2 (en) Nonvolatile semiconductor memory device and write-in method thereof
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US8422305B2 (en) Method of programming nonvolatile memory device
US8971109B2 (en) Semiconductor memory device and method of operating the same
KR101264019B1 (ko) 반도체 장치의 동작 방법
JP2014225310A (ja) 不揮発性半導体記憶装置
KR20120121167A (ko) 반도체 장치 및 이를 이용한 소거 방법
JP2009230818A (ja) 半導体記憶装置
US20130083600A1 (en) Semiconductor device and method of operating the same
KR20130001442A (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2008091011A (ja) フラッシュメモリ素子とそのプログラム方法
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
KR20160051530A (ko) Nand형 플래시 메모리 및 그의 프로그래밍 방법
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
KR20110116473A (ko) 반도체 메모리 장치의 동작 방법
JP2012123856A (ja) 不揮発性半導体記憶装置
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
KR20130101858A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20100086193A (ko) 반도체 메모리 소자의 독출 방법
KR101124126B1 (ko) 불휘발성 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee