KR20180077872A - 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법 - Google Patents
불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법 Download PDFInfo
- Publication number
- KR20180077872A KR20180077872A KR1020160182678A KR20160182678A KR20180077872A KR 20180077872 A KR20180077872 A KR 20180077872A KR 1020160182678 A KR1020160182678 A KR 1020160182678A KR 20160182678 A KR20160182678 A KR 20160182678A KR 20180077872 A KR20180077872 A KR 20180077872A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- data
- input
- memory device
- seed
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 54
- 238000011017 operating method Methods 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims description 29
- 108010016634 Seed Storage Proteins Proteins 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 239000007787 solid Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 컨트롤러로부터 제공된 시드 데이터에 근거하여 데이터를 랜덤화하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법에 관한 것이다. 본 발명의 실시 예에 따른 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법은, 상기 컨트롤러는 제1 제어 신호, 제2 제어 신호 및 제3 제어 신호를 조합시켜서 커맨드, 어드레스, 시드 데이터 및 데이터를 송신하고, 그리고 상기 불휘발성 메모리 장치는 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 제3 제어 신호에 따라서 상기 커맨드, 상기 어드레스, 상기 시드 데이터 및 상기 데이터 중 어느 하나를 수신한다.
Description
본 발명은 컨트롤러로부터 제공된 시드 데이터에 근거하여 데이터를 랜덤화하는 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 컨트롤러로부터 제공된 시드 데이터에 근거하여 데이터를 랜덤화하는 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법은, 상기 컨트롤러는 제1 제어 신호, 제2 제어 신호 및 제3 제어 신호를 조합시켜서 커맨드, 어드레스, 시드 데이터 및 데이터를 송신하고, 그리고 상기 불휘발성 메모리 장치는 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 제3 제어 신호에 따라서 상기 커맨드, 상기 어드레스, 상기 시드 데이터 및 상기 데이터 중 어느 하나를 수신한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치의 동작 방법은, 커맨드, 어드레스, 시드 데이터 및 데이터를 포함하는 입출력 신호들을 입출력 라인들을 통해서 수신하고, 그리고 제1 제어 신호와 제2 제어 신호를 수신하되, 상기 제1 제어 신호와 상기 제2 제어 신호가 활성화될 때, 상기 입출력 라인들을 통해서 수신된 입출력 신호들을 시드 데이터로 인식한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 메모리 셀들; 상기 메모리 셀들에 대한 동작을 제어하는 제어 로직; 시드 데이터를 저장하는 시드 저장 블럭; 상기 제어 로직의 제어에 따라서 상기 시드 데이터에 근거하여 상기 메모리 셀들에 저장될 데이터를 랜덤화하거나 상기 메모리 셀들로부터 독출된 데이터를 디랜덤화하는 랜덤화/디랜덤화 블럭; 및 외부 장치로부터 제공된 제1 내지 제3 제어 신호의 조합에 따라서 입출력 라인들을 통해서 입출력 신호들을 수신하는 입출력 버퍼 블럭을 포함하되, 상기 입출력 버퍼 블럭은, 활성화된 상기 제1 제어 신호와 상기 제2 제어 신호가 외부 장치로부터 제공될 때, 상기 입출력 라인들을 통해서 수신된 시드 데이터를 상기 시드 저장 블럭에 제공한다.
본 발명의 실시 예에 따르면 불휘발성 메모리 장치의 데이터 랜덤화 동작에 사용되는 시드 데이터가 컨트롤러와 불휘발성 메모리 장치 간에 효율적으로 제공될 수 있다.
도 1은 데이터 저장 장치에 포함된 불휘발성 메모리 장치와 컨트롤러의 연결 관계를 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 입출력 멀티플렉싱 방식을 설명하기 위한 타이밍도이다.
도 3은 도 2에 도시된 입출력 멀티플렉싱 방식에서 사용되는 제어 신호를 설명하기 위한 테이블이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다.
도 5는 도 4의 랜덤화/디랜덤화 블럭의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(4000)을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 입출력 멀티플렉싱 방식을 설명하기 위한 타이밍도이다.
도 3은 도 2에 도시된 입출력 멀티플렉싱 방식에서 사용되는 제어 신호를 설명하기 위한 테이블이다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다.
도 5는 도 4의 랜덤화/디랜덤화 블럭의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(4000)을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 데이터 저장 장치에 포함된 불휘발성 메모리 장치와 컨트롤러의 연결 관계를 예시적으로 보여주는 도면이다. 설명의 편의를 위해서, 칩 활성화(chip enable) 신호(CE#), 제어 신호(CTR) 및 입출력 신호(IO)를 송신하고 수신하는 컨트롤러(200)와 불휘발성 메모리 장치(300)가 도 1에 예시될 것이다.
컨트롤러(200)와 불휘발성 메모리 장치(300) 각각은 외부 접속 단자(external connection terminal)(ECT)를 포함할 수 있다. 외부 접속 단자(ECT)는 패드(pad), 리드(lead), 핀(pin), 볼(ball)과 같은, 외부 장치와 신호를 송신하고 수신하기 위한 구조체를 의미할 수 있다.
컨트롤러(200)와 불휘발성 메모리 장치(300)는 외부 접속 단자(ECT)에 연결된 신호 라인을 통해서 서로 연결될 수 있다. 그리고 컨트롤러(200)와 반도체 메모리 장치(300)는 신호 라인을 통해서 각종의 신호, 예를 들면, 제어 신호 및 데이터를 송신하고 수신할 수 있다. 적어도 하나의 신호 라인은 채널(CH)을 구성할 수 있다.
도 1을 참조하여 예를 들면, 컨트롤러(200)는 칩 인에이블(chip enable) 신호 라인(CEL)을 통해서 칩 인에이블 신호(CE)(또는, 칩 선택(chip selection) 신호)를 불휘발성 메모리 장치(300)로 송신할 수 있다. 컨트롤러(200)는 제어 신호 라인들(CTRL)을 통해서 제어 신호들(CTR)을 불휘발성 메모리 장치(300)로 송신할 수 있다. 그리고 컨트롤러(200)는, 입출력 라인들(IOL)을 통해서 입출력 신호들(IO)을 불휘발성 메모리 장치(300)로 송신하거나, 입출력 신호들(IO)을 불휘발성 메모리 장치(300)로부터 수신할 수 있다.
제어 신호에 대한 컨트롤러(200)와 불휘발성 메모리 장치(300)의 관점은 서로 상반될 수 있다. 즉, 컨트롤러(200)는 불휘발성 메모리 장치(300)를 제어하기 위해서 제어 신호를 송신하는 주체(subject)이고, 불휘발성 메모리 장치(300)는 컨트롤러(200)의 제어를 받기 위해서 제어 신호를 수신하는 객체(object)일 수 있다. 설명의 편의를 위해서, 이하의 설명은, 제어 신호를 수신하는 불휘발성 메모리 장치(300)의 관점에서 설명될 것이다.
불휘발성 메모리 장치(300)는 입출력 멀티플렉싱(multiplexing) 방식을 사용할 수 있다. 즉, 불휘발성 메모리 장치(300)는 컨트롤러(200)에 의해서 입출력 멀티플렉싱 방식으로 제어될 수 있다. 입출력 멀티플렉싱 방식이란, 입출력 신호(IO)로서 커맨드, 어드레스 및 데이터 중 어느 하나를 입출력 접속 단자(IOT) 또는 입출력 라인들(IOL)을 통해서 송신 또는 수신하는 방식을 의미할 수 있다. 즉, 입출력 멀티플렉싱 방식이란, 입출력 접속 단자(IOT) 또는 입출력 라인들(IOL)을 통해서 데이터뿐만 아니라, 커맨드와 어드레스를 수신할 수 있는 방식을 의미할 수 있다.
입출력 접속 단자(IOT) 또는 입출력 라인(IOL)을 통해서 송신되는 입출력 신호(IO)가 무엇인지를 불휘발성 메모리 장치(300)에 알려주기 위해서, 컨트롤러(200)는 적어도 하나의 제어 신호를 송신할 수 있다. 불휘발성 메모리 장치(300)는 수신된 제어 신호(또는 제어 신호들의 조합)에 따라서 입출력 라인(IOL)을 통해서 수신되는 입출력 신호(IO)가 무엇인지 인식할 수 있다.
도 2는 본 발명의 실시 예에 따른 입출력 멀티플렉싱 방식을 설명하기 위한 타이밍도이다. 그리고 도 3은 도 2에 도시된 입출력 멀티플렉싱 방식에서 사용되는 제어 신호를 설명하기 위한 테이블이다.
신호들의 명칭에 있어서, 심볼 "#"이 붙은 신호는 신호의 상태가 논리 로우(logic low)일 때 활성화되고, 신호의 상태가 논리 하이(logic high)일 때 비활성화되는 신호를 의미할 수 있다. 그리고 심볼 "#"이 붙지 않은 신호는 신호의 상태가 논리 하이일 때 활성화되고, 논리 로우일 때 비활성화되는 신호를 의미할 수 있다. 신호의 상태가 논리 로우 또는 논리 하이일 때 활성화되는 것은, 예시적이며, 설계 의도에 따라서 변경될 수 있다.
불휘발성 메모리 장치(300)는 칩 인에이블 신호(CE#)가 논리 로우일 때 활성화되며, 컨트롤러(200)의 제어에 따른 동작을 수행할 수 있다.
불휘발성 메모리 장치(300)는, 제어 신호들(CTR)로서, 커맨드 래치 인에이블(command latch enable) 신호(CLE), 어드레스 래치 인에이블(address latch enable) 신호(ALE) 및 데이터 스트로브(data strobe) 신호(DS)를 수신할 수 있다. 이러한 제어 신호들(CTR)은 단지 본 발명의 실시 예를 설명하기 위한 것이며, 불휘발성 메모리 장치(300)의 종류에 따라 달라질 수 있다.
커맨드 래치 인에이블 신호(CLE)는, 입출력 라인들(IOL)을 통해서 전송되는 입출력 신호들(IO)이 커맨드(CMD)라는 것을 인식시키기 위해서, 컨트롤러(200)로부터 송신되는 제1 제어 신호일 수 있다. 어드레스 래치 인에이블 신호(ALE)는, 입출력 라인들(IOL)을 통해서 전송되는 입출력 신호들(IO)이 어드레스(ADD)라는 것을 인식시키기 위해서, 컨트롤러(200)로부터 송신되는 제2 제어 신호일 수 있다. 데이터 스트로브 신호(DS)는, 시드 데이터(SD) 또는 데이터(DT)를 전송하기 위해서 컨트롤러(200)로부터 송신되는 제3 제어 신호일 수 있다.
불휘발성 메모리 장치(300)는, 커맨드 래치 인에이블 신호(CLE)가 활성화 상태(즉, 논리 하이 상태)이고 어드레스 래치 인에이블 신호(ALE)가 비활성화 상태(즉, 논리 로우 상태)일 때, 수신되는 입출력 신호들(IO)이 커맨드(CMD)라고 인식할 수 있다. 이 경우, 데이터 스트로브 신호(DS)는 어떠한 상태(즉, 논리 하이 상태 또는 논리 로우 상태 중 어느 하나)에 있더라도 무관할 수 있다.
불휘발성 메모리 장치(300)는, 어드레스 래치 인에이블 신호(ALE)가 활성화 상태(즉, 논리 하이 상태)이고 커맨드 래치 인에이블(CLE) 신호가 비활성화 상태(즉, 논리 로우 상태)일 때, 수신되는 입출력 신호들(IO)이 어드레스(ADD)라고 인식할 수 있다. 이 경우, 데이터 스트로브 신호(DS)는 어떠한 상태(즉, 논리 하이 상태 또는 논리 로우 상태 중 어느 하나)에 있더라도 무관할 수 있다.
불휘발성 메모리 장치(300)는, 커맨드 래치 인에이블 신호(CLE)와 어드레스 래치 인에이블 신호(ALE)가 활성화 상태(즉, 논리 하이 상태)이고, 데이터 스트로브 신호(DS)가 토글(toggle)될 때, 수신되는 입출력 신호들(IO)이 시드(seed) 데이터(SD)라고 인식할 수 있다. 신호가 토글된다는 것은, 신호가 논리 로우 상태에서 논리 하이 상태로 천이되고, 다시 논리 하이 상태에서 논리 로우 상태로 천이되는 것을 의미할 수 있다. 따라서, 불휘발성 메모리 장치(300)는 데이터 스트로브 신호(DS)가 토글될 때마다 하나의 시드 데이터(SD)를 수신할 수 있다. 시드 데이터(SD)는 불휘발성 메모리 장치(300)의 데이터 랜덤화/디랜덤화 동작에 사용되는 데이터를 의미할 수 있다.
불휘발성 메모리 장치(300)는, 커맨드 래치 인에이블 신호(CLE)와 어드레스 래치 인에이블 신호(ALE)가 비활성화 상태(즉, 논리 로우 상태)이고, 데이터 스트로브 신호(DS)가 토글될 때, 수신되는 입출력 신호들(IO)이 데이터(DT)라고 인식할 수 있다. 불휘발성 메모리 장치(300)는 데이터 스트로브 신호(DS)가 토글될 때마다 하나의 데이터(DT)를 수신할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(200)는, 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE) 및 데이터 스트로브 신호(DS)를 조합시켜, 커맨드(CMD), 어드레스(ADD), 시드 데이터(SD) 및 데이터(DT)를 입출력 라인(IOL)을 통해서 제공할 수 있다. 또한, 불휘발성 메모리 장치(300)는, 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE) 및 데이터 스트로브 신호(DS)의 조합에 따라서, 입출력 라인(IOL)을 통해서 수신되는 입출력 신호(IO)가 커맨드(CMD), 어드레스(ADD), 시드 데이터(SD) 및 데이터(DT) 중에서 어느 것인지 인식할 수 있다.
도 4는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다. 그리고 도 5는 도 4의 랜덤화/디랜덤화 블럭의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 랜덤화/디랜덤화 블럭(350), 입출력 버퍼 블럭(360), 제어 로직(370), 전압 발생기(350) 및 시드 저장 블럭(390)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(370)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 컨트롤러(도 1의 200)부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(380)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(370)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작(또는 프로그램 동작) 시 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(370)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 컨트롤러(200)로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)을 선택할 수 있다.
랜덤화/디랜덤화(randomizing/de-randomizing) 블럭(350)은 제어 로직(370)의 제어에 따라 동작할 수 있다. 랜덤화/디랜덤화 블럭(350)은, 도 5에 도시된 바와 같이, 입력된 데이터(Din)와 시드 저장 블럭(390)에 저장된 시드 데이터(SD)를 논리 연산하고, 입력된 데이터(Din)를 랜덤화하거나 디랜덤화하고, 그리고 출력 데이터(Dout)를 출력할 수 있다. 랜덤화 동작과 디랜덤화 동작은, 동일한 시드 데이터(SD)를 사용하는, 서로 상반된 동작일 수 있다.
예시적으로, 랜덤화/디랜덤화 블럭(350)은 입출력 버퍼 블럭(360)을 통해서 제공되는 데이터(즉, 프로그램될 데이터)(DT)를 랜덤화하고, 랜덤화된 데이터(RDT)를 출력할 수 있다. 다른 예로서, 랜덤화/디랜덤화 블럭(350)은 데이터 읽기/쓰기 블럭(330)에 의해서 독출된 데이터, 즉, 랜덤화된 데이터(RDT)를 디랜덤화하고, 원래의 데이터(DT)를 출력할 수 있다.
랜덤화/디랜덤화 블럭(350)은 시드 저장 블럭(390)에 저장된 시드 데이터(SD)에 근거하여 랜덤 패턴을 생성하는 선형 피드백 쉬프트 레지스터(linear feedback shift register)(LFSR)을 포함할 수 있다. 또한, 랜덤화/디랜덤화 블럭(350)은 생성된 랜덤 패턴과 입력된 데이터(Din)를 논리 연산하는 연산 블럭을 포함할 수 있다.
입출력 버퍼 블럭(360)은, 도 2 및 도 3을 참조하여 설명된 바와 같이, 제어 신호들(CTR)의 조합에 따라서 입출력 라인들(IOL)을 통해서 전송되는 입출력 신호들(IO)을 내부 블럭들로 제공할 수 있다. 예를 들면, 입출력 버퍼 블럭(360)은 컨트롤러(200)로부터 명령(CMD) 및 어드레스(ADD)를 입력받고, 입력된 명령(CMD) 및 어드레스(ADD)를 제어 로직(370)에 제공할 수 있다. 입출력 버퍼 블럭(360)은 컨트롤러(200)로부터 데이터(DT)를 입력받고, 입력된 데이터(DT)를 랜덤화/디랜덤화 블럭(350)에 제공할 수 있다. 입출력 버퍼 블럭(360)은 컨트롤러(200)로부터 시드 데이터(SD)를 입력받고, 입력된 시드 데이터(SD)를 시드 저장 블럭(390)에 제공할 수 있다. 입출력 버퍼 블럭(360)은 랜덤화/디랜덤화 블럭(350)로부터 제공되는 디랜덤화된 데이터, 즉, 본래의 데이터로 복원된 데이터를 컨트롤러(200)로 출력할 수 있다.
제어 로직(370)은 컨트롤러(200)로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 즉, 제어 로직(370)은 입출력 버퍼 블럭(360)으로부터 제공된 명령(CMD) 및 어드레스(ADD)에 근거하여 메모리 셀 어레이(310)의 메모리 셀들에 대한 읽기, 프로그램, 소거 동작과 같은 동작을 수행하기 위해서, 내부 블럭들을 제어할 수 있다.
전압 발생기(380)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(380)에 의해서 생성된 전압들은 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330) 등에 인가될 수 있다.
시드 저장 블럭(350)은 입출력 버퍼 블럭(360)으로부터 제공된 시드 데이터(SD)를 저장할 수 있다. 시드 저장 블럭(350)에 저장된 시드 데이터(SD)는 랜덤화/디랜덤화 블럭(350)의 랜덤화/디랜덤화 동작에 사용될 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200) 및 불휘발성 메모리 장치(300)를 포함할 수 있다.
컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230), 메모리 컨트롤 유닛(240) 및 시드 데이터 발생기(250)를 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(220)은 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리로서 사용될 수 있다. 랜덤 액세스 메모리(230)는 불휘발성 메모리 장치(300)에 저장될 데이터 또는 불휘발성 메모리 장치(300)로부터 독출된 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시 메모리로서 사용될 수 있다. 랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 독출된 데이터를 제공 받을 수 있다.
시드 데이터 발생기(250)는 시드 데이터를 생성할 수 있다. 시드 데이터는 불휘발성 메모리 장치(300)의 랜덤화 동작에 사용되도록 불휘발성 메모리 장치(300)로 제공될 수 있다. 앞서 설명된 바와 같이, 시드 데이터는 커맨드 래치 인에이블 신호, 어드레스 래치 인에이블 신호 및 데이터 스트로브 신호를 조합시키고, 입출력 멀티플렉싱 방식으로 제공될 수 있다.
불휘발성 메모리 장치(300)는 명령, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 적어도 하나의 신호 라인을 의미하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치로 구성될 수 있다.
앞서 설명된 바와 같이, 불휘발성 메모리 장치(300)는 커맨드 래치 인에이블 신호, 어드레스 래치 인에이블 신호 및 데이터 스트로브 신호의 조합에 따라서, 입출력 라인을 통해서 수신되는 입출력 신호가 커맨드, 어드레스, 시드 데이터 및 데이터 중에서 어느 것인지 인식할 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(1210)는 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(1250)는 호스트 장치(1100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(1211)은 호스트 장치(1100)가 SSD(1200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(1100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(2100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(4000)을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 6의 데이터 저장 장치(100), 도 7의 데이터 저장 장치(1200), 도 9의 데이터 저장 장치(2200), 도 10의 데이터 저장 장치(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
200 : 컨트롤러
300 : 반도체 메모리 장치
300 : 반도체 메모리 장치
Claims (20)
- 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
상기 컨트롤러는 제1 제어 신호, 제2 제어 신호 및 제3 제어 신호를 조합시켜서 커맨드, 어드레스, 시드 데이터 및 데이터를 송신하고, 그리고
상기 불휘발성 메모리 장치는 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 제3 제어 신호에 따라서 상기 커맨드, 상기 어드레스, 상기 시드 데이터 및 상기 데이터 중 어느 하나를 수신하는 데이터 저장 장치의 동작 방법. - 제1항에 있어서,
상기 제1 제어 신호와 상기 제2 제어 신호가 활성화되고, 상기 제3 제어 신호가 토글될 때, 상기 불휘발성 메모리 장치는 상기 시드 데이터를 수신하는 데이터 저장 장치의 동작 방법. - 제2항에 있어서,
상기 불휘발성 메모리 장치는 상기 시드 데이터에 근거하여 상기 데이터를 랜덤화하거나 디랜덤화하는 데이터 저장 장치의 동작 방법. - 제1항에 있어서,
상기 제1 제어 신호가 활성화되고, 상기 제2 제어 신호가 비활성화될 때, 상기 불휘발성 메모리 장치는 상기 커맨드를 수신하는 데이터 저장 장치의 동작 방법. - 제1항에 있어서,
상기 제1 제어 신호가 비활성화되고, 상기 제2 제어 신호가 활성화될 때, 상기 불휘발성 메모리 장치는 상기 어드레스를 수신하는 데이터 저장 장치의 동작 방법. - 제1항에 있어서,
상기 제1 제어 신호와 상기 제2 제어 신호가 비활성화되고, 상기 제3 제어 신호가 토글될 때, 상기 불휘발성 메모리 장치는 상기 데이터를 수신하는 데이터 저장 장치의 동작 방법. - 제1항에 있어서,
상기 제1 제어 신호는 커맨드 래치 인에이블 신호이고, 상기 제2 제어 신호는 어드레스 래치 인에이블 신호이고 그리고 상기 제3 제어 신호는 데이터 스트로브 신호인 데이터 저장 장치의 동작 방법. - 커맨드, 어드레스, 시드 데이터 및 데이터를 포함하는 입출력 신호들을 입출력 라인들을 통해서 수신하고, 그리고
제1 제어 신호와 제2 제어 신호를 수신하되,
상기 제1 제어 신호와 상기 제2 제어 신호가 활성화될 때, 상기 입출력 라인들을 통해서 수신된 입출력 신호들을 시드 데이터로 인식하는 불휘발성 메모리 장치의 동작 방법. - 제8항에 있어서,
제3 제어 신호를 더 수신하되,
상기 제3 제어 신호가 토글될 때마다 하나의 시드 데이터를 수신하는 불휘발성 메모리 장치의 동작 방법. - 제9항에 있어서,
상기 제1 제어 신호는 커맨드 래치 인에이블 신호이고, 상기 제2 제어 신호는 어드레스 래치 인에이블 신호이고 그리고 상기 제3 제어 신호는 데이터 스트로브 신호인 불휘발성 메모리 장치의 동작 방법. - 제8항에 있어서,
상기 시드 데이터에 근거하여 상기 데이터를 랜덤화하거나 디랜덤화하는 불휘발성 메모리 장치의 동작 방법. - 제8항에 있어서,
상기 제1 제어 신호가 활성화되고, 상기 제2 제어 신호가 비활성화될 때, 상기 입출력 라인들을 통해서 수신된 입출력 신호들을 커맨드로 인식하는 불휘발성 메모리 장치의 동작 방법. - 제8항에 있어서,
상기 제1 제어 신호가 비활성화되고, 상기 제2 제어 신호가 활성화될 때, 상기 입출력 라인들을 통해서 수신된 입출력 신호들을 어드레스로 인식하는 불휘발성 메모리 장치의 동작 방법. - 제8항에 있어서,
상기 제1 제어 신호와 상기 제2 제어 신호가 비활성화될 때, 상기 입출력 라인들을 통해서 수신된 입출력 신호들을 데이터로 인식하는 불휘발성 메모리 장치의 동작 방법. - 제14항에 있어서,
제3 제어 신호를 더 수신하되,
상기 제3 제어 신호가 토글될 때마다 하나의 데이터를 수신하는 불휘발성 메모리 장치의 동작 방법. - 메모리 셀들;
상기 메모리 셀들에 대한 동작을 제어하는 제어 로직;
시드 데이터를 저장하는 시드 저장 블럭;
상기 제어 로직의 제어에 따라서 상기 시드 데이터에 근거하여 상기 메모리 셀들에 저장될 데이터를 랜덤화하거나 상기 메모리 셀들로부터 독출된 데이터를 디랜덤화하는 랜덤화/디랜덤화 블럭; 및
외부 장치로부터 제공된 제1 내지 제3 제어 신호의 조합에 따라서 입출력 라인들을 통해서 입출력 신호들을 수신하는 입출력 버퍼 블럭을 포함하되,
상기 입출력 버퍼 블럭은, 활성화된 상기 제1 제어 신호와 상기 제2 제어 신호가 외부 장치로부터 제공될 때, 상기 입출력 라인들을 통해서 수신된 시드 데이터를 상기 시드 저장 블럭에 제공하는 불휘발성 메모리 장치. - 제16항에 있어서,
상기 입출력 버퍼 블럭은, 상기 제3 제어 신호가 토글될 때마다 하나의 시드 데이터를 수신하고, 수신된 시드 데이터를 상기 시드 저장 블럭에 제공하는 불휘발성 메모리 장치. - 제16항에 있어서,
상기 입출력 버퍼 블럭은, 활성화된 상기 제1 제어 신호와 비활성화된 상기 제2 제어 신호가 외부 장치로 제공될 때, 상기 입출력 라인들을 통해서 수신된 커맨드를 상기 제어 로직에 제공하는 불휘발성 메모리 장치. - 제16항에 있어서,
상기 입출력 버퍼 블럭은, 비활성화된 상기 제1 제어 신호와 활성화된 상기 제2 제어 신호가 외부 장치로 제공될 때, 상기 입출력 라인들을 통해서 수신된 어드레스를 상기 제어 로직에 제공하는 불휘발성 메모리 장치. - 제16항에 있어서,
상기 입출력 버퍼 블럭은, 비활성화된 상기 제1 제어 신호와 상기 제2 제어 신호가 외부 장치로 제공되고 상기 제3 제어 신호가 토글될 때마다 하나의 데이터를 수신하고, 수신된 데이터를 상기 랜덤화/디랜덤화 블럭에 제공하는 불휘발성 메모리 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160182678A KR20180077872A (ko) | 2016-12-29 | 2016-12-29 | 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법 |
| US15/482,051 US10013180B1 (en) | 2016-12-29 | 2017-04-07 | Operating methods of nonvolatile memory device and data storage device including the same |
| TW106115756A TWI712038B (zh) | 2016-12-29 | 2017-05-12 | 非揮發性記憶體裝置和包括其的數據儲存裝置之操作方法 |
| CN201710447683.9A CN108257629B (zh) | 2016-12-29 | 2017-06-14 | 非易失性存储器装置和包括其的数据存储装置的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160182678A KR20180077872A (ko) | 2016-12-29 | 2016-12-29 | 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180077872A true KR20180077872A (ko) | 2018-07-09 |
Family
ID=62684427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160182678A KR20180077872A (ko) | 2016-12-29 | 2016-12-29 | 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10013180B1 (ko) |
| KR (1) | KR20180077872A (ko) |
| CN (1) | CN108257629B (ko) |
| TW (1) | TWI712038B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102559537B1 (ko) * | 2018-11-13 | 2023-07-26 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러, 이를 포함하는 데이터 저장 장치 및 스토리지 시스템 |
| JP2022050018A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 電子装置及び転送方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6349399B1 (en) * | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
| CN101556561B (zh) * | 2008-04-09 | 2011-04-06 | 盛群半导体股份有限公司 | 随机数改变地址及数据存储器保密方法 |
| KR101563647B1 (ko) * | 2009-02-24 | 2015-10-28 | 삼성전자주식회사 | 메모리 시스템 및 그것의 데이터 처리 방법 |
| KR20100099961A (ko) * | 2009-03-04 | 2010-09-15 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 동작 방법 |
| KR20110055178A (ko) | 2009-11-19 | 2011-05-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함한 메모리 시스템 |
| JP2012226822A (ja) * | 2011-04-15 | 2012-11-15 | Samsung Electronics Co Ltd | 不揮発性メモリ装置 |
| KR20130052971A (ko) * | 2011-11-14 | 2013-05-23 | 삼성전자주식회사 | 비휘발성 메모리 장치의 동작 방법 |
| KR102089532B1 (ko) * | 2013-02-06 | 2020-03-16 | 삼성전자주식회사 | 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 |
| CN103473160B (zh) * | 2013-09-26 | 2015-02-04 | 杭州华为数字技术有限公司 | 缓存的测试装置、cpu芯片及缓存的测试方法 |
| KR20160104389A (ko) * | 2015-02-26 | 2016-09-05 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
-
2016
- 2016-12-29 KR KR1020160182678A patent/KR20180077872A/ko active Search and Examination
-
2017
- 2017-04-07 US US15/482,051 patent/US10013180B1/en active Active
- 2017-05-12 TW TW106115756A patent/TWI712038B/zh active
- 2017-06-14 CN CN201710447683.9A patent/CN108257629B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180188957A1 (en) | 2018-07-05 |
| US10013180B1 (en) | 2018-07-03 |
| TWI712038B (zh) | 2020-12-01 |
| TW201824279A (zh) | 2018-07-01 |
| CN108257629B (zh) | 2022-04-26 |
| CN108257629A (zh) | 2018-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102419036B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20190083148A (ko) | 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 | |
| US20180239557A1 (en) | Nonvolatile memory device, data storage device including the same, and operating method of data storage device | |
| US10546618B2 (en) | Nonvolatile memory device, data storage device including the same and operating method thereof | |
| KR20160105625A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200129863A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20180113230A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US11748025B2 (en) | Nonvolatile memory device, data storage device including the same and operating method thereof | |
| KR20200089939A (ko) | 메모리 시스템 및 그 동작 방법 | |
| KR20190085642A (ko) | 메모리 시스템 | |
| US10013180B1 (en) | Operating methods of nonvolatile memory device and data storage device including the same | |
| KR20210068734A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20210091980A (ko) | 메모리 시스템 | |
| KR20210006556A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| CN107301872B (zh) | 半导体存储器装置的操作方法 | |
| US11366736B2 (en) | Memory system using SRAM with flag information to identify unmapped addresses | |
| KR102655360B1 (ko) | 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법 | |
| US10564896B2 (en) | Data storage device and operating method thereof | |
| KR102545229B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| KR20200093363A (ko) | 메모리 시스템 | |
| KR20210028405A (ko) | 서치 회로 및 컨트롤러 | |
| KR102668125B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| KR20210059960A (ko) | 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법 | |
| KR20210002190A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| KR20180039340A (ko) | 데이터 처리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |