KR102545229B1 - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102545229B1
KR102545229B1 KR1020180051790A KR20180051790A KR102545229B1 KR 102545229 B1 KR102545229 B1 KR 102545229B1 KR 1020180051790 A KR1020180051790 A KR 1020180051790A KR 20180051790 A KR20180051790 A KR 20180051790A KR 102545229 B1 KR102545229 B1 KR 102545229B1
Authority
KR
South Korea
Prior art keywords
memory device
access unit
host data
parallel access
host
Prior art date
Application number
KR1020180051790A
Other languages
English (en)
Other versions
KR20190127309A (ko
Inventor
지승구
박병규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180051790A priority Critical patent/KR102545229B1/ko
Priority to US16/201,093 priority patent/US10776008B2/en
Priority to CN201811557013.3A priority patent/CN110442302B/zh
Publication of KR20190127309A publication Critical patent/KR20190127309A/ko
Application granted granted Critical
Publication of KR102545229B1 publication Critical patent/KR102545229B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

메모리 시스템의 동작 방법은 메모리 장치 매니저에 의해, 호스트 장치로부터 전송된 라이트 커맨드에 응답하여 메모리 장치의 프리 용량을 확인하는 단계; 상기 메모리 장치 매니저에 의해, 상기 프리 용량에 근거하여 병렬 액세스 단위를 선택하는 단계; 상기 메모리 장치 매니저에 의해, 상기 라이트 커맨드에 따라 하나 이상의 비휘발성 메모리 장치들에 라이트해야 할 호스트 데이터의 크기를 상기 프리 용량과 비교하여 제1 크기의 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하는 단계; 및 액세스 유닛에 의해, 상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 단계를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는, 메모리 장치의 프리 용량에 따라 비휘발성 메모리 장치들을 병렬로 액세스할 단위를 선택함으로써 메모리 장치를 효율적으로 사용하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 메모리 장치 매니저에 의해, 호스트 장치로부터 전송된 라이트 커맨드에 응답하여 메모리 장치의 프리 용량을 확인하는 단계; 상기 메모리 장치 매니저에 의해, 상기 프리 용량에 근거하여 병렬 액세스 단위를 선택하는 단계; 상기 메모리 장치 매니저에 의해, 상기 라이트 커맨드에 따라 하나 이상의 비휘발성 메모리 장치들에 라이트해야 할 호스트 데이터의 크기를 상기 프리 용량과 비교하여 제1 크기의 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하는 단계; 및 액세스 유닛에 의해, 상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 하나 이상의 비휘발성 메모리 장치들; 및 호스트 장치로부터 전송된 데이터를 임시 저장하는 메모리 장치를 포함하는 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 호스트 장치로부터 전송된 라이트 커맨드에 응답하여 상기 메모리 장치의 프리 용량을 확인하고, 상기 프리 용량에 근거하여 병렬 액세스 단위를 선택하고, 상기 라이트 커맨드에 따라 상기 비휘발성 메모리 장치들에 라이트해야 할 호스트 데이터의 크기를 상기 프리 용량과 비교하여 제1 크기의 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하도록 구성된 메모리 장치 매니저; 및 상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하도록 구성된 액세스 유닛을 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 메모리 장치의 프리 용량에 따라 비휘발성 메모리 장치들을 병렬로 액세스할 단위를 선택함으로써 메모리 장치를 효율적으로 사용할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따라 도1의 컨트롤러가 관리하는 정보를 도시하는 도면,
도3 내지 도7은 본 발명의 실시 예에 따라 컨트롤러의 동작 방법을 예시적으로 도시하는 도면들,
도8은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도,
도9는 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 예시적으로 도시한 순서도,
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 14는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 포함하는 데이터 처리 시스템(10)을 도시한 블록도이다.
도1을 참조하면, 데이터 처리 시스템(10)은 데이터를 처리할 수 있는 전자 장치로서, 퍼스널 컴퓨터, 랩탑 컴퓨터, 스마트폰, 태블릿 컴퓨터, 디지털 카메라, 게임 콘솔, 네비게이션, 가상현실 장치 및 웨어러블 장치 등을 포함할 수 있다.
데이터 처리 시스템(10)은 호스트 장치(11)와 메모리 시스템(100)을 포함할 수 있다.
호스트 장치(11)는 메모리 시스템(100)을 제어함으로써 메모리 시스템(100)에 호스트 데이터를 저장할 수 있다. 호스트 장치(11)는 메모리 시스템(100)에 호스트 데이터를 저장하기 위해서, 메모리 시스템(100)으로 라이트 커맨드를 전송할 수 있다. 라이트 커맨드는 비휘발성 메모리 장치들(130)에 라이트되어야 할 호스트 데이터의 크기에 관한 정보를 포함할 수 있다.
메모리 시스템(100)은 호스트 장치(11)의 제어에 따라 호스트 데이터를 저장할 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤 유닛(110), 메모리 장치(120) 및 비휘발성 메모리 장치들(130)을 포함할 수 있다.
컨트롤 유닛(110)은 호스트 장치(11)의 제어에 따라 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(110)은 호스트 장치(11)의 라이트 커맨드에 응답하여, 라이트 커맨드에 대응하는 호스트 데이터를 비휘발성 메모리 장치들(130)에 라이트할 수 있다.
컨트롤 유닛(110)은 메모리 장치 매니저(111) 및 액세스 유닛(112)을 포함할 수 있다.
메모리 장치 매니저(111)는 호스트 데이터가 비휘발성 메모리 장치들(130)에 라이트되기 전에 메모리 장치(120)로 호스트 데이터를 수신할 수 있다. 즉, 호스트 데이터는 비휘발성 메모리 장치들(130)에 라이트되기 전에 메모리 장치(120)에서 버퍼링될 수 있다.
메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량(또는, 사용가능한 용량)에 근거하여 비휘발성 메모리 장치들(130)에 대한 병렬 액세스 단위를 선택할 수 있다. 병렬 액세스 단위는, 비휘발성 메모리 장치들(130) 중 선택된 비휘발성 메모리 장치들에 병렬로 라이트될 데이터 크기일 수 있다. 병렬 액세스 단위는 하나의 비휘발성 메모리 장치에 한번에 라이트할 수 있는 데이터 크기의 배수일 수 있다. 예를 들어, 하나의 비휘발성 메모리 장치에 한번에 라이트할 수 있는 데이터 크기가 100이고, 총 4개의 비휘발성 메모리 장치들(130)이 있을 때, 병렬 액세스 단위는 100, 200, 300, 또는 400일 수 있다. 최대 4개의 비휘발성 메모리 장치들(130)이 병렬로 액세스가능할 때, 병렬 액세스 단위의 최댓값(이하, 최대 병렬 액세스 단위)은, 비휘발성 메모리 장치들(130)에 병렬로 라이트가능한 데이터 크기의 최댓값, 즉, 400일 수 있다.
메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 때, 병렬 액세스 단위를 최대 병렬 액세스 단위로 선택할 수 있다. 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 미만일 때, 병렬 액세스 단위를 메모리 장치(120)의 프리 용량 이하로 선택할 수 있다.
그리고, 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량과 라이트 커맨드에 대응하는 호스트 데이터의 크기를 비교하여, 선택된 크기의 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 이때, 메모리 장치(120)의 프리 용량과 비교되는 호스트 데이터의 크기는 비휘발성 메모리 장치들(130)에 라이트되어야 할 호스트 데이터 중에서 메모리 장치(120)로 미수신된 호스트 데이터의 크기일 수 있다. 따라서, 메모리 장치 매니저(111)는 라이트 커맨드에 따라 호스트 데이터를 처음으로 수신하려 할 때는, 메모리 장치(120)의 프리 용량과 라이트 커맨드에 대응하는 호스트 데이터의 전체 크기를 비교할 수 있다.
메모리 장치 매니저(111)는, 메모리 장치(120)로 미수신된 호스트 데이터의 크기가 메모리 장치(120)의 프리 용량 이하일 때, 해당 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 즉, 메모리 장치(120)의 프리 용량이 여유로울 때, 메모리 장치 매니저(111)는 아직 메모리 장치(120)로 미수신된 호스트 데이터를 전부 메모리 장치(120)로 수신할 수 있다.
메모리 장치 매니저(111)는, 메모리 장치(120)로 미수신된 호스트 데이터의 크기가 메모리 장치(120)의 프리 용량을 초과할 때, 단지 병렬 액세스 단위의 호스트 데이터 만을 메모리 장치(120)로 수신할 수 있다. 즉, 메모리 장치(120)의 프리 용량이 부족할 때, 메모리 장치 매니저(111)는 일단 병렬 액세스 단위의 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 이러한 경우, 메모리 장치 매니저(111)는, 후술될 바와 같이 액세스 유닛(112)이 메모리 장치(120)에 저장된 호스트 데이터를 비휘발성 메모리 장치들(130)에 라이트하면, 메모리 장치(120)에서 사용한 메모리 영역을 반환하고 미수신된 호스트 데이터를 메모리 장치(120)로 이어서 수신할 수 있다. 즉, 호스트 데이터는 병렬 액세스 단위로 분할되어 메모리 장치(120)로 전송될 수 있다.
구체적으로, 액세스 유닛(112)이 메모리 장치(120)에 저장된 호스트 데이터를 비휘발성 메모리 장치들(130)에 라이트한 뒤, 메모리 장치 매니저(111)는 메모리 장치(120)에서 사용한 메모리 영역을 반환하고, 라이트 커맨드에 대해 호스트 장치(11)로부터 미수신된 호스트 데이터가 있는지 여부를 판단할 수 있다. 즉, 메모리 장치 매니저(111)는 라이트할 호스트 데이터가 호스트 장치(11) 쪽에 남아있는지 여부를 판단할 수 있다. 메모리 장치 매니저(111)는 호스트 장치(11)로부터 라이트 커맨드를 수신할 때, 비휘발성 메모리 장치들(130)에 라이트되어야 할 호스트 데이터의 전체 크기를 알 수 있으므로, 호스트 장치(11)로부터 미수신된 호스트 데이터가 있는지 여부를 판단할 수 있다.
그리고 메모리 장치 매니저(111)는, 호스트 장치(11)로부터 미수신된 호스트 데이터가 있을 때, 메모리 장치(120)의 프리 용량과 호스트 장치(11)로부터 미수신된 호스트 데이터의 크기를 비교하여, 선택된 크기의 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 메모리 장치(120)로 수신할 호스트 데이터의 크기를 선택하는 방법은 상술한 바에 따를 수 있다.
실시 예에 따라, 메모리 장치 매니저(111)는 미수신된 호스트 데이터를 메모리 장치(120)로 이어서 수신하기 전마다, 메모리 장치(120)의 프리 용량을 확인하고, 새로운 새로운 병렬 액세스 단위를 선택하고, 새로운 병렬 액세스 단위의 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 예를 들어, 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량이 증가한 것을 확인함으로써 병렬 액세스 단위를 증가시킬 수 있다.
한편, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 호스트 데이터를 메모리 장치(120)로 수신하기 위해서, 레디 신호를 호스트 장치(11)로 전송할 수 있다. 레디 신호는 메모리 장치(11)로 수신할 수 있는 호스트 데이터의 크기에 대한 정보를 포함할 수 있다. 호스트 장치(11)는 레디 신호에 응답하여 메모리 장치 매니저(111)가 요청한 크기의 호스트 데이터를 메모리 장치(120)로 전송할 수 있다.
액세스 유닛(112)은 메모리 장치(120)에 저장된 호스트 데이터를 병렬 액세스 단위로 비휘발성 메모리 장치들(130)에 라이트할 수 있다. 구체적으로, 액세스 유닛(112)은 병렬 액세스 단위의 호스트 데이터를 비휘발성 메모리 장치들(130) 중 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 라이트할 수 있다.
예를 들어, 메모리 장치(120)에 저장된 호스트 데이터가 병렬 액세스 단위보다 클 때, 액세스 유닛(112)은 호스트 데이터를 병렬 액세스 단위로 분할하여 비휘발성 메모리 장치들(130)에 라이트할 수 있다.
예를 들어, 메모리 장치(120)에 저장된 호스트 데이터가 병렬 액세스 단위와 일치할 때, 액세스 유닛(112)은 병렬 액세스 단위의 호스트 데이터를 비휘발성 메모리 장치들(130) 중 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 라이트할 수 있다.
예를 들어, 메모리 장치(120)에 저장된 호스트 데이터가 병렬 액세스 단위보다 작을 때, 액세스 유닛(112)은 병렬 액세스 단위를 만족하도록 호스트 데이터를 다른 데이터와 병합할 수 있다. 그리고 액세스 유닛(112)은 병렬 액세스 단위로 병합된 데이터를 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들에 라이트할 수 있다. 호스트 데이터와 병합되는 데이터는, 예를 들어, 호스트 장치(11)의 후속 라이트 요청에 응답하여 메모리 장치(120)로 수신한 호스트 데이터를 포함할 수 있다. 다른 예로서, 호스트 데이터와 병합되는 데이터는 더미 데이터 또는 호스트 장치(11)의 라이트 요청과 무관한 컨트롤러(110)의 관리 데이터를 포함할 수 있다.
메모리 장치(120)는 컨트롤 유닛(110)의 동작 메모리 장치(120), 버퍼 메모리 또는 캐시 메모리 등의 기능을 수행할 수 있다. 메모리 장치(120)는 동작 메모리 장치(120)로서 컨트롤 유닛(110)에 의해 구동되는 소프트웨어 프로그램 및 각종 프로그램 데이터를 저장할 수 있다. 메모리 장치(120)는 버퍼 메모리 장치로서 호스트 장치 및 비휘발성 메모리 장치들(130) 간에 전송되는 데이터를 버퍼링할 수 있다. 메모리 장치(120)는 캐시 메모리 장치로서 캐시 데이터를 임시 저장할 수 있다.
이와 같이 메모리 장치(120)가 다양한 용도로 사용될 때, 메모리 장치(120)의 프리 용량은 라이트 커맨드에 대응하는 호스트 데이터를 모두 수신하기에 부족할 수 있다. 따라서, 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량에 따라 병렬 액세스 단위를 조절하고, 병렬 액세스 단위로 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 그리고 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들을 병렬적으로 액세스함으로써 호스트 데이터를 해당 비휘발성 메모리 장치들에 라이트할 수 있다. 따라서, 메모리 시스템(100)은 메모리 장치(120)를 효율적으로 사용할 수 있고, 호스트 장치(11)의 라이트 요청을 신속하게 처리할 수 있다.
비휘발성 메모리 장치들(130) 각각은 액세스 유닛(112)의 제어에 따라, 메모리 장치(120)로부터 전송된 호스트 데이터를 저장할 수 있다.
비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 메모리 시스템(100)이 4개의 비휘발성 메모리 장치들(130)을 포함하는 것으로 도시하나, 메모리 시스템(100)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2는 본 발명의 실시 예에 따라 도1의 메모리 장치 매니저(111)가 관리하는 정보를 도시하는 도면이다.
도2를 참조하면, 메모리 장치 매니저(111)는 메모리들(201~204)을 포함할 수 있다.
메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량을 확인하고 메모리(201)에 기억할 수 있다. 예를 들어, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 라이트 커맨드를 수신할 때, 메모리 장치(120)의 프리 용량을 확인할 수 있다. 예를 들어, 메모리 장치 매니저(111)는 소정 주기로 메모리 장치(120)의 프리 용량을 확인할 수 있다. 예를 들어, 메모리 장치 매니저(111)는 병렬 액세스 단위를 결정하기 위해, 메모리 장치(120)의 프리 용량을 확인할 수 있다.
메모리 장치 매니저(111)는 라이트 커맨드와 관련하여 호스트 장치(11)로부터 메모리 장치(120)로 아직 미수신된 호스트 데이터의 크기를 메모리(202)에 기억할 수 있다. 예를 들어, 메모리 장치 매니저(111)는 라이트 커맨드를 수신하면 비휘발성 메모리 장치들(130)에 라이트되어야 할 호스트 데이터의 전체 크기를 메모리(202)에 기억할 수 있다. 그리고, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 소정 크기의 호스트 데이터를 메모리 장치(120)로 수신할 때마다, 아직 호스트 장치(11) 쪽에 남아있는 호스트 데이터의 크기를 계산하여 메모리(202)에 업데이트할 수 있다.
메모리 장치 매니저(111)는 비휘발성 메모리 장치들(130)의 개수 및 하나의 비휘발성 메모리 장치에 한번에 라이트할 수 있는 데이터의 크기에 따라 최대 병렬 액세스 단위를 결정하고, 최대 병렬 액세스 단위를 메모리(203)에 기억할 수 있다.
메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량에 따라 병렬 액세스 단위를 선택하여 메모리(204)에 기억할 수 있다.
도3 내지 도7은 본 발명의 실시 예에 따라 도1의 컨트롤 유닛(110)의 동작 방법을 예시적으로 도시하는 도면들이다. 도3 내지 도7에서 메모리 장치(120)의 일부 메모리 영역이 사용 중이고, 일부 메모리 영역이 프리일 수 있다. 메모리 장치(120)의 프리 용량이 프리인 메모리 영역에 근거하여 결정될 수 있다. 한편, 도3 내지 도7에서 최대 병렬 액세스 단위는 400으로 가정할 것이다.
도3을 참조하면, 단계(S11)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 전체 크기 400의 호스트 데이터(HOSTDT)에 대한 라이트 커맨드를 수신할 수 있다.
이때 메모리 장치(120)의 프리 용량은 최대 병렬 액세스 단위 미만일 수 있다. 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 미만일 때, 메모리 장치 매니저(111)는 병렬 액세스 단위를 프리 용량 이하로 선택할 수 있다. 도3에서, 메모리 장치 매니저(111)는 병렬 액세스 단위를, 예를 들어, 메모리 장치(120)의 프리 용량으로 선택할 수 있다.
그리고, 호스트 데이터(HOSTDT)의 총 크기 400은 프리 용량을 초과할 수 있다. 따라서, 호스트 장치(11)는 호스트 데이터(HOSTDT)를 병렬 액세스 단위로 분할하여 메모리 장치(120)로 전송할 수 있다. 병렬 액세스 단위로 분할된 호스트 데이터(HOSTDT)는 호스트 데이터 세그먼트들(SG1, SG2)로 칭할 수 있다. 이를 위해, 메모리 장치 매니저(111)는 병렬 액세스 단위에 대한 정보를 포함하는 레디 신호를 호스트 장치(11)로 전송할 수 있다.
이어서 단계(S12)에서, 메모리 장치 매니저(111)는 병렬 액세스 단위의 호스트 데이터 세그먼트(SG1)를 호스트 장치(11)로부터 메모리 장치(120)로 수신할 수 있다. 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 병렬 액세스 단위의 호스트 데이터 세그먼트(SG1)를 라이트할 수 있다. 병렬 액세스 단위가 최대 병렬 액세스 단위보다 작으므로, 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들은 전체 비휘발성 메모리 장치들(130) 중 일부일 수 있다.
라이트 동작이 수행된 뒤 메모리 장치(120)에서 사용된 메모리 영역은 반환될 수 있다.
이어서 단계(S13)에서, 메모리 장치 매니저(111)는 병렬 액세스 단위의 후속 호스트 데이터 세그먼트(SG2)를 호스트 장치(11)로부터 메모리 장치(120)로 수신할 수 있다. 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들에 병렬 액세스 단위의 호스트 데이터 세그먼트(SG2)를 라이트할 수 있다.
실시 예에 따라, 병렬 액세스 단위는 호스트 데이터 세그먼트(SG2)를 수신하기 전에 메모리 장치(120)의 프리 용량에 따라 새롭게 선택될 수 있다. 예를 들어, 라이트 동작을 수행하는 중에 메모리 시스템(100)의 다른 동작이 종료하여 메모리 장치(120)의 프리 용량이 증가할 수 있다. 따라서, 메모리 장치 매니저(111)는 프리 용량의 증가에 따라, 병렬 액세스 단위를 증가시킬 수 있다. 다만 도3의 단계(S13)는 호스트 데이터 세그먼트(SG2)를 수신하기 전에 메모리 장치(120)의 프리 용량 및 병렬 액세스 단위가 일정한 경우를 도시한다.
도4를 참조하면, 단계(S21)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 전체 크기 200의 호스트 데이터(HOSTDT)에 대한 라이트 커맨드를 수신할 수 있다.
이때 메모리 장치(120)의 프리 용량은 최대 병렬 액세스 단위 미만일 수 있다. 따라서 메모리 장치 매니저(111)는 병렬 액세스 단위를, 예를 들어, 메모리 장치(120)의 프리 용량으로 선택할 수 있다.
그리고, 호스트 데이터(HOSTDT)의 총 크기 200은 메모리 장치(120)의 프리 용량과 동일일 수 있다. 따라서, 호스트 장치(11)는 호스트 데이터(HOSTDT)를 메모리 장치(120)로 전송할 수 있다. 이를 위해, 메모리 장치 매니저(111)는 호스트 데이터(HOSTDT)를 메모리 장치(120)로 전부 수신할 수 있다는 정보를 포함하는 레디 신호를 호스트 장치(11)로 전송할 수 있다.
이어서 단계(S22)에서, 메모리 장치 매니저(111)는 전체 호스트 데이터(HOSTDT)를 호스트 장치(11)로부터 메모리 장치(120)로 수신할 수 있다. 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 병렬 액세스 단위의 호스트 데이터(HOSTDT)를 라이트할 수 있다. 병렬 액세스 단위가 최대 병렬 액세스 단위보다 작으므로, 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들은 전체 비휘발성 메모리 장치들(130) 중 일부일 수 있다.
도5를 참조하면, 단계(S31)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 전체 크기 400의 호스트 데이터(HOSTDT)에 대한 라이트 커맨드를 수신할 수 있다.
이때, 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 수 있다. 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 때, 메모리 장치 매니저(111)는 최대 성능으로 동작하기 위해서 병렬 액세스 단위를 최대 병렬 액세스 단위로 선택할 수 있다.
그리고, 호스트 데이터(HOSTDT)의 총 크기 400은 메모리 장치(120)의 프리 용량 미만일 수 있다. 따라서, 호스트 장치(11)는 메모리 장치(120)로 전체 호스트 데이터(HOSTDT)를 전송할 수 있다. 이를 위해, 메모리 장치 매니저(111)는 호스트 데이터(HOSTDT)를 메모리 장치(120)로 전부 수신할 수 있다는 정보를 포함하는 레디 신호를 호스트 장치(11)로 전송할 수 있다.
이어서 단계(S32)에서, 메모리 장치 매니저(111)는 전체 호스트 데이터(HOSTDT)를 호스트 장치(11)로부터 메모리 장치(120)로 수신할 수 있다. 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들, 즉, 이 경우에는 전체 비휘발성 메모리 장치들(130)에 호스트 데이터(HOSTDT)를 라이트할 수 있다.
도6을 참조하면, 단계(S41)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 전체 크기 800의 호스트 데이터(HOSTDT)에 대한 라이트 커맨드를 수신할 수 있다.
이때, 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 수 있다. 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 때, 메모리 장치 매니저(111)는 최대 성능으로 동작하기 위해서 병렬 액세스 단위를 최대 병렬 액세스 단위로 선택할 수 있다.
그리고, 호스트 데이터(HOSTDT)의 총 크기 800은 메모리 장치(120)의 프리 용량과 동일할 수 있다. 따라서, 호스트 장치(11)는 메모리 장치(120)로 전체 호스트 데이터(HOSTDT)를 전송할 수 있다. 이를 위해, 메모리 장치 매니저(111)는 호스트 데이터(HOSTDT)를 메모리 장치(120)로 전부 수신할 수 있다는 정보를 포함하는 레디 신호를 호스트 장치(11)로 전송할 수 있다.
이어서 단계(S42)에서, 메모리 장치 매니저(111)는 전체 호스트 데이터(HOSTDT)를 호스트 장치(11)로부터 메모리 장치(120)로 수신할 수 있다. 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들, 즉, 이 경우에는 전체 비휘발성 메모리 장치들(130)에 호스트 데이터 세그먼트(SG1)를 라이트할 수 있다. 라이트 동작이 수행된 뒤 사용된 메모리 영역은 반환될 수 있다.
이어서 단계(S43)에서, 액세스 유닛(112)은 마찬가지로 전체 비휘발성 메모리 장치들(130)에 호스트 데이터 세그먼트(SG2)를 라이트할 수 있다.
도7을 참조하면, 단계(S51)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 전체 크기 1200의 호스트 데이터(HOSTDT)에 대한 라이트 커맨드를 수신할 수 있다.
이때, 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 수 있다. 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 때, 메모리 장치 매니저(111)는 최대 성능으로 동작하기 위해서 병렬 액세스 단위를 최대 병렬 액세스 단위로 선택할 수 있다.
그리고, 호스트 데이터(HOSTDT)의 총 크기 1200은 메모리 장치(120)의 프리 용량을 초과할 수 있다. 따라서, 따라서, 호스트 장치(11)는 호스트 데이터(HOSTDT)를 병렬 액세스 단위로 분할하여 메모리 장치(120)로 전송할 수 있다. 병렬 액세스 단위로 분할된 호스트 데이터(HOSTDT)는 호스트 데이터 세그먼트들(SG1~SG3)로 칭할 수 있다. 이를 위해, 메모리 장치 매니저(111)는 병렬 액세스 단위에 대한 정보를 포함하는 레디 신호를 호스트 장치(11)로 전송할 수 있다.
이어서 단계(S52)에서, 메모리 장치 매니저(111)는 병렬 액세스 단위의 호스트 데이터 세그먼트(SG1)를 호스트 장치(11)로부터 메모리 장치(120)로 수신할 수 있다. 액세스 유닛(112)은 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들, 즉, 이 경우에는 전체 비휘발성 메모리 장치들(130)에 호스트 데이터 세그먼트(SG1)를 라이트할 수 있다. 라이트 동작이 수행된 뒤 사용된 메모리 영역은 반환될 수 있다.
단계들(S53, S54)에서 호스트 데이터 세그먼트들(SG2, SG3)에 대해 라이트 동작을 수행하는 방법은, 단계(S52)의 방법과 동일하므로 상세한 설명은 생략될 것이다.
도8은 본 발명의 실시 예에 따른 메모리 시스템(100)의 동작 방법을 예시적으로 도시한 순서도이다.
도8을 참조하면, 단계(S110)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 라이트 커맨드를 수신할 수 있다. 라이트 커맨드는 비휘발성 메모리 장치들(130)에 라이트될 호스트 데이터의 전체 크기에 대한 정보를 포함할 수 있다.
단계(S120)에서, 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량을 확인할 수 있다. 만일 메모리 장치(120)의 프리 용량이 0일 경우, 메모리 장치 매니저(111)는 메모리 장치(120)에서 프리 용량이 발생했는지를 계속 확인할 수 있다.
단계(S130)에서, 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량에 근거하여 병렬 액세스 단위를 선택할 수 있다. 예를 들어, 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 이상일 때, 메모리 장치 매니저(111)는 병렬 액세스 단위를 최대 병렬 액세스 단위로 선택할 수 있다. 예를 들어, 메모리 장치(120)의 프리 용량이 최대 병렬 액세스 단위 미만일 때, 메모리 장치 매니저(111)는 병렬 액세스 단위를 메모리 장치(120)의 프리 용량 이하로 선택할 수 있다.
단계(S140)에서, 메모리 장치 매니저(111)는 라이트 커맨드에 대응하는 호스트 데이터의 크기를 메모리 장치(120)의 프리 용량과 비교하여, 선택된 크기의 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 이때, 메모리 장치(120)의 프리 용량과 비교되는 호스트 데이터의 크기는 라이트 커맨드에 근거하여 비휘발성 메모리 장치들(130)에 라이트되어야 할 호스트 데이터 중에서 메모리 장치(120)로 미수신된 호스트 데이터의 크기일 수 있다.
구체적으로, 메모리 장치 매니저(111)는, 메모리 장치(120)로 미수신된 호스트 데이터의 크기가 메모리 장치(120)의 프리 용량 이하일 때, 해당 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 메모리 장치 매니저(111)는, 메모리 장치(120)로 미수신된 호스트 데이터의 크기가 메모리 장치(120)의 프리 용량을 초과할 때, 병렬 액세스 단위의 호스트 데이터 만을 메모리 장치(120)로 수신할 수 있다.
단계(S150)에서, 액세스 유닛(112)은 메모리 장치(120)에 저장된 호스트 데이터를 병렬 액세스 단위로 비휘발성 메모리 장치들(130)에 라이트할 수 있다. 구체적으로, 액세스 유닛(112)은 병렬 액세스 단위의 호스트 데이터를 비휘발성 메모리 장치들(130) 중 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 라이트할 수 있다.
예를 들어, 메모리 장치(120)에 저장된 호스트 데이터가 병렬 액세스 단위보다 클 때, 액세스 유닛(112)은 호스트 데이터를 병렬 액세스 단위로 분할하여 비휘발성 메모리 장치들(130) 중 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 라이트할 수 있다.
예를 들어, 메모리 장치(120)에 저장된 호스트 데이터가 병렬 액세스 단위와 일치할 때, 액세스 유닛(112)은 병렬 액세스 단위의 호스트 데이터를 비휘발성 메모리 장치들(130) 중 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 라이트할 수 있다.
예를 들어, 메모리 장치(120)에 저장된 호스트 데이터가 병렬 액세스 단위보다 작을 때, 액세스 유닛(112)은 병렬 액세스 단위를 만족하도록 호스트 데이터를 다른 데이터와 병합할 수 있다. 그리고 액세스 유닛(112)은 병렬 액세스 단위의 병합된 데이터를 비휘발성 메모리 장치들(130) 중 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들에 라이트할 수 있다.
단계(S160)에서, 메모리 장치 매니저(111)는 메모리 장치(120)에서 호스트 데이터를 수신하기 위해 사용된 메모리 영역을 반환할 수 있다.
단계(S170)에서, 메모리 장치 매니저(111)는 라이트 커맨드에 대해 호스트 장치(11)로부터 아직 미수신된 호스트 데이터가 있는지 여부를 판단할 수 있다. 호스트 장치(11)로부터 미수신된 호스트 데이터가 없을 때, 절차는 종료할 수 있다. 호스트 장치(11)로부터 미수신된 호스트 데이터가 있을 때, 절차는 단계(S140)로 진행될 수 있다. 즉, 단계(S140)에서, 메모리 장치 매니저(111)는 호스트 장치(11)로부터 미수신된 호스트 데이터의 크기를 메모리 장치(120)의 프리 용량과 비교하여, 선택된 크기의 호스트 데이터를 메모리 장치(120)로 수신할 수 있다. 그리고, 액세스 유닛(112)은 상술한 방법과 유사하게 호스트 데이터를 비휘발성 메모리 장치들(130)에 라이트할 수 있다.
도9는 본 발명의 실시 예에 따른 메모리 시스템(100)의 동작 방법을 예시적으로 도시한 순서도이다.
도9를 참조하면, 단계들(S210~S270)은 도8에 도시된 단계들(S110~S170)과 유사할 수 있다. 다만, 단계(S270)에서, 호스트 장치(11)로부터 미수신된 호스트 데이터가 있을 때, 절차는 단계(S220)로 진행될 수 있다. 즉, 단계(S220)에서 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량을 확인하고, 단계(S230)에서 메모리 장치 매니저(111)는 메모리 장치(120)의 프리 용량에 근거하여 새로운 병렬 액세스 단위를 선택할 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 도1의 컨트롤 유닛(110)을 포함할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 10에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 10에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 13을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 10의 SSD(1200), 도 11의 메모리 시스템(2200), 도 12의 메모리 시스템(3200)으로 구성될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 14를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 메모리 시스템
11: 호스트 시스템
100: 메모리 시스템
110: 컨트롤 유닛
111: 메모리 장치 매니저
112: 액세스 유닛
120: 메모리 장치
130: 비휘발성 메모리 장치들

Claims (23)

  1. 메모리 장치 매니저에 의해, 호스트 장치로부터 전송된 라이트 커맨드에 응답하여 메모리 장치의 프리 용량을 확인하는 단계;
    상기 메모리 장치 매니저에 의해, 하나 이상의 비휘발성 메모리 장치들 중 전체 또는 일부에 병렬로 라이트될 데이터의 크기인 병렬 액세스 단위를 상기 프리 용량에 근거하여 선택하는 단계;
    상기 메모리 장치 매니저에 의해, 상기 라이트 커맨드에 따라 하나 이상의 비휘발성 메모리 장치들에 라이트해야 할 호스트 데이터의 크기를 상기 프리 용량과 비교하여 제1 크기의 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하는 단계; 및
    액세스 유닛에 의해, 상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 단계를 포함하는 메모리 시스템의 동작 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 병렬 액세스 단위를 선택하는 단계는,
    상기 메모리 장치 매니저에 의해, 상기 프리 용량이 최대 병렬 액세스 단위 이상일 때, 상기 병렬 액세스 단위를 상기 최대 병렬 액세스 단위로 선택하는 단계; 및
    상기 메모리 장치 매니저에 의해, 상기 프리 용량이 상기 최대 병렬 액세스 단위 미만일 때, 상기 병렬 액세스 단위를 상기 프리 용량 이하로 선택하는 단계를 포함하는 메모리 시스템의 동작 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 최대 병렬 액세스 단위는, 병렬로 액세스가능한 비휘발성 메모리 장치들의 최대 개수에 대응하는 메모리 시스템의 동작 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 호스트 데이터를 상기 메모리 장치로 수신하는 단계는,
    상기 호스트 데이터의 상기 크기가 상기 프리 용량 이하일 때, 상기 메모리 장치 매니저에 의해, 상기 호스트 데이터를 상기 메모리 장치로 전부 수신하는 단계; 및
    상기 호스트 데이터의 상기 크기가 상기 프리 용량 초과일 때, 상기 메모리 장치 매니저에 의해, 상기 호스트 데이터 전체 중 일부인 상기 병렬 액세스 단위의 호스트 데이터를 상기 메모리 장치로 수신하는 단계를 포함하는 메모리 시스템의 동작 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 비휘발성 메모리 장치들에 라이트하는 단계는,
    상기 제1 크기가 상기 병렬 액세스 단위보다 클 때, 상기 액세스 유닛에 의해, 상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 분할하여 상기 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들에 순차적으로 라이트하는 단계를 포함하는 메모리 시스템의 동작 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 비휘발성 메모리 장치들에 라이트하는 단계는,
    상기 제1 크기가 상기 병렬 액세스 단위보다 작을 때, 상기 액세스 유닛에 의해, 상기 메모리 장치로 수신된 상기 호스트 데이터를 다른 데이터와 병합함으로써 상기 병렬 액세스 단위의 병합된 데이터를 생성하고, 상기 병합된 데이터를 상기 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들에 라이트하는 단계를 포함하는 메모리 시스템의 동작 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 비휘발성 메모리 장치들에 라이트하는 단계 이후에,
    상기 메모리 장치로 미수신된 호스트 데이터가 있을 때, 상기 메모리 장치 매니저에 의해, 상기 미수신된 호스트 데이터의 크기를 상기 프리 용량과 비교하여 제2 크기의 후속 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하는 단계; 및
    상기 액세스 유닛에 의해, 상기 메모리 장치에 수신된 상기 후속 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 비휘발성 메모리 장치들에 라이트하는 단계 이후에,
    상기 메모리 장치로 미수신된 호스트 데이터가 있을 때, 상기 메모리 장치 매니저에 의해, 상기 메모리 장치의 현재 프리 용량을 확인하는 단계; 및
    상기 메모리 장치 매니저에 의해, 상기 현재 프리 용량에 근거하여 새로운 병렬 액세스 단위를 선택하는 단계;
    상기 메모리 장치 매니저에 의해, 상기 미수신된 호스트 데이터의 크기를 상기 현재 프리 용량과 비교하여 제2 크기의 후속 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하는 단계; 및
    상기 액세스 유닛에 의해, 상기 메모리 장치에 수신된 상기 후속 호스트 데이터를 상기 새로운 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 비휘발성 메모리 장치들에 라이트하는 단계 이후에,
    상기 메모리 장치 매니저에 의해, 상기 메모리 장치에서 사용된 메모리 영역을 반환하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 비휘발성 메모리 장치들에 라이트하는 단계는,
    상기 액세스 유닛에 의해, 상기 병렬 액세스 단위에 대응하는 하나 이상의 비휘발성 메모리 장치들을 병렬로 액세스하는 단계를 포함하는 메모리 시스템의 동작 방법.
  11. 삭제
  12. 하나 이상의 비휘발성 메모리 장치들; 및
    호스트 장치로부터 전송된 데이터를 임시 저장하는 메모리 장치를 포함하는 컨트롤러를 포함하되,
    상기 컨트롤러는,
    상기 호스트 장치로부터 전송된 라이트 커맨드에 응답하여 상기 메모리 장치의 프리 용량을 확인하고, 상기 비휘발성 메모리 장치들 중 전체 또는 일부에 병렬로 라이트될 데이터의 크기인 병렬 액세스 단위를 상기 프리 용량에 근거하여 선택하고, 상기 라이트 커맨드에 따라 상기 비휘발성 메모리 장치들에 라이트해야 할 호스트 데이터의 크기를 상기 프리 용량과 비교하여 제1 크기의 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하도록 구성된 메모리 장치 매니저; 및
    상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하도록 구성된 액세스 유닛을 포함하는, 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 장치 매니저는, 상기 프리 용량이 최대 병렬 액세스 단위 이상일 때, 상기 병렬 액세스 단위를 상기 최대 병렬 액세스 단위로 선택하고, 상기 프리 용량이 상기 최대 병렬 액세스 단위 미만일 때, 상기 병렬 액세스 단위를 상기 프리 용량 이하로 선택하는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 최대 병렬 액세스 단위는, 병렬로 액세스가능한 비휘발성 메모리 장치들의 최대 개수에 대응하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 장치 매니저는, 상기 호스트 데이터의 상기 크기가 상기 프리 용량 이하일 때, 상기 호스트 데이터를 상기 메모리 장치로 전부 수신하고, 상기 호스트 데이터의 상기 크기가 상기 프리 용량 초과일 때, 상기 호스트 데이터 전체 중 일부인 상기 병렬 액세스 단위의 호스트 데이터를 상기 메모리 장치로 수신하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 액세스 유닛은, 상기 제1 크기가 상기 병렬 액세스 단위보다 클 때, 상기 메모리 장치로 수신된 상기 호스트 데이터를 상기 병렬 액세스 단위로 분할하여 상기 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들에 순차적으로 라이트하는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 액세스 유닛은, 상기 제1 크기가 상기 병렬 액세스 단위보다 작을 때, 상기 메모리 장치로 수신된 상기 호스트 데이터를 다른 데이터와 병합함으로써 상기 병렬 액세스 단위의 병합된 데이터를 생성하고, 상기 병합된 데이터를 상기 병렬 액세스 단위에 대응하는 비휘발성 메모리 장치들에 라이트하는 메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 장치 매니저는, 상기 메모리 장치로 미수신된 호스트 데이터가 있을 때, 상기 제1 크기의 후속 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하고,
    상기 액세스 유닛은, 상기 메모리 장치에 수신된 상기 후속 호스트 데이터를 상기 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 메모리 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 장치 매니저는, 상기 메모리 장치로 미수신된 호스트 데이터가 있을 때, 상기 메모리 장치의 현재 프리 용량을 확인하고, 상기 현재 프리 용량에 근거하여 새로운 병렬 액세스 단위를 선택하고, 상기 미수신된 호스트 데이터의 크기를 상기 현재 프리 용량과 비교하여 제2 크기의 후속 호스트 데이터를 상기 호스트 장치로부터 상기 메모리 장치로 수신하고,
    상기 액세스 유닛은, 상기 메모리 장치에 수신된 상기 후속 호스트 데이터를 상기 새로운 병렬 액세스 단위로 상기 비휘발성 메모리 장치들에 라이트하는 메모리 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 장치 매니저는, 상기 메모리 장치에서 사용된 메모리 영역을 반환하는 메모리 시스템.
  21. 삭제
  22. 삭제
  23. 하나 이상의 비휘발성 메모리 장치들;
    메모리 장치; 및
    상기 메모리 장치의 현재 사용가능한 용량 및 최대 병렬 액세스 단위 중에서 더 작은 것을 한도로 상기 비휘발성 메모리 장치들 중 전체 또는 일부에 병렬로 라이트될 데이터의 크기인 병렬 액세스 단위를 결정하고, 최대한 상기 사용가능한 용량만큼 라이트 데이터 중 적어도 일부를 버퍼링하도록 상기 메모리 장치를 제어하고, 상기 버퍼링된 라이트 데이터를 각각이 상기 병렬 액세스 단위와 동일한 크기를 가지는 데이터 세그먼트들로 병렬적으로 저장하도록 상기 비휘발성 메모리 장치들을 제어하고, 상기 메모리 장치로부터 상기 버퍼링된 라이트 데이터를 제거하고, 상기 비휘발성 메모리 장치들이 상기 라이트 데이터를 저장할 때까지 상기 결정 및 제어하는 단계들을 반복하도록 구성된 컨트롤러를 포함하는 메모리 시스템.
KR1020180051790A 2018-05-04 2018-05-04 메모리 시스템 및 그것의 동작 방법 KR102545229B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180051790A KR102545229B1 (ko) 2018-05-04 2018-05-04 메모리 시스템 및 그것의 동작 방법
US16/201,093 US10776008B2 (en) 2018-05-04 2018-11-27 Memory system and operating method thereof
CN201811557013.3A CN110442302B (zh) 2018-05-04 2018-12-19 存储器系统及用于操作存储器系统的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180051790A KR102545229B1 (ko) 2018-05-04 2018-05-04 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190127309A KR20190127309A (ko) 2019-11-13
KR102545229B1 true KR102545229B1 (ko) 2023-06-21

Family

ID=68383883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180051790A KR102545229B1 (ko) 2018-05-04 2018-05-04 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10776008B2 (ko)
KR (1) KR102545229B1 (ko)
CN (1) CN110442302B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112770356B (zh) * 2021-01-06 2023-07-07 维沃移动通信有限公司 数据传输方法和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK0635784T3 (da) * 1993-07-23 2000-03-27 Siemens Ag Multiprocessorsystem.
EP2045762B1 (en) * 2006-07-26 2011-11-02 Panasonic Corporation Nonvolatile storage device, access device, and nonvolatile storage system
US20100017557A1 (en) * 2006-07-26 2010-01-21 Panasonic Corporation Memory controller, nonvolatile memory device,access device, and nonvolatile memory system
EP2096546B1 (en) * 2006-12-15 2018-08-08 Panasonic Corporation Write once recording device
KR101739556B1 (ko) 2010-11-15 2017-05-24 삼성전자주식회사 데이터 저장 장치, 사용자 장치 및 그것의 주소 맵핑 방법
JP5693277B2 (ja) * 2011-02-10 2015-04-01 キヤノン株式会社 記録装置及び記録方法
JP5547154B2 (ja) * 2011-09-21 2014-07-09 株式会社東芝 メモリ・デバイス
KR102108839B1 (ko) * 2013-06-12 2020-05-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 사용자 장치 및 그것의 데이터 쓰기 방법
KR20150127434A (ko) * 2014-05-07 2015-11-17 에스케이텔레콤 주식회사 메모리제어장치 및 메모리제어장치의 동작 방법
US9542284B2 (en) * 2014-08-06 2017-01-10 International Business Machines Corporation Buffered automated flash controller connected directly to processor memory bus
US9678677B2 (en) * 2014-12-09 2017-06-13 Intel Corporation Determining adjustments to the spare space in a storage device unavailable to a user based on a current consumption profile of a storage device
CN105988728A (zh) * 2014-12-11 2016-10-05 株式会社 东芝 盘装置及其控制方法
KR20160144547A (ko) * 2015-06-08 2016-12-19 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10091124B2 (en) * 2015-09-04 2018-10-02 Citrix Systems, Inc. System for early system resource constraint detection and recovery
US9870170B2 (en) * 2015-09-10 2018-01-16 Toshiba Memory Corporation Memory controller, memory system and memory control method
JP6507261B2 (ja) * 2015-11-13 2019-04-24 株式会社日立製作所 ストレージ装置、記録媒体、および記憶制御方法
CN110058786B (zh) * 2018-01-18 2022-12-02 伊姆西Ip控股有限责任公司 用于控制存储系统中的写请求的方法、装置和计算机程序产品

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
일본공개특허 제2012-168644호(2012.09.06.) 1부.*
한국공개특허 제10-2015-0127434호(2015.11.17.) 1부.*
한국공개특허 제10-2016-0144547호(2016.12.19.) 1부.*

Also Published As

Publication number Publication date
US10776008B2 (en) 2020-09-15
CN110442302B (zh) 2023-04-28
KR20190127309A (ko) 2019-11-13
US20190339868A1 (en) 2019-11-07
CN110442302A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
KR20200055267A (ko) 메모리 시스템 및 테스트 시스템
US11704048B2 (en) Electronic device
US20230273748A1 (en) Memory system, operating method thereof and computing system
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102504765B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20190087072A (ko) 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
US20210191626A1 (en) Data processing system
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR20200043814A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210121660A (ko) 메모리 시스템 및 그것의 동작 방법
KR20210091980A (ko) 메모리 시스템
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210056628A (ko) 메모리 시스템
KR102545229B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20220080254A (ko) 메모리 시스템 및 메모리 시스템의 컨트롤러
US10628067B2 (en) Memory system and operating method thereof
KR20200078101A (ko) 메모리 시스템 및 그것의 동작 방법
KR20200142698A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant