KR102504765B1 - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102504765B1
KR102504765B1 KR1020170177986A KR20170177986A KR102504765B1 KR 102504765 B1 KR102504765 B1 KR 102504765B1 KR 1020170177986 A KR1020170177986 A KR 1020170177986A KR 20170177986 A KR20170177986 A KR 20170177986A KR 102504765 B1 KR102504765 B1 KR 102504765B1
Authority
KR
South Korea
Prior art keywords
memory
performance
blocks
super
block
Prior art date
Application number
KR1020170177986A
Other languages
English (en)
Other versions
KR20190076296A (ko
Inventor
지승구
나충언
박병규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170177986A priority Critical patent/KR102504765B1/ko
Priority to US16/055,680 priority patent/US10747660B2/en
Priority to TW107136602A priority patent/TWI799456B/zh
Priority to CN201811352354.7A priority patent/CN109960466B/zh
Publication of KR20190076296A publication Critical patent/KR20190076296A/ko
Application granted granted Critical
Publication of KR102504765B1 publication Critical patent/KR102504765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

메모리 시스템은 각각이 복수의 메모리 블록들을 포함하는 복수의 메모리 장치들; 및 상기 메모리 블록들의 성능 등급들을 평가하고, 상기 성능 등급들에 근거하여 복수의 슈퍼 블록들 각각에 포함될 메모리 블록들을 선택함으로써 상기 복수의 메모리 장치들에 걸쳐 상기 슈퍼 블록들을 형성하고, 상기 슈퍼 블록들 중 오픈된 슈퍼 블록을 라이트 액세스하도록 구성된 컨트롤러를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 복수의 메모리 장치들을 병렬적으로 액세스할 때 최대의 동작 성능을 제공하는 메모리 시스템 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 각각이 복수의 메모리 블록들을 포함하는 복수의 메모리 장치들; 및 상기 메모리 블록들의 성능 등급들을 평가하고, 상기 성능 등급들에 근거하여 복수의 슈퍼 블록들 각각에 포함될 메모리 블록들을 선택함으로써 상기 복수의 메모리 장치들에 걸쳐 상기 슈퍼 블록들을 형성하고, 상기 슈퍼 블록들 중 오픈된 슈퍼 블록을 라이트 액세스하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 복수의 메모리 장치들을 포함하고, 상기 메모리 장치들 각각은 복수의 메모리 블록들을 포함하는 메모리 시스템의 동작 방법으로서, 상기 메모리 블록들의 성능 등급들을 평가하는 단계; 상기 성능 등급들에 근거하여 복수의 슈퍼 블록들 각각에 포함될 메모리 블록들을 선택함으로써 상기 복수의 메모리 장치들에 걸쳐 상기 슈퍼 블록들을 형성하는 단계; 및 상기 슈퍼 블록들 중 오픈된 슈퍼 블록을 라이트 액세스하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 및 그것의 동작 방법은 복수의 메모리 장치들을 병렬적으로 액세스할 때 최대의 동작 성능을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2a 및 도2b는 본 발명의 실시 예에 따라 도1의 컨트롤 유닛이 슈퍼 블록을 형성하는 방법을 설명하기 위한 도면들,
도3a 및 도3b는 본 발명의 실시 예에 따라 도1의 성능 등급 평가부가 메모리 블록의 성능 등급을 평가하는 방법을 설명하기 위한 도면들,
도4는 본 발명의 실시 예에 따라 도1의 그룹핑부가 메모리 블록들을 그룹핑함으로써 슈퍼 블록을 형성하는 방법을 도시하는 도면,
도5는 본 발명의 실시 예에 따른 도1의 메모리 시스템의 동작 방법을 도시하는 순서도,
도6은 본 발명의 실시 예에 따른 도1의 성능 등급 평가부의 동작 방법을 도시하는 순서도,
도7은, 본 발명의 실시 예에 따른 메모리 시스템을 도시하는 블록도,
도8은 본 발명의 실시 예에 따른 도7의 메모리 시스템의 동작 방법을 도시하는 순서도,
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
메모리 시스템(100)은 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤 유닛(110) 및 저장 매체(120)를 포함할 수 있다.
컨트롤 유닛(110)은 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(110)은 호스트 장치의 요청을 처리하기 위해서 저장 매체(120)를 액세스할 수 있다. 또한, 컨트롤 유닛(110)은 호스트 장치의 요청과 무관하게 메모리 시스템(100)의 내부 관리 동작 또는 백그라운드 동작을 수행하기 위해서 저장 매체(120)를 액세스할 수 있다. 저장 매체(120)로의 액세스는 라이트 액세스 및 리드 액세스를 포함할 수 있다. 컨트롤 유닛(110)은 저장 매체(120)의 라이트 동작 및 리드 동작을 제어함으로써 저장 매체(120)를 액세스할 수 있다.
컨트롤 유닛(110)은 저장 매체(120)에 포함된 메모리 장치들(D1~D4)에 걸쳐 복수의 슈퍼 블록들(SPn)을 형성하고, 슈퍼 블록들(SPn) 중 선택된 슈퍼 블록을 오픈하고, 라이트 액세스할 수 있다. 슈퍼 블록을 "오픈"하는 것은 데이터를 저장할 슈퍼 블록을 지정하는 것을 의미할 수 있다. 컨트롤 유닛(110)은 슈퍼 블록들(SPn) 중 그 시점에 오픈되어 있는 슈퍼 블록만을 라이트 액세스할 수 있다. 오픈된 슈퍼 블록에 더 이상 빈 영역이 없을 때, 해당 슈퍼 블록은 "닫혀"질 수 있다. 컨트롤 유닛(110)은 현재 오픈된 슈퍼 블록에 더 이상 빈 영역이 없을 때, 새로운 슈퍼 블록을 선택하고 오픈할 수 있다. 어떤 시점에 오픈된 슈퍼 블록들의 개수는 하나 이상일 수 있다. 컨트롤 유닛(110)은 다양한 용도들 별로 하나 이상의 슈퍼 블록들을 오픈할 수 있다.
도2a 및 도2b는 본 발명의 실시 예에 따라 도1의 컨트롤 유닛(110)이 슈퍼 블록을 형성하는 방법을 설명하기 위한 도면들이다.
도2a를 참조하면, 우선, 메모리 장치들(D1~D4) 각각은 복수의 메모리 블록들(MB)을 포함할 수 있다. 예를 들어, 메모리 장치(D1)는 복수의 메모리 블록들(MB11~MB1j)을 포함할 수 있다. 메모리 블록은 메모리 장치가 소거 동작을 수행하는 단위일 수 있다. 다른 말로 하면, 메모리 장치는 메모리 블록에 저장된 데이터를 한번에 소거할 수 있다. 메모리 장치는 하나 이상의 메모리 블록들에 대해 소거 동작을 동시에 수행할 수 있다.
메모리 블록들(MB) 각각은 메모리 유닛들을 포함할 수 있다. 예를 들어, 메모리 블록(MB11)은 메모리 유닛들(MU11~MU1k)을 포함할 수 있다. 메모리 유닛은 메모리 장치가 라이트 동작 및 리드 동작을 수행하는 단위일 수 있다. 다른 말로 하면, 메모리 장치는 데이터를 메모리 유닛에 한번에 라이트하거나 메모리 유닛으로부터 한번에 리드할 수 있다. 메모리 장치는 하나 이상의 메모리 유닛들에 대해 라이트 동작 및 리드 동작을 동시에 수행할 수 있다.
컨트롤 유닛(110)은 메모리 장치들(D1~D4)에 걸쳐 슈퍼 블록들(SP11~SP1j)을 형성할 수 있다. 컨트롤 유닛(110)은 메모리 장치들(D1~D4) 각각에서 하나의 메모리 블록을 선택하고, 선택된 메모리 블록들을 단일의 슈퍼 블록으로 그룹핑할 수 있다. 예를 들어, 컨트롤 유닛(110)은 메모리 장치들(D1~D4)에서 메모리 블록들(MB11, MB21, MB31, MB41)을 선택하고 그룹핑하여 슈퍼 블록(SP11)을 형성할 수 있다. 슈퍼 블록들(SP11~SP1j) 각각은 메모리 장치 당 하나의 메모리 블록을 포함할 수 있다.
단일의 슈퍼 블록, 예를 들어, 슈퍼 블록(SP11)에 포함된 메모리 블록들(MB11, MB21, MB31, MB41)은 병렬적으로 라이트 액세스될 수 있다. 즉, 컨트롤 유닛(110)은 저장 매체(120)에 데이터를 저장하기 위해, 슈퍼 블록을 오픈하고, 오픈된 슈퍼 블록에 포함된 메모리 블록들을 병렬적으로 라이트 액세스할 수 있다.
본 발명에서 단일의 슈퍼 블록으로 그룹핑되는 메모리 블록들의 위치는 제한이 없다. 예를 들어, 컨트롤 유닛(110)은 각각의 메모리 장치들(D1~D4)에서 동일한 블록 오프셋 값을 가진 메모리 블록들을 단일의 슈퍼 블록으로 그룹핑할 수 있다. 메모리 블록의 블록 오프셋 값은 메모리 장치에서 해당 메모리 블록에 부여된 순번 또는 어드레스일 수 있다. 예를 들어, 슈퍼 블록(SP11)으로 그룹핑되는 메모리 블록들(MB11, MB21, MB31, MB41)은 각각의 메모리 장치들(D1~D4)에서 블록 오프셋 값 "1"을 가질 수 있다.
다른 예로서, 컨트롤 유닛(110)은 각각의 메모리 장치들(D1~D4)에서 서로 다른 블록 오프셋 값들을 가진 메모리 블록들을 단일의 슈퍼 블록으로 그룹핑할 수 있다.
도2b를 참조하면, 컨트롤 유닛(110)은 메모리 장치들(D1~D4)에 걸쳐 슈퍼 블록들(SP21~SP2i)을 형성할 수 있다. 컨트롤 유닛(110)은 도2a와 달리 메모리 장치들(D1~D4) 각각에서 두개의 메모리 블록들을 선택하고, 선택된 메모리 블록들을 단일의 슈퍼 블록으로 그룹핑할 수 있다.
한편, 메모리 장치들(D1~D4) 각각은 동일한 슈퍼 블록에 포함된 메모리 블록들을 동시에 액세스할 수 있다. 예를 들어, 메모리 장치(D1)는 슈퍼 블록(SP21)에 포함된 메모리 블록들(MB11, MB12)을 동시에 액세스할 수 있다.
실시 예에 따라, 컨트롤 유닛(110)은 메모리 장치들(D1~D4) 각각에서 두개보다 많은 메모리 블록들을 선택하고 선택된 메모리 블록들을 단일의 슈퍼 블록으로 그룹핑할 수 있을 것이다.
상술한 바와 같이 형성된 슈퍼 블록의 성능은, 그것에 포함된 메모리 블록들 각각의 성능에 의해 결정될 수 있다. 슈퍼 블록에 포함된 메모리 블록들은 병렬적으로 액세스되기 때문에, 슈퍼 블록에 대한 동작 성능은 메모리 블록들 중 결국 저성능으로 동작하는 메모리 블록에 의해 결정될 수 있다. 즉, 고성능의 동작은 저성능의 동작에 의해 가려질 수 있고, 이는 저장 매체(120) 전체에 대한 성능 저하를 유발할 수 있다.
다시 도1을 참조하면, 슈퍼 블록들(SP1~SPn)은 본 발명의 실시 예에 따라 메모리 블록들 각각의 성능을 고려하여 형성될 수 있다. 후술할 방법에 따르면, 슈퍼 블록들(SP1~SPn) 각각은 유사한 성능을 가진 메모리 블록들로 구성될 수 있다. 따라서, 고성능으로 동작하는 메모리 블록들은 최대의 성능을 제공할 수 있고, 저성능으로 동작하는 메모리 블록들은 고성능으로 동작하는 메모리 블록들을 가리지 않는다.
컨트롤 유닛(110)은 성능 등급 평가부(111) 및 그룹핑부(112)를 포함할 수 있다.
성능 등급 평가부(111)는 메모리 장치들(D1~D4)에 포함된 메모리 블록들, 예를 들어, 도2a의 메모리 블록들(MB) 각각의 성능 등급을 평가할 수 있다.
우선, 성능 등급 평가부(111)는 메모리 블록들(MB) 각각에 포함된 메모리 유닛들의 성능 값들을 산출할 수 있다. 성능 등급 평가부(111)는 메모리 유닛에 대해 메모리 장치가 수행한 액세스 동작의 수행 시간, 즉, 액세스 동작 시간에 근거하여 메모리 유닛의 성능 값을 산출할 수 있다.
성능 등급 평가부(111)는 메모리 유닛들의 성능 값들에 근거하여 메모리 블록들(MB) 각각의 성능 등급을 평가할 수 있다. 성능 등급 평가부(111)는 어떤 메모리 블록에 포함된 메모리 유닛들의 성능 값들에 근거하여 해당 메모리 블록의 성능 등급을 평가할 수 있다. 예를 들어, 성능 등급 평가부(111)는 메모리 블록에 포함된 메모리 유닛들의 성능 값들의 대표 성능 값을 산출하고, 대표 성능 값에 대응하는 등급을 해당 메모리 블록의 성능 등급으로 평가할 수 있다. 성능 등급 평가부(111)의 동작 방법은 도3을 통해 상세하게 설명될 것이다.
그룹핑부(112)는 성능 등급 평가부(111)에 의해 평가된 성능 등급들(BPG)에 근거하여 슈퍼 블록들(SP1~SPn) 각각에 포함될 메모리 블록들을 선택함으로써 슈퍼 블록들(SP1~SPn)을 형성할 수 있다. 그룹핑부(112)는 슈퍼 블록들(SP1~SPn) 각각이 동일한 성능 등급을 가지는 메모리 블록들을 포함하도록 슈퍼 블록들(SP1~SPn)을 형성할 수 있다. 슈퍼 블록들(SP1~SPn) 각각은 동일한 성능 등급을 가지는 메모리 블록들로 구성될 수 있다. 그룹핑부(112)의 동작 방법은 도4를 통해 상세하게 설명될 것이다.
성능 등급 평가부(111) 및 그룹핑부(112)는 메모리 시스템(100)의 최초 동작 시에 또는 사용 중에, 상술한 동작들을 수행할 수 있다.
저장 매체(120)는 컨트롤 유닛(110)의 제어에 따라, 컨트롤 유닛(110)으로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤 유닛(110)으로 전송할 수 있다. 저장 매체(120)는 메모리 장치들(D1~D4)을 포함할 수 있다.
메모리 장치들(D1~D4) 각각은 비휘발성 메모리 장치일 수 있다. 비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
메모리 장치들(D1~D4) 각각은 휘발성 메모리 장치일 수 있다. 휘발성 메모리 장치는 DRAM(Dynamic Random Access Memory, SDRAM(Synchronous Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 저장 매체(120)가 4개의 메모리 장치들(D1~D4)을 포함하는 것으로 도시하나, 본 발명의 실시 예는 이에 제한되지 않는다.
도3a 및 도3b는 본 발명의 실시 예에 따라 도1의 성능 등급 평가부(111)가 도2a의 메모리 블록(MB11)의 성능 등급을 평가하는 방법을 설명하기 위한 도면들이다. 컨트롤 유닛(110)은 도2a의 메모리 블록들(MB) 각각의 성능 등급을 후술할 방법에 따라 평가할 수 있다.
도3a를 참조하면, 도1의 성능 등급 평가부(111)는 메모리 블록(MB11)에 포함된 각각의 메모리 유닛들(MU11~MU1k)의 성능 값들(UPV1~UPVk)을 산출할 수 있다. 성능 등급 평가부(111)는 어떤 메모리 유닛에 대해 메모리 장치(D1)가 수행한 액세스 동작의 수행 시간, 즉, 액세스 동작 시간에 근거하여 메모리 유닛의 성능 값을 산출할 수 있다.
예를 들어, 성능 등급 평가부(111)는 메모리 유닛(MU11)에 대해 메모리 장치(D1)가 라이트 동작을 수행하도록 제어함으로써 라이트 동작의 수행 시간을 산출하고, 라이트 동작의 수행 시간에 근거하여 해당 메모리 유닛(MU11)의 성능 값(UPV1)을 산출할 수 있다. 라이트 동작의 수행 시간은, 예를 들어, 성능 등급 평가부(111)가 메모리 장치(D1)로 라이트 동작을 지시한 때로부터, 라이트 동작의 수행 완료를 메모리 장치(D1)로부터 보고받을 때까지 걸리는 시간일 수 있다.
라이트 동작과 유사하게, 성능 등급 평가부(111)는 메모리 유닛(MU11)에 대해 메모리 장치(D1)가 리드 동작을 수행하도록 제어함으로써 리드 동작의 수행 시간을 산출하고, 리드 동작의 수행 시간에 근거하여 해당 메모리 유닛(MU11)의 성능 값(UPV1)을 산출할 수 있다. 리드 동작의 수행 시간은, 예를 들어, 성능 등급 평가부(111)가 메모리 장치(D1)로 리드 동작을 지시한 때로부터 리드 동작의 수행 완료를 메모리 장치(D1)로부터 보고받을 때까지 걸리는 시간일 수 있다.
실시 예에 따라, 성능 등급 평가부(111)는 메모리 유닛(MU11)에 대한 라이트 동작, 리드 동작 및 소거 동작의 수행 시간들을 종합적으로 반영하여 해당 메모리 유닛(MU11)의 성능 값(UPV1)을 산출할 수 있다.
그리고, 성능 등급 평가부(111)는 메모리 유닛들(MU11~MU1k)의 성능 값들(UPV1~UPVk)에 근거하여 메모리 블록(MB11)의 성능 등급을 평가할 수 있다. 성능 등급은, 예를 들어, 3개의 레벨들, 즉, 고성능, 중간성능 및 저성능을 포함할 수 있다. 그러나 실시 예에 따라, 성능 등급은 더 세분화된 레벨들을 포함할 수 있다.
구체적으로, 성능 등급 평가부(111)는 성능 값들(UPV1~UPVk)의 대표 성능 값을 산출하고, 대표 성능 값에 대응하는 성능 등급을 메모리 블록(MB11)의 성능 등급으로 평가할 수 있다. 예를 들어, 도3b에 도시된 바와 같이, 성능 등급 평가부(111)는 성능 등급의 레벨들에 각각 대응하는 범위들을 대표 성능 값과 비교하여 대표 성능 값에 대응하는 성능 등급을 결정할 수 있다.
다시 도3a를 참조하면, 성능 값들(UPV1~UPVk)의 대표 성능 값은, 예를 들어, 성능 값들(UPV1~UPVk)의 최솟값, 최댓값, 평균값 또는 소정 기준에 따라 환산된 어떤 값일 수 있다.
다른 예로서, 성능 값들(UPV1~UPVk)의 대표 성능 값은, 예를 들어, 메모리 유닛들(MU11~MU1k) 중 선택된 어느 하나의 성능 값일 수 있다. 필요에 따라 성능 등급 평가부(111)는 대표 성능 값을 산출하기 위해 메모리 유닛들(MU11~MU1k) 중 일부에 대해서만 성능 값들을 산출할 수도 있다.
실시 예에 따라, 성능 등급 평가부(111)는 메모리 블록(MB11)에 대해 메모리 장치(D1)가 소거 동작을 수행하도록 제어함으로써 소거 동작의 수행 시간을 산출하고, 소거 동작의 수행 시간에 근거하여 메모리 블록(MB11)의 성능 값을 산출할 수 있다. 소거 동작의 수행 시간은, 예를 들어, 성능 등급 평가부(111)가 메모리 장치(D1)로 소거 동작을 지시한 때로부터 소거 동작의 수행 완료를 메모리 장치(D1)로부터 보고받을 때까지 걸리는 시간일 수 있다. 성능 등급 평가부(111)는 앞서, 성능 값들(UPV1~UPVk)의 대표 성능 값에 근거하여 메모리 블록(MB11)의 성능 등급을 평가한 방법과 유사하게, 소거 동작에 근거한 메모리 블록(MB11)의 성능 값을 대표 성능 값으로 보아 메모리 블록(MB11)의 성능 등급을 평가할 수 있다.
도4는 본 발명의 실시 예에 따라 도1의 그룹핑부(112)가 메모리 블록들(MB11~MB43)을 그룹핑함으로써 슈퍼 블록(SP31)을 형성하는 방법을 도시하는 도면이다. 도4는 메모리 장치들(D1~D4)에 포함된 일부의 메모리 블록들(MB11~MB43)을 도시한다. 또한, 도4는, 성능 등급 평가부(111)에 의해 평가된 메모리 블록들(MB11~MB43)의 성능 등급들, 즉, 고성능, 중간성능 및 저성능의 등급들을 도시한다.
도4를 참조하면, 그룹핑부(112)는 동일한 성능 등급을 가지는 메모리 블록들, 예를 들어, 고성능으로 평가받은 메모리 블록들(MB11, MB22, MB31, MB41)을 슈퍼 블록(SP31)으로 그룹핑할 수 있다.
다른 예로서, 미도시되었지만, 그룹핑부(112)는 저성능으로 평가받은 메모리 블록들(MB13, MB21, MB32, MB42)을 단일의 슈퍼 블록으로 그룹핑할 수 있다.
즉, 그룹핑부(112)는 메모리 장치들(D1~D4) 각각에서 동일한 성능 등급을 가지는 메모리 블록을 선택하고, 선택된 메모리 블록들을 슈퍼 블록으로 그룹핑할 수 있다.
따라서, 본 발명에 따르면, 고성능으로 동작하는 메모리 블록들(MB11, MB22, MB31, MB41)은 슈퍼 블록(SP31)으로 그룹핑되어 병렬적으로 액세스됨으로써 최대의 성능을 제공할 수 있다.
도5는 본 발명의 실시 예에 따른 도1의 메모리 시스템(100)의 동작 방법을 도시하는 순서도이다.
도5를 참조하면, 단계(S110)에서, 성능 등급 평가부(111)는 메모리 장치들(D1~D4)에 포함된 메모리 블록들의 성능 등급들(BPG)을 평가할 수 있다.
단계(S120)에서, 그룹핑부(112)는 성능 등급들(BPG)에 근거하여 슈퍼 블록들(SP1~SPn) 각각에 포함될 메모리 블록들을 선택함으로써 슈퍼 블록들(SP1~SPn)을 형성할 수 있다. 그룹핑부(112)는 슈퍼 블록들(SP1~SPn) 각각이 동일한 성능 등급을 가지는 메모리 블록들을 포함하도록 슈퍼 블록들(SP1~SPn)을 형성할 수 있다.
단계(S130)에서, 컨트롤 유닛(110)은 슈퍼 블록들(SP1~SPn) 중 오픈된 슈퍼 블록을 라이트 액세스할 수 있다. 컨트롤 유닛(110)은 오픈된 슈퍼 블록에 포함된 메모리 블록들을 병렬적으로 라이트 액세스할 수 있다.
도6은 본 발명의 실시 예에 따른 도1의 성능 등급 평가부(111)의 동작 방법을 도시하는 순서도이다. 도6에 도시된 절차들은 도5의 단계(S110)의 실시 예일 수 있다. 도6은 도1의 성능 등급 평가부(111)가 어떤 메모리 블록의 성능 등급을 평가하는 방벙을 도시한다.
도6을 참조하면, 단계(S210)에서, 성능 등급 평가부(111)는 메모리 블록에 포함된 하나 이상의 메모리 유닛들의 성능 값들을 산출할 수 있다. 성능 등급 평가부(111)는 메모리 유닛에 대해 메모리 장치가 수행한 액세스 동작의 수행 시간, 즉, 액세스 동작 시간에 근거하여 해당 메모리 유닛의 성능 값을 산출할 수 있다.
단계(S220)에서, 성능 등급 평가부(111)는 메모리 유닛들의 성능 값들에 근거하여 메모리 블록의 성능 등급을 평가할 수 있다. 성능 등급 평가부(111)는 성능 값들의 대표 성능 값을 산출하고, 대표 성능 값에 대응하는 등급을 해당 메모리 블록의 성능 등급으로 평가할 수 있다.
도7은, 본 발명의 실시 예에 따른 메모리 시스템(200)을 도시하는 블록도이다.
도7을 참조하면, 메모리 시스템(200)은 컨트롤 유닛(210) 및 저장 매체(220)를 포함할 수 있다. 저장 매체(220)는 도1의 저장 매체(120)와 실질적으로 동일하게 구성되고 동작할 수 있다.
컨트롤 유닛(210)은 성능 등급 평가부(211), 그룹핑부(212) 및 슈퍼 블록 오픈부(213)를 포함할 수 있다. 성능 등급 평가부(211) 및 그룹핑부(212)는 도1의 성능 등급 평가부(111) 및 그룹핑부(112)와 실질적으로 동일하게 구성되고 동작할 수 있다. 따라서, 이에 대한 상세한 설명은 생략될 것이다.
슈퍼 블록 오픈부(213)는 슈퍼 블록들(SP1~SPn) 중 오픈할 슈퍼 블록을 결정할 수 있다. 슈퍼 블록 오픈부(213)는 슈퍼 블록들(SP1~SPn)의 슈퍼 블록 성능 등급들을 평가함으로써 용도에 맞게 적절한 슈퍼 블록을 선택할 수 있다.
구체적으로, 슈퍼 블록 오픈부(213)는 어떤 슈퍼 블록에 포함된 메모리 블록들의 성능 등급들에 근거하여 해당 슈퍼 블록의 슈퍼 블록 성능 등급을 평가할 수 있다. 예를 들어, 그룹핑부(212)가 동일한 성능 등급을 가지는 메모리 블록들을 슈퍼 블록으로 그룹핑할 때, 슈퍼 블록 오픈부(213)는 해당 메모리 블록들의 성능 등급을 해당 슈퍼 블록의 슈퍼 블록 성능 등급으로 평가할 수 있다.
예를 들어, 도4에 도시된 슈퍼 블록(SP31)은 고성능의 메모리 블록들(MB11, MB22, MB31, MB41)로 구성되므로 슈퍼 블록 오픈부(213)는 슈퍼 블록(SP31)의 슈퍼 블록 성능 등급을 고성능으로 평가할 수 있다. 슈퍼 블록 오픈부(213)는 그룹핑부(112)로부터 그룹핑 결과, 즉, 슈퍼 블록들(SP1~SPn) 각각에 포함된 메모리 블록들 및 메모리 블록들의 성능 등급들을 전달받아 슈퍼 블록 성능 등급을 평가하는데 참조할 수 있다.
슈퍼 블록 오픈부(213)는 슈퍼 블록들(SP1~SPn)의 슈퍼 블록 성능 등급들에 근거하여 사용 목적에 따라 오픈할 슈퍼 블록을 결정할 수 있다. 즉, 슈퍼 블록 오픈부(213)는 슈퍼 블록들(SP1~SPn)의 슈퍼 블록 성능 등급들에 근거하여 슈퍼 블록들(SP1~SPn)에 다양한 용도를 할당할 수 있다.
예를 들어, 슈퍼 블록 오픈부(213)는 호스트 라이트 동작을 위한 호스트 라이트 슈퍼 블록을 결정할 수 있다. 호스트 라이트 동작은 호스트 장치의 요청에 의해 수행되는 라이트 동작을 포함할 수 있다. 따라서, 호스트 라이트 슈퍼 블록은 호스트 라이트 동작에 따른 데이터를 저장하기 위해 사용될 수 있다.
다른 예로서, 슈퍼 블록 오픈부(213)는 백그라운드 동작을 위한 백그라운드 슈퍼 블록을 결정할 수 있다. 백그라운드 동작은 호스트 장치의 요청과 무관하게 메모리 시스템(100)의 관리 동작을 위해 수행되는 라이트 동작을 포함할 수 있다. 따라서, 백그라운드 슈퍼 블록은 백그라운드 동작에 따른 데이터를 저장하기 위해 사용될 수 있다.
여기에서, 슈퍼 블록 오픈부(213)는 기준보다 낮은 또는 저성능의 슈퍼 블록 성능 등급을 가진 슈퍼 블록을 백그라운드 슈퍼 블록으로 결정할 수 있다. 즉, 백그라운드 동작은 신속하게 수행될 필요성이 적기 때문에, 저성능의 슈퍼 블록이 백그라운드 동작에서 사용될 수 있다. 슈퍼 블록 오픈부(213)는 보다 높은 성능, 예를 들어, 중간 성능 또는 고성능의 슈퍼 블록을 호스트 라이트 슈퍼 블록으로 결정할 수 있다. 따라서, 호스트 라이트 동작은 지체없이 처리될 수 있다.
다른 예로서, 슈퍼 블록 오픈부(213)는 슈퍼 블록들(SP1~SPn) 중 예비 슈퍼 블록을 결정할 수 있다. 슈퍼 블록 오픈부(213)는 기준보다 낮은 또는 저성능의 슈퍼 블록 성능 등급을 가진 슈퍼 블록을 예비 슈퍼 블록으로 결정할 수 있다. 따라서, 저성능의 슈퍼 블록의 사용을 자제함으로써 메모리 시스템(100)은 높은 성능이 유지할 수 있다.
도8은 본 발명의 실시 예에 따른 도7의 메모리 시스템(100)의 동작 방법을 도시하는 순서도이다.
도8을 참조하면, 단계(S310)에서, 성능 등급 평가부(211)는 메모리 장치들(D1~D4)에 포함된 메모리 블록들의 성능 등급들(BPG)을 평가할 수 있다.
단계(S320)에서, 그룹핑부(212)는 성능 등급들(BPG)에 근거하여 슈퍼 블록들(SP1~SPn) 각각에 포함될 메모리 블록들을 선택함으로써 슈퍼 블록들(SP1~SPn)을 형성할 수 있다. 그룹핑부(212)는 슈퍼 블록들(SP1~SPn) 각각이 동일한 성능 등급을 가지는 메모리 블록들을 포함하도록 슈퍼 블록들(SP1~SPn)을 형성할 수 있다.
단계(S330)에서, 슈퍼 블록 오픈부(213)는 슈퍼 블록들(SP1~SPn) 각각에 포함된 메모리 블록들의 성능 등급들에 근거하여 슈퍼 블록들(SP1~SPn)의 슈퍼 블록 성능 등급들을 평가할 수 있다.
단계(S340)에서, 슈퍼 블록 오픈부(213)는 슈퍼 블록 성능 등급들에 근거하여 슈퍼 블록들(SP1~SPn) 중 오픈할 슈퍼 블록을 결정할 수 있다. 슈퍼 블록 오픈부(213)는 슈퍼 블록 성능 등급들에 근거하여 사용 목적에 맞게 적절한 슈퍼 블록을 선택하고 오픈할 수 있다.
단계(S350)에서, 컨트롤 유닛(110)은 슈퍼 블록들(SP1~SPn) 중 오픈된 슈퍼 블록을 라이트 액세스할 수 있다. 컨트롤 유닛(110)은 오픈된 슈퍼 블록에 포함된 메모리 블록들을 병렬적으로 라이트 액세스할 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 도1의 컨트롤 유닛(110) 또는 도7의 컨트롤 유닛(210)을 포함할 수 있다. 컨트롤 유닛(1212)은 비휘발성 메모리 장치들(1231~123n) 중 공통의 채널에 연결된 비휘발성 메모리 장치들에 걸쳐 상술한 방법들에 따라 슈퍼 블록들을 형성할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 11를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 7의 메모리 시스템(200), 도 9의 SSD(1200), 도 10의 메모리 시스템(2200), 도 11의 메모리 시스템(3200)으로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 13을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤 유닛
111: 성능 등급 평가부
112: 그룹핑부
120: 저장 매체
D1~D4: 메모리 장치들
SP1~SPn: 슈퍼 블록들

Claims (22)

  1. 각각이 복수의 메모리 블록들을 포함하되, 상기 복수의 메모리 블록들 각각은 하나 이상의 메모리 유닛들을 포함하는, 복수의 메모리 장치들; 및
    메모리 블록에 포함된 하나 이상의 메모리 유닛들의 성능 값들을 산출하고, 상기 하나 이상의 메모리 유닛들의 성능 값들에 근거하여 상기 메모리 블록의 성능 등급을 평가하고, 상기 복수의 메모리 블록들의 성능 등급들에 근거하여 복수의 슈퍼 블록들 각각에 포함될 메모리 블록들을 선택함으로써 상기 복수의 메모리 장치들에 걸쳐 상기 슈퍼 블록들을 형성하고, 상기 슈퍼 블록들 중 오픈된 슈퍼 블록을 라이트 액세스하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 메모리 장치가 대응하는 메모리 유닛에 대해 리드 동작을 수행하는 시간에 근거하여 상기 하나 이상의 메모리 유닛들 각각의 성능 값을 산출하고, 상기 슈퍼 블록들 중에서 낮은 성능의 슈퍼 블록을 백그라운드 동작에서 데이터가 저장되는 백그라운드 슈퍼 블록으로 지정하는 메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는 상기 슈퍼 블록들 각각이 동일한 성능 등급을 가지는 메모리 블록들을 포함하도록 상기 슈퍼 블록들을 형성하는 메모리 시스템.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는 상기 성능 값들의 대표 성능 값을 산출하고, 상기 대표 성능 값에 대응하는 등급을 상기 메모리 블록의 상기 성능 등급으로 평가하는 메모리 시스템.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는 슈퍼 블록에 포함된 메모리 블록들의 성능 등급들에 근거하여 상기 슈퍼 블록의 슈퍼 블록 성능 등급을 평가하고, 상기 슈퍼 블록들의 슈퍼 블록 성능 등급들에 근거하여 상기 슈퍼 블록들 중 오픈할 슈퍼 블록을 결정하는 메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 컨트롤러는 상기 슈퍼 블록 성능 등급들에 근거하여 상기 슈퍼 블록들 중 슈퍼 블록 성능 등급이 기준보다 낮은 슈퍼 블록을 예비 슈퍼 블록으로 결정하는 메모리 시스템.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는 상기 오픈된 슈퍼 블록에 더 이상 빈 영역이 없을 때, 상기 슈퍼 블록들 중 새로운 슈퍼 블록을 오픈하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는 상기 오픈된 슈퍼 블록에 포함된 메모리 블록들을 병렬적으로 라이트 액세스하는 메모리 시스템.
  11. 복수의 메모리 장치들을 포함하되, 상기 메모리 장치들 각각은 복수의 메모리 블록들을 포함하고, 상기 복수의 메모리 블록들 각각은 하나 이상의 메모리 유닛들을 포함하는 메모리 시스템의 동작 방법으로서,
    메모리 블록에 포함된 하나 이상의 메모리 유닛들의 성능 값들을 산출하는 단계;
    상기 성능 값들에 근거하여 상기 메모리 블록의 성능 등급을 평가하는 단계;
    상기 복수의 메모리 블록들의 성능 등급들에 근거하여 복수의 슈퍼 블록들 각각에 포함될 메모리 블록들을 선택함으로써 상기 복수의 메모리 장치들에 걸쳐 상기 슈퍼 블록들을 형성하는 단계;
    상기 슈퍼 블록들 중에서 낮은 성능의 슈퍼 블록을 백그라운드 동작에서 데이터가 저장되는 백그라운드 슈퍼 블록으로 지정하는 단계; 및
    상기 슈퍼 블록들 중 오픈된 슈퍼 블록을 라이트 액세스하는 단계를 포함하되,
    상기 메모리 유닛들의 상기 성능 값들을 산출하는 단계는, 메모리 장치가 대응하는 메모리 유닛에 대해 액세스 동작을 수행하는 시간에 근거하여 상기 메모리 유닛들 각각의 성능 값을 산출하는 단계를 포함하는 메모리 시스템의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 슈퍼 블록들을 형성하는 단계는,
    상기 슈퍼 블록들 각각이 동일한 성능 등급을 가지는 메모리 블록들을 포함하도록 상기 슈퍼 블록들을 형성하는 단계를 포함하는 메모리 시스템의 동작 방법.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 메모리 블록의 상기 성능 등급을 평가하는 단계는,
    상기 성능 값들의 대표 성능 값을 산출하는 단계; 및
    상기 대표 성능 값에 대응하는 등급을 상기 메모리 블록의 상기 성능 등급으로 평가하는 단계를 포함하는 메모리 시스템의 동작 방법.
  15. 삭제
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    슈퍼 블록에 포함된 메모리 블록들의 성능 등급들에 근거하여 상기 슈퍼 블록의 슈퍼 블록 성능 등급을 평가하는 단계; 및
    상기 슈퍼 블록들의 슈퍼 블록 성능 등급들에 근거하여 상기 슈퍼 블록들 중 오픈할 슈퍼 블록을 결정하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 슈퍼 블록 성능 등급들에 근거하여 상기 슈퍼 블록들 중 예비 슈퍼 블록을 결정하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 오픈된 슈퍼 블록에 더 이상 빈 영역이 없을 때, 상기 슈퍼 블록들 중 새로운 슈퍼 블록을 오픈하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 오픈된 슈퍼 블록을 라이트 액세스하는 단계는,
    상기 오픈된 슈퍼 블록에 포함된 메모리 블록들을 병렬적으로 라이트 액세스하는 단계를 포함하는 메모리 시스템의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 액세스 동작은 라이트 동작 및 리드 동작 중 어느 하나인 메모리 시스템의 동작 방법.
  22. 각각이 복수의 메모리 유닛들을 포함하는 복수의 메모리 블록들; 및
    메모리 유닛들의 성능 값들에 근거하여 메모리 블록들의 성능 등급들을 각각 평가하고, 상기 복수의 메모리 블록들 중에서 유사한 성능 등급들을 가진 둘 이상의 메모리 블록들을 슈퍼 블록들로 그룹핑하고, 높은 성능 등급의 메모리 블록들을 포함하는 높은 성능의 슈퍼 블록을 외부로부터 요청된 데이터를 저장하기 위해 할당하고 낮은 성능 등급의 메모리 블록들을 포함하는 낮은 성능의 슈퍼 블록을 내부로부터 요청된 데이터를 저장하기 위해 할당하도록 구성된 컨트롤러를 포함하되,
    상기 컨트롤러는 메모리 장치가 대응하는 메모리 유닛에 대해 액세스 동작을 수행하는 시간에 근거하여 상기 메모리 유닛들 각각의 성능 값을 산출하는 메모리 시스템.
KR1020170177986A 2017-12-22 2017-12-22 메모리 시스템 및 그것의 동작 방법 KR102504765B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170177986A KR102504765B1 (ko) 2017-12-22 2017-12-22 메모리 시스템 및 그것의 동작 방법
US16/055,680 US10747660B2 (en) 2017-12-22 2018-08-06 Method and system for forming and using memory superblocks based on performance grades
TW107136602A TWI799456B (zh) 2017-12-22 2018-10-17 記憶體系統及其操作方法
CN201811352354.7A CN109960466B (zh) 2017-12-22 2018-11-14 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177986A KR102504765B1 (ko) 2017-12-22 2017-12-22 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190076296A KR20190076296A (ko) 2019-07-02
KR102504765B1 true KR102504765B1 (ko) 2023-03-03

Family

ID=66950381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177986A KR102504765B1 (ko) 2017-12-22 2017-12-22 메모리 시스템 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US10747660B2 (ko)
KR (1) KR102504765B1 (ko)
CN (1) CN109960466B (ko)
TW (1) TWI799456B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087853B2 (en) 2019-09-10 2021-08-10 Elite Semiconductor Memory Technology Inc. Power-on over-erasure correction method and memory device utilizing same
TWI717140B (zh) * 2019-12-09 2021-01-21 晶豪科技股份有限公司 過抹除校正方法及使用該方法的記憶體裝置
US11669258B2 (en) * 2021-04-27 2023-06-06 Micron Technology, Inc. Dynamic superblocks
JP2023130874A (ja) * 2022-03-08 2023-09-21 キオクシア株式会社 メモリシステムおよび方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699727B1 (en) * 2001-03-29 2004-03-02 Advanced Micro Devices Inc. Method for prioritizing production lots based on grade estimates and output requirements
KR20080002601A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 메모리 소자의 어드레스 선택 장치
US20090013148A1 (en) 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
KR100988388B1 (ko) * 2009-04-20 2010-10-18 성균관대학교산학협력단 플래시 메모리 장치의 성능 향상 방법 및 이를 수행하는 플래시 메모리 장치
US9431113B2 (en) * 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9601278B2 (en) * 2014-08-26 2017-03-21 Analog Devices, Inc. Super-capacitor with separator and method of producing the same
US20160147444A1 (en) * 2014-11-23 2016-05-26 Apple Inc. Parallel data storage in groups of memory blocks having similar performance characteristics
KR102282962B1 (ko) * 2014-12-22 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10180805B2 (en) * 2015-03-25 2019-01-15 SK Hynix Inc. Memory system and operating method thereof
KR20160147444A (ko) * 2015-06-15 2016-12-23 주식회사에스티에스 천연재료를 포함하는 사출물 및 그 사출물 제조방법
US9880770B2 (en) * 2015-09-02 2018-01-30 SK Hynix Inc. Supporting invalidation commands for non-volatile memory
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190043863A (ko) * 2017-10-19 2019-04-29 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
미국공개특허 제2016-0147444호(2016.05.26.) 1부.*
한국공개특허 제10-2008-0002601호(2008.01.04.) 1부.*
한국공개특허 제10-2016-0040693호(2016.04.14.) 1부.*
한국등록특허 제10-0988388호(2010.10.18.) 1부.*

Also Published As

Publication number Publication date
CN109960466B (zh) 2022-05-24
US10747660B2 (en) 2020-08-18
KR20190076296A (ko) 2019-07-02
CN109960466A (zh) 2019-07-02
TWI799456B (zh) 2023-04-21
TW201928960A (zh) 2019-07-16
US20190196959A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
US20180130537A1 (en) Data storage device and operating method thereof
KR102504765B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20190265907A1 (en) Electronic device and operating method thereof
US20190057049A1 (en) Memory system and operating method thereof
US11704048B2 (en) Electronic device
US20230273748A1 (en) Memory system, operating method thereof and computing system
US20190057026A1 (en) Data storage device and operating method thereof
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
US20190227788A1 (en) Memory system and operating method thereof
US20210191626A1 (en) Data processing system
US10838766B2 (en) Memory system and operating method thereof
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
US10776008B2 (en) Memory system and operating method thereof
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
US10628067B2 (en) Memory system and operating method thereof
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
US11379362B2 (en) Memory system and operating method thereof
US20210223956A1 (en) Memory system and data processing system including the same
US10628322B2 (en) Memory system and operating method thereof
KR20180047808A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)