CN109960466A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109960466A
CN109960466A CN201811352354.7A CN201811352354A CN109960466A CN 109960466 A CN109960466 A CN 109960466A CN 201811352354 A CN201811352354 A CN 201811352354A CN 109960466 A CN109960466 A CN 109960466A
Authority
CN
China
Prior art keywords
superblock
performance
memory block
memory
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811352354.7A
Other languages
English (en)
Other versions
CN109960466B (zh
Inventor
池承九
罗充彦
朴炳奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109960466A publication Critical patent/CN109960466A/zh
Application granted granted Critical
Publication of CN109960466B publication Critical patent/CN109960466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，该存储器系统包括：多个存储器装置，每个存储器装置包括多个存储块；以及控制器，评估多个存储块的性能等级，通过基于性能等级选择多个存储块中待被包括在每个超级块中的存储块来形成跨越多个存储器装置的超级块，并且写入访问超级块中的被打开的超级块。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年12月22日向韩国知识产权局提交的申请号为10-2017-0177986的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例总体涉及一种存储器系统。特别地，实施例涉及一种包括存储器装置的存储器系统。
背景技术
存储器系统响应于写入请求存储由外部装置提供的数据。存储器系统还可响应于读取请求将存储的数据提供给外部装置。使用存储器系统的外部装置的示例包括计算机、数码相机、移动电话等。存储器系统可在外部装置的制造期间被嵌入在外部装置中，或者可被单独制造，并且然后连接到外部装置。
发明内容
各个实施例涉及一种存储器系统及其操作方法，该存储器系统在并行地访问多个存储器装置时，提供最大的操作性能。
在实施例中，存储器系统可包括：多个存储器装置，该存储器装置中的每一个包括多个存储块；以及控制器，配置成评估多个存储块的性能等级，通过基于性能等级选择多个存储块中待被包括在超级块中的每一个中的存储块来形成跨越多个存储器装置的超级块，并且写入访问超级块中的被打开的超级块。
在实施例中，提供了一种操作存储器系统的方法，其中该存储器系统包括多个存储器装置，存储器装置中的每一个包括多个存储块，该方法可包括：评估多个存储块的性能等级；通过基于性能等级选择多个存储块中待被包括在超级块中的每一个中的存储块来形成跨越多个存储器装置的超级块；并且写入访问超级块中的被打开的超级块。
在实施例中，一种存储器系统可包括：多个存储块，该存储块中的每一个包括多个存储器单元；以及控制器，配置成：基于各个存储器单元的操作条件评估各个存储块的操作条件；将多个存储块中具有相似操作条件的两个或更多个存储块分组为超级块，以至少形成高性能超级块和低性能超级块，其中高性能超级块具有较高操作条件的存储块，低性能超级块具有较低操作条件的存储块；并且针对外部请求的操作分配高性能超级块，针对内部请求的操作分配低性能超级块。
在根据实施例的存储器系统及其操作方法中，当并行地访问多个存储器装置时，可实现最大的操作性能。
附图说明
图1是示出根据实施例的存储器系统的框图。
图2A和图2B是描述根据实施例的用于图1的控制器形成超级块的方法的示图。
图3A和图3B是描述根据实施例的用于图1的性能等级评估电路评估存储块的性能等级的方法的示图。
图4是描述根据实施例的用于图1的分组电路通过对存储块进行分组来形成超级块的方法的示图。
图5是描述根据实施例的用于操作图1的存储器系统的方法的流程图。
图6是描述根据实施例的用于操作图1的性能等级评估电路的方法的流程图。
图7是示出根据实施例的存储器系统的框图。
图8是描述根据实施例的用于操作图7的存储器系统的方法的流程图。
图9是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图10是示出根据实施例的包括存储器系统的数据处理系统的示图。
图11是示出根据实施例的包括存储器系统的数据处理系统的示图。
图12是示出根据实施例的包括存储器系统的网络系统的示图。
图13是示出根据实施例的包括在存储器系统中的非易失性存储器装置的框图。
具体实施方式
在本发明中，根据以下结合附图描述的实施例，优点、实现这些优点的特征及方法将变得更加显而易见。然而，本发明可以不同的形式实施，因此不限于在此阐述的实施例。相反，提供这些实施例以详细地描述本发明至本发明所属领域的技术人员能够实践本发明的程度。
将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，在一些情况下，可能夸大了比例以更清楚地描绘本发明的某些特征。虽然文中使用了特定术语，但是应当理解，文中所使用的术语仅用于描述特定实施例，而不旨在限制本发明的范围。此外，在整个说明书中，对“实施例”等的参考不一定仅针对一个实施例，并且对“实施例”等的不同参考不一定针对相同的实施例。
如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。将理解的是，当一个元件被称为“在……上”、“连接至”或“联接至”另一元件时，它可直接在其它元件上、连接至或联接至其它元件，或可存在中间元件。如本文使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，表示存在至少一个陈述的特征、步骤、操作和/或元件，但不排除存在或添加一个或多个其它特征、步骤、操作和/或元件。
下面将通过各个实施例参照附图描述存储器系统及其操作方法。
图1是示出根据实施例的存储器系统100的框图。
存储器系统100可配置成响应于主机装置的写入请求来存储从外部主机装置提供的数据。而且，存储器系统100可配置成响应于主机装置的读取请求，将存储的数据提供给主机装置。
存储器系统100可以配置为个人计算机存储卡国际协会(PCMCIA)卡，标准闪存(CF)卡，智能媒体卡，记忆棒，MMC、eMMC、RS-MMC及微型-MMC形式的多媒体卡，SD、迷你-SD及微型-SD形式的安全数字卡，通用闪存(UFS)或固态驱动器(SSD)。
存储器系统100可包括控制器110和存储介质120。
控制器110可控制存储器系统100的一般操作。控制器110可访问存储介质120来处理主机装置的请求。而且，即使在没有主机装置的请求的情况下，控制器110也可访问存储介质120来执行存储器系统100的内部管理操作或后台操作。对存储介质120的访问可包括写入访问或读取访问。控制器110可通过控制对存储介质120的写入操作或读取操作来访问存储介质120。
控制器110可在存储介质120中形成跨越存储器装置D1至D4的多个超级块SP1至SPn，并且打开和写入访问从超级块SP1至SPn中选择的超级块。“打开”超级块可表示指定或选定超级块来存储数据。控制器110可仅写入访问超级块SP1至SPn中在写入访问时打开的超级块。当开放超级块不再有任何空白区域时，对应的超级块可被“关闭”。在当前开放超级块没有空白区域时，控制器110可选择并打开新的超级块。在指定时间点打开的超级块的数量可以是一个或多个。控制器110可针对各种用途中的每一种来打开一个或多个超级块。
图2A和图2B描述了根据实施例的用于图1的控制器110形成超级块的方法。
参照图2A，首先，存储器装置D1至D4中的每一个可包括多个存储块MB。例如，存储器装置D1可包括多个存储块MB11至MB1j。存储块可以是存储器装置执行擦除操作的单位。换言之，存储器装置可在单个操作中擦除存储在存储块中的数据。存储器装置可同时对一个或多个存储块执行擦除操作。
存储块MB中的每一个可包括存储器单元。例如，存储块MB11可包括存储器部件或元件，称为存储器单元MU11至MU1k。存储器单元可以是存储器装置通过其执行写入操作或读取操作的单位。换言之，存储器装置可在单个操作中在存储器单元中写入数据，或者可在单个操作中从存储器单元读取数据。存储器装置可同时对一个或多个存储器单元执行写入操作或读取操作。
控制器110可形成跨越存储器装置D1至D4的超级块SP11至SP1j。控制器110可在存储器装置D1至D4中的每一个中选择一个存储块，并且可将所选择的存储块分组为单个超级块。例如，控制器110可分别在存储器装置D1至D4中选择存储块MB11、MB21、MB31和MB41，并且可将它们分组以形成超级块SP11。超级块SP11至SP1j中的每一个可包括每一个存储器装置中的一个存储块。
可并行地写入访问单个超级块中的存储块，例如超级块SP11中的存储块MB11、MB21、MB31和MB41。即，为了将数据存储在存储介质120中，控制器110可打开超级块，并且可并行地写入访问被打开的超级块中的存储块。
在本实施例中，待分组为单个超级块的存储块的位置不限于在它们各自的存储器装置内的任何特定位置。例如，控制器110可将在各个存储器装置D1至D4中具有相同块偏移值的存储块分组为单个超级块。存储块的块偏移值可以是分配给存储器装置中对应存储块的数字或地址。例如，分组为超级块SP11的存储块MB11、MB21、MB31和MB41中的每一个可在其对应的存储器装置D1至D4中具有块偏移值“1”。
又例如，控制器110可将在各个存储器装置D1至D4中具有不同块偏移值的存储块分组为单个超级块。
参照图2B，控制器110可形成跨越存储器装置D1至D4的超级块SP21至SP2i。与图2A的不同，控制器110可在存储器装置D1至D4中的每一个中选择两个存储块，并且可将所选择的存储块分组为单个超级块。
存储器装置D1至D4中的每一个可同时访问相同超级块中的存储块。例如，存储器装置D1可同时访问超级块SP21中的存储块MB11和MB12。
根据实施例，控制器110可在存储器装置D1至D4中的每一个中选择多于两个的存储块，并且可将所选择的存储块分组为单个超级块。
如上所述形成的超级块的性能可由其中包括的各个存储块的性能来确定。因为超级块中的存储块被并行地访问，所以超级块的操作性能受到以低性能进行操作的存储块的影响。也就是说，高性能存储块可能被相同超级块中的低性能存储块所削弱，这可能导致整个存储介质120中的性能劣化。
再次参照图1，根据实施例，可根据各个存储块的性能来形成超级块SP1至SPn。根据稍后描述的方法，超级块SP1至SPn中的每一个可由具有相似性能的存储块来配置。因此，以高性能操作的存储块可一起被分组到一个或多个超级块中以提供最大的性能，并且以低性能操作的存储块可被排除在这种超级块之外以防止低性能存储块对以高性能操作的存储块造成影响。
控制器110可包括性能等级评估电路111和分组电路112。
性能等级评估电路111可评估存储器装置D1至D4中的各个存储块的性能等级，例如图2A的各个存储块MB的性能等级。
首先，性能等级评估电路111可计算存储块MB中的每一个中的存储器单元的性能值。性能等级评估电路111可基于存储器装置访问存储器单元所需的时间，即基于访问操作时间，来计算存储器单元的性能值。
性能等级评估电路111可基于存储器单元的性能值来评估存储块MB中的每一个的性能等级。性能等级评估电路111可基于对应存储块中的存储器单元的性能值来评估存储块的性能等级。例如，性能等级评估电路111可根据或基于存储块中的存储器单元的性能值来计算代表性性能值，并且可评估或确定对应于代表性性能值的等级作为对应存储块的性能等级。下面参照图3详细描述操作性能等级评估电路111的方法。
分组电路112可基于由性能等级评估电路111评估的存储块MB的性能等级BPG，通过选择待被包括在超级块SP1至SPn中的每一个中的存储块来形成超级块SP1至SPn。分组电路112可以超级块SP1至SPn中的每一个包括具有相同性能等级的存储块的方式来形成超级块SP1至SPn。超级块SP1至SPn中的每一个可由具有相同性能等级的存储块来配置。下面参照图4详细描述操作分组电路112的方法。
性能等级评估电路111和分组电路112可在存储器系统100的初始操作中或在使用期间执行上述操作。
根据控制器110的控制，存储介质120可存储从控制器110传输的数据，并且可读取存储的数据并将读取的数据传输至控制器110。存储介质120可包括存储器装置D1至D4。
存储器装置D1至D4中的每一个可以是诸如以下的非易失性存储器装置：闪速存储器装置(例如，NAND闪存或NOR闪存)、FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)、MRAM(磁性随机存取存储器)或ReRAM(电阻式随机存取存储器)。
可选地，存储器装置D1至D4中的每一个可以是诸如以下的易失性存储器装置：DRAM(动态随机存取存储器)、SDRAM(同步动态随机存取存储器)或SRAM(静态随机存取存储器)。
虽然在图1中示出了存储介质120包括四个存储器装置D1至D4，但是存储器装置的数量不限于四个。可容纳任何适当数量的存储器装置。
图3A和图3B是描述根据实施例的用于图1的性能等级评估电路111评估图2A的存储块MB11的性能等级的方法的示图。控制器110可根据下面描述的方法来评估图2的存储块MB中的每一个的性能等级。
参照图3A，图1的性能等级评估电路111可计算存储块MB11中各个存储器单元MU11至MU1k的性能值UPV1至UPVk。性能等级评估电路111可基于存储器装置D1访问存储器单元所需的时间，即基于访问操作时间，来计算存储器单元的性能值。
例如，性能等级评估电路111可通过控制存储器装置D1对存储器单元MU11执行写入操作来计算写入操作的执行时间，并且可基于写入操作的执行时间来计算对应存储器单元MU11的性能值UPV1。写入操作的执行时间可以是例如从性能等级评估电路111命令存储器装置D1执行写入操作时开始到从存储器装置D1报告完成写入操作时所经过时间。
类似于写入操作，性能等级评估电路111可通过控制存储器装置D1对存储器单元MU11执行读取操作来计算读取操作的执行时间，并且可基于读取操作的执行时间来计算对应存储器单元MU11的性能值UPV1。读取操作的执行时间可以是例如从性能等级评估电路111命令存储器装置D1执行读取操作时开始到从存储器装置D1报告完成读取操作时所经过时间。
根据实施例，性能等级评估电路111可通过考虑对应存储器单元MU11的写入操作、读取操作和擦除操作的执行时间的全部或一些组合来计算存储器单元MU11的性能值UPV1。
性能等级评估电路111可基于存储器单元MU11至MU1k的性能值UPV1至UPVk来评估存储块MB11的性能等级。例如，性能等级可以是三个等级即高性能、中等性能和低性能中的任何一个。根据实施例，这三个等级中的一个或多个可被更精细地划分以提供更多的性能等级。
详细地，性能等级评估电路111可根据或基于性能值UPV1至UPVk计算代表性性能值，并且可基于计算出的代表性性能值来评估或确定存储块MB11的性能等级。例如，如图3B所示，可存在被划分为非重叠范围的代表性性能值的连续体，该非重叠范围分别表示低性能、中等性能和高性能。使用这种结构，性能等级评估电路111可通过识别当前计算的代表性性能值落在连续体的哪个范围内来确定对应于代表性性能值的性能等级。
再次参照图3A，性能值UPV1至UPVk的代表性性能值可以是性能值UPV1至UPVk的最小值、最大值或平均值，或者是根据适当规则确定的任何其它的值。
作为另一示例，性能值UPV1至UPVk的代表性性能值可以是例如这种性能值中的任何一个。而且，性能等级评估电路111可仅计算存储器单元MU11至MU1k中的一些的性能值，以计算代表性性能值。
根据实施例，性能等级评估电路111可通过控制存储器装置D1以对存储块MB11执行擦除操作来计算擦除操作的执行时间，并且可基于擦除操作的执行时间来计算存储块MB11的性能值。擦除操作的执行时间可以是例如从性能等级评估电路111命令存储器装置D1执行擦除操作时开始到从存储器装置D1报告完成擦除操作时所经过时间。
以类似于基于性能值UPV1至UPVk的代表性性能值来评估存储块MB11的性能等级的上述方法的方式，性能等级评估电路111可基于对存储块MB11的擦除操作来评估存储块MB11的性能等级作为代表性性能值。
图4是描述根据实施例的用于图1的分组电路112通过将存储块MB11至MB43分组来形成超级块SP31的方法的示图。图4示出了存储器装置D1至D4中的一些存储块MB11至MB43。图4示出了由性能等级评估电路111评估的存储块MB11至MB43的性能等级，即高性能、中等性能和低性能等级。
参照图4，分组电路112可对具有相同性能等级的存储块进行分组。例如，每一个被评估为高性能块的存储块MB11、MB22、MB31和MB41可被分组以形成超级块SP31。
作为另一示例，分组电路112可将每一个被评估为低性能块的存储块MB13、MB21、MB32和MB42分组为单个超级块。
也就是说，分组电路112可在各个存储器装置D1至D4中选择具有相同性能等级的存储块，并且可将这样选择的存储块分组为超级块。
因此，根据实施例，以高性能进行操作的存储块MB11、MB22、MB31和MB41可被分组为超级块SP31并被并行地访问，从而提供最大的性能。
图5是描述根据实施例的用于操作图1的存储器系统100的方法的流程图。
参照图5，在步骤S110中，性能等级评估电路111可评估存储器装置D1至D4中的存储块的性能等级BPG。
在步骤S120中，分组电路112可通过基于性能等级BPG选择待被包括在超级块SP1至SPn中的每一个中的存储块来形成超级块SP1至SPn。分组电路112可以超级块SP1至SPn中的每一个包括具有相同性能等级的存储块的方式来形成超级块SP1至SPn。
在步骤S130中，控制器110可写入访问超级块SP1至SPn中被打开的超级块。控制器110可并行地写入访问打开的超级块中的存储块。
图6是描述根据实施例的用于操作图1的性能等级评估电路111的方法的流程图。图6所示的进程可以是图5的步骤S110的示例。图6示出了用于图1的性能等级评估电路111评估存储块的性能等级的方法。
参照图6，在步骤S210中，性能等级评估电路111可计算存储块中的一个或多个存储器单元的性能值。性能等级评估电路111可基于存储器装置访问对应存储器单元所需的时间，即访问操作时间，来计算存储器单元的性能值。
在步骤S220中，性能等级评估电路111可基于该存储块中的存储器单元的性能值来评估存储块的性能等级。性能等级评估电路111可根据或基于性能值来计算代表性性能值，并且可评估对应于代表性性能值的等级作为对应存储块的性能等级。
图7是示出根据实施例的存储器系统200的框图。
参照图7，存储器系统200可以包括控制器210和存储介质220。存储介质220可以与图1的存储介质120基本相同的方式来配置和操作。
控制器210可包括性能等级评估电路211、分组电路212和超级块打开电路213。性能等级评估电路211和分组电路212可分别以与图1的性能等级评估电路111和分组电路112基本相同的方式来配置和操作。因此，此处省略了对这些部件的详细描述。
超级块打开电路213可在超级块SP1至SPn中确定待打开的超级块。超级块打开电路213可通过评估超级块SP1至SPn的超级块性能等级，根据使用来选择适当的超级块。
详细地，超级块打开电路213可基于对应超级块中的存储块的性能等级来评估超级块的超级块性能等级。例如，当分组电路212将具有相同性能等级的存储块分组为超级块时，超级块打开电路213可将对应存储块的性能等级评估为对应超级块的超级块性能等级。
例如，因为图4所示的超级块SP31由每一个都被评估为高性能块的存储块MB11、MB22、MB31和MB41配置，所以超级块打开电路213可评估超级块SP31的超级块性能等级为高性能。超级块打开电路213可从分组电路212接收分组结果，即与超级块SP1至SPn中的每一个中的存储块以及存储块的性能等级相关的信息，并且可在评估超级块性能等级时参考分组结果。
超级块打开电路213可根据使用目的，基于超级块SP1至SPn的超级块性能等级来确定待打开的超级块。换言之，超级块打开电路213可基于超级块SP1至SPn的超级块性能等级来向超级块SP1至SPn分配各种用途。
例如，超级块打开电路213可确定用于主机写入操作的主机写入超级块。主机写入操作可包括响应于主机装置的请求而执行的写入操作。因此，主机写入超级块可用于根据主机写入操作来存储数据。
又例如，超级块打开电路213可确定用于后台操作的后台超级块。后台操作可包括在没有主机装置请求的情况下针对存储器系统200的管理操作而执行的写入操作。因此，后台超级块可用于根据后台操作来存储数据。
超级块打开电路213可将具有低于参考等级的超级块性能等级或属于低性能的超级块确定为后台超级块。即，因为不一定必须快速执行后台操作，所以可在后台操作中使用性能较低的超级块。超级块打开电路213可将具有较高性能例如中等性能或高性能的超级块确定为主机写入超级块。因此，可毫无延迟地处理主机写入操作。
又例如，超级块打开电路213可确定超级块SP1至SPn中的保留超级块。超级块打开电路213可将具有低于参考的超级块性能等级或属于低性能的超级块确定为保留超级块。因此，通过延迟使用低性能的超级块，存储器系统200可保持高性能。
图8是描述根据实施例的用于操作图7的存储器系统200的方法的流程图。
参照图8，在步骤S310中，性能等级评估电路211可评估存储器装置D1至D4中的存储块的性能等级BPG。
在步骤S320中，分组电路212可通过基于性能等级BPG选择待被包括在超级块SP1至SPn中的每一个中的存储块来形成超级块SP1至SPn。分组电路212可以超级块SP1至SPn中的每一个包括具有相同性能等级的存储块的方式来形成超级块SP1至SPn。
在步骤S330中，超级块打开电路213可基于超级块SP1至SPn的存储块的性能等级来评估超级块SP1至SPn的超级块性能等级。也就是说，可基于超级块中的存储块的性能等级来评估或确定给定的超级块的超级块性能等级。
在步骤S340中，超级块打开电路213可基于超级块性能等级来确定超级块SP1至SPn中待打开的超级块。超级块打开电路213可基于超级块的性能等级，根据使用目的来选择和打开适当的超级块。
在步骤S350中，控制器210可写入访问超级块SP1至SPn中被打开的超级块。控制器210可并行地写入访问打开的超级块中的存储块。
图9是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。参照图9，数据处理系统1000可包括主机装置1100和固态驱动器(SSD)1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口1211、控制部件1212、随机存取存储器1213、错误校正码(ECC)部件1214和存储器接口1215。
主机接口1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口1211可根据主机装置1100的协议来对主机装置1100和SSD1200进行接口连接。例如，主机接口1211可通过诸如以下的标准接口协议中的任何一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪速存储(UFS)。
控制部件1212可分析和处理从主机装置1100输入的信号SGL。控制部件1212可根据用于驱动SSD 1200的固件或软件来控制后台功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
控制部件1212可被实现为图1的控制器110或图7的控制器210。控制部件1212可根据上述方法形成超级块，超级块跨越非易失性存储器装置1231至123n中的联接到公共通道的非易失性存储器装置。
错误校正码(ECC)部件1214可生成待传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。错误校正码(ECC)部件1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正范围内，则错误校正码(ECC)部件1214可校正检测到的错误。
存储器接口1215可根据控制部件1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外，存储器接口1215可根据控制部件1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n读出的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每一个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电源PWR提供至SSD1200的后台。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可进行供电以使SSD 1200正确地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口连接协议配置为各种类型的连接器中的任何一种。
电源连接器1260可根据主机装置1100的供电方案而被配置成各种类型的连接器中的任何一种。
图10是示出根据实施例的包括存储器系统的数据处理系统的示图。参照图10，数据处理系统2000可包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印制电路板的板形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的后台功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可被安装到连接端子2110。
存储器系统2200可以诸如印制电路板的板形式来配置。存储器系统2200可表示存储器模块或存储卡。存储器系统2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器系统2200的后台。PMIC 2240可根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与存储器系统2200之间传输。根据主机装置2100和存储器系统2200之间的接口协议，连接端子2250可被构造成各种类型中的任何一种。连接端子2250可被设置在存储器系统2200的任何一侧。
图11是示出根据实施例的包括存储器系统的数据处理系统的示图。参照图11，数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印制电路板的板形式来配置。虽然未示出，但主机装置3100可包括用于执行主机装置的功能的后台功能块。
存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可通过焊球3250安装到主机装置3100。存储器系统3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读出的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器系统3200的存储介质。
图12是示出根据实施例的包括存储器系统的网络系统的示图。参照图12，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。再例如，服务器系统4300可将数据提供给多个客户端系统4410至4430。
服务器系统4300可包括主机装置4100和存储器系统4200。存储器系统4200可以配置为图1的存储器系统100、图7的存储器系统200、图9的SSD 1200、图10的存储器系统2200或图11的存储器系统3200。
图13是示出根据实施例的包括在存储器系统中的非易失性存储器装置的框图。参照图13，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括设置在字线WL1至WLm和位线BL1至BLn交叉的区域中的存储器单元MC。
行解码器320可通过字线WL1至WLm而与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn而与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可作为写入驱动器来操作，该写入驱动器在写入操作中将由外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可作为读出放大器来操作，该读出放大器在读取操作中从存储器单元阵列310读取数据。
列解码器340可根据控制逻辑360的控制来操作。列解码器340可对由外部装置提供的地址进行解码。列解码器340可基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)联接。
电压发生器350可生成将用于非易失性存储器装置300的后台操作的电压。通过电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区域。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了各个实施例，但是本领域技术人员根据本公开将理解的是，可以多种方式修改或改变所描述的实施例。因此，本文所描述的存储器系统及其操作方法不限于所描述的实施例。相反地，本发明包括落入权利要求范围内的所有实施例及其修改和变型。

Claims (21)

1.一种存储器系统，包括：
多个存储器装置，每一个包括多个存储块；以及
控制器，评估所述多个存储块的性能等级，通过基于所述性能等级选择所述多个存储块中待被包括在超级块中的每一个中的存储块来形成跨越所述多个存储器装置的所述超级块，并且写入访问所述超级块中的被打开的超级块。
2.根据权利要求1所述的存储器系统，其中所述控制器形成所述超级块中的每一个以包括具有相同性能等级的存储块。
3.根据权利要求1所述的存储器系统，
其中所述多个存储块中的每一个包括一个或多个存储器单元，并且
其中所述控制器计算所述多个存储块中的每一个中的所述一个或多个存储器单元的性能值，并且基于对应的存储块中的所述一个或多个存储器单元的性能值来评估所述多个存储块中的每一个的性能等级。
4.根据权利要求3所述的存储器系统，其中所述控制器计算所述对应的存储块中的所述一个或多个存储器单元的所述性能值的代表性性能值，并且基于所述代表性性能值，评估所述对应的存储块的性能等级。
5.根据权利要求3所述的存储器系统，其中所述控制器基于所述存储器装置访问对应的存储器单元所需的时间来计算所述一个或多个存储器单元中的每一个的所述性能值。
6.根据权利要求1所述的存储器系统，其中所述控制器基于对应的所述超级块中的存储块的性能等级来评估所述超级块中的每一个的超级块性能等级，并且基于所述超级块性能等级来确定所述超级块中将打开的超级块。
7.根据权利要求6所述的存储器系统，其中所述控制器基于所述超级块性能等级，将所述超级块中具有低于参考等级的超级块性能等级的超级块指定为保留超级块。
8.根据权利要求6所述的存储器系统，其中所述控制器基于所述超级块性能等级，将所述超级块中具有低于参考等级的超级块性能等级的超级块指定为后台超级块。
9.根据权利要求1所述的存储器系统，其中当被打开的所述超级块不具有空白区域时，所述控制器打开所述超级块中的新超级块。
10.根据权利要求1所述的存储器系统，其中所述控制器并行地写入访问被打开的所述超级块中的存储块。
11.一种操作存储器系统的方法，所述存储器系统包括多个存储器装置，所述存储器装置中的每一个包括多个存储块，所述方法包括：
评估所述多个存储块的性能等级；
通过基于所述性能等级选择所述多个存储块中待被包括在每个超级块中的存储块，形成跨越所述多个存储器装置的所述超级块；并且
写入访问所述超级块中被打开的超级块。
12.根据权利要求11所述的方法，其中形成所述超级块包括：
形成所述超级块中的每一个以包括具有相同性能等级的存储块。
13.根据权利要求11所述的方法，其中评估所述多个存储块的所述性能等级包括：
计算包括在所述多个存储块中的每一个中的一个或多个存储器单元的性能值；并且
基于对应的存储块中的所述一个或多个存储器单元的所述性能值来评估所述多个存储块中的每一个的所述性能等级。
14.根据权利要求13所述的方法，其中评估所述多个存储块中的每一个的所述性能等级包括：
计算所述对应的存储块中的所述一个或多个存储器单元的所述性能值的代表性性能值；并且
基于所述代表性性能值来评估所述对应存储块的性能等级。
15.根据权利要求13所述的方法，其中计算所述对应的存储块中的所述一个或多个存储器单元的所述性能值包括：
基于所述存储器装置访问对应的存储器单元所需的时间，计算所述对应的存储块中的所述一个或多个存储器单元中的每一个的所述性能值。
16.根据权利要求11所述的方法，进一步包括：
基于所述对应的超级块中的存储块的性能等级来评估每个所述超级块的超级块性能等级；并且
基于所述超级块性能等级，确定所述超级块中将打开的超级块。
17.根据权利要求16所述的方法，进一步包括：
基于所述超级块性能等级指定所述超级块中的保留超级块。
18.根据权利要求16所述的方法，进一步包括：
基于所述超级块性能等级指定所述超级块中的后台超级块。
19.根据权利要求11所述的方法，进一步包括：
当所述被打开的超级块不具有空白区域时，打开所述超级块中的新超级块。
20.根据权利要求11所述的方法，其中写入访问所述被打开的超级块包括：
并行地写入访问所述被打开的超级块中的存储块。
21.一种存储器系统，包括：
多个存储块，每一个都包括多个存储器单元；以及
控制器：
基于各个所述存储器单元的操作条件来评估各个所述存储块的操作条件；
将所述多个存储块中具有相似操作条件的两个或更多个存储块分组为超级块，以至少形成高性能超级块和低性能超级块和，其中所述高性能超级块具有高操作条件的存储块，所述低性能超级块具有低操作条件的存储块；以及
针对外部请求的操作分配所述高性能超级块，针对内部请求的操作分配所述低性能超级块。
CN201811352354.7A 2017-12-22 2018-11-14 存储器系统及其操作方法 Active CN109960466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170177986A KR102504765B1 (ko) 2017-12-22 2017-12-22 메모리 시스템 및 그것의 동작 방법
KR10-2017-0177986 2017-12-22

Publications (2)

Publication Number Publication Date
CN109960466A true CN109960466A (zh) 2019-07-02
CN109960466B CN109960466B (zh) 2022-05-24

Family

ID=66950381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811352354.7A Active CN109960466B (zh) 2017-12-22 2018-11-14 存储器系统及其操作方法

Country Status (4)

Country Link
US (1) US10747660B2 (zh)
KR (1) KR102504765B1 (zh)
CN (1) CN109960466B (zh)
TW (1) TWI799456B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087853B2 (en) 2019-09-10 2021-08-10 Elite Semiconductor Memory Technology Inc. Power-on over-erasure correction method and memory device utilizing same
TWI717140B (zh) * 2019-12-09 2021-01-21 晶豪科技股份有限公司 過抹除校正方法及使用該方法的記憶體裝置
US11669258B2 (en) * 2021-04-27 2023-06-06 Micron Technology, Inc. Dynamic superblocks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593943A (zh) * 2013-08-07 2016-05-18 智能存储系统股份有限公司 具有动态擦除块组合机制的数据贮存系统及其操作方法
US20160147444A1 (en) * 2014-11-23 2016-05-26 Apple Inc. Parallel data storage in groups of memory blocks having similar performance characteristics
CN105718381A (zh) * 2014-12-22 2016-06-29 三星电子株式会社 存储设备、非易失性存储器以及操作其的方法
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储系统及其操作方法
CN106484319A (zh) * 2015-09-02 2017-03-08 爱思开海力士有限公司 用于非易失性存储器的支持无效命令
CN107229577A (zh) * 2015-03-25 2017-10-03 爱思开海力士有限公司 存储系统及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699727B1 (en) * 2001-03-29 2004-03-02 Advanced Micro Devices Inc. Method for prioritizing production lots based on grade estimates and output requirements
KR20080002601A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 메모리 소자의 어드레스 선택 장치
US20090013148A1 (en) 2007-07-03 2009-01-08 Micron Technology, Inc. Block addressing for parallel memory arrays
KR100988388B1 (ko) * 2009-04-20 2010-10-18 성균관대학교산학협력단 플래시 메모리 장치의 성능 향상 방법 및 이를 수행하는 플래시 메모리 장치
US9601278B2 (en) * 2014-08-26 2017-03-21 Analog Devices, Inc. Super-capacitor with separator and method of producing the same
KR20160147444A (ko) * 2015-06-15 2016-12-23 주식회사에스티에스 천연재료를 포함하는 사출물 및 그 사출물 제조방법
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190043863A (ko) * 2017-10-19 2019-04-29 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593943A (zh) * 2013-08-07 2016-05-18 智能存储系统股份有限公司 具有动态擦除块组合机制的数据贮存系统及其操作方法
US20160147444A1 (en) * 2014-11-23 2016-05-26 Apple Inc. Parallel data storage in groups of memory blocks having similar performance characteristics
CN105718381A (zh) * 2014-12-22 2016-06-29 三星电子株式会社 存储设备、非易失性存储器以及操作其的方法
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储系统及其操作方法
CN107229577A (zh) * 2015-03-25 2017-10-03 爱思开海力士有限公司 存储系统及其操作方法
CN106484319A (zh) * 2015-09-02 2017-03-08 爱思开海力士有限公司 用于非易失性存储器的支持无效命令

Also Published As

Publication number Publication date
TWI799456B (zh) 2023-04-21
TW201928960A (zh) 2019-07-16
US10747660B2 (en) 2020-08-18
KR20190076296A (ko) 2019-07-02
CN109960466B (zh) 2022-05-24
KR102504765B1 (ko) 2023-03-03
US20190196959A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
KR102465321B1 (ko) 데이터 저장 장치
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
CN108062962A (zh) 数据存储装置及其操作方法
CN108932107A (zh) 数据存储装置及其操作方法
US11675699B2 (en) Data storage device, operation method thereof, and storage system including the same
TWI707268B (zh) 資料儲存裝置及其操作方法
CN109960466A (zh) 存储器系统及其操作方法
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
CN109407967A (zh) 存储器系统及其操作方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN109147854A (zh) 数据存储装置及其操作方法
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN110286847A (zh) 数据存储装置及其操作方法
CN109426442A (zh) 数据存储装置及其操作方法
CN109240937A (zh) 数据存储装置及其操作方法
CN110362423B (zh) 优化恢复性能的数据存储装置、操作方法以及存储系统
CN110389907A (zh) 电子装置
CN114764396A (zh) 数据存储装置及其操作方法
CN109426453A (zh) 数据存储装置及其操作方法
CN106683698A (zh) 存储器件及其操作方法
CN109840224A (zh) 存储器系统及其操作方法
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109656471A (zh) 数据存储设备及其操作方法
US20230069382A1 (en) Managing host input/output in a memory system executing a table flush
CN109697137A (zh) 数据存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant