CN108257629A - 非易失性存储器装置和包括其的数据存储装置的操作方法 - Google Patents

非易失性存储器装置和包括其的数据存储装置的操作方法 Download PDF

Info

Publication number
CN108257629A
CN108257629A CN201710447683.9A CN201710447683A CN108257629A CN 108257629 A CN108257629 A CN 108257629A CN 201710447683 A CN201710447683 A CN 201710447683A CN 108257629 A CN108257629 A CN 108257629A
Authority
CN
China
Prior art keywords
control signal
data
signal
volatile memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710447683.9A
Other languages
English (en)
Other versions
CN108257629B (zh
Inventor
李东燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108257629A publication Critical patent/CN108257629A/zh
Application granted granted Critical
Publication of CN108257629B publication Critical patent/CN108257629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种数据存储装置的操作方法，该数据存储装置包括非易失性存储器装置和控制非易失性存储器装置的控制器，该方法包括：由控制器通过组合第一控制信号、第二控制信号和第三控制信号来传输命令、地址、种子数据和数据；以及由非易失性存储器装置根据第一控制信号、第二控制信号和第三控制信号来接收命令、地址、种子数据和数据中的任意一个。

Description

非易失性存储器装置和包括其的数据存储装置的操作方法
相关申请的交叉引用
本申请要求于2016年12月29日向韩国知识产权局提交的申请号为10-2016-0182678的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例涉及一种非易失性存储器装置的操作方法，其基于从控制器提供的种子数据而使得数据随机化，以及包括非易失性存储器装置的数据存储装置的操作方法。
背景技术
近来，计算机环境范例已经转变至普适计算，使得计算机系统可以随时随地使用。由于该事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。通常，这些便携式电子装置使用利用存储器装置的数据存储装置。数据存储装置被用于存储在便携式电子装置中将被使用的数据。
因为不存在机械驱动部件，所以使用存储器装置的数据存储装置提供以下优点：稳定性和耐久性优良、信息访问速度高并且功耗低。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。
发明内容
各个实施例涉及一种非易失性存储器装置的操作方法，其基于从控制器提供的种子数据使数据随机化，以及包括非易失性存储器装置的数据存储装置的操作方法。
在实施例中，一种数据存储装置的操作方法，该数据存储装置包括非易失性存储器装置和控制非易失性存储器装置的控制器，该方法可以包括：由控制器通过组合第一控制信号、第二控制信号和第三控制信号来传输命令、地址、种子数据和数据；以及由非易失性存储器装置根据第一控制信号、第二控制信号和第三控制信号来接收命令、地址、种子数据和数据中的任意一个。
在实施例中，一种非易失性存储器装置的操作方法可以包括：通过输入/输出线路接收包括命令、地址、种子数据和数据的输入/输出信号；以及接收第一控制信号和第二控制信号，其中当第一控制信号和第二控制信号被启用时，通过输入/输出线路接收的输入/输出信号被识别为种子数据。
在实施例中，一种非易失性存储器装置可以包括：存储器单元；控制逻辑，其适于控制对存储器单元的操作；种子存储块，其适于存储种子数据；随机化/去随机化块，其适于根据控制逻辑的控制，基于种子数据，使待存储在存储器单元中的数据随机化或使从存储器单元读出的数据去随机化；输入/输出缓冲器块，其适于根据从外部装置提供的第一控制信号至第三控制信号的组合通过输入/输出线路接收输入/输出信号，其中当启用的第一控制信号和第二控制信号从外部装置被提供时，输入/输出缓冲器块将通过输入/输出线路接收的种子数据提供给种子存储块。
根据实施例，在非易失性存储器装置的数据随机化操作中待使用的种子数据可以在控制器和非易失性存储器装置之间被有效地提供。
附图说明
图1是示出包括在数据存储装置中的非易失性存储器装置和控制器的图。
图2是示出根据实施例的输入/输出多路复用方案的时序图。
图3是示出在图2所示的输入/输出多路复用方案中使用的控制信号的表。
图4是示出根据实施例的非易失性存储器装置的框图。
图5是示出图4所示的随机化/去随机化块的框图。
图6是示出根据实施例的数据存储装置的框图。
图7是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的图。
图8是示出图7所示的控制器的图。
图9是示出根据实施例的包括数据存储装置的数据处理系统的图。
图10是示出根据实施例的包括数据存储装置的数据处理系统的图。
图11是示出根据实施例的包括数据存储装置的网络系统的图。
具体实施方式
在本发明中，在阅读结合附图的以下示例性实施例之后，优点、特征及实现优点和特征的方法将变得更加显而易见。然而，本发明可以不同形式体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以在本发明所属领域的技术人员能够实施本发明的技术概念的程度上详细描述本发明。
在本文中将理解的是，本发明的实施例不限于在附图中示出的细节，附图不一定按比例绘制，并且在一些情况下，为了更清楚地示出本发明的某些特征，比例可能已经被夸大。虽然在本文中使用特定的术语，但是应当理解的是，在本文中使用的术语仅用于描述特定的实施例的目的而不旨在限制本发明的范围。
如本文所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。将理解的是，当一个元件被称为在另一元件“上”、“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在中间元件。如本文所使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定至少一个所述特征、步骤、操作、和/或元件的存在，而不排除一个或多个其它特征、步骤、操作、和/或元件的存在或增加。
在下文中，以下将通过实施例的各个示例参照附图来描述非易失性存储器装置和包括其的数据存储装置的操作方法。
图1是示出包括在数据存储装置中的非易失性存储器装置300和控制器200的图。为了方便解释，在图1中示出传输和接收芯片启用信号CE#、控制信号CTR和输入/输出信号IO的控制器200和非易失性存储器装置300。
控制器200和非易失性存储器装置300中的每一个可以包括外部连接端子ECT。外部连接端子ECT可以包括诸如焊盘、引线、引脚和焊球的结构主体以用于将信号传输到外部装置并且从外部装置接收信号。
控制器200和非易失性存储器装置300可以通过外部连接端子ECT并通过信号线路彼此连接。控制器200和非易失性存储器装置300可以通过信号线路传输和接收例如控制信号和数据的各种信号。一条或多条信号线路可以形成通道CH。
例如，参照图1，控制器200可以通过芯片启用信号线路CEL将芯片启用信号CE#传输到非易失性存储器装置300。控制器200可以通过控制信号线路CTRL将控制信号CTR传输到非易失性存储器装置300。进一步地，控制器200可以将输入/输出信号IO传输到非易失性存储器装置300，或通过输入/输出线路IOL从非易失性存储器装置300接收输入/输出信号IO。
非易失性存储器装置300可以根据输入/输出多路复用方案来操作。也就是说，非易失性存储器装置300可以根据输入/输出多路复用方案由控制器200控制。根据输入/输出多路复用方案，控制器200可以通过输入/输出线路IOL传输作为输入/输出信号IO的所有命令、地址和数据。由于所有命令、地址和数据都通过输入/输出线路IOL传输，所以输入/输出线路IOL可以被称为共享输入/输出线路IOL。
为了通知非易失性存储器装置300命令、地址和数据中的哪一个通过输入/输出线路IOL被提供为输入/输出信号IO，控制器200可以传输至少一个控制信号。非易失性存储器装置300可以根据控制信号或从控制器200提供的控制信号的组合来识别什么种类的输入/输出信号IO被提供。
图2是示出根据实施例的输入/输出多路复用方案的时序图。图3是示出在图2所示的输入/输出多路复用方案中使用的示例性控制信号的表。
参照图2，后缀有符号“#”的信号可以在逻辑低电平处被启用并且可以在逻辑高电平处被停用，这可以根据设计来改变。
当芯片启用信号CE#在逻辑低电平处被启用时，非易失性存储器装置300可以根据控制器200的控制被启用并且执行操作。
非易失性存储器装置300可以从控制器200接收命令锁存启用信号CLE、地址锁存启用信号ALE和数据选通信号DS作为控制信号CTR。这些控制信号CTR仅用于解释本实施例，并且可以根据非易失性存储器装置300的种类来改变。
命令锁存启用信号CLE(即，第一控制信号CLE)可以通知非易失性存储器装置300作为通过输入/输出线路IOL传输的输入/输出信号IO的命令CMD。地址锁存启用信号ALE(即，第二控制信号ALE)可以通知非易失性存储器装置300作为通过输入/输出线路IOL传输的输入/输出信号IO的地址ADD。数据选通信号DS(即，第三控制信号DS)可以通知非易失性存储器装置300作为通过输入/输出线路IOL传输的输入/输出信号IO的种子数据SD或数据DT。
当命令锁存启用信号CLE被启用到逻辑高电平并且地址锁存启用信号ALE被停用到逻辑低电平时，非易失性存储器装置300可以识别从控制器200提供的输入/输出信号IO是命令CMD。在该情况下，数据选通信号DS的状态(例如，启用或停用)不相关并且可以被忽略。
当地址锁存启用信号ALE被启用到逻辑高电平并且命令锁存启用信号CLE被停用到逻辑低电平时，非易失性存储器装置300可以识别从控制器200提供的输入/输出信号IO是地址ADD。在该情况下，不管数据选通信号DS是被启用还是被停用，数据选通信号DS也可以被忽略。
当命令锁存启用信号CLE和地址锁存启用信号ALE两者均被启用到逻辑高电平并且数据选通信号DS切换时，非易失性存储器装置300可以识别从控制器200提供的输入/输出信号IO是种子数据SD。每当数据选通信号DS切换时，非易失性存储器装置300可以接收一个种子数据SD。种子数据SD可以被用于非易失性存储器装置300的数据随机化/去随机化操作。
当命令锁存启用信号CLE和地址锁存启用信号ALE两者均被停用到逻辑低电平并且数据选通信号DS切换时，非易失性存储器装置300可以识别从控制器200提供的输入/输出信号IO是数据DT。每当数据选通信号DS切换时，非易失性存储器装置300可以接收一个数据DT。
根据本实施例，控制器200可以通过组合命令锁存启用信号CLE、地址锁存启用信号ALE和数据选通信号DS并通过输入/输出线路IOL来提供命令CMD、地址ADD、种子数据SD和数据DT。并且，即使不同种类的信号(即，命令CMD、地址ADD、种子数据SD和数据DT)通过相同的输入/输出线路IOL被提供，非易失性存储器装置300可以基于命令锁存启用信号CLE、地址锁存启用信号ALE和数据选通信号DS的组合来彼此区分命令CMD、地址ADD、种子数据SD和数据DT。
图4是示出根据实施例的非易失性存储器装置的框图。图5是示出图4所示的随机化/去随机化块350的框图。
参照图4，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、随机化/去随机化块350、输入/输出缓冲器块360、控制逻辑370、电压发生器380和种子存储块390。
存储器单元阵列310可以包括布置在其中字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过包括字线WL1至WLm的多条行线路与存储器单元阵列310联接。行解码器320可以解码从控制器200提供的地址。行解码器320可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器380提供的第一字线电压提供给选择的字线，并且将从电压发生器380提供的第二字线电压提供给剩余的字线。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑370的控制来操作。数据读取/写入块330可以根据操作模式作为写入驱动器或读出放大器来操作。例如，数据读取/写入块330可以作为写入驱动器来操作，其在编程操作中将数据写入，即，存储在存储器单元阵列310中。再如，数据读取/写入块330可以作为读出放大器来操作，其在读取操作中从存储器单元阵列310读取数据。
列解码器340可以根据控制逻辑370的控制来操作。列解码器340可以解码从控制器200提供的地址。列解码器340可以基于解码结果来选择数据读取/写入块330的读取/写入电路RW1至RWn中的一个或多个。
随机化/去随机化块350可以根据控制逻辑370的控制来操作。随机化/去随机化块350可以逻辑地计算输入数据Din和存储在种子存储块390中的种子数据SD，使输入数据Din随机化或去随机化，并且传送输出数据Dout。随机化操作和去随机化操作可以是使用相同种子数据SD的相对操作。
例如，随机化/去随机化块350可以使从输入/输出缓冲器块360提供的数据(即，待编程的数据)DT随机化，并且输出随机化数据RDT。又例如，随机化/去随机化块350可以使由数据读取/写入块330读取的数据，即，随机化数据RDT去随机化，并且输出原始数据DT。
随机化/去随机化块350可以包括基于存储在种子存储块390中的种子数据SD生成随机模式的线性反馈移位寄存器LFSR。并且，随机化/去随机化块350可以包括逻辑地计算生成的随机模式和输入数据Din的计算块CB。
如以上参照图2和图3所描述的，输入/输出缓冲器块360可以根据控制信号CTR的组合将通过输入/输出线路IOL传输的输入/输出信号IO提供给内部块。例如，输入/输出缓冲器块360可以从控制器200输入命令CMD和地址ADD，并且将输入的命令CMD和地址ADD提供给控制逻辑370。输入/输出缓冲器块360可以从控制器200输入数据DT，并且将输入的数据DT提供给随机/去随机化块350。输入/输出缓冲器块360可以从控制器200输入种子数据SD，并且将输入的种子数据SD提供给种子存储块390。输入/输出缓冲器块360可以将从随机化/去随机化块350提供的去随机化数据，即，恢复到原始数据的数据输出到控制器200。
控制逻辑370可以基于从控制器200提供的控制信号来控制非易失性存储器装置300的一般操作。也就是说，控制逻辑370可以基于从输入/输出缓冲器块360提供的命令CMD和地址ADD来控制内部块对存储器单元阵列310的存储器单元执行诸如读取操作、编程操作和擦除操作等的操作。
电压发生器380可以产生在非易失性存储器装置300的内部操作中待使用的电压。由电压发生器380产生的电压可以被施加到存储器单元阵列310、行解码器320和数据读取/写入块330。
种子存储块390可以存储从输入/输出缓冲器块360提供的种子数据SD。存储在种子存储块390中的种子数据SD可以在随机/去随机化块350的随机化/去随机化操作中使用。
图6是示出根据实施例的数据存储装置的框图。
数据存储装置100可以存储待由诸如以下的主机装置(未示出)访问的数据：移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐系统等。数据存储装置100也可以被称为存储器系统。
数据存储装置100可以被配置为根据与主机装置电联接的接口的协议的各种类型存储装置中的任意一个。例如，数据存储装置100可以被配置为诸如以下的各种存储装置中的任意一个：固态驱动器，以MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡、以SD、迷你-SD和微型-SD形式的安全数字卡、通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡式存储装置，高速PCI(PCI-E)卡式存储装置，标准闪存(CF)卡，智能媒体卡、记忆棒等。
数据存储装置100可以被制造为各种封装中的任意一种。例如，数据存储装置100可以被制造为诸如以下的各种封装中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOP)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)。
数据存储装置100可以包括控制器200和非易失性存储器装置300。
控制器200可以包括主机接口单元210、控制单元220、随机存取存储器230、存储器控制单元240和种子数据生成器250。
主机接口单元210可以使主机装置和数据存储装置100接口连接。例如，主机接口单元210可以通过使用主机接口，即诸如以下标准传输协议中的任意一个来与主机装置通信：通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议和高速PCI(PCI-E)协议。
控制单元220可以控制控制器200的一般操作。控制单元220可以驱动装载在随机存取存储器230中的代码类型的指令或算法，即软件，并且可以控制控制器200中的功能块的操作。控制单元220可以由微控制单元(MCU)或中央处理单元(CPU)配置。
随机存取存储器230可以存储待由控制单元220驱动的软件。进一步地，随机存取存储器230可以存储用于驱动软件必需的数据。也就是说，随机存取存储器230可以用作控制单元220的工作存储器。随机存取存储器230可以存储待存储在非易失性存储器装置300中的数据或从非易失性存储器装置300读出的数据。换言之，随机存取存储器230可以用作数据缓冲存储器或数据高速缓冲存储器。随机存取存储器230可以由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。
存储器控制单元240可以根据控制单元220的控制来控制非易失性存储器装置300。存储器控制单元240也可以被称为存储器接口单元。存储器控制单元240可以将控制信号提供给非易失性存储器装置300。控制信号可以包括用于控制非易失性存储器装置300的命令、地址、控制信号等。存储器控制单元240可以将数据提供给非易失性存储器装置300，或者可以被提供有从非易失性存储器装置300读出的数据。
种子数据生成器250可以生成种子数据。种子数据可以被提供给非易失性存储器装置300，以用于非易失性存储器装置300的随机化操作。如前所述，种子数据可以通过组合命令锁存启用信号、地址锁存启用信号和数据选通信号来产生，并且可以被提供到输入/输出多路复用方案中。
非易失性存储器装置300可以通过通道CH与控制器200联接，该通道CH可以包括能够传输命令、地址、控制信号和数据的至少一个信号线路。非易失性存储器装置300可以用作数据存储装置100的存储介质。在实施例中，非易失性存储器装置300可以由NAND闪速存储装置配置。
如上所述，非易失性存储器装置300可以根据命令锁存启用信号、地址锁存启用信号和数据选通信号的组合来识别通过输入/输出线路接收的输入/输出信号是命令、地址、种子数据和数据中的一个。
图7是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的图。参照图7，数据处理系统1000可以包括主机装置1100和固态驱动器(SSD)1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n读取的数据。临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到每个通道。在实施例中，联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供给SSD1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以在发生突然断电时供给电力以允许SSD1200正常地终止。辅助电源1241可以包括能够充电电力PWR的大容量电容器。
控制器1210可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。信号连接器1250可以根据主机装置1100和SSD 1200之间的接口方案由各种类型的连接器构成。
图8是示出图7所示的控制器的图。参照图8，控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以根据主机装置1100的协议来使主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过以下任何一种与主机装置1100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议，串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪速存储(UFS)协议。另外地，主机接口单元1211可以执行用于支持主机装置1100的盘模拟功能以将SSD 1200识别为例如硬盘驱动器(HDD)的通用数据存储装置。
控制单元1212可以分析和处理从主机装置1100输入的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
错误校正码(ECC)单元1214可以生成待传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起被存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测的错误在可校正的范围内，则错误校正码(ECC)单元1214可以校正检测的错误。
根据控制单元1212的控制，存储器接口单元1215可以将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外，根据控制单元1212的控制，存储器接口单元1215可以与非易失性存储器装置1231至123n交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
图9是示出根据实施例的包括数据存储装置的数据处理系统的图。参照图9，数据处理系统2000可以包括主机装置2100和数据存储装置2200。
主机装置2100可以被构造成诸如印刷电路板的板的形式。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。数据存储装置2200可以被安装到连接端子2110。
数据存储装置2200可以被构造为诸如印刷电路板的板的形式。数据存储装置2200可以被称为存储器模块或存储卡。数据存储装置2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制数据存储装置2200的一般操作。控制器2210可以以与图7所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读出的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作数据存储装置2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供给数据存储装置2200的内部。PMIC 2240可以根据控制器2210的控制来管理数据存储装置2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和数据存储装置2200之间被传送。连接端子2250可以根据主机装置2100和数据存储装置2200之间的接口方案被构造成各种类型。连接端子2250可以被设置在数据存储装置2200的任意一侧。
图10是示出根据实施例的包括数据存储装置的数据处理系统的图。参照图10，数据处理系统3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以被构造成诸如印刷电路板的板的形式。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
数据存储装置3200可以被构造成表面安装型封装的形式。数据存储装置3200可以通过焊球3250被安装到主机装置3100。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制数据存储装置3200的一般操作。控制器3210可以以与图7所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作数据存储装置3200的存储介质。
图11是示出根据实施例的包括数据存储装置的网络系统的图。参照图11，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可以存储从多个客户端系统4410到4430提供的数据。再如，服务器系统4300可以将数据提供给多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和数据存储装置4200。数据存储装置4200可以通过如图6所示的数据存储装置100、图7所示的数据存储装置1200、图9所示的数据存储装置2200或图10所示的数据存储装置3200来配置。
虽然以上已经描述各种实施例，但是本领域技术人员将理解的是，所述的实施例仅是示例。因此，非易失性存储器装置和包括本文所述的非易失性存储器装置的数据存储装置的操作方法不应当基于所述的实施例而受到限制。

Claims (20)

1.一种数据存储装置的操作方法，所述数据存储装置包括非易失性存储器装置和控制器，所述方法包括：
所述控制器经由输入/输出线路将命令、地址、种子数据和数据中的一个传输到所述非易失性存储器装置并经由对应的信号线路将第一控制信号、第二控制信号和第三控制信号传输到所述非易失性存储器装置；以及
所述非易失性存储器装置根据所述第一控制信号、所述第二控制信号和所述第三控制信号中的至少两个来接收传输的所述命令、所述地址、所述种子数据和所述数据中的任意一个。
2.根据权利要求1所述的方法，其中当所述第一控制信号和所述第二控制信号被启用并且所述第三控制信号切换时，所述非易失性存储器装置接收所述种子数据。
3.根据权利要求2所述的方法，其中所述非易失性存储器装置基于所述种子数据使所述数据随机化或去随机化。
4.根据权利要求1所述的方法，其中当所述第一控制信号被启用并且所述第二控制信号被停用时，所述非易失性存储器装置接收所述命令。
5.根据权利要求1所述的方法，其中当所述第一控制信号被停用并且所述第二控制信号被启用时，所述非易失性存储器装置接收所述地址。
6.根据权利要求1所述的方法，其中当所述第一控制信号和所述第二控制信号被停用并且所述第三控制信号切换时，所述非易失性存储器装置接收所述数据。
7.根据权利要求1所述的方法，其中所述第一控制信号是命令锁存启用信号，所述第二控制信号是地址锁存启用信号，并且所述第三控制信号是数据选通信号。
8.一种非易失性存储器装置的操作方法，其包括：
通过输入/输出线路接收包括命令、地址、种子数据和数据的输入/输出信号；
接收第一控制信号和第二控制信号；以及
当所述第一控制信号和所述第二控制信号被启用时，将所述输入/输出信号识别为所述种子数据。
9.根据权利要求8所述的方法，
其进一步包括接收第三控制信号，
其中所述输入/输出信号的接收包括每当所述第三控制信号切换时接收所述种子数据。
10.根据权利要求9所述的方法，其中所述第一控制信号是命令锁存启用信号，所述第二控制信号是地址锁存启用信号，并且所述第三控制信号是数据选通信号。
11.根据权利要求8所述的方法，其中所述数据基于所述种子数据被随机化或去随机化。
12.根据权利要求8所述的方法，其进一步包括当所述第一控制信号被启用并且所述第二控制信号被停用时，将所述输入/输出信号识别为所述命令。
13.根据权利要求8所述的方法，其进一步包括当所述第一控制信号被停用并且所述第二控制信号被启用时，将所述输入/输出信号识别为所述地址。
14.根据权利要求8所述的方法，其进一步包括当所述第一控制信号和所述第二控制信号被停用时，将所述输入/输出信号识别为所述数据。
15.根据权利要求14所述的方法，
其进一步包括接收第三控制信号，
其中所述输入/输出信号的接收包括每当所述第三控制信号切换时接收所述数据。
16.一种非易失性存储器装置，其包括：
输入/输出缓冲器块，其适于基于第一控制信号至第三控制信号的组合接收包括命令、地址、数据和种子数据中的一个或多个的输入/输出信号；
种子存储块，其适于存储所述种子数据；以及
随机化/去随机化块，其适于基于所述种子数据使待存储在存储器单元中的数据随机化或使从所述存储器单元读出的数据去随机化；
其中当所述第一控制信号和所述第二控制信号被启用时，所述输入/输出缓冲器块将所述种子数据提供给所述种子存储块。
17.根据权利要求16所述的非易失性存储器装置，其中每当所述第三控制信号切换时，所述输入/输出缓冲器块接收所述种子数据。
18.根据权利要求16所述的非易失性存储器装置，其中当所述第一控制信号被启用且所述第二控制信号被停用时，所述输入/输出缓冲器块接收所述命令。
19.根据权利要求16所述的非易失性存储器装置，其中当所述第一控制信号被停用并且所述第二控制信号被启用时，所述输入/输出缓冲器块接收所述地址。
20.根据权利要求16所述的非易失性存储器装置，其中当所述第一控制信号和所述第二控制信号被停用时，每当所述第三控制信号切换时，所述输入/输出缓冲器块接收一个数据。
CN201710447683.9A 2016-12-29 2017-06-14 非易失性存储器装置和包括其的数据存储装置的操作方法 Active CN108257629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160182678A KR20180077872A (ko) 2016-12-29 2016-12-29 불휘발성 메모리 장치의 동작 방법 및 그것을 포함하는 데이터 저장 장치의 동작 방법
KR10-2016-0182678 2016-12-29

Publications (2)

Publication Number Publication Date
CN108257629A true CN108257629A (zh) 2018-07-06
CN108257629B CN108257629B (zh) 2022-04-26

Family

ID=62684427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710447683.9A Active CN108257629B (zh) 2016-12-29 2017-06-14 非易失性存储器装置和包括其的数据存储装置的操作方法

Country Status (4)

Country Link
US (1) US10013180B1 (zh)
KR (1) KR20180077872A (zh)
CN (1) CN108257629B (zh)
TW (1) TWI712038B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179980A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器控制器、数据存储装置和具有两者的存储系统
CN114201106A (zh) * 2020-09-17 2022-03-18 铠侠股份有限公司 电子装置、存储器系统及传送方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556561A (zh) * 2008-04-09 2009-10-14 盛群半导体股份有限公司 随机数改变地址及数据存储器保密方法
US20100106997A1 (en) * 1998-09-03 2010-04-29 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US20100217921A1 (en) * 2009-02-24 2010-08-26 Samsung Electronics Co., Ltd. Memory system and data processing method thereof
US20100229007A1 (en) * 2009-03-04 2010-09-09 Junghoon Park Nonvolatile Memory Device and Operating Method Thereof
US20120265928A1 (en) * 2011-04-15 2012-10-18 Kui-Yon Mun Non-volatile memory devices, methods of operating non-volatile memory devices, and systems including the same
CN103473160A (zh) * 2013-09-26 2013-12-25 杭州华为数字技术有限公司 测试装置、cpu芯片及缓存的测试方法
US20140223246A1 (en) * 2013-02-06 2014-08-07 Kyungryun Kim Memory, memory controller, memory system, method of memory, memory controller and memory system
US8990481B2 (en) * 2011-11-14 2015-03-24 Samsung Electronics Co., Ltd. Method of operating nonvolatile memory devices storing randomized data generated by copyback operation
CN105930093A (zh) * 2015-02-26 2016-09-07 爱思开海力士有限公司 数据储存设备及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110055178A (ko) 2009-11-19 2011-05-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100106997A1 (en) * 1998-09-03 2010-04-29 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
CN101556561A (zh) * 2008-04-09 2009-10-14 盛群半导体股份有限公司 随机数改变地址及数据存储器保密方法
US20100217921A1 (en) * 2009-02-24 2010-08-26 Samsung Electronics Co., Ltd. Memory system and data processing method thereof
US20100229007A1 (en) * 2009-03-04 2010-09-09 Junghoon Park Nonvolatile Memory Device and Operating Method Thereof
US20120265928A1 (en) * 2011-04-15 2012-10-18 Kui-Yon Mun Non-volatile memory devices, methods of operating non-volatile memory devices, and systems including the same
US8990481B2 (en) * 2011-11-14 2015-03-24 Samsung Electronics Co., Ltd. Method of operating nonvolatile memory devices storing randomized data generated by copyback operation
US20140223246A1 (en) * 2013-02-06 2014-08-07 Kyungryun Kim Memory, memory controller, memory system, method of memory, memory controller and memory system
CN103473160A (zh) * 2013-09-26 2013-12-25 杭州华为数字技术有限公司 测试装置、cpu芯片及缓存的测试方法
CN105930093A (zh) * 2015-02-26 2016-09-07 爱思开海力士有限公司 数据储存设备及其操作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179980A (zh) * 2018-11-13 2020-05-19 爱思开海力士有限公司 存储器控制器、数据存储装置和具有两者的存储系统
CN111179980B (zh) * 2018-11-13 2023-07-28 爱思开海力士有限公司 存储器控制器、数据存储装置和具有两者的存储系统
CN114201106A (zh) * 2020-09-17 2022-03-18 铠侠股份有限公司 电子装置、存储器系统及传送方法

Also Published As

Publication number Publication date
US20180188957A1 (en) 2018-07-05
TW201824279A (zh) 2018-07-01
KR20180077872A (ko) 2018-07-09
US10013180B1 (en) 2018-07-03
CN108257629B (zh) 2022-04-26
TWI712038B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN109933280A (zh) 数据存储装置及其操作方法
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
US11704048B2 (en) Electronic device
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
KR20190019712A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN113741798A (zh) 数据存储装置及其操作方法
KR20190019721A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109426453B (zh) 数据存储装置及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US11347634B2 (en) Memory system performing write-same operation and operating method thereof
US20210216458A1 (en) Memory system performing host map management
CN108257629A (zh) 非易失性存储器装置和包括其的数据存储装置的操作方法
CN112988045A (zh) 数据存储装置及其操作方法
CN114385070B (zh) 主机、数据存储装置、数据处理系统以及数据处理方法
CN107301872B (zh) 半导体存储器装置的操作方法
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
CN111488296B (zh) 存储器系统
CN109840214B (zh) 数据存储装置及其操作方法
CN114579484A (zh) 数据存储装置及其操作方法
US20210089208A1 (en) Memory system and data processing system including the same
US20220197792A1 (en) Random seed generating circuit of memory system
CN110825654B (zh) 存储器系统及其操作方法
CN110196817A (zh) 数据存储装置及该数据存储装置的操作方法
CN112306895A (zh) 数据存储装置及数据存储装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant