KR20190019721A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190019721A
KR20190019721A KR1020170105014A KR20170105014A KR20190019721A KR 20190019721 A KR20190019721 A KR 20190019721A KR 1020170105014 A KR1020170105014 A KR 1020170105014A KR 20170105014 A KR20170105014 A KR 20170105014A KR 20190019721 A KR20190019721 A KR 20190019721A
Authority
KR
South Korea
Prior art keywords
memory
planes
memory units
read
data
Prior art date
Application number
KR1020170105014A
Other languages
English (en)
Inventor
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170105014A priority Critical patent/KR20190019721A/ko
Priority to US16/031,717 priority patent/US20190057026A1/en
Publication of KR20190019721A publication Critical patent/KR20190019721A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5631—Concurrent multilevel reading of more than one cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 저장 장치는 복수의 플래인들을 포함하되, 상기 복수의 플래인들 각각은 복수의 메모리 유닛들을 포함하는, 비휘발성 메모리 장치; 및 하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단하고, 상기 플래인 분포가 소정 조건을 만족하는지를 판단하고, 판단 결과에 따라 하나 이상의 제2 플래인들 각각에서 메모리 유닛을 제2 메모리 유닛으로 선택하고, 상기 제1 메모리 유닛들 및 상기 제2 플래인들에서 선택된 제2 메모리 유닛들을 동시에 리드 액세스하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 데이터 처리 효율이 향상된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 플래인들을 포함하되, 상기 복수의 플래인들 각각은 복수의 메모리 유닛들을 포함하는, 비휘발성 메모리 장치; 및 하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단하고, 상기 플래인 분포가 소정 조건을 만족하는지를 판단하고, 판단 결과에 따라 하나 이상의 제2 플래인들 각각에서 메모리 유닛을 제2 메모리 유닛으로 선택하고, 상기 제1 메모리 유닛들 및 상기 제2 플래인들에서 선택된 제2 메모리 유닛들을 동시에 리드 액세스하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 복수의 플래인들을 포함하는 비휘발성 메모리 장치를 포함하되, 상기 복수의 플래인들 각각은 복수의 메모리 유닛들을 포함하는, 데이터 저장 장치의 동작 방법으로서, 하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단하는 단계; 상기 플래인 분포가 소정 조건을 만족하는지를 판단하는 단계; 판단 결과에 따라, 하나 이상의 제2 플래인들 각각에서 메모리 유닛을 제2 메모리 유닛으로 선택하는 단계; 상기 제1 메모리 유닛들 및 상기 제2 플래인들에서 선택된 제2 메모리 유닛들을 동시에 리드 액세스하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 플래인들을 포함하고, 상기 복수의 플래인들에 대한 멀티-플래인 리드 동작을 지원하도록 구성된 비휘발성 메모리 장치; 및 호스트 리드 동작과 백그라운드 리드 동작을 병합하여 상기 멀티-플래인 리드 동작을 통해 처리하도록 구성된 컨트롤러를 포함하되, 상기 호스트 리드 동작의 호스트 타겟 메모리 유닛들과 상기 백그라운드 리드 동작의 백그라운드 타겟 메모리 유닛들은 서로 다른 오프셋 값들을 가질 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 향상된 데이터 처리 효율을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3a는 본 발명의 실시 예에 따른 비휘발성 메모리 장치가 타겟 플래인들에 대해 리드 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도3b는 본 발명의 실시 예에 따른 비휘발성 메모리 장치가 타겟 플래인들에 대해 리드 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도3c는 본 발명의 실시 예에 따른 비휘발성 메모리 장치가 타겟 플래인들에 대해 리드 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도4는 본 발명의 실시 예에 따른 리드 병합부가 리드 요청들을 병합하는 방법을 예시적으로 도시하는 도면,
도5는 본 발명의 실시 예에 따른 리드 병합부가 시퀀셜 리드 동작을 처리하는 방법을 예시적으로 도시하는 도면,
도6은 본 발명의 실시 예에 따라, 도1의 데이터 저장 장치의 동작 방법을 도시하는 순서도,
도7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)를 도시한 블록도이다.
데이터 저장 장치(10)는 외부의 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 복수의 비휘발성 메모리 장치들(201~20n)을 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(100)는 호스트 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치들(201~20n)에 데이터를 저장하고, 호스트 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치들(201~20n)에 저장된 데이터를 리드하여 호스트 장치로 출력할 수 있다.
이하에서, 컨트롤러(100)가 호스트 장치로부터 전송된 리드 요청에 응답하여 수행하는 리드 동작은 호스트 리드 동작으로 명명될 것이다. 호스트 리드 동작을 통해 리드될/리드된 데이터는 호스트 리드 데이터로 명명될 것이다. 호스트 리드 동작이 수행되는 메모리 유닛은 호스트 타겟 메모리 유닛으로 명명될 것이다.
한편, 컨트롤러(100)는 호스트 장치의 요청에 무관하게 데이터 저장 장치(10)의 백그라운드 동작을 위해 리드 동작을 수행할 수 있다. 백그라운드 동작은, 예를 들어, 가비지 컬렉션 동작, 웨어 레벨링 동작 및 리드 리클레임 동작 등을 포함할 수 있다.
이하에서, 컨트롤러(100)가 백그라운드 동작을 위해 수행하는 리드 동작은 백그라운드 리드 동작으로 명명될 것이다. 백그라운드 리드 동작을 통해 리드될/리드된 데이터는 백그라운드 리드 데이터로 명명될 것이다. 백그라운드 리드 동작이 수행되는 메모리 유닛은 백그라운드 타겟 메모리 유닛으로 명명될 것이다.
컨트롤러(100)는 리드 병합부(150)를 포함할 수 있다. 리드 병합부(150)는, 리드 동작들을 병합하고, 병합된 리드 동작들의 타겟 메모리 유닛들을 동시에 리드 액세스할 수 있다. 리드 동작들은 호스트 리드 동작 및 백그라운드 리드 동작을 구분하지 않고 병합될 수 있다.
구체적으로, 리드 병합부(150)는 비휘발성 메모리 장치(201)의 하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단할 수 있다. 예를 들어, 제1 메모리 유닛들은 호스트 타겟 메모리 유닛들일 수 있다. 즉, 리드 병합부(150)는 호스트 리드 동작을 수행하기 전에 호스트 타겟 메모리 유닛들의 플래인 분포를 판단할 수 있다.
제1 플래인들의 플래인 분포는, 제1 플래인들이 비휘발성 메모리 장치(201)에 포함된 복수의 플래인들(PL)에 분포한 상태를 의미할 수 있다. 제1 메모리 유닛들을 포함하는 제1 플래인들은 서로 상이할 수 있고, 따라서 제1 플래인들은 특정 플래인 분포를 구성할 수 있다.
그리고, 리드 병합부(150)는 제1 플래인들의 플래인 분포가 최대 플래인 분포와 일치하는지 여부를 판단할 수 있다. 최대 플래인 분포는 비휘발성 메모리 장치(201)가 멀티 플래인 리드 동작을 통해 최대한 동시에 리드 액세스 가능한 플래인들로 구성될 수 있다.
리드 병합부(150)는 제1 플래인들의 플래인 분포가 최대 플래인 분포와 일치할 때, 제1 메모리 유닛들에 대해 멀티 플래인 리드 동작을 수행할 수 있다.
그러나, 리드 병합부(150)는 제1 플래인들의 플래인 분포가 최대 플래인 분포와 일치하지 않을 때, 비휘발성 메모리 장치(201)의 제2 플래인들 각각에서 메모리 유닛을 선택할 수 있다. 제2 플래인들은 제1 플래인들과 겹치지 않을 수 있다. 즉, 제2 플래인들은 제1 플래인들의 플래인 분포에 포함되지 않을 수 있다. 제2 플래인들은 최대 플래인 분포를 구성하는 플래인들 중 제1 플래인들을 제외한 나머지 플래인들일 수 있다.
각각의 제2 플래인들에서 선택된 메모리 유닛들, 즉, 제2 메모리 유닛들은 백그라운드 타겟 메모리 유닛들일 수 있다. 리드 병합부(150)는 제2 플래인들에 대해 하나 이상의 백그라운드 리드 동작들이 예정되어 있을 때, 백그라운드 리드 동작들의 백그라운드 타겟 메모리 유닛들 중 일부를 제2 메모리 유닛들로 선택할 수 있다.
그리고, 리드 병합부(150)는 제1 메모리 유닛들에 대한 호스트 리드 동작과 제2 메모리 유닛들에 대한 백그라운드 리드 동작을 병합할 수 있다. 구체적으로, 리드 병합부(150)는 멀티 플래인 리드 동작을 통해 통해 제1 메모리 유닛들과 제2 메모리 유닛들을 동시에 리드 액세스할 수 있다. 제1 메모리 유닛들에 저장된 호스트 리드 데이터 및 제2 메모리 유닛들에 저장된 백그라운드 리드 데이터는 동시에 리드될 수 있다.
한편, 제2 메모리 유닛들은 제1 메모리 유닛들과 서로 다른 오프셋 값들을 가질 수 있다. 즉, 제1 메모리 유닛들과 제2 메모리 유닛들의 위치는 독립적일 수 있다.
또한, 리드 병합부(150)는 대기 큐(155)를 포함할 수 있다. 대기 큐(155)는 예정된 백그라운드 리드 동작들을 포함할 수 있다. 따라서, 리드 병합부(150)는 최대 플래인 분포를 완성하기 위해 제1 메모리 유닛들과 동시에 리드 액세스될 제2 메모리 유닛들을 대기 큐(155)로부터 선택할 수 있다.
실시 예에 따라, 컨트롤러(100)는 대기 큐(155)를 참조하여, 백그라운드 타겟 메모리 유닛들의 타겟 플래인들이 최대 플래인 분포를 구성하도록, 대기 큐(155)에 저장된 백그라운드 리드 요청들을 병합하여 멀티 플래인 리드 동작으로 처리할 수 있다. 따라서, 비휘발성 메모리 장치(201)의 데이터 처리 효율을 최대화할 수 있다.
복수의 비휘발성 메모리 장치들(201~20n)은 컨트롤러(100)의 제어에 따라, 컨트롤러(100)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(100)로 전송할 수 있다.
비휘발성 메모리 장치들(201~20n) 각각은 동시에 액세스가능한 복수의 플래인들(PL)을 포함할 수 있다. 비휘발성 메모리 장치들(201~20n) 각각은 컨트롤러(100)의 제어에 따라 복수의 플래인들(PL)을 동시에 리드 액세스하는 멀티 플래인 리드 동작을 수행할 수 있다.
비휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
도2는 본 발명의 실시 예에 따른 비휘발성 메모리 장치(201)의 세부적인 구성을 예시적으로 도시한 블록도이다. 도1의 비휘발성 메모리 장치들(201~20n)은 비휘발성 메모리 장치(201)와 실질적으로 동일하게 구성되고 동작할 수 있다.
도2를 참조하면, 비휘발성 메모리 장치(201)는 제어부(211) 및 복수의 데이터 버퍼들(DB1~DBk) 및 복수의 플래인들(PL1~PLk)을 포함할 수 있다.
제어부(211)는 컨트롤러(100)의 제어에 따라 복수의 플래인들(PL1~PLk)에 데이터를 저장하기 위해서 라이트 동작을 수행할 수 있다. 또한, 제어부(211)는 컨트롤러(100)의 제어에 따라 복수의 플래인들(PL1~PLk)로부터 데이터를 리드하기 위해서 리드 동작을 수행할 수 있다.
타겟 플래인은, 복수의 플래인들 중 제어부(211)가 액세스할/액세스한 플래인일 수 있다. 타겟 메모리 유닛은, 타겟 플래인에 포함된 복수의 메모리 유닛들 중 제어부(211)가 액세스할/액세스한 구체적인 메모리 유닛일 수 있다.
라이트 동작 및 리드 동작을 위해서, 제어부(211)는 복수의 플래인들(PL1~PLk) 중 하나 이상의 타겟 플래인들을 동시에 선택하고, 선택된 타겟 플래인들 각각에서 컨트롤러(100)에 의해 지정된 구체적인 위치, 즉, 타겟 메모리 유닛을 액세스할 수 있다. 하나 이상의 타겟 플래인들을 동시에 리드 액세스하는 동작은 멀티 플래인 리드 동작으로 정의될 수 있다.
복수의 데이터 버퍼들(DB1~DBk)은 복수의 플래인들(PL1~PLk)에 각각 대응하고, 복수의 플래인들(PL1~PLk)과 컨트롤러(100) 사이에 전송되는 데이터를 임시로 저장할 수 있다. 구체적으로, 라이트 동작이 수행될 때, 데이터 버퍼들(DB1~DBk) 각각은 대응하는 플래인에 저장될 데이터를 컨트롤러(100)로부터 수신하고 저장할 수 있다. 리드 동작이 수행될 때, 데이터 버퍼들(DB1~DBk) 각각은 대응하는 플래인으로부터 리드된 데이터를 저장하고 컨트롤러(100)로 전송할 수 있다.
데이터 버퍼들(DB1~DBk) 각각은 대응하는 플래인에 포함된 복수의 메모리 블록들에 의해 공유될 수 있다. 예를 들어, 데이터 버퍼(DB1)는 대응하는 플래인(PL1)에 포함된 메모리 블록들(BK1~BKi)과 컨트롤러(100) 사이에 전송되는 데이터를 임시로 저장할 수 있다.
플래인들(PL1~PLk)은 데이터 버퍼들(DB1~DBk)로부터 전송된 데이터를 저장할 수 있다. 각각의 플래인들(PL1~PLk)은 복수의 메모리 블록들을 포함할 수 있다. 플래인(PL1)을 예로 들어 설명하면, 플래인(PL1)은 복수의 메모리 블록들(BK1~BKi)을 포함할 수 있다. 메모리 블록들(BK1~BKi)은 대응하는 데이터 버퍼(DB1)를 공유할 수 있다.
메모리 블록은 소거 동작이 수행되는 메모리 단위일 수 있다. 다른 말로 하면, 비휘발성 메모리 장치(201)는 메모리 블록에 대한 소거 동작을 수행할 때 메모리 블록에 저장된 데이터를 동시에 소거할 수 있다.
각각의 메모리 블록들(BK1~BKi)은 실질적으로 서로 동일하게 구성될 수 있다. 메모리 블록(BK1)을 예로 들어 설명하면, 메모리 블록(BK1)은 복수의 메모리 유닛들(UN11~UN1m)을 포함할 수 있다.
메모리 유닛은 플래인들(PL1~PLk) 각각에서 리드 동작이 수행되는 메모리 단위일 수 있다. 다른 말로 하면, 비휘발성 메모리 장치(201)는 리드 동작을 수행할 때, 플래인들(PL1~PLk) 중 하나 이상의 타겟 플래인들을 선택하고, 선택된 타겟 플래인들 각각의 타겟 메모리 유닛에 저장된 데이터를 리드할 수 있다. 비휘발성 메모리 장치(201)는 멀티 플래인 리드 동작을 통해 둘 이상의 타겟 플래인들의 타겟 메모리 유닛들로부터 데이터를 동시에 리드할 수 있다. 타겟 메모리 유닛들로부터 리드된 데이터는 대응하는 데이터 버퍼들에 각각 저장될 수 있다.
메모리 유닛들(UN11~UN1m)은 메모리 블록 단위로 소정 오프셋 값들에 각각 대응할 수 있다. 메모리 블록들(BK1~BKi) 각각은 소정 오프셋 값들의 메모리 유닛들을 포함할 수 있다. 예를 들어, 메모리 블록 당 "m"개의 메모리 유닛들이 포함될 때, 메모리 블록들(BK1~BKi) 각각은 "1"부터 "m"까지의 오프셋 값들에 대응하는 메모리 유닛들을 포함할 수 있다.
메모리 유닛의 오프셋 값은 메모리 유닛의 어드레스가 될 수 있다. 오프셋 값은 메모리 유닛의 메모리 블록에서의 위치를 정의할 수 있다. 서로 다른 메모리 블록들에서 동일한 오프셋 값을 가지는 메모리 유닛들은 해당 메모리 블록들 각각에서 동일한 위치에 존재할 수 있다. 서로 다른 메모리 블록들에서 동일한 오프셋 값을 가지는 메모리 유닛들은 해당 메모리 블록들 각각에서 동일한 차수의 워드라인에 연결될 수 있다.
정리하면, 컨트롤러(100)는 플래인의 어드레스, 메모리 블록의 어드레스 및 특정 오프셋 값을 지정함으로써 어떤 메모리 유닛을 타겟으로 특정하고 액세스할 수 있다.
또한, 플래인들(PL1~PLk)은 복수의 메모리 셀들로 구성될 수 있다. 메모리 셀들 각각은 하나 이상의 데이터 비트들을 저장할 수 있다. 이때, 메모리 셀 당 저장되는 데이터 비트들의 개수에 따라, 하나 이상의 메모리 유닛들의 그룹이 단일의 워드라인에 대응하고, 해당 워드라인에 연결된 메모리 셀들의 그룹에 대응할 수 있다. 메모리 유닛들의 어떤 그룹에 저장되는 데이터는 대응하는 메모리 셀들의 그룹에 저장되는 것일 수 있다. 비휘발성 메모리 장치(201)는 타겟 메모리 유닛을 액세스하기 위해, 대응하는 워드라인을 구동함으로써 대응하는 메모리 셀들의 그룹을 액세스할 수 있다. 메모리 유닛은 페이지 단위일 수 있다.
메모리 셀 당 1비트가 저장될 때, 워드라인 또는 워드라인에 연결된 메모리 셀들의 그룹은 하나의 메모리 유닛과 대응할 수 있다. 메모리 셀 당 2비트, 즉, LSB (Least Significant Bit) 및 MSB (Most Significant Bit) 데이터가 저장될 때, 워드라인 또는 워드라인에 연결된 메모리 셀들의 그룹은 LSB 및 MSB 데이터가 각각 저장되는 두개의 메모리 유닛들에 대응할 수 있다. 메모리 셀 당 3비트, 즉, LSB, CSB (Central Significant Bit) 및 MSB 데이터가 저장될 때, 워드라인 또는 워드라인에 연결된 메모리 셀들의 그룹은 LSB, CSB 및 MSB 데이터가 각각 저장되는 3개의 메모리 유닛들에 대응할 수 있다.
도3a는 본 발명의 실시 예에 따른 비휘발성 메모리 장치(201)가 타겟 플래인들(PL1~PL4)에 대해 리드 동작을 수행하는 방법을 예시적으로 도시하는 도면이다. 이하에서, 비휘발성 메모리 장치(201)는 예시적으로 4개의 플래인들(PL1~PL4)을 포함하는 것으로 가정될 것이다.
타겟 플래인들(PL1~PL4)은 리드 동작의 타겟 메모리 유닛들(UN1i, UN2i, UN3i, UN4i)을 포함하는 타겟 메모리 블록들(BK1, BK2, BK3, BK4)을 각각 포함할 수 있다. 즉, 플래인마다 하나의 메모리 블록이 타겟으로 선택되고, 해당 메모리 블록에서 하나의 메모리 유닛이 타겟으로 선택될 수 있다. 타겟 메모리 유닛들(UN1, UN2, UN3, UN4)은 동시에 액세스될 수 있다. 즉, 리드 동작이 수행될 때, 타겟 메모리 유닛들(UN1, UN2, UN3, UN4)에 저장된 데이터는 동시에 리드되고 데이터 버퍼들(DB1~DB4)에 저장될 수 있다.
이러한 동작은, 비휘발성 메모리 장치(201)가 최대 4개의 플래인들(PL1~PL4)을 동시에 리드 액세스하는 멀티 플래인 리드를 지원할 때 가능할 수 있다. 최대 플래인 분포는 비휘발성 메모리 장치(201)가 최대한 동시에 리드 액세스 가능한 플래인들(PL1~PL4)로 구성되는 분포를 의미할 수 있다.
이때 타겟 메모리 유닛들(UN1, UN2, UN3, UN4)은 동일한 오프셋 값을 가질 수 있다. 타겟 메모리 유닛들(UN1, UN2, UN3, UN4)은 동일한 오프셋 값을 가질 때, 타겟 메모리 블록들(BK1, BK2, BK3, BK4)에서 동일한 위치에 존재할 수 있다. 타겟 메모리 유닛들(UN1, UN2, UN3, UN4)은 동일한 오프셋 값을 가질 때, 타겟 메모리 블록들(BK1, BK2, BK3, BK4)에서 동일한 차수의 워드라인들에 연결될 수 있다.
그러나, 후술될 바와 같이 본 발명에 따르면, 리드 동작의 타겟 메모리 유닛들은 서로 다른 오프셋 값들을 가질 수 있다.
도3b는 본 발명의 실시 예에 따른 비휘발성 메모리 장치(201)가 타겟 플래인들(PL1~PL4)에 대해 리드 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
도3b를 참조하면, 도3a와 달리, 타겟 플래인들(PL1~PL4)의 타겟 메모리 유닛들(UN11, UN12, UN13, UN14)이 서로 다른 오프셋 값들을 가질 수 있다. 타겟 메모리 유닛들(UN11, UN12, UN13, UN14)은 서로 다른 오프셋 값들을 가질 때, 타겟 메모리 블록들(BK1, BK2, BK3, BK4)에서 서로 다른 위치들에 존재할 수 있다. 비휘발성 메모리 장치(201)는 타겟 메모리 유닛들(UN11, UN12, UN13, UN14)을 동시에 액세스할 수 있다. 즉, 리드 동작이 수행될 때, 타겟 메모리 유닛들(UN11, UN12, UN13, UN14)에 저장된 데이터는 동시에 리드되고 데이터 버퍼들(DB1~DB4)에 저장될 수 있다.
도3c는 본 발명의 실시 예에 따른 비휘발성 메모리 장치(201)가 타겟 플래인들(PL1, PL2)에 대해 리드 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
도3c를 참조하면, 도3a 및 도3b와 달리, 비휘발성 메모리 장치(201)의 리드 동작은 플래인들(PL1~PL4) 중 일부에 대해서만 수행될 수도 있다. 예를 들어, 플래인들(PL1~PL4) 중 플래인들이 리드 동작의 타겟 플래인들(PL1, PL2)로 선택될 수 있다. 그리고, 타겟 플래인들(PL1, PL2)의 타겟 메모리 블록들(BK1, BK2)에 각각 포함된 타겟 메모리 유닛들(UN11, UN12)이 리드 동작을 위해 선택될 수 있다. 비휘발성 메모리 장치(201)는 타겟 메모리 유닛들(UN11, UN12)을 동시에 액세스할 수 있다. 즉, 리드 동작이 수행될 때, 타겟 메모리 유닛들(UN11, UN12))에 저장된 데이터는 동시에 리드되고 데이터 버퍼들(DB1, DB2)에 저장될 수 있다.
다만, 도3c에 도시된 바와 같이, 타겟 플래인들(PL1, PL2)이 비휘발성 메모리 장치(201)의 멀티 플래인 리드의 최대 플래인 분포를 구성하지 않을 때, 비휘발성 메모리 장치(201)의 데이터 처리 효율은 극대화될 수 없을 것이다.
정리하면, 비휘발성 메모리 장치(201)는 하나 이상의 타겟 플래인들에서 동일한 오프셋 또는 서로 다른 오프셋들을 가진 타겟 메모리 유닛들을 동시에 리드 액세스할 수 있다. 따라서, 이러한 특징을 활용하여 컨트롤러(100)가 서로 다른 타겟 플래인들에 대한 서로 다른 리드 동작들을 별개로 수행하는 것보다 병합하여 수행할 경우 데이터 처리 효율은 극대화될 수 있다.
도4는 본 발명의 실시 예에 따른 리드 병합부(150)가 리드 요청들을 병합하는 방법을 예시적으로 도시하는 도면이다.
도4를 참조하면, 예를 들어, 호스트 장치의 제어에 따라 호스트 리드 동작이 호스트 타겟 메모리 유닛들(UN11, UN12)에 대해 예정될 수 있다. 리드 병합부(150)는 호스트 타겟 메모리 유닛들(UN11, UN12)을 포함하는 타겟 플래인들(PL1, PL2)이 최대 플래인 분포를 구성하는지 여부를 판단할 수 있다.
최대 플래인 분포는, 비휘발성 메모리 장치(201)가 동시에 멀티 플래인 리드 동작을 수행할 수 있는 최대 개수의 플래인들로 구성될 수 있다. 예를 들어, 비휘발성 메모리 장치(201)가 플래인들(PL1~PL4)을 최대한 동시에 리드 액세스할 수 있을 때, 최대 플래인 분포는 플래인들(PL1~PL4)로 구성될 수 있다. 리드 병합부(150)는 타겟 플래인들(PL1, PL2)이 최대 플래인 분포를 구성하지 않는 것으로 판단할 수 있다.
따라서, 리드 병합부(150)는 백그라운드 타겟 메모리 유닛들(UN23, UN24)에 대한 백그라운드 리드 동작을 호스트 리드 동작과 병합할 것으로 결정할 수 있다. 리드 병합부(150)는 백그라운드 타겟 메모리 유닛들(UN23, UN24)을 최대 플래인 분포를 구성하는 플래인들(PL1~PL4) 중에서 기존의 타겟 플래인들(PL1, PL2)이 아닌 나머지 플래인들(PL3, PL4)에서 선택할 수 있다.
병합될 백그라운드 리드 동작은 대기 큐(155)로부터 선택될 수 있다. 리드 병합부(150)는 대기 큐(155)에 저장된 백그라운드 리드 동작들의 백그라운드 타겟 메모리 유닛들을 참조하여, 플래인들(PL3, PL4)과 관련된 백그라운드 리드 동작을 선택할 수 있다.
백그라운드 타겟 메모리 유닛들(UN23, UN24)에 저장된 백그라운드 리드 데이터는 다양한 원인, 예를 들어, 리드 디스터번스 영향, 메모리 셀들 간의 간섭, 오랜 저장 시간의 경과 등에 의해 손상되었을 것으로 추측되는 데이터일 수 있다. 예를 들어, 백그라운드 타겟 메모리 유닛들(UN23, UN24)는 리드 카운트가 임계값을 초과한 메모리 유닛들에 인접할 수 있다. 따라서, 컨트롤러는 백그라운드 타겟 메모리 유닛들(UN23, UN24)에 대한 백그라운드 리드 동작을 수행할 것으로 예정하고 대기 큐(155)에 입력할 수 있다.
리드 병합부(150)는 호스트 리드 동작과 백그라운드 리드 동작을 병합할 수 있다. 리드 병합부(150)는 호스트 리드 동작과 백그라운드 리드 동작을 병합함으로써 타겟 메모리 유닛들(UN11, UN12, UN23, UN24)을 동시에 리드 액세스할 수 있다. 타겟 메모리 유닛들(UN11, UN12, UN23, UN24)에 저장된 데이터는 동시에 데이터 버퍼들(DB1~DB4)로 리드될 수 있다.
리드 병합부(150)는 리드 동작들의 병합가능성을 판단하기 위해, 타겟 메모리 유닛들(UN11, UN12, UN23, UN24)의 오프셋 값들은 고려하지 않을 수 있다. 그 이유는, 도3b를 참조하여 설명한 바와 같이, 비휘발성 메모리 장치(201)는 플래인들(PL1~PL4)에서 서로 다른 오프셋 값들을 가지는 타겟 메모리 유닛들을 동시에 액세스할 수 있기 때문이다. 따라서, 타겟 메모리 유닛들(UN11, UN12, UN23, UN24)의 오프셋 값들은 서로 독립적일 수 있다. 다른 말로 하면, 타겟 메모리 유닛들(UN11, UN12, UN23, UN24)의 위치는 독립적일 수 있다.
도5는 본 발명의 실시 예에 따른 리드 병합부(150)가 시퀀셜 리드 동작을 처리하는 방법을 예시적으로 도시하는 도면이다.
도5를 설명하기에 앞서, 호스트 리드 동작은 시퀀셜 리드 동작일 수 있다. 시퀀셜 리드 동작은 둘 이상의 비휘발성 메모리 장치들의 복수의 타겟 플래인들을 액세스하기 위한 것일 수 있다. 시퀀셜 리드 동작이 수행될 때 타겟 플래인들에 포함된 타겟 메모리 유닛들은 연속된 어드레스들에 대응할 수 있다. 이에 반해, 랜덤 리드 동작은 어떤 비휘발성 메모리 장치의 하나의 타겟 플래인의 하나의 타겟 메모리 유닛을 액세스하기 위한 것일 수 있다.
도5를 참조하면, 호스트 리드 동작이 비휘발성 메모리 장치들(201, 202)에 대한 시퀀셜 리드 동작일 때, 리드 병합부(150)는 호스트 타겟 메모리 유닛들(UN31~UN40)을 하나 이상의 그룹들로 그룹핑할 수 있다. 이때 리드 병합부(150)는 그룹들 각각이 최대 플래인 분포를 구성하도록 그룹핑할 수 있다.
예를 들어, 호스트 타겟 메모리 유닛들(UN31~UN34)은 그것이 속한 타겟 플래인들(PL1~PL4)이 최대 플래인 분포를 구성하므로 제1 그룹이 되고, 호스트 타겟 메모리 유닛들(UN35~UN38)은 그것이 속한 타겟 플래인들(PL5~PL8)이 최대 플래인 분포를 구성하므로 제2 그룹이 되고, 나머지 호스트 타겟 메모리 유닛들(UN39, UN40)은 제3 그룹이 될 수 있다.
그리고, 리드 병합부(150)는 제1 내지 제3 그룹들 중 최대 플래인 분포를 만족하지 않는 제3 그룹을 도4를 참조하여 설명한 바에 따라 처리할 수 있다. 즉, 리드 병합부(150)는 플래인들(PL3, PL4)에 대한 내부 리드 동작을 호스트 타겟 메모리 유닛들(UN39, UN40)에 관한 호스트 리드 동작과 병합할 수 있다.
도6은 본 발명의 실시 예에 따라, 도1의 데이터 저장 장치(10)의 동작 방법을 도시하는 순서도이다.
도6을 참조하면, 단계(S110)에서, 리드 병합부(150)는 하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단할 수 있다. 제1 메모리 유닛들은, 예를 들어, 호스트 리드 동작의 호스트 타겟 메모리 유닛들일 수 있다. 제1 메모리 유닛들은, 예를 들어, 백그라운드 리드 동작의 백그라운드 타겟 메모리 유닛들일 수 있다. 제1 메모리 유닛들은 동일한 비휘발성 메모리 장치에서 서로 다른 플래인들에 각각 포함될 수 있다.
단계(S120)에서, 리드 병합부(150)는 플래인 분포가 최대 플래인 분포와 일치하는지를 판단할 수 있다. 최대 플래인 분포는, 비휘발성 메모리 장치가 최대한 동시에 리드 액세스 가능한 플래인들로 구성될 수 있다. 플래인 분포가 최대 플래인 분포와 일치할 때, 절차는 단계(S130)로 진행될 수 있다. 플래인 분포가 최대 플래인 분포와 일치하지 않을 때 절차는 단계(S140)로 진행될 수 있다.
단계(S130)에서, 리드 병합부(150)는 제1 메모리 유닛들을 동시에 리드 액세스할 수 있다.
단계(S140)에서, 리드 병합부(150)는 제2 플래인들 각각에서 메모리 유닛을 제2 메모리 유닛으로 선택할 수 있다. 제2 플래인들은 최대 플래인 분포를 구성하는 플래인들 중에서 제1 플래인들이 아닌 나머지 플래인들일 수 있다. 선택되는 메모리 유닛은 제1 메모리 유닛들과 서로 다른 오프셋 값을 가질 수 있다. 리드 병합부(150)는 제2 플래인들 각각에서 백그라운드 동작이 수행될 것으로 예정된 메모리 유닛을 제2 메모리 유닛으로 선택할 수 있다. 리드 병합부(150)는 제2 플래인들 각각에서 리드 횟수가 임계 횟수를 초과하는 메모리 유닛에 인접한 메모리 유닛을 제2 메모리 유닛으로 선택할 수 있다.
단계(S150)에서, 리드 병합부(150)는 제1 메모리 유닛들 및 제2 메모리 유닛들을 동시에 리드 액세스할 수 있다. 비휘발성 메모리 장치는 제1 메모리 유닛들에 저장된 데이터 및 제2 메모리 유닛들에 저장된 데이터를 제1 플래인들 및 제2 플래인들에 각각 대응하는 데이터 버퍼들로 동시에 리드할 수 있다.
도7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(10), 도 7의 SSD(1200), 도 8의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200)로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치
100: 컨트롤러
150: 리드 병합부
155: 대기 큐
201~20n: 비휘발성 메모리 장치
PL: 플래인

Claims (20)

  1. 복수의 플래인들을 포함하되, 상기 복수의 플래인들 각각은 복수의 메모리 유닛들을 포함하는, 비휘발성 메모리 장치; 및
    하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단하고, 상기 플래인 분포가 소정 조건을 만족하는지를 판단하고, 판단 결과에 따라 하나 이상의 제2 플래인들 각각에서 메모리 유닛을 제2 메모리 유닛으로 선택하고, 상기 제1 메모리 유닛들 및 상기 제2 플래인들에서 선택된 제2 메모리 유닛들을 동시에 리드 액세스하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는, 상기 소정 조건을 판단할 때 상기 플래인 분포가 최대 플래인 분포와 일치하는지를 판단하고,
    상기 최대 플래인 분포는, 상기 비휘발성 메모리 장치가 최대한 동시에 리드 액세스 가능한 플래인들로 구성되는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 제2 플래인들은, 상기 플래인 분포에 포함되지 않는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 제2 메모리 유닛들은, 상기 제1 메모리 유닛들과 독립적으로 위치하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 컨트롤러는, 상기 제1 메모리 유닛들에 저장된 데이터 및 상기 제2 메모리 유닛들에 저장된 데이터를 상기 제1 플래인들 및 제2 플래인들에 각각 대응하는 데이터 버퍼들로 동시에 리드하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 컨트롤러는, 상기 제2 플래인들 각각에서 백그라운드 동작이 수행될 것으로 예정된 메모리 유닛을 상기 제2 메모리 유닛으로 선택하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 컨트롤러는, 상기 제2 플래인들 각각에서 리드 횟수가 임계 횟수를 초과하는 메모리 유닛에 인접한 메모리 유닛을 상기 제2 메모리 유닛으로 선택하는 데이터 저장 장치.
  8. 제1항에 있어서,
    상기 컨트롤러는, 호스트 장치의 요청에 의해 상기 제1 메모리 유닛들을 리드 액세스할 것으로 결정하는 데이터 저장 장치.
  9. 제1항에 있어서,
    상기 컨트롤러는, 백그라운드 동작을 수행학기 위해 상기 제1 메모리 유닛들을 리드 액세스할 것으로 결정하는 데이터 저장 장치.
  10. 복수의 플래인들을 포함하는 비휘발성 메모리 장치를 포함하되, 상기 복수의 플래인들 각각은 복수의 메모리 유닛들을 포함하는, 데이터 저장 장치의 동작 방법으로서,
    하나 이상의 제1 메모리 유닛들을 포함하는 하나 이상의 제1 플래인들의 플래인 분포를 판단하는 단계;
    상기 플래인 분포가 소정 조건을 만족하는지를 판단하는 단계;
    판단 결과에 따라, 하나 이상의 제2 플래인들 각각에서 메모리 유닛을 제2 메모리 유닛으로 선택하는 단계;
    상기 제1 메모리 유닛들 및 상기 제2 플래인들에서 선택된 제2 메모리 유닛들을 동시에 리드 액세스하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 소정 조건을 만족하는지를 판단하는 단계는,
    상기 플래인 분포가, 최대 플래인 분포와 일치하는지를 판단하는 단계를 포함하되,
    상기 최대 플래인 분포는, 상기 비휘발성 메모리 장치가 최대한 동시에 리드 액세스 가능한 플래인들로 구성되는 데이터 저장 장치의 동작 방법.
  12. 제10항에 있어서,
    상기 제2 플래인들은 상기 플래인 분포에 포함되지 않는 데이터 저장 장치의 동작 방법.
  13. 제10항에 있어서,
    상기 제2 메모리 유닛들은, 상기 제1 메모리 유닛들과 독립적으로 위치하는 데이터 저장 장치의 동작 방법.
  14. 제10항에 있어서,
    상기 제1 메모리 유닛들 및 상기 제2 메모리 유닛들을 동시에 리드 액세스하는 단계는,
    상기 제1 메모리 유닛들에 저장된 데이터 및 상기 제2 메모리 유닛들에 저장된 데이터를 상기 제1 플래인들 및 제2 플래인들에 각각 대응하는 데이터 버퍼들로 동시에 리드하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  15. 제10항에 있어서,
    상기 메모리 유닛을 선택하는 단계는,
    상기 제2 플래인들 각각에서 백그라운드 동작이 수행될 것으로 예정된 메모리 유닛을 상기 제2 메모리 유닛으로 선택하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  16. 제10항에 있어서,
    상기 메모리 유닛을 선택하는 단계는,
    상기 제2 플래인들 각각에서 리드 횟수가 임계 횟수를 초과하는 메모리 유닛에 인접한 메모리 유닛을 상기 제2 메모리 유닛으로 선택하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  17. 제10항에 있어서,
    상기 플래인 분포를 판단하기 이전에,
    호스트 장치의 요청에 의해 상기 제1 메모리 유닛들을 리드 액세스할 것으로 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  18. 제10항에 있어서,
    상기 플래인 분포를 판단하기 이전에,
    백그라운드 동작을 수행학기 위해 상기 제1 메모리 유닛들을 리드 액세스할 것으로 결정하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  19. 복수의 플래인들을 포함하고, 상기 복수의 플래인들에 대한 멀티-플래인 리드 동작을 지원하도록 구성된 비휘발성 메모리 장치; 및
    호스트 리드 동작과 백그라운드 리드 동작을 병합하여 상기 멀티-플래인 리드 동작을 통해 처리하도록 구성된 컨트롤러를 포함하되,
    상기 호스트 리드 동작의 호스트 타겟 메모리 유닛들과 상기 백그라운드 리드 동작의 백그라운드 타겟 메모리 유닛들은 서로 다른 오프셋 값들을 가지는 데이터 저장 장치.
  20. 제19항에 있어서,
    상기 호스트 타겟 메모리 유닛들을 포함하는 플래인들과 상기 백그라운드 타겟 메모리 유닛들을 포함하는 플래인들은 상기 멀티 플래인 리드 동작의 최대 플래인 분포를 구성하는 데이터 저장 장치.
KR1020170105014A 2017-08-18 2017-08-18 데이터 저장 장치 및 그것의 동작 방법 KR20190019721A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170105014A KR20190019721A (ko) 2017-08-18 2017-08-18 데이터 저장 장치 및 그것의 동작 방법
US16/031,717 US20190057026A1 (en) 2017-08-18 2018-07-10 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170105014A KR20190019721A (ko) 2017-08-18 2017-08-18 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190019721A true KR20190019721A (ko) 2019-02-27

Family

ID=65361204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170105014A KR20190019721A (ko) 2017-08-18 2017-08-18 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US20190057026A1 (ko)
KR (1) KR20190019721A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553290B1 (en) * 2018-10-30 2020-02-04 Micron Technology, Inc. Read disturb scan consolidation
KR102675131B1 (ko) * 2018-11-09 2024-06-13 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
TWI727842B (zh) * 2020-02-20 2021-05-11 大陸商長江存儲科技有限責任公司 存儲器件及其編程方法
CN114171092A (zh) 2020-04-23 2022-03-11 长江存储科技有限责任公司 存储器件及其编程方法

Also Published As

Publication number Publication date
US20190057026A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
US10719262B2 (en) Data storage apparatus, operating method thereof, and storage system having the same
KR20190019712A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
US12026398B2 (en) Memory system performing flush operation for buffer region
US11704048B2 (en) Electronic device
KR20190019721A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20180113230A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20230031745A1 (en) Memory system and controller of memory system
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20200150898A1 (en) Memory system and operating method thereof
CN112988045A (zh) 数据存储装置及其操作方法
US11720276B2 (en) Memory system and controller for managing write status
US10776008B2 (en) Memory system and operating method thereof
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210048349A (ko) 메모리 시스템
KR20200078101A (ko) 메모리 시스템 및 그것의 동작 방법
US20210089208A1 (en) Memory system and data processing system including the same
KR20190070092A (ko) 메모리 시스템 및 그것의 동작 방법
US20220197792A1 (en) Random seed generating circuit of memory system
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
KR20230001257A (ko) 메모리 시스템