CN101556561A - 随机数改变地址及数据存储器保密方法 - Google Patents

Abstract

本发明公开一种随机数改变地址及数据存储器保密方法，其包括有：一烧录器，输出一烧录的输入/出信号；一擦除式可程序化非易失性存储器，用以存储微控制器的驱动程序；一数据写入读取控制电路，接收烧录器烧录的输入/出信号，并对擦除式可程序化非易失性存储器执行烧录工作；一微控制器，读取擦除式可程序化非易失性存储器存储的驱动程序，用以执行电子产品的运算控制动作；一存储器数据保密电路，设置于数据写入读取控制电路与擦除式可程序化非易失性存储器之间，采用随机数选择地址路径及随机数选择数据路径，同时产生保护地址信号及保护数据信号。

Description

随机数改变地址及数据存储器保密方法

技术领域

本发明涉及一种随机数改变地址及数据存储器保密方法，尤其涉及一种应用于微控制单元中非易失性存储器的程序数据，若不小心被人读取时，可保障程序码不易被解读，以达到产品程序数据的保密性及独特性的目的。

背景技术

在一般的微控制单元(Micro Control Unit，MCU)中，都将系统执行所需的程序数据，置放于非易失性存储器(NVM，Non Volatile Memory)中(例如：Flash、EEPROM)，而对于内嵌有擦除式可程序化非易失性存储器(Erasable Programmable Non Volatile Memory，EPNVM)的微控制单元而言，欲使其动作则必须先进入烧录模式，将程序数据写入到非易失性存储器中，再使该非易失性存储器提供读取的功能，方可让使用者于程序数据写入完成后，对所写入程序数据进行检查，以确保写入的数据的正确性。但在烧录模式下开放写入与读取的功能时，易造成有人在烧录模式下，对微控制单元的程序数据进行窃取盗用。

图1为公开已知微控制单元的烧录流程图，其处理流程如下：

11开始；

12集成电路(IC)进入烧录模式；

13对非易失性存储器进行写入或读取动作；若选择写入则执行步骤15；若选择读取则执行步骤17；若皆未选择则执行步骤14；

14数据验证完成，离开烧录模式；

15执行写入程序，写入完成后.可对所写入非易失性存储器的数据进行读取与验证；

16是否离开烧录模式；

17集成电路重新进入烧录模式，检查非易失性存储器中特定地址的设定(Option)参数，决定是否保护读取非易失性存储器数据，并让集成电路进入烧录模式中，根据设定参数的值(Option)，判断使用者在烧录模式下是否能保护读取非易失性存储器上的数据；

18若为保护模式，则禁止数据输出，也就是全部的数据输出0或1；

19若非为保护模式，则输出非易失性存储器内的程序数据；

20是否离开烧录模式，若为是则执行步骤14；若为否则执行步骤12；以及

21结束。

上述烧录模式中，需判断是否允许非易失性存储器的数据能被读取。在上列的14的过程中，设定参数(Option)是写在非易失性存储器的特定地址，因在数据未烧录之前，此时保护数据的设定参数初始值为0，根据设定参数的值，此时所进入的烧录模式可对非易失性存储器上的数据进行读取；在数据烧录进非易失性存储器之后，若离开烧录模式再回到烧录模式时，因为需重新读取设定参数的值，若所读取到保护数据的设定参数数据为1，就无法将非易失性存储器上的数据读出。但由于在烧录模式中不能读出数据，借此有人便可得知保护数据的设定参数数据为1，进而对非易失性存储器的设定参数数据作尝试性的破解，一直到读取输出数据，此时就可得知破解成功。

请参阅图3所示，为已知擦除式可程序化非易失性存储器烧录架构，其数据传递动作说明如下：

烧录程序：烧录器51送出烧录的一输入/出(I/O)信号511给数据写入读取控制电路52，便可进入烧录模式。而数据写入读取控制电路52再送出写入数据信号522、地址信号521、使能控制信号525及写入读取控制信号524等多个信号，对擦除式可程序化非易失性存储器53进行写入数据。

读取程序：经由输入/出烧录信号511及数据写入读取控制电路52来送出地址信号521、使能控制信号525与写入读取控制信号524给擦除式可程序化非易失性存储器53，以进行读取数据动作。而擦除式可程序化非易失性存储器53依据地址信号521送出读取数据信号523至数据写入读取控制电路52，经由输入/出烧录信号511输出数据。

上述读取程序若设定为保护模式时，则数据写入读取控制电路52会禁止输出数据，直接输出0或1当成输出数据，经由输入/出烧录信号511输出数据。在微控制单元54正常运作期间，微控制单元54依靠输入地址信号532输入到擦除式可程序化非易失性存储器53内，读取擦除式可程序化非易失性存储器53内所存储的程序数据，经由输出程序数据信号531供给微控制单元54运作时所需执行的程序数据。

上述已知的保护数据模式启动后，读取的数据均为0或1，使某些人得知保护数据模式已被启动，必须进而针对保护数据模式进行下一步骤的破解，方可窃取程序数据，该已知保护数据模式无法有效迷惑某些人，造成保护数据模式极有可能被破解。

发明内容

基于解决以上所述已知技术的缺点，本发明公开一种随机数改变地址及数据存储器保密方法，主要目的在限制使用者在烧录模式下对于只读存储器数据的读取，并利用改变地址路径及数据路径的方式，以保护只读存储器中的程序数据，若不小心被某些人窃取时，可保障程序码不易被解读，并可有效欺骗程序窃取者，使其以为取得正确程序数据，以达到产品程序数据的保密性及独特性的目的。

为达到上述目的，本发明公开一种随机数改变地址及数据存储器保密电路架构，其包括有：

一烧录器，输出一烧录的输入/出信号；

一擦除式可程序化非易失性存储器，用以存储微控制器的驱动程序；

一数据写入读取控制电路，接收烧录器的烧录的输入/出信号，并对擦除式可程序化非易失性存储器执行烧录工作；

一微控制器，读取擦除式可程序化非易失性存储器存储的驱动程序，用以执行电子产品的运算控制动作；以及

一存储器数据保密电路，设置于数据写入读取控制电路与擦除式可程序化非易失性存储器之间，采用随机数选择地址路径及随机数选择数据路径，同时产生保护地址信号及保护数据信号。

为达到上述目的，本发明公开一种随机数改变地址及数据存储器保密方法，其包括有：

a.开始；

b.进入烧录模式；

c.进行写入或读取动作；若选择写入则执行步骤e.；若选择读取则执行步骤g.；若皆未选择则执行步骤d.

d.离开烧录模式；

e.执行写入程序；

f.是否离开烧录模式，可选择离开烧录模式而执行步骤d.或继续执行烧录模式而执行步骤b.；

g.检验是否为保护模式，若非为保护模式则执行步骤h.；若为保护模式则执行步骤i.；

h.执行一般程序；

i.随机数选择变化输入地址路径；

j.存储器依输入地址输出数据；

k.随机数选择变化输出数据路径；

1.输出保护数据；

m.是否离开烧录模式，若为否时则执行步骤b.；若为是时则执行步骤d.；以及

n.结束。

为进一步对本发明有更深入的说明，请参照以下附图、附图标记及具体实施方式。

附图说明

图1为公开已知微控制单元的烧录流程图；

图2为本发明微控制单元的烧录流程利用随机数改变地址以保护数据的处理流程图；

图3为已知擦除式可程序化非易失性存储器烧录架构；

图4为本发明擦除式可程序化非易失性存储器烧录架构；

图5(由图5A和图5B组合而成)为本发明的存储器数据保密电路架构；

图6为本发明程序数据的原始数据表；

图7为图6的未保护的程序数据表；

图8为图6经由随机数选择变化输入地址路径的程序数据表；

图9为图8再经由随机数选择变化输出数据路径的程序数据表。

并且，上述附图中的各附图标记说明如下：

11开始

12进入烧录模式

13进行写入或读取动作

14离开烧录模式

15执行写入程序

16是否离开烧录模式

17检验是否为保护模式

18禁止数据输出

19执行一般读取程序

20是否离开烧录模式

21结束

31开始

32进入烧录模式

33进行写入或读取动作

34离开烧录模式

35执行写入程序

36是否离开烧录模式

37检验是否为保护模式

38执行一般程序

39随机数选择变化输入地址路径

391地址原路径

392第一地址路径

393第二地址路径

394第三地址路径

395第四地址路径

40存储器依输入地址输出数据

41随机数选择变化输出数据路径

411数据原路径

412第一数据路径

413第二数据路径

414第三数据路径

415第四数据路径

42输出保护数据

43是否离开烧录模式

44结束

51烧录器

511输入/出烧录信号

52数据写入读取控制电路

521地址信号

522写入数据信号

523读取数据信号

524写入读取控制信号

525使能控制信号

53擦除式可程序化非易失性存储器

531输出程序数据信号

532输入地址信号

54微控制器

61烧录器

611输入/出烧录信号

62数据写入读取控制电路

621地址信号

622写入数据信号

623读取数据信号

624写入读取控制信号

625使能控制信号

626控制读取保护信号

627保护数据信号

628保护地址信号

63擦除可程序化非易失性存储器

631输出程序数据信号

632输入地址信号

64微控制器

65存储器数据保密电路

651a第一比特位移电路

651b第二比特位移电路

651c第三比特位移电路

651d第四比特位移电路

652a第一比特交错电路

652b第二比特交错电路

652c第三比特交错电路

652d第四比特交错电路

653a第一随机数产生电路

653b第二随机数产生电路

654a第一路径

654b第二路径

654c第三路径

654d第四路径

655a第一数据路径

655b第二数据路径

655c第三数据路径

655d第四数据路径

656a第一地址路径

656b第二地址路径

656c第三地址路径

656d第四地址路径

657a第一信号选择电路

657b第二信号选择电路

具体实施方式

现配合下列的附图说明本发明的详细结构，及其连结关系，以利于了解。

本发明以非易失性存储器(NVM，Non Volatile Memory)(例如：闪存(Flash)、电可擦可编程只读存储器(EEPROM))的数据保密为目的。因烧录模式为了检查写入数据的完整及正确性，烧录模式除可以进行写入动作外，需再提供读取的功能，而为了保护写入的程序数据不被他人窃取盗用，要设计出保护存储器中的程序数据，以限制使用者在烧录模式下对于只读存储器数据的读取，以保护只读存储器中的程序数据，达到产品的保密性及独特性。

请参阅图2所示，为本发明微控制单元的烧录流程利用随机数改变地址以保护数据的处理流程图，本发明是以使用者决定对非易失性存储器写入保护存储器的读取，来设计如何进行数据的保密的功能，因此所设计的保护防破解的机制，不但能符合原来的烧录方式，又能增加数据的保密特性，整体烧录机制的动作流程说明如下：

31开始；

32微控制单元(MCU)进入烧录模式中；

33选择对微控制单元中的只读存储器进行写入、读取；若选择写入则执行步骤35；若选择读取则执行步骤37；若皆未选择则执行步骤34；

34离开烧录模式；

35对只读存储器执行写入的程序；

36写入动作完毕后，可选择离开烧录模式而执行步骤34或继续执行烧录模式而执行步骤32；

37检验是否为保护模式，若非为保护模式则执行步骤38；若为保护模式则执行步骤39；

38则会执行一般正常的读取程序；

39若要启动保护模式需在写入只读存储器时对保护数据设定参数的地址设定，并在下次进入烧录模式时，启动保护数据机制，若为读取保护模式，则采用随机数选择变化输入地址路径，各个地址路径举例可分为原地址路径391、第一地址路径392、第二地址路径393、第三地址路径394及第四地址路径395，本领域技术人员可自由增减地址路径数目；

40依随机数决定选择地址变化信号路径，存储器依输入地址输出数据；

41再依随机数决定选择数据变化信号路径，各数据路径举例可分为原数据路径411、第一数据路径412、第二数据路径413、第三数据路径414及第四数据路径415，本领域技术人员可自由增减地址路径数目；

42最后输出保护后的数据；

43是否离开烧录模式，若为否时则执行步骤32；若为是时则执行步骤34；以及

44结束。

当第一次进入烧录模式时，使用者可写入程序数据，并读取确认数据的正确，而为了防止写入程序数据被窃取，则使用者可以启动数据保护的机制，使下次进入烧录模式时可以保护数据，而为了使某些人认为读取的数据没有作数据保护机制，则使用随机数改变地址及数据的存储器数据保密方法，使某些人读取出来的数据为不连续且错乱的地址与数据的顺序，让某些人误认为成功窃取，但实际上读取出来的程序数据却是无意义，以成功的保护程序数据。

请参阅图4所示，图4是本发明擦除式可程序化非易失性存储器烧录架构，其中提出一新的数据保护的机制，其数据传递动作说明如下：烧录器61送出烧录的输入/出信号611给数据写入读取控制电路62，以进入烧录模式。经由输入/出烧录信号611及数据写入读取控制电路62送出写入数据信号622、地址信号621、使能控制信号625与写入读取控制信号624，对擦除式可程序化非易失性存储器63进行写入数据。在烧录模式在写入模式下时，将不对数据作保护，其中的地址信号621经过存储器数据保密电路65，将完全不做处理，直接当成保护地址信号628输入至擦除式可程序化非易失性存储器63进行写入数据。当烧录模式在进行读取动作时，经由输入/出烧录信号611，数据写入读取控制电路62送出使能控制信号625与写入读取控制信号624给擦除式可程序化非易失性存储器63进行读取数据动作。当数据写入读取控制电路62进行读取擦除式可程序化非易失性存储器63内的程序数据时，为了保护程序数据不被他人窃取，会送出读取保护模式信号626给存储器数据保密电路65，来启动保护程序数据的机制。若未启动保护数据时，其中的地址信号621经过存储器数据保密电路65，将完全不做处理，直接当成保护地址信号628输入至擦除式可程序化非易失性存储器63进行读取数据。而擦除式可程序化非易失性存储器63依据保护地址信号628送出读取数据信号623至存储器数据保密电路65，由于不启动保护数据，所以存储器数据保密电路65将完全不做处理，直接当成保护数据信号627输入至数据写入读取控制电路62，再经由输入/出烧录信号611输出未保护的数据信号。若启动保护数据时，其中的地址信号621经过存储器数据保密电路65，将采用随机数选择地址路径方式，产生出保护地址信号628，再输入至擦除式可程序化非易失性存储器63进行读取数据。而擦除式可程序化非易失性存储器63依据保护地址信号628送出读取数据信号623至存储器数据保密电路65，以同样的保护方式，采用随机数选择数据路径方式，产生出保护数据信号627，接着输入至数据写入读取控制电路62，再经由输入/出烧录信号611输出保护的数据信号。在微控制单元64正常运作期间，微控制单元64依靠输入地址信号632输入到擦除式可程序化非易失性存储器63内，读取擦除式可程序化非易失性存储器63内所存储的程序数据，经由输出程序数据信号631供给微控制单元64运作时所需执行的程序数据。

请参阅图5所示，图5是本发明的存储器数据保密电路65架构，动作说明如下：

1.存储器数据保密电路65接收到地址信号621后，分别经过第三、四比特位移电路651c、651d与第三、四比特交错电路652c、652d交叉组合后，共有四种组合方式四种错乱路径，分别如下说明：

第一地址路径656a：地址信号621经过第三比特位移电路651c后，将地址信号621做比特位移的信号处理。

第二地址路径656b：地址信号621经过第三路径654c及第三比特交错电路652c后，将地址信号621做比特交换的信号处理。

第三地址路径656c：第一地址路径656a经过第四路径654d及第四比特交错电路652c后，将第一地址路径656a做比特交换的信号处理，也就是将地址信号621先作比特位移后，再作比特交换的信号处理。

第四地址路径656d：第二地址路径656b经过第四比特位移电路651d后，将第二地址路径656b做比特位移的信号处理，也就是将地址信号621先作比特交换后，再作比特位移的信号处理。

2.存储器数据保密电路65接收到读取数据信号623后，经过第一、二比特位移电路651a、651b与第一、二比特交错电路652a、652b交叉组合后，共有四种组合方式四种错乱路径，分别如下说明：

第一数据路径655a：读取数据信号623经过第一比特位移电路651a后，将读取数据信号623做比特位移的信号处理。

第二数据路径655b：读取数据信号623经过第一比特交错电路652a后，将读取数据信号623做比特交换的信号处理。

第三数据路径655c：第一数据路径655a经过第一路径654a及第二比特交错电路652b后，将第一数据路径655a做比特交换的信号处理，也就是将读取数据信号623先作比特位移后，再作比特交换的信号处理。

第四数据路径655d：第二数据路径655b经过第二路径654b及第二比特位移电路651b后，将第二数据路径655b做比特位移的信号处理，也就是将读取数据信号623先作比特交换后，再作比特位移的信号处理。

3.而其中的四个比特位移电路651a、651b、651c、651d与四个比特交错电路652a、652b、652c、652d均由第一、二随机数产生电路653a、653b进行控制，也就是说所有比特位移电路651a、651b、651c、651d要位移几个比特由二个随机数产生电路653a、653b决定，所有比特交错电路652a、652b、652c、652d要交换几个比特亦由二个随机数产生电路653a、653b控制，而且该二随机数产生电路653a、653b分别对每个比特位移电路651a、651b、651c、651d与比特交错电路652a、652b、652c、652d进行个别控制，也就是每个比特位移电路651a、651b、651c、651d与比特交错电路652a、652b、652c、652d使用的随机数控制都会不一样。

4.而第一、二信号选择电路657a、657b则是选择保护信号会是哪一条信号路径，换言之，保护地址信号628由第二信号选择电路657b选择地址原路径621、第一地址路径656a、第二地址路径656b、第三地址路径656c、第四地址路径656d五种信号路径选择一种，而选择的方式由第二随机数产生电路653b控制选择其中一种；相对的，保护数据信号627由第一信号选择电路657a选择数据原路径623、第一数据路径655a、第二数据路径655b、第三数据路径655c、第四数据路径655d五种信号路径选择一种，而选择的方式由第一信号选择电路657a控制选择其中一种。

5.若未启动数据保护时，控制读取保护信号626将会使第一、二信号选择电路657a、657b强制让地址原路径621与数据原路径623当成保护地址信号628与保护数据信号627，使数据可以正确不受保护的输出。

6.当启动数据保护时，控制读取保护信号626将会使第一、二信号选择电路657a、657b动作选择五种信号路径的其中一种，作为保护信号，以达成保护数据的功能。

地址信号621与读取数据信号623经过以上的存储器数据保密电路65架构后，便可达成错乱的保护地址信号628与保护数据信号627，且错乱的保护地址信号628与保护数据信号627并无规则可循，且保护地址信号628与保护数据信号627各有五种信号路径来做选择，而组合而成的种类就可高达二十五种组合，而每种组合信号处理过的比特位移电路651a、651b、651c、651d与比特交错电路652a、652b、652c、652d又以第一、二随机数产生电路653a、653b控制处理的数目，因此就可以造就出无数多种组合的错乱信号，使某些人无法以其他方式得知正确程序数据的错乱顺序，而二十五种组合信号其中一种地址原路径621与数据原路径623的组合，虽是输出正确的程序数据，但因为每次读取程序数据时，第一、二随机数产生电路653a、653b就会产生一次新的信号，而某些人为了确定读取的程序数据无误，会读取数次的程序数据结果，导致每次读取的程序数据结果都不一样，使某些人无法判别程序数据是否正确，进而误导某些人破解的方式，因此就算其中一次读取到正确的程序数据，某些人也无法得知此次的正确性，使某些人得破解方式困难度与时间增加，使随机数改变地址及数据的存储器数据保密方法成功。

现配合上述图4与图5来举例：写入一组程序数据至擦除式可程序化非易失性存储器63后，包含地址比特及程序数据比特(程序数据表如图6所示)，若未启动保护程序数据的机制，则依原始的地址信号621与读取数据信号623可成功读取正确顺序的程序数据(程序数据表如图7所示)，若启动保护程序数据的机制，则由保护地址信号628与保护数据信号627读取出错乱的程序数据，而保护地址信号628与保护数据信号627由存储器数据保密电路65产生，各产生的信号路径有五种，依第一、二随机数产生电路653a、653b来控制选择信号路径，而每一种信号路径由比特位移电路651a、651b、651c、651d及比特交错电路652a、652b、652c、652d组合而成，比特位移电路651a、651b、651c、651d及比特交错电路652a、652b、652c、652d由随机数产生电路653a、653b来决定位移的比特数及交换的比特数个数是多少。

因此假设启动保护程序数据机制后，随机数产生电路653a、653b选择产生的信号路径为第一地址路径656a，而比特位移电路201位移2个比特，则原始的比特信号104将经过比特位移电路201位移2个比特后产生第一地址路径656a，再经由信号选择电路204选择第一地址路径656a为保护地址信号116，则由保护地址信号116就会由存储器109内读取出错乱地址的程序数据，(此时的程序数据表如图8所示)。

接着错乱地址的程序数据由读取数据信号106传回至存储器数据保密电路114，随机数产生电路203选择产生的信号路径为第二数据路径206，而比特交错电路202交换1个比特，则原始的数据信号106将经过比特交错电路202交换1个比特后产生第二数据路径206，再经由信号选择电路204选择第二数据路径206为保护数据信号115，则输入至数据写入读取控制电路103，再经由输入/出烧录信号102输出保护的数据信号(此时的程序数据表如图9所示)。

若以图6为存储器109内原始程序数据，在未启动保护程序数据的机制时，读取程序数据将与原始程序数据一样，也就是程序数据顺序一样，如图7所示；若启动保护程序数据的机制后，读取程序数据时，地址信号104经过存储器数据保密电路114将会变为保护地址信号116，也就是程序数据顺序将会改变成第一地址路径656a的错乱顺序，可以得知，原始程序数据的地址比特信号0011将变为错乱地址程序数据的地址比特信号为1100，0012变为1200，0013变为1300，以此类推每个地址比特信号，也就是说原本地址比特0011的程序数据1F13变为地址比特1100的程序数据，而原本地址比特1100的0092变为地址比特0011的程序数据，以图8来表示错乱地址的程序数据，与原始程序数据图6比较，可清楚看到地址比特的变化使程序数据顺序错乱。

接着传送程序数据的读取数据信号106经过存储器数据保密电路114将会变为保护数据信号115，也就是程序数据比特的顺序将会改变成第二数据路径206的错乱顺序，可以得知，地址比特信号0011的数据比特0092将变为错乱数据程序数据的数据比特为656a0，地址比特信号0012的数据比特0712变为2710，地址比特信号0013的数据比特1F13变为3F11，以此类推每个地址比特的数据比特信号，最后保护数据信号115输入至数据写入读取控制电路103，再经由输入/出烧录信号102输出保护的数据信号，以图9来表示保护后的程序数据，与原始程序数据图6比较，可清楚看到地址比特的变化与数据比特的变化使程序数据顺序与比特错乱。

由上述实施方式和附图的公开，即可了解本发明为限制使用者在烧录模式下对于只读存储器数据的读取，并利用改变地址路径及数据路径的方式，以保护只读存储器中的程序数据。保护后的程序数据与原始的程序数据完全错乱，而使随机数改变地址及数据的存储器数据保密方法成功的保护程序数据，使某些人无法判别程序数据是否正确，进而误导某些人破解的方式，使某些人破解方式的困难度与时间增加，使随机数改变地址及数据的存储器数据保密方法成功达到保护电子产品主要驱动程序的目的。

综上所述，本发明的结构特征及各实施例都已详细揭示，而可充分显示出本发明在目的及功效上都深富实施的进步性，极具产业的利用价值，且为目前市面上前所未见的运用，依专利法的精神所述，本发明完全符合发明专利的要件。

以上所述，仅为本发明的优选实施例而已，当不能以之限定本发明所实施的范围，即依本发明权利要求所作的均等变化与修饰，都应仍属于本发明权利要求的范围内。

Claims (13)

1.一种随机数改变地址及数据存储器保密电路架构，其包括有：

一烧录器，输出一烧录的输入/出信号；

一擦除式可程序化非易失性存储器，用以存储微控制器的驱动程序；

一数据写入读取控制电路，接收烧录器烧录的输入/出信号，并对擦除式可程序化非易失性存储器执行烧录工作；

一微控制器，读取擦除式可程序化非易失性存储器存储的驱动程序，用以执行电子产品的运算控制动作；以及

一存储器数据保密电路，设置于数据写入读取控制电路与擦除式可程序化非易失性存储器之间，采用随机数选择地址路径及随机数选择数据路径，同时产生保护地址信号及保护数据信号。

2.如权利要求1所述的随机数改变地址及数据存储器保密电路架构，其中该存储器数据保密电路还包括有若干个比特位移电路、若干个比特交错电路、若干个随机数产生电路及若干个信号选择电路。

3.如权利要求2所述的随机数改变地址及数据存储器保密电路架构，其中该比特位移电路将一地址信号将做一比特位移的信号处理，并产生若干地址路径。

4.如权利要求2所述的随机数改变地址及数据存储器保密电路架构，其中该比特交错电路将一数据信号做一比特交换的信号处理，并产生若干数据路径。

5.如权利要求2所述的随机数改变地址及数据存储器保密电路架构，其中该若干个比特位移电路与若干个比特交错电路均由若干个随机数产生电路进行控制移动若干比特。

6.如权利要求2所述的随机数改变地址及数据存储器保密电路架构，其中该信号选择电路用以选择比特交错电路所产生若干个地址路径及比特交错电路所产生若干个数据路径，并输出保护地址信号及保护数据信号。

7.如权利要求1所述的随机数改变地址及数据存储器保密电路架构，其中该擦除式可程序化非易失性存储器与微控制器之间还具有一输入程序数据信号与输入地址信号。

8.如权利要求1所述的随机数改变地址及数据存储器保密电路架构，其中该数据写入读取控制电路与擦除式可程序化非易失性存储器之间还具有一写入数据信号、一写入读取控制信号及一使能控制信号。

9.如权利要求1所述的随机数改变地址及数据存储器保密电路架构，其中该数据写入读取控制电路与存储器数据保密电路之间还具有一地址信号及保护数据信号。

10.如权利要求1所述的随机数改变地址及数据存储器保密电路架构，其中该擦除式可程序化非易失性存储器与存储器数据保密电路之间还具有一读取数据信号及保护地址信号。

11.一种随机数改变地址及数据存储器保密方法，其包括有：

a.开始；

b.进入烧录模式；

c.进行写入或读取动作；若选择写入则执行步骤e.；若选择读取则执行步骤g.；若皆未选择则执行步骤d.

d.离开烧录模式；

e.执行写入程序；

f.是否离开烧录模式，可选择离开烧录模式而执行步骤d.或继续执行烧录模式而执行步骤b.；

g.检验是否为保护模式，若非为保护模式则执行步骤h.；若为保护模式则执行步骤i.；

h.执行一般程序；

i.随机数选择变化输入地址路径；

j.存储器依输入地址输出数据；

k.随机数选择变化输出数据路径；

l.输出保护数据；

m.是否离开烧录模式，若为否时则执行步骤b.；若为是时则执行步骤d.；以及

n.结束。

12.如权利要求11所述的随机数改变地址及数据存储器保密方法，其中该步骤i.的随机数选择变化输入地址路径还包括有：地址原路径、第一地址路径、第二地址路径、第三地址路径、第四地址路径。

13.如权利要求11所述的随机数改变地址及数据存储器保密方法，其中该步骤k.的随机数选择变化输出数据路径还包括有：数据原路径、第一数据路径、第二数据路径、第三数据路径、第四数据路径。

Images