CN103777904A - 数据储存装置以及数据加扰与解扰方法 - Google Patents
数据储存装置以及数据加扰与解扰方法 Download PDFInfo
- Publication number
- CN103777904A CN103777904A CN201410048967.7A CN201410048967A CN103777904A CN 103777904 A CN103777904 A CN 103777904A CN 201410048967 A CN201410048967 A CN 201410048967A CN 103777904 A CN103777904 A CN 103777904A
- Authority
- CN
- China
- Prior art keywords
- byte
- data
- logical address
- mentioned
- descrambling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Abstract
本发明披露了数据储存装置以及数据加扰与解扰方法。考量逻辑地址的数据加/解扰技术以及所实现的数据储存装置。所揭示的数据储存装置包括:非易失性存储器以及控制器。控制器根据一主机所下达的写入逻辑地址产生加扰种子,以加扰该主机所下达的写入数据后将之写入该非易失性存储器,并且根据该主机所下达的读取逻辑地址产生解扰种子,以解扰该控制器自该非易失性存储器获得的读取数据。控制器会对解扰后的读取数据作数据校验。
Description
技术领域
本发明涉及一种数据加/解扰技术以及数据储存装置。
背景技术
数据加/解扰(data scrambling/descrambling)常用于保护敏感数据,其所使用的加/解扰种子(scrambling/descrambling seed)的生成为本技术领域一项重要课题。
发明内容
本发明揭示一种考量逻辑地址的数据加/解扰技术以及所实现的数据储存装置。
根据本发明所揭示技术的一种实施方式所实现的一种数据储存装置,包括:非易失性存储器以及控制器。控制器根据一主机所下达的写入逻辑地址产生加扰种子,以加扰该主机所下达的写入数据后将之写入该非易失性存储器,并且根据该主机所下达的读取逻辑地址产生解扰种子,以解扰该控制器自该非易失性存储器获得的读取数据。控制器会对解扰后的读取数据作数据校验。
另一种实施方式涉及一种数据加解扰方法,包括:根据一主机所下达的写入逻辑地址产生加扰种子,以加扰该主机所下达的写入数据后将之写入一非易失性存储器;根据该主机所下达的读取逻辑地址产生解扰种子,以解扰该控制器自该非易失性存储器获得的读取数据;以及,对解扰后的读取数据作数据校验。
本发明本上述数据储存装置及数据加解扰方法,在读取数据解扰时所使用的解扰种子考量了主机藉读取指令实际下达的读取逻辑地址。因此,若读取逻辑地址有错误发生,非易失性存储器供应的读取数据经解扰种子解扰后的结果将无法通过数据校验,藉此,非易失性存储器的读取错误可被准确察觉。
下文特举实施例,并结合附图详细说明本发明内容。
附图说明
图1图解根据本发明所揭示技术的一种实施方式所实现的一数据储存装置100;
图2图解加/解扰种子的一种产生方式;
图3以流程图根据本发明所揭示技术的一种实施方式说明数据加扰程序;且
图4以流程图根据本发明所揭示技术的一种实施方式说明数据的解扰与校验。
附图符号说明
100~数据储存装置;
102~快闪存储器;
104~控制器;
106~主机;
108~基本种子产生器;
110~加扰种子产生器;
112~加扰运算器;
114~解扰种子产生器;
116~解扰运算器;
118~数据校验运算器;
B3、B2、B1与B0~基本种子Seed的最高字节至最低字节;
Data_Descrambled~解扰后的读取数据;
Data_Scrambled~加扰后的写入数据;
DataR、DataW~读取数据、写入数据;
LBA_B3、LBA_B2、LBA_B1与LBA_B0~逻辑地址LBA的最高字节至最低字节;
LBAR、LBAW~读取逻辑地址、写入逻辑地址;
Pass_Fail_Flag~数据校验标志;
Read(LBAR)~指令,读取该读取逻辑地址LBAR的数据;
S302、S304、S306、S402…S410~步骤;
Seed~基本种子;
SeedNew(Seed,LBA)~加/解扰种子;
SeedNew(Seed,LBAR)~解扰种子;
SeedNew(Seed,LBAW)~加扰种子;以及
Write(LBAW,DataW)~指令,于该写入逻辑地址LBAW写入该写入数据DataW。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念,且并非意图限制本发明内容。实际发明范围应依照本发明权利要求界定。
图1图解根据本发明所揭示技术的一种实施方式所实现的一数据储存装置100,包括:快闪存储器(FLASH memory)102所实现的一非易失性存储器、以及一控制器104。该控制器104根据一主机106的要求操作该快闪存储器102。例如,主机106可下达写入指令Write(LBAW,DataW)将写入数据DataW存入快闪存储器102,以对写入逻辑地址LBAW作写入操作。其中,写入指令Write(LBAW,DataW)包括写入逻辑地址LBAW和写入数据DataW。或者,主机106可下达读取指令Read(LBAR)要求读取快闪存储器102中关于读取逻辑地址LBAR的内容。其中,读取指令Read(LBAR)包括读取逻辑地址LBAR。控制器104根据主机106所下达的写入逻辑地址LBAW产生加扰种子,以加扰主机106所下达的写入数据DataW后将之写入快闪存储器102,并且根据主机106所下达的读取逻辑地址LBAR产生解扰种子,以解扰控制器104自快闪存储器102获得的读取数据DataR。其中控制器104还对解扰后的读取数据Data_Descrambled作数据校验,以判断读取指令Read中的读取逻辑地址LBAR是否有误。
在一实施例中,如图1所示,快闪存储器102的空间划分为多个区块(blocks),如,BLK1、BLK2…。各区块还划分为多页(pages)。快闪存储器102的操作特性是以「区块」为擦除单位。使用过的空间须以「区块」为单位擦除后方能释出再利用。上述各页内的空间可配置给对应的逻辑地址,即是说,每个页对应一个写入逻辑地址LBAW或一读取逻辑地址LBAR。例如,一写入/读取逻辑地址可为快闪存储器102一页(4K字节)的空间的数据寻址。本发明的数据的加/解扰可以4K字节(byte)为单位。
更详言之,如图1所示,控制器104供应一基本种子产生器108、一加扰种子产生器110、一加扰运算器112、一解扰种子产生器114、一解扰运算器116以及一数据校验运算器118。
基本种子产生器108用于产生基本种子Seed,可以随机数产生器实现。在一种实施方式中,基本种子产生器108为各页个别产生基本种子。
加扰种子产生器110以基本种子Seed对主机106所下达的写入逻辑地址LBAW作运算,以产生加扰种子SeedNew(Seed,LBAW)。一种实施方式是使基本种子Seed中的字节与写入逻辑地址LBAW中的所有字节配对作运算(如异或(XOR)运算),藉以产生加扰种子SeedNew(Seed,LBAW)。
加扰运算器112负责以加扰种子SeedNew(Seed,LBAW)加扰该主机106所下达的写入数据DataW,生成加扰后的写入数据Data_Scrambled输入该快闪存储器102作储存。
解扰种子产生器114则是以基本种子Seed对主机106所下达的读取逻辑地址LBAR作运算,以产生解扰种子SeedNew(Seed,LBAR)。一种实施方式是使基本种子Seed中的字节与读取逻辑地址LBAR中的所有字节配对作运算(如异或(XOR)运算),藉以产生解扰种子SeedNew(Seed,LBAR)。
解扰运算器116负责以解扰种子SeedNew(Seed,LBAR)解扰该控制器104自该快闪存储器102获得的读取数据DataR,生成解扰后的读取数据Data_Descrambled。解扰运算器116一般作加扰运算器112的反向运算。
数据校验运算器118用于对解扰后的读取数据Data_Descrambled作数据校验(如,ECC(error checking and correction)),以判断读取操作是否有误。数据校验结果可以标志Pass_Fail_Flag标示。通过数据校验的数据Data_Descrambled即可传输给主机106。此数据校验的操作可以判断读取数据DataR是否是对应读取逻辑地址LBAR的数据。在一实施例中,此数据校验的操作即判断读取指令Read中的该读取逻辑地址LBAR是否出现错误匹配(mismatch),如果错误匹配,则以标志Pass_Fail_Flag通知主机106发生了不可纠正的错误。
整理之,本发明在读取数据DataR解扰时所使用的解扰种子SeedNew(Seed,LBAR)考量了主机106藉读取指令Read(LBAR)所实际下达的读取逻辑地址LBAR。因此,若快闪存储器102的读取操作有错误发生,快闪存储器102供应的读取数据DataR经解扰种子SeedNew(Seed,LBAR)解扰后的结果Data_Descrambled将无法通过数据校验。快闪存储器102的读取错误可被准确察觉。
图2图解加/解扰种子的一种产生方式,适用于产生前述加扰种子SeedNew(Seed,LBAW)、解扰种子SeedNew(Seed,LBAR)。一个基本种子Seed包括4字节的数据,最高字节至最低字节分别为B3、B2、B1与B0。一个基本种子Seed可以是针对快闪存储器102一页空间而设计。一个逻辑地址LBA(即,写入逻辑地址LBAW或读取逻辑地址LBAR)是以4字节标示,最高字节至最低字节分别为LBA_B3、LBA_B2、LBA_B1与LBA_B0。一个逻辑地址LBA可以是快闪存储器102一页空间(4K字节)的数据寻址。控制器104可以异或运算(XOR)处理4K字节数据所对应的基本种子Seed与逻辑地址LBA,继而产生该4K字节数据的加/解扰种子SeedNew(Seed,LBA)。图中所示实施方式是使逻辑地址LBA的最低字节LBA_B0、次低字节LBA_B1、次高字节LBA_B2以及最高字节LBA_B3分别与对应的基本种子Seed的最高字节B3、次高字节B2、次低字节B1以及最低字节B0作异或运算,产生4字节数据量的加/解扰种子SeedNew(Seed,LBA),包括:最高字节B3LBA_B0、次高字节B2LBA_B1、次低字节B1LBA_B2以及最低字节B0LBA_B3。
然而,本发明并不意图限定以图2所示方式生成加/解扰种子SeedNew(Seed,LBA)。任何在加/解扰种子中同时考量主机下达的逻辑地址的技术都属于本发明所欲保护范围。此外,本发明的加/解扰技术也不限定应用于快闪存储器,其他非易失性存储器也可以此概念作数据加/解扰。
上述实施方式所述的控制器104除了可为提供图1所示各模块的特别设计芯片外,也可以运算单元与只读存储器(ROM)组合实现。图1所示各模块可以韧体实现,相关程序码载于控制器内的只读存储器,由控制器内的运算单元执行。此外,凡采用同样概念实现数据加/解扰的技术都属于本发明所欲保护的范围。一种实施方式为一种数据加解扰方法。
图3以流程图根据本发明所揭示技术的一种实施方式说明数据加扰程序。关于主机106所下达的写入指令Write(LBAW,DataW),所揭示的数据加扰程序藉由步骤S302根据其中的写入逻辑地址LBAW产生加扰种子SeedNew(Seed,LBAW)。步骤S304以加扰种子SeedNew(Seed,LBAW)对主机106所下达的写入数据DataW作加扰运算,以获得加扰后的写入数据Data_Scrambled。步骤S306将加扰后的写入数据Data_Scrambled写入快闪存储器102。
图4以流程图根据本发明所揭示技术的一种实施方式说明数据的解扰与校验。关于主机106所下达的读取指令Read(LBAR),所揭示的数据解扰程序藉由步骤S402根据其中的读取逻辑地址LBAR产生解扰种子SeedNew(Seed,LBAR)。步骤S404以解扰种子SeedNew(Seed,LBAR)对源自快闪存储器102的读取数据DataR作解扰运算,以获得解扰后的读取数据Data_Descrambled。步骤S406对解扰后的读取数据Data_Descrambled作数据校验,以判断读取指令Read中的读取逻辑位LBAR是否有误。在一实施例中,若解扰后的读取数据Data_Descrambled通过数据校验,则程序进入步骤S408,解扰后的读取数据Data_Descrambled被允许传输给主机106。若解扰后的读取数据Data_Descrambled无法通过数据校验,则程序进入步骤S410,提示错误讯息,显现快闪存储器102有读取错误发生。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,本领域技术人员,在不脱离本发明的精神和范围的前提下,可做若干更动与润饰,因此本发明的保护范围是以本发明的权利要求为准。
Claims (12)
1.一种数据储存装置,包括:
一非易失性存储器;以及
一控制器,根据一主机所下达的写入逻辑地址产生加扰种子,以加扰该主机所下达的写入数据后将之写入该非易失性存储器,并且根据该主机所下达的读取逻辑地址产生解扰种子,以解扰该控制器自该非易失性存储器获得的读取数据,
其中,该控制器还对解扰后的读取数据作数据校验。
2.如权利要求1所述的数据储存装置,其中,该控制器藉由对解扰后的读取数据作数据校验,判断所述读取数据是否对应上述读取逻辑地址。
3.如权利要求1所述的数据储存装置,其中:
该控制器还产生基本种子;
该控制器以上述基本种子对上述写入逻辑地址作运算,以产生上述加扰种子;且
该控制器以上述基本种子对上述读取逻辑地址作运算,以产生上述解扰种子。
4.如权利要求3所述的数据储存装置,其中:
该控制器将上述基本种子中的字节与上述写入逻辑地址中的所有字节配对作运算,以产生上述加扰种子;且
该控制器将上述基本种子中的字节与上述读取逻辑地址中的所有字节配对作运算,以产生上述解扰种子。
5.如权利要求1所述的数据储存装置,其中:
该非易失性存储器为快闪存储器,其中空间划分为多个区块,且各区块还划分为多页;且
其中每个页对应一个所述写入逻辑地址或一个所述读取逻辑地址。
6.如权利要求1所述的数据储存装置,其中:
该控制器还产生基本种子,其中该基本种子包括4字节的数据,且该写入逻辑地址及该读取逻辑地址均以4字节标示;且
该控制器将该写入逻辑地址的最低字节、次低字节、次高字节以及最高字节分别与该基本种子的最高字节、次高字节、次低字节以及最低字节作异或运算,以产生该加扰种子的最高字节、次高字节、次低字节以及最低字节;且
该控制器将该读取逻辑地址的最低字节、次低字节、次高字节以及最高字节分别与该基本种子的最高字节、次高字节、次低字节以及最低字节作异或运算,以产生该解扰种子的最高字节、次高字节、次低字节以及最低字节。
7.一种数据加解扰方法,包括:
根据一主机所下达的写入逻辑地址产生加扰种子,以加扰该主机所下达的写入数据后;
将加扰后的该写入数据写入一非易失性存储器;
根据该主机所下达的读取逻辑地址产生解扰种子,以解扰该控制器自该非易失性存储器获得的读取数据;以及
对解扰后的读取数据作数据校验。
8.如权利要求7所述的数据加解扰方法,其中对解扰后的读取数据作数据校验的步骤,判断所述读取数据是否对应上述读取逻辑地址。
9.如权利要求7所述的数据加解扰方法,还包括:
产生基本种子;
以上述基本种子对上述写入逻辑地址作运算,以产生上述加扰种子;以及
以上述基本种子对上述读取逻辑地址作运算,以产生上述解扰种子。
10.如权利要求9所述的数据加解扰方法,其中:
将上述基本种子中的字节与上述写入逻辑地址中的所有字节配对作运算,以产生上述加扰种子;且
将上述基本种子中的字节与上述读取逻辑地址中的所有字节配对作运算,以产生上述解扰种子。
11.如权利要求7所述的数据加解扰方法,其中:
该非易失性存储器为快闪存储器,其中空间划分为多个区块,且各区块还划分为多页;且
其中每个页对应一个所述写入逻辑地址或一个所述读取逻辑地址。
12.如权利要求7所述的数据加解扰方法,还包括:
产生基本种子,其中该基本种子包括4字节的数据,该写入逻辑地址及该读取逻辑地址均以4字节标示;
将该写入逻辑地址的最低字节、次低字节、次高字节以及最高字节分别与该基本种子的最高字节、次高字节、次低字节以及最低字节作异或运算,以产生该加扰种子的最高字节、次高字节、次低字节以及最低字节;以及
将该读取逻辑地址的最低字节、次低字节、次高字节以及最高字节分别与该基本种子的最高字节、次高字节、次低字节以及最低字节作异或运算,以产生该解扰种子的最高字节、次高字节、次低字节以及最低字节。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410048967.7A CN103777904B (zh) | 2014-02-12 | 2014-02-12 | 数据储存装置以及数据加扰与解扰方法 |
TW103106203A TWI533315B (zh) | 2014-02-12 | 2014-02-25 | 資料儲存裝置以及資料加擾與解擾方法 |
US14/463,991 US9582670B2 (en) | 2014-02-12 | 2014-08-20 | Data storage device and data scrambling and descrambling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410048967.7A CN103777904B (zh) | 2014-02-12 | 2014-02-12 | 数据储存装置以及数据加扰与解扰方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103777904A true CN103777904A (zh) | 2014-05-07 |
CN103777904B CN103777904B (zh) | 2017-07-21 |
Family
ID=50570198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410048967.7A Active CN103777904B (zh) | 2014-02-12 | 2014-02-12 | 数据储存装置以及数据加扰与解扰方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9582670B2 (zh) |
CN (1) | CN103777904B (zh) |
TW (1) | TWI533315B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105930093A (zh) * | 2015-02-26 | 2016-09-07 | 爱思开海力士有限公司 | 数据储存设备及其操作方法 |
CN106155584A (zh) * | 2015-05-07 | 2016-11-23 | 三星电子株式会社 | 对数据进行加扰和解扰的方法和系统 |
CN107506326A (zh) * | 2017-07-05 | 2017-12-22 | 芯启源(南京)半导体科技有限公司 | 数据传输加扰和解扰电路、发送和接收装置、及系统 |
CN107644176A (zh) * | 2016-07-20 | 2018-01-30 | 爱特梅尔公司 | 非易失性存储器的安全扩展 |
CN108073528A (zh) * | 2016-11-16 | 2018-05-25 | 意法半导体(鲁塞)公司 | 非易失性存储器中的存储 |
CN108255464A (zh) * | 2016-12-28 | 2018-07-06 | 北京忆恒创源科技有限公司 | 数据加扰方法、解扰方法及其装置 |
TWI759166B (zh) * | 2020-04-01 | 2022-03-21 | 美商美光科技公司 | 在快閃記憶體中用於資料隨機化之自種子隨機數生成器 |
CN114237492A (zh) * | 2021-11-19 | 2022-03-25 | 珠海全志科技股份有限公司 | 非易失性存储器保护方法及装置 |
CN114840455A (zh) * | 2021-02-02 | 2022-08-02 | 辉达公司 | 存储器接口上的数据加扰技术 |
US11768766B2 (en) | 2020-04-01 | 2023-09-26 | Micron Technology, Inc. | Metadata aware copyback for memory devices |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107765997B (zh) * | 2017-09-30 | 2020-09-01 | 记忆科技(深圳)有限公司 | 一种固态硬盘写入数据加扰的方法 |
TWI653538B (zh) * | 2017-11-13 | 2019-03-11 | 慧榮科技股份有限公司 | 資料儲存裝置與記憶體裝置之資料處理方法 |
CN111400232B (zh) * | 2020-04-10 | 2024-01-16 | 芯启源(上海)半导体科技有限公司 | 一种基于数据位宽展开的scramble与descramble硬件实现方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000076136A (ja) * | 1998-08-27 | 2000-03-14 | Melco Inc | 記録再生装置 |
CN1936870A (zh) * | 2005-09-23 | 2007-03-28 | 中国科学院计算技术研究所 | 一种硬盘扇区级数据加密解密方法及系统 |
CN101484905A (zh) * | 2006-11-14 | 2009-07-15 | Mcm组合有限责任公司 | 为存储装置提供安全实现的方法和系统 |
TW201333965A (zh) * | 2011-12-28 | 2013-08-16 | Intel Corp | 用於記憶體電路測試引擎的同屬位址拌碼器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252958B1 (en) * | 1997-09-22 | 2001-06-26 | Qualcomm Incorporated | Method and apparatus for generating encryption stream ciphers |
TWI258658B (en) * | 2003-07-07 | 2006-07-21 | Sunplus Technology Co Ltd | Device in CPU using address line to proceed scrambling processing and method thereof |
US20070067644A1 (en) * | 2005-08-26 | 2007-03-22 | International Business Machines Corporation | Memory control unit implementing a rotating-key encryption algorithm |
US7739576B2 (en) | 2006-08-31 | 2010-06-15 | Micron Technology, Inc. | Variable strength ECC |
US20080219448A1 (en) * | 2007-03-06 | 2008-09-11 | John Almeida | Multiple-layers encryption/decryption and distribution of copyrighted contents |
US8301912B2 (en) | 2007-12-31 | 2012-10-30 | Sandisk Technologies Inc. | System, method and memory device providing data scrambling compatible with on-chip copy operation |
JP5492679B2 (ja) * | 2009-06-30 | 2014-05-14 | パナソニック株式会社 | 記憶装置およびメモリコントローラ |
KR101601790B1 (ko) * | 2009-09-22 | 2016-03-21 | 삼성전자주식회사 | 암호키 선택장치를 구비하는 스토리지 시스템 및 암호 키 선택방법 |
US8843767B2 (en) * | 2011-07-06 | 2014-09-23 | The Boeing Company | Secure memory transaction unit |
US8839001B2 (en) * | 2011-07-06 | 2014-09-16 | The Boeing Company | Infinite key memory transaction unit |
US9263106B2 (en) | 2011-10-21 | 2016-02-16 | Nvidia Corporation | Efficient command mapping scheme for short data burst length memory devices |
KR20130053247A (ko) * | 2011-11-15 | 2013-05-23 | 삼성전자주식회사 | 불휘발성 메모리 장치에 데이터를 프로그램하는 프로그램 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템 |
-
2014
- 2014-02-12 CN CN201410048967.7A patent/CN103777904B/zh active Active
- 2014-02-25 TW TW103106203A patent/TWI533315B/zh active
- 2014-08-20 US US14/463,991 patent/US9582670B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000076136A (ja) * | 1998-08-27 | 2000-03-14 | Melco Inc | 記録再生装置 |
CN1936870A (zh) * | 2005-09-23 | 2007-03-28 | 中国科学院计算技术研究所 | 一种硬盘扇区级数据加密解密方法及系统 |
CN101484905A (zh) * | 2006-11-14 | 2009-07-15 | Mcm组合有限责任公司 | 为存储装置提供安全实现的方法和系统 |
TW201333965A (zh) * | 2011-12-28 | 2013-08-16 | Intel Corp | 用於記憶體電路測試引擎的同屬位址拌碼器 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105930093A (zh) * | 2015-02-26 | 2016-09-07 | 爱思开海力士有限公司 | 数据储存设备及其操作方法 |
CN106155584B (zh) * | 2015-05-07 | 2020-07-07 | 三星电子株式会社 | 对数据进行加扰和解扰的方法和系统 |
CN106155584A (zh) * | 2015-05-07 | 2016-11-23 | 三星电子株式会社 | 对数据进行加扰和解扰的方法和系统 |
CN107644176A (zh) * | 2016-07-20 | 2018-01-30 | 爱特梅尔公司 | 非易失性存储器的安全扩展 |
CN108073528B (zh) * | 2016-11-16 | 2021-10-29 | 意法半导体(鲁塞)公司 | 非易失性存储器中的存储 |
CN108073528A (zh) * | 2016-11-16 | 2018-05-25 | 意法半导体(鲁塞)公司 | 非易失性存储器中的存储 |
CN108255464A (zh) * | 2016-12-28 | 2018-07-06 | 北京忆恒创源科技有限公司 | 数据加扰方法、解扰方法及其装置 |
CN107506326B (zh) * | 2017-07-05 | 2019-03-15 | 芯启源(南京)半导体科技有限公司 | 数据传输加扰和解扰电路、发送和接收装置及系统 |
CN107506326A (zh) * | 2017-07-05 | 2017-12-22 | 芯启源(南京)半导体科技有限公司 | 数据传输加扰和解扰电路、发送和接收装置、及系统 |
TWI759166B (zh) * | 2020-04-01 | 2022-03-21 | 美商美光科技公司 | 在快閃記憶體中用於資料隨機化之自種子隨機數生成器 |
US11709771B2 (en) | 2020-04-01 | 2023-07-25 | Micron Technology, Inc. | Self-seeded randomizer for data randomization in flash memory |
TWI810832B (zh) * | 2020-04-01 | 2023-08-01 | 美商美光科技公司 | 在快閃記憶體中用於資料隨機化之自種子隨機數生成器 |
US11768766B2 (en) | 2020-04-01 | 2023-09-26 | Micron Technology, Inc. | Metadata aware copyback for memory devices |
CN114840455A (zh) * | 2021-02-02 | 2022-08-02 | 辉达公司 | 存储器接口上的数据加扰技术 |
CN114237492A (zh) * | 2021-11-19 | 2022-03-25 | 珠海全志科技股份有限公司 | 非易失性存储器保护方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150227473A1 (en) | 2015-08-13 |
TWI533315B (zh) | 2016-05-11 |
CN103777904B (zh) | 2017-07-21 |
TW201532061A (zh) | 2015-08-16 |
US9582670B2 (en) | 2017-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103777904A (zh) | 数据储存装置以及数据加扰与解扰方法 | |
US11416417B2 (en) | Method and apparatus to generate zero content over garbage data when encryption parameters are changed | |
US8996933B2 (en) | Memory management method, controller, and storage system | |
US8504898B2 (en) | Storage apparatus, controller and data accessing method thereof | |
US8831229B2 (en) | Key transport method, memory controller and memory storage apparatus | |
US20130212368A1 (en) | Data protecting method, memory controller and memory storage device | |
CN104346103A (zh) | 指令执行方法、存储器控制器与存储器储存装置 | |
US20130080787A1 (en) | Memory storage apparatus, memory controller and password verification method | |
US7877615B2 (en) | Semiconductor devices and scrambled data transmission methods thereof | |
TW201805942A (zh) | 用於非揮發性記憶體之安全性延伸 | |
CN103744744A (zh) | 数据储存装置以及易失性存储器的数据校验方法 | |
US20190377693A1 (en) | Method to generate pattern data over garbage data when encryption parameters are changed | |
CN104573537A (zh) | 数据处理方法、存储器存储装置与存储器控制电路单元 | |
CN211454576U (zh) | 随机数种子生成器及随机化加扰器 | |
CN109968837B (zh) | 打印耗材及耗材再生方法 | |
US20180254088A1 (en) | Semiconductor memory device and method of erasing data in semiconductor memory device | |
JP2014142891A (ja) | 半導体記憶装置 | |
CN113407155A (zh) | 随机数种子生成器及其方法 | |
US11995349B2 (en) | Method and apparatus for performing access management of memory device in host performance booster architecture with aid of device side table information encoding and decoding | |
US11137944B1 (en) | Combined QLC programming method | |
CN101763315B (zh) | 基于多级单元闪存的数据存储方法、装置 | |
TWI656535B (zh) | 系統晶片之非揮發性記憶體之寫入方法 | |
CN116627314A (zh) | 半导体装置及用于管理其的安全操作的系统与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |