TWI533315B - 資料儲存裝置以及資料加擾與解擾方法 - Google Patents

資料儲存裝置以及資料加擾與解擾方法 Download PDF

Info

Publication number
TWI533315B
TWI533315B TW103106203A TW103106203A TWI533315B TW I533315 B TWI533315 B TW I533315B TW 103106203 A TW103106203 A TW 103106203A TW 103106203 A TW103106203 A TW 103106203A TW I533315 B TWI533315 B TW I533315B
Authority
TW
Taiwan
Prior art keywords
byte
data
seed
logical address
read
Prior art date
Application number
TW103106203A
Other languages
English (en)
Other versions
TW201532061A (zh
Inventor
馮雷
Original Assignee
威盛電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛電子股份有限公司 filed Critical 威盛電子股份有限公司
Publication of TW201532061A publication Critical patent/TW201532061A/zh
Application granted granted Critical
Publication of TWI533315B publication Critical patent/TWI533315B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

資料儲存裝置以及資料加擾與解擾方法
本案係有關於一種資料加/解擾技術以及資料儲存裝置。
資料加/解擾(data scrambling/descrambling)常用於保護敏感資料，其所使用的加/解擾種子(scrambling/descrambling seed)之生成為本技術領域一項重要課題。
本案揭露一種考量邏輯位址之資料加/解擾技術以及所實現之資料儲存裝置。
根據本案所揭露技術的一種實施方式所實現的一種資料儲存裝置，包括：非揮發式記憶體以及控制器。控制器係根據一主機所下達的寫入邏輯位址產生加擾種子，以加擾該主機所下達的寫入資料後將之寫入該非揮發式記憶體，並且係根據該主機所下達的讀取邏輯位址產生解擾種子，以解擾該控制器自該非揮發式記憶體獲得的讀取資料。控制器會對解擾後的讀取資料作資料校驗。
另一種實施方式係有關於一種資料加解擾方法， 包括：根據一主機所下達的寫入邏輯位址產生加擾種子，以加擾該主機所下達的寫入資料後將之寫入一非揮發式記憶體；根據該主機所下達的讀取邏輯位址產生解擾種子，以解擾該控制器自該非揮發式記憶體獲得的讀取資料；以及，對解擾後的讀取資料作資料校驗。
下文特舉實施例，並配合所附圖式，詳細說明本發明內容。
100‧‧‧資料儲存裝置
102‧‧‧快閃記憶體
104‧‧‧控制器
106‧‧‧主機
108‧‧‧基本種子產生器
110‧‧‧加擾種子產生器
112‧‧‧加擾運算器
114‧‧‧解擾種子產生器
116‧‧‧解擾運算器
118‧‧‧資料校驗運算器
BLK1、BLK2…‧‧‧區塊
B3、B2、B1與B0‧‧‧基本種子Seed之最高位元組至最低位元組
Data_Descrambled‧‧‧解擾後的讀取資料
Data_Scrambled‧‧‧加擾後的寫入資料
DataR、DataW‧‧‧讀取資料、寫入資料
LBA_B3、LBA_B2、LBA_B1與LBA_B0‧‧‧邏輯位址LBA之最高位元組至最低位元組
LBAR、LBAW‧‧‧讀取邏輯位址、寫入邏輯位址
Pass_Fail_Flag‧‧‧資料校驗旗標
Read(LBAR)‧‧‧指令，讀取該讀取邏輯位址LBAR之資料
S302、S304、S306、S402…S410‧‧‧步驟
Seed‧‧‧基本種子
SeedNew(Seed,LBA)‧‧‧加/解擾種子
SeedNew(Seed,LBAR)‧‧‧解擾種子
SeedNew(Seed,LBAW)‧‧‧加擾種子
Write(LBAW,DataW)‧‧‧指令，於該寫入邏輯位址LBAW寫入該寫入資料DataW
第1圖圖解根據本案所揭露技術的一種實施方式所實現的一資料儲存裝置100；第2圖圖解加/解擾種子的一種產生方式；第3圖以流程圖根據本案所揭露技術的一種實施方式說明資料加擾程序；第4圖以流程圖根據本案所揭露技術的一種實施方式說明資料之解擾與校驗。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖圖解根據本案所揭露技術的一種實施方式所實現的一資料儲存裝置100，包括：快閃記憶體(FLASH memory)102所實現的一非揮發式記憶體、以及一控制器104。該控制器104係根據一主機106之要求操作該快閃記憶體102。 例如，主機106可下達寫入指令Write(LBAW，DataW)將寫入資料DataW存入快閃記憶體102，以對寫入邏輯位址LBAW作寫入操作。其中，寫入指令Write(LBAW，DataW)包括寫入邏輯位址LBAW和寫入資料DataW。或者，主機106可下達讀取指令Read(LBAR)要求讀取快閃記憶體102中關於讀取邏輯位址LBAR的內容。其中，讀取指令Read(LBAR)包括讀取邏輯位址LBAR。控制器104根據主機106所下達之寫入邏輯位址LBAW產生加擾種子，以加擾主機106所下達的寫入資料DataW後將之寫入快閃記憶體102，並且根據主機106所下達的讀取邏輯位址LBAR產生解擾種子，以解擾控制器104自快閃記憶體102獲得的讀取資料DataR。其中控制器104更對解擾後的讀取資料Data_Descrambled作資料校驗，以判斷讀取指令Read中的讀取邏輯位址LBAR是否有誤。
在一實施例中，如第1圖所示，快閃記憶體102之空間係劃分為多個區塊(blocks)，如，BLK1、BLK2…。各區塊更劃分為多頁(pages)。快閃記憶體102的操作特性是以「區塊」為抹除單位。使用過的空間須以「區塊」為單位抹除後方能釋出再利用。上述各頁內的空間可配置給對應的邏輯位址，即是說，每個頁對應一個寫入邏輯位址LBAW或一讀取邏輯位址LBAR。例如，一寫入/讀取邏輯位址可為快閃記憶體102一頁(4K位元組)的空間之資料尋址。本發明之資料之加/解擾可以4K位元組(byte)為單位。
更詳言之，如第1圖所示，控制器104供應一基本種子產生器108、一加擾種子產生器110、一加擾運算器112、 一解擾種子產生器114、一解擾運算器116以及一資料校驗運算器118。
基本種子產生器108用於產生基本種子Seed，可以隨機數產生器實現。在一種實施方式中，基本種子產生器108係為各頁個別產生基本種子。
加擾種子產生器110係以基本種子Seed對主機106所下達的寫入邏輯位址LBAW作運算，以產生加擾種子SeedNew(Seed,LBAW)。一種實施方式係使基本種子Seed中的位元組與寫入邏輯位址LBAW中的所有位元組配對作運算(如異或(XOR)運算)，藉以產生加擾種子SeedNew(Seed,LBAW)。
加擾運算器112負責以加擾種子SeedNew(Seed,LBAW)加擾該主機106所下達的寫入資料DataW，生成加擾後的寫入資料Data_Scrambled輸入該快閃記憶體102作儲存。
解擾種子產生器114則是以基本種子Seed對主機106所下達的讀取邏輯位址LBAR作運算，以產生解擾種子SeedNew(Seed,LBAR)。一種實施方式係使基本種子Seed中的位元組與讀取邏輯位址LBAR中的所有位元組配對作運算(如異或(XOR)運算)，藉以產生解擾種子SeedNew(Seed,LBAR)。
解擾運算器116負責以解擾種子SeedNew(Seed,LBAR)解擾該控制器104自該快閃記憶體102獲得的讀取資料DataR，生成解擾後的讀取資料Data_Descrambled。解擾運算器116一般作加擾運算器112的反向運算。
資料校驗運算器118用於對解擾後的讀取資料Data_Descrambled作資料校驗(如，ECC(error checking and correction))，以判斷讀取操作是否有誤。資料校驗結果可以旗標Pass_Fail_Flag標示。通過資料校驗的資料Data_Descrambled即可傳輸給主機106。此資料校驗的操作可以判斷讀取資料DataR是否係對應讀取邏輯位址LBAR的資料。在一實施例中，此資料校驗的操作即判斷讀取指令Read中的該讀取邏輯位址LBAR是否出現錯誤匹配(mismatch)，如果錯誤匹配，則以旗標Pass_Fail_Flag通知主機106發生了不可糾正的錯誤。
整理之，本案在讀取資料DataR解擾時所使用的解擾種子SeedNew(Seed,LBAR)考量了主機106藉讀取指令Read(LBAR)所實際下達的讀取邏輯位址LBAR。因此，若快閃記憶體102的讀取操作有錯誤發生，快閃記憶體102供應的讀取資料DataR經解擾種子SeedNew(Seed,LBAR)解擾後的結果Data_Descrambled將無法通過資料校驗。快閃記憶體102之讀取錯誤可被準確察覺。
第2圖圖解加/解擾種子的一種產生方式，適用於產生前述加擾種子SeedNew(Seed,LBAW)、解擾種子SeedNew(Seed,LBAR)。一個基本種子Seed包括4位元組之資料，最高位元組至最低位元組分別為B3、B2、B1與B0。一個基本種子Seed可以是針對快閃記憶體102一頁空間而設計。一個邏輯位址LBA(即，寫入邏輯位址LBAW或讀取邏輯位址LBAR)係以4位元組標示，最高位元組至最低位元組分別為LBA_B3、LBA_B2、LBA_B1與LBA_B0。一個邏輯位址LBA可以是快閃記憶體102一頁空間(4K位元組)之資料尋址。控制器104可以異或運算(XOR)處理4K位元組資料所對應的基本種子 Seed與邏輯位址LBA，繼而產生該4K位元組資料的加/解擾種子SeedNew(Seed,LBA)。圖中所示實施方式係使邏輯位址LBA的最低位元組LBA_B0、次低位元組LBA_B1、次高位元組LBA_B2以及最高位元組LBA_B3分別與對應之基本種子Seed的最高位元組B3、次高位元組B2、次低位元組B1以及最低位元組B0作異或運算，產生4位元組資料量之加/解擾種子SeedNew(Seed,LBA)，包括：最高位元組B3LBA_B0、次高位元組B2LBA_B1、次低位元組B1LBA_B2以及最低位元組B0LBA_B3。
然而，本案並不意圖限定以第2圖所示方式生成加/解擾種子SeedNew(Seed,LBA)。任何在加/解擾種子中同時考量主機下達之邏輯位址的技術都屬於本案所欲保護範圍。此外，本案之加/解擾技術也不限定應用於快閃記憶體，其他非揮發性記憶體也可以此概念作資料加/解擾。
上述實施方式所述之控制器104除了可為提供第1圖所示各模塊之特別設計晶片外，也可以運算單元與唯讀處理器(ROM)組合實現。第1圖所示各模塊可以韌體實現，相關程式碼係載於控制器內的唯讀記憶體，由控制器內的運算單元執行。此外，凡採用同樣概念實現資料加/解擾的技術都屬於本案所欲保護的範圍。一種實施方式為一種資料加解擾方法。
第3圖以流程圖根據本案所揭露技術的一種實施方式說明資料加擾程序。關於主機106所下達的寫入指令Write(LBAW,DataW)，所揭露之資料加擾程序藉由步驟S302根據其中之寫入邏輯位址LBAW產生加擾種子SeedNew(Seed, LBAW)。步驟S304以加擾種子SeedNew(Seed,LBAW)對主機106所下達的寫入資料DataW作加擾運算，以獲得加擾後的寫入資料Data_Scrambled。步驟S306將加擾後之寫入資料Data_Scrambled寫入快閃記憶體102。
第4圖以流程圖根據本案所揭露技術的一種實施方式說明資料之解擾與校驗。關於主機106所下達的讀取指令Read(LBAR)，所揭露之資料解擾程序藉由步驟S402根據其中之讀取邏輯位址LBAR產生解擾種子SeedNew(Seed,LBAR)。步驟S404以解擾種子SeedNew(Seed,LBAR)對源自快閃記憶體102的讀取資料DataR作解擾運算，以獲得解擾後的讀取資料Data_Descrambled。步驟S406對解擾後的讀取資料Data_Descrambled作資料校驗，以判斷讀取指令Read中之讀取邏輯位LBAR是否有誤。在一實施例中，若解擾後的讀取資料Data_Descrambled通過資料校驗，則程序進入步驟S408，解擾後的讀取資料Data_Descrambled被允許傳輸給主機106。若解擾後的讀取資料Data_Descrambled無法通過資料校驗，則程序進入步驟S410，提示錯誤訊息，顯現快閃記憶體102有讀取錯誤發生。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧資料儲存裝置
102‧‧‧快閃記憶體
104‧‧‧控制器
106‧‧‧主機
108‧‧‧基本種子產生器
110‧‧‧加擾種子產生器
112‧‧‧加擾運算器
114‧‧‧解擾種子產生器
116‧‧‧解擾運算器
118‧‧‧資料校驗運算器
BLK1、BLK2…‧‧‧區塊
Data_Descrambled‧‧‧解擾後的讀取資料
Data_Scrambled‧‧‧加擾後的寫入資料
DataR、DataW‧‧‧讀取資料、寫入資料
LBAR、LBAW‧‧‧讀取邏輯位址、寫入邏輯位址
Pass_Fail_Flag‧‧‧資料校驗旗標
Read(LBAR)‧‧‧指令，讀取該讀取邏輯位址LBAR之資料
Seed‧‧‧基本種子
SeedNew(Seed,LBAR)‧‧‧解擾種子
SeedNew(Seed,LBAW)‧‧‧加擾種子
Write(LBAW,DataW)‧‧‧指令，於寫入邏輯位址LBAW寫入該寫入資料DataW

Claims (8)

  1. 一種資料儲存裝置，包括：一非揮發式記憶體；以及一控制器，根據一主機所下達的寫入邏輯位址產生加擾種子，以加擾該主機所下達的寫入資料後將之寫入該非揮發式記憶體，並且係根據該主機所下達的讀取邏輯位址產生解擾種子，以解擾該控制器自該非揮發式記憶體獲得的讀取資料，其中，該控制器更對解擾後的讀取資料作資料校驗，其中：該控制器更產生基本種子；該控制器係將上述基本種子中的所有位元組與上述寫入邏輯位址中的所有位元組配對作運算，以產生上述加擾種子；且該控制器係將上述基本種子中的所有位元組與上述讀取邏輯位址中的所有位元組配對作運算，以產生上述解擾種子。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中，該控制器藉由對解擾後的讀取資料作資料校驗，判斷所述讀取資料是否係對應上述讀取邏輯位址的資料。
  3. 如申請專利範圍第1項所述之資料儲存裝置，其中：該非揮發式記憶體為快閃記憶體，其中空間劃分為複數個區塊，且各區塊更劃分為複數頁；且其中每個頁對應一個所述寫入邏輯位址或一個所述讀取邏輯位址。
  4. 如申請專利範圍第1項所述之資料儲存裝置，其中：該基本種子包括4位元組之資料，且該寫入邏輯位址及該讀取邏輯位址均以4位元組標示；且該控制器係將該寫入邏輯位址的最低位元組、次低位元組、次高位元組以及最高位元組分別與該基本種子的最高位元組、次高位元組、次低位元組以及最低位元組作異或運算，以產生該加擾種子的最高位元組、次高位元組、次低位元組以及最低位元組；且該控制器係將該讀取邏輯位址的最低位元組、次低位元組、次高位元組以及最高位元組分別與該基本種子的最高位元組、次高位元組、次低位元組以及最低位元組作異或運算，以產生該解擾種子的最高位元組、次高位元組、次低位元組以及最低位元組。
  5. 一種資料加解擾方法，包括：根據一主機所下達的寫入邏輯位址產生加擾種子，以加擾該主機所下達的寫入資料後；將加擾後之該寫入資料寫入一非揮發式記憶體；根據該主機所下達的讀取邏輯位址產生解擾種子，以解擾該控制器自該非揮發式記憶體獲得的讀取資料；對解擾後的讀取資料作資料校驗；產生基本種子；將上述基本種子中的所有位元組與上述寫入邏輯位址中的所有位元組配對作運算，以產生上述加擾種子；且將上述基本種子中的所有位元組與上述讀取邏輯位址中的 所有位元組配對作運算，以產生上述解擾種子。
  6. 如申請專利範圍第5項所述之資料加解擾方法，其中對解擾後的讀取資料作資料校驗的步驟，係判斷所述讀取資料是否係對應上述讀取邏輯位址的資料。
  7. 如申請專利範圍第5項所述之資料加解擾方法，其中：該非揮發式記憶體為快閃記憶體，其中空間劃分為複數個區塊，且各區塊更劃分為複數頁；且其中每個頁對應一個所述寫入邏輯位址或一個所述讀取邏輯位址。
  8. 如申請專利範圍第5項所述之資料加解擾方法，其中該基本種子包括4位元組之資料，該寫入邏輯位址及該讀取邏輯位址均以4位元組標示，且該資料加解擾方法更包括：將該寫入邏輯位址的最低位元組、次低位元組、次高位元組以及最高位元組分別與該基本種子的最高位元組、次高位元組、次低位元組以及最低位元組作異或運算，以產生該加擾種子的最高位元組、次高位元組、次低位元組以及最低位元組；以及將該讀取邏輯位址的最低位元組、次低位元組、次高位元組以及最高位元組分別與該基本種子的最高位元組、次高位元組、次低位元組以及最低位元組作異或運算，以產生該解擾種子的最高位元組、次高位元組、次低位元組以及最低位元組。
TW103106203A 2014-02-12 2014-02-25 資料儲存裝置以及資料加擾與解擾方法 TWI533315B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410048967.7A CN103777904B (zh) 2014-02-12 2014-02-12 数据储存装置以及数据加扰与解扰方法

Publications (2)

Publication Number Publication Date
TW201532061A TW201532061A (zh) 2015-08-16
TWI533315B true TWI533315B (zh) 2016-05-11

Family

ID=50570198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106203A TWI533315B (zh) 2014-02-12 2014-02-25 資料儲存裝置以及資料加擾與解擾方法

Country Status (3)

Country Link
US (1) US9582670B2 (zh)
CN (1) CN103777904B (zh)
TW (1) TWI533315B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160104389A (ko) * 2015-02-26 2016-09-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10121013B2 (en) * 2015-05-07 2018-11-06 Samsung Electronics Co., Ltd. XOR-based scrambler/descrambler for SSD communication protocols
US10073661B2 (en) * 2016-07-20 2018-09-11 Atmel Corporation Security extensions for non-volatile memory
FR3058813A1 (fr) * 2016-11-16 2018-05-18 Stmicroelectronics (Rousset) Sas Stockage dans une memoire non volatile
CN108255464B (zh) * 2016-12-28 2021-09-28 北京忆恒创源科技股份有限公司 数据加扰方法、解扰方法及其装置
CN107506326B (zh) * 2017-07-05 2019-03-15 芯启源（南京）半导体科技有限公司 数据传输加扰和解扰电路、发送和接收装置及系统
CN107765997B (zh) * 2017-09-30 2020-09-01 记忆科技(深圳)有限公司 一种固态硬盘写入数据加扰的方法
TWI653538B (zh) * 2017-11-13 2019-03-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
US11256617B2 (en) 2020-04-01 2022-02-22 Micron Technology, Inc. Metadata aware copyback for memory devices
US11327884B2 (en) * 2020-04-01 2022-05-10 Micron Technology, Inc. Self-seeded randomizer for data randomization in flash memory
CN111400232B (zh) * 2020-04-10 2024-01-16 芯启源(上海)半导体科技有限公司 一种基于数据位宽展开的scramble与descramble硬件实现方法
US11573854B2 (en) * 2021-02-02 2023-02-07 Nvidia Corporation Techniques for data scrambling on a memory interface

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252958B1 (en) * 1997-09-22 2001-06-26 Qualcomm Incorporated Method and apparatus for generating encryption stream ciphers
JP2000076136A (ja) * 1998-08-27 2000-03-14 Melco Inc 記録再生装置
TWI258658B (en) * 2003-07-07 2006-07-21 Sunplus Technology Co Ltd Device in CPU using address line to proceed scrambling processing and method thereof
US20070067644A1 (en) * 2005-08-26 2007-03-22 International Business Machines Corporation Memory control unit implementing a rotating-key encryption algorithm
CN100561449C (zh) * 2005-09-23 2009-11-18 中国科学院计算技术研究所 一种硬盘扇区级数据加密解密方法及系统
US7739576B2 (en) 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US7876894B2 (en) * 2006-11-14 2011-01-25 Mcm Portfolio Llc Method and system to provide security implementation for storage devices
US20080219448A1 (en) * 2007-03-06 2008-09-11 John Almeida Multiple-layers encryption/decryption and distribution of copyrighted contents
US8301912B2 (en) 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
JP5492679B2 (ja) * 2009-06-30 2014-05-14 パナソニック株式会社 記憶装置およびメモリコントローラ
KR101601790B1 (ko) * 2009-09-22 2016-03-21 삼성전자주식회사 암호키 선택장치를 구비하는 스토리지 시스템 및 암호 키 선택방법
US8843767B2 (en) * 2011-07-06 2014-09-23 The Boeing Company Secure memory transaction unit
US8839001B2 (en) * 2011-07-06 2014-09-16 The Boeing Company Infinite key memory transaction unit
US9263106B2 (en) 2011-10-21 2016-02-16 Nvidia Corporation Efficient command mapping scheme for short data burst length memory devices
KR20130053247A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 불휘발성 메모리 장치에 데이터를 프로그램하는 프로그램 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템
JP5846664B2 (ja) * 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ

Also Published As

Publication number Publication date
TW201532061A (zh) 2015-08-16
US20150227473A1 (en) 2015-08-13
US9582670B2 (en) 2017-02-28
CN103777904A (zh) 2014-05-07
CN103777904B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
TWI533315B (zh) 資料儲存裝置以及資料加擾與解擾方法
US9483664B2 (en) Address dependent data encryption
US7876894B2 (en) Method and system to provide security implementation for storage devices
TWI714579B (zh) 用於解擾亂與擾亂資料的方法及其系統、以及可執行軟體產品
US20200310989A1 (en) Method and apparatus to generate zero content over garbage data when encryption parameters are changed
US20190384939A1 (en) Data Protection Device and Method and Storage Controller
CN101231622B (zh) 基于闪存的数据存储方法和设备、及数据读取方法和设备
US20140310534A1 (en) Data scrambling in memory devices using combined sequences
US20180181499A1 (en) Secure memory
JP5639709B2 (ja) 記憶装置における物理的識別子を生成する方法及び機械可読記憶媒体
JP2008257476A (ja) 誤り検出制御システム
JP2005018725A5 (zh)
US10664414B2 (en) Controller and advanced method for deleting data
US20080183978A1 (en) Semiconductor Devices and Scrambled Data Transmission Methods Thereof
TW201805942A (zh) 用於非揮發性記憶體之安全性延伸
US9729319B2 (en) Key management for on-the-fly hardware decryption within integrated circuits
US10956259B2 (en) Error correction code memory device and codeword accessing method thereof
CN103838638B (zh) Fpga外挂存储器校验方法及装置
CN114830110A (zh) 单次使用密码产生
CN110309083B (zh) 一种存储器数据加扰方法
CN109508145B (zh) 使用地址别名的存储器访问控制
JP2022523558A (ja) 暗号化ギャングプログラミング
JP6103958B2 (ja) 半導体記憶装置
TWI553630B (zh) 音訊信號的水印資訊載入裝置及方法
JP5986279B2 (ja) 半導体装置