CN101853699B - 非易失性存储设备及其操作方法 - Google Patents

Abstract

本公开是一种非易失性存储设备的操作方法，它包括：对数据做随机化处理以保存随机化数据；擦除随机化数据；以及在读操作时，根据非易失性存储设备的标记单元信息来输出擦除数据。

Description

非易失性存储设备及其操作方法

相关申请的交叉引用

本发明主张在2009年3月4日提出的韩国专利申请No.10-2009-0018567的优先权，通过引用将其合并于此。

技术领域

本发明涉及非易失性存储设备，更具体地，本发明涉及能够对数据做随机化处理并且保存随机化数据的非易失性存储设备，以及相关的操作方法。

背景技术

非易失性存储设备包括快闪存储器、阻抗可变存储设备等。快闪存储器可以被分为NAND快闪存储器和NOR快闪存储器。NOR快闪存储器的结构特点是它的存储单元被并行连接到位线。这种并行连接方式允许随机地访问NOR快闪存储器的存储单元。相反，NAND快闪存储器的结构特点是它的存储单元被串行地连接到位线。就是说，NAND快闪存储器中的存储单元被连接到一个存储单元串中，因此仅仅需要一个与位线的连接接头。因此，NAND快闪存储器可以被非常高密度地集成。

近年来，已经开展了有关在单个非易失性存储单元中保存多个数据位的技术研究工作，由此快闪存储器的每单位区域提供更大程度的数据存储容量。能够保存多个数据位的存储单元一般被称为多层单元(MLC)。相反，能够保存仅仅一个数据位的存储单元一般被称为单层单元(SLC)。通常，MLC在编程能力方面的特征是使用两个或多个门限电压分布，每个都与特定的数据状态有关。

发明内容

本发明概念的一方面实施例涉及提供包含存储单元的非易失性存储设备的操作方法，所述方法包括：对编程数据进行随机化以产生随机化编程数据；保存随机化编程数据；擦除一部分随机化编程数据以产生擦除数据；以及在后续的读操作期间，响应在非易失存储设备中所存储的标志单元状态数据，或者(1)从存储单元获得所存储的随机化编程数据，并且对所存储的随机化编程数据去随机化以产生读数据；或者(2)从存储单元获得擦除数据，并且不对擦除数据去随机化以产生读数据。

本发明概念的另一方面实施例涉及提供包含存储单元的非易失性存储设备的操作方法，所述方法包括：对编程数据进行随机化以产生随机化编程数据；保存随机化编程数据；擦除一部分随机化编程数据以产生擦除数据；以及在后续读操作期间，或者(1)检验要读取的数据是编程数据，然后，从存储单元获得所存储的随机化编程数据，对所存储的随机化编程数据去随机化，并且产生读数据；或者(2)检验要读取的数据是擦除数据，然后，从存储单元获得擦除数据，在不对擦除数据去随机化的情况下产生读数据。

本发明概念的另一个方面实施例涉及提供非易失性存储设备，包括：存储单元阵列，含有按照行和列排列的存储单元；页面缓冲电路，被配置为从存储单元阵列读数据；以及随机数据接口，被配置为对要被编程到存储单元阵列的编程数据随机化，对从存储单元阵列中所选择的存储单元中所获得的读数据去随机化，其中，随机数据接口进一步被配置为响应于所选择的存储单元的编程/擦除状态，在没有去随机化的情况下从存储单元阵列输出读数据。

附图说明

通过参考附图的以下描述，本发明概念的以上和其它目标和特点将变得显而易见，其中，除非另外规定，图中相同的参考编号和标签表示相同或相似的元件。

图1是示意性说明根据本发明实施例的存储设备的框图。

图2是进一步说明图1的随机数据接口的框图。

图3是进一步说明图2的随机序列产生器的框图。

图4是说明根据本发明实施例的存储设备的随机化操作的概念图。

图5是说明根据本发明实施例的存储设备的正常操作的另一个概念图。

图6是说明根据本发明实施例的存储单元的读操作的框图。

图7是总结根据本发明实施例的存储设备的写操作的流程图。

图8是总结根据本发明实施例的存储设备的读操作的流程图。

图9是示意性说明根据本发明另一个实施例的存储设备的框图。

图10是进一步说明图9的随机数据接口的框图。

图11是包含根据本发明实施例的存储设备的计算系统的一般框图。

图12是包含根据本发明实施例的存储设备的基于存储器的保存设备的一般框图。

具体实施方式

现在将参考说明本发明概念的某些实施例的附图，更全面地描述本发明概念。然而，本发明概念可以以许多不同的形式来实例化，而不应当被理解为仅限定于所说明的实施例。而这些实施例是作为教示举例被提出的。

应当理解，虽然术语第一、第二、第三等在这里可以被用于描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应当被这些术语所限定。这些术语仅仅被用于区分不同的元件、组件、区域、层或区段。因此，在不脱离本发明概念教示的情况下，以下所讨论的第一元件、组件、区域、层或区段能够被称为第二元件、组件、区域、层或区段。

这里所用的术语仅仅是为了描述特定实施例，而不意图成为本发明概念的限制。如这里所使用，单数形式“一个”和“这一个”意图也包含复数形式，除非文中清晰地表明。进一步应当理解，术语“包含”和/“包括”，当在本说明书中使用时，规定所述特点、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特点、整体、步骤、操作、元件、组件和/或组的存在或增加。如这里所使用，术语“和/或”包含一个或多个相关联列表项的任何和所有组合。

应当理解，当一个元件或层被称为“在...之上”、“被连接到”、“被耦接到”或“临近于”另一个元件或层时，它可以被直接地连接到、耦接到、或临近于其它元件或层，或者可以有中间元件或层。相反，当一个元件被称为“直接在”、“直接被连接到”、“直接被耦接到”或者“紧密相邻于”另一个元件或层时，则没有中间元件或层存在。

除非另外定义，这里所使用的所有术语(包括技术和科学术语)的含义与本发明概念所属领域的普通技术人员所共同理解的含义相同。进一步应当理解，例如在公用字典里所定义的那些术语的含义应当被解释为与本说明书和/或相关领域的上下文中的含义相一致，而不应当在理想化的或过于格式化的意义上被解释。

增加存储单元集成度可能引发存储单元之间“干扰”的相应增加。存储单元间干扰可以具有很多形式，包括编程电压干扰、通过电压干扰、F-poly耦合等。存储单元间干扰的程度受到临近存储单元的各个数据状态以及被应用于至少一个临近存储单元的数据访问操作特性的影响。通过随机化在存储单元域中的数据保存模式，可以大大地减小干扰。

将在快闪存储设备的环境中描述本发明概念的实施例。但是，本发明概念的指导以及伴随的好处可以被应用于其它类型存储设备的存储单元，特别是高密度的存储设备。因此，本发明概念并不仅限于快闪存储器。

图1是示意性说明根据本发明实施例的存储设备的框图。参考图1，存储设备100可以是由于集成密度而遭受存储单元间干扰的快闪存储器或一些其它类型的存储器。

在所述实施例中，存储设备100包括存储单元阵列110，它包含能够保存M位数据的存储单元，其中M是正整数。存储单元阵列110可以被分为多个区域，包括保存用户数据的数据区域和空闲区域。存储单元阵列110的每个区域可以由多个被定义的存储块组成。例如在美国专利No.6,236,594中公开了一种可能的存储块结构，其主题通过引用被合并于此。

存储单元阵列110也包括至少一个标志单元111。标志单元111的状态可以被用于表示在特定页面、行或字线中的存储单元是否已经被擦除或被编程。例如，当与特定页面、行或字线相对应的某些存储单元已经被擦除时(即，被放置在擦除状态)，标记单元值‘1’可以被用于表示这个状态。另一方面，标记单元值‘0’可以被用于表示特定页面/行/字线的存储单元的编程状态，并且不论构成的存储单元是MLC还是SLC都适用。

图1的存储设备100进一步包括页面缓冲电路120、译码器电路130、电压产生器电路140、包含通过/失败检查电路160的控制逻辑150、随机数据接口部件170、以及输入/输出缓冲电路180。这里，通过/失败检查电路160可以被配置为独立于控制逻辑150。

页面缓冲电路120被控制逻辑150控制，并且被配置为从存储单元阵列110中读取数据，或者将数据编程到存储单元阵列110中。译码器电路130也被控制逻辑150控制，并且被配置为在存储单元阵列110中选择存储块，以及在所选择存储块中选择字线。所选择的字线可以被来自电压产生器电路140的字线电压驱动。电压产生器电路140被控制逻辑150控制，并且被配置为产生被提供给存储单元阵列110的字线电压，例如，读电压、编程电压、通过电压、局部电压、验证电压等。控制逻辑150被配置为控制存储设备100的整个操作。

通过/失败检查电路160被配置为在编程操作期间基于被页面缓冲电路120所读取的数据做出编程通过/失败的确定。确定结果可以被发送给控制逻辑150。控制逻辑150进一步被配置为基于通过/失败检查电路160的确定结果控制编程顺序。通过/失败检查电路160可以被配置为以布线或(wired-OR)方式或列扫描方式来检查编程通过/失败。例如，在美国专利No.6,282,121中公开了一种可能的编程通过/失败检查电路，其主题通过引用合并于此。

在图1中的所述实施例中的输入/输出缓冲电路180被配置为在读操作期间通过随机数据接口170将数据从页面缓冲电路120发送给外部设备。输入/输出缓冲电路180进一步被配置为在编程操作期间通过随机数据接口170将数据从外部设备发送给页面缓冲电路120。输入/输出缓冲电路180包括：输入缓冲器181，被配置为从外部设备接收数据；输出缓冲器182，被配置为将数据输出给外部设备。

在所述实施例中的随机数据接口170被配置为随机化从输入/输出缓冲电路180所接收的数据，然后将随机化数据传递给页面缓冲电路120。随机数据接口170进一步被配置为去随机化从页面缓冲电路120所接收的数据，然后将去随机化数据传递给输入/输出缓冲电路180。随机数据接口170可以被配置为在控制逻辑150的控制下选择性也进行数据随机化。

存储设备100可以根据存储控制器的请求来工作。虽然图1中未示出，如传统上理解的，存储控制器可以包括处理单元、纠错/检错单元(ECC)、缓冲存储器等。

图2是进一步说明图1的随机数据接口的框图。参考图2，随机数据接口170包括地址缓冲器171、随机序列产生器172、第一和第二异或(XOR)门173a和173b、第一复用器174、第一和第二奇/偶锁存器175a和175b、标记单元检查器176、复用控制器177、以及第二复用器178。

地址缓冲器171被配置为接收与正常读命令一起从外部被提供的地址(例如，页面地址)，然后将所接收地址作为种子发送给随机序列产生器172。

在图2中所示的实施例中，行地址(例如，页面地址)可以被提供给地址缓冲器171。或者，列地址或行地址和列地址的组合可以被提供给地址缓冲器171。

随机序列发生器172可以被配置为产生随机数据(或者，随机密钥)。在一个可能的实施例中，随机序列产生器172可以由线性反馈签名寄存器(LFSR)形成。因此，随机序列产生器172可以被配置为基于地址缓冲器171的输出即地址作为种子值产生随机数据。

在所述实施例中的第一异或门173a对来自随机序列产生器172的随机数据和来自图1中输入缓冲器181的数据执行异或(XOR)操作。第一异或门173a产生随机化数据作为组合结果。第一复用器174然后根据随机选择信号R_SEL选择来自第一异或门173a所输出的数据(即，随机化数据)或者来自输入缓冲器181的数据的其中一个。当数据随机化被建立时，随机选择信号R_SEL被激活。以这种方式，可以有效地实现对被编程到快闪存储设备的“写”数据的随机化。当数据随机化没有被建立时，不激活随机选择信号R_SEL。

在本发明概念的一个实施例中，在控制逻辑150的控制下数据随机化处理将作为通电例程的一部分发生。这可以利用被保存在存储单元阵列110或者在非易失性寄存器(例如，保险电路)中，或者由外部设备所提供的微调(trim)信息来完成。

第一奇/偶锁存器175a被配置为将从第一复用器174输出的数据转移给页面缓冲电路120。在随机选择信号R_SEL被激活的情况下，随机化数据将被转移给页面缓冲电路120。在随机选择信号R_SEL没有被激活的情况下，非随机化数据将被转移给页面缓冲电路120。

当请求读操作时，页面缓冲电路120将从存储单元阵列110获得读数据。由页面缓冲电路120所获得的读数据通过第二奇/偶锁存器175b被提供给第二异或门173b和第二复用器178。第二异或门173b对从随机序列产生器172所接收的随机数据和来自奇/偶锁存器175b的数据(即，随机化数据)执行异或操作，以输出去随机化数据。

页面缓冲电路120确定保存在与所选择字线/页面相对应的标记单元111中的数据的状态。并且将这个标记单元状态数据提供给标记单元检查器176。作为响应，标记单元检查器176确定存储单元阵列110的相关部分是否被擦除。

标记单元检查器176被配置为根据由页面缓冲电路120所提供的编程状态信息控制复用控制器177。复用控制器177被配置为响应于由图1的控制逻辑150所提供的随机选择信号R_SEL以及标记单元检查器176的输出来控制第二复用器178。

第二复用器178响应于复用控制器177的输出从来自奇/偶锁存器175b的数据和来自异或门173b的数据(即去随机化数据)之中选择一个数据。然后将所选择数据通过图1中的输出缓冲器182提供给外部设备。例如，当从标记单元检查器176所接收的标记单元数据状态输出表示擦除状态时，复用控制器177控制第二复用器178从而选择来自奇/偶锁存器175b的数据，不论是激活还是未激活随机选择信号R_SEL。所选择数据可以是在所选择字线中从擦除存储单元所获得的读数据。另一方面，当标记单元检查器176的标记单元数据状态表示编程状态时，复用控制器177控制第二复用器178从而响应于随机选择信号R_SEL来选择来自异或门173b的数据(就是说，去随机化的数据)。

在与图2的所述实施例相似的本发明概念的另一个实施例中，复用控制器177可以被配置为直接使用从页面缓冲电路120所获得的标记单元数据状态信息。就是说，复用控制器177可以被配置为在不使用标记单元检查器176的情况下控制复用器178。

根据本发明概念实施例的存储设备100可以被配置为对要被编程的写数据随机化，并且对从存储单元阵列所获得的随机化读数据去随机化。在存储设备100被擦除的情况下，在存储设备100的所有块中的数据将被擦除。设备用户可能需要为了安全和调试的目的而读取擦除数据。在这种情况下，存储设备100可以对从擦除存储单元所获得的读数据去随机化。但是，根据本发明概念实施例，正如以上描述所理解的，有可能阻止从擦除存储单元所获得的读数据被去随机化。

图3是进一步说明图2的随机序列产生器的一种可能实施例的框图。参考图3，随机序列产生器172包括多个(例如，10个触发器FF1到FF10)触发器和异或门G1。本实施例中的随机序列产生器172由线性反馈签名寄存器LFSR所组成。一般来说，LFSR可以被用作产生随机数据的设备。随机序列产生器172可以根据种子和时钟信号来产生随机数据，并且将随机数据提供给图2中的第一和第二异或门173a和173b。

图4是描述根据本发明实施例的存储设备的随机化和去随机化操作的概念图。

将在数据随机化被建立的假设下描述写操作。数据输入缓冲器41从外部设备接收源数据‘1100’。然后数据随机化器42对源数据‘1100’做随机化处理，以便将随机化数据‘1010’输出给数据寄存器43(即，页面缓冲器120)。因此，随机化数据‘1010’被保存在存储单元阵列44中。

将在数据随机化被建立的假设下描述读操作。数据寄存器43读取保存在存储单元阵列43中的数据。然后数据去随机化器45对由数据寄存器43所读取的数据‘1010’去随机化。通过数据输出缓冲器46将去随机化数据‘1100’提供给外部设备。

在前述实施例中，可以通过图2的随机数据接口170来实现数据随机化器42和数据去随机化器45。例如，数据随机化器42和数据去随机化器45可以被配置为共享例如地址缓冲器171和随机序列产生器172的元件。数据随机化器42可以进一步包括异或门173a、复用器174和奇/偶锁存器175a。数据去随机化器45可以进一步包括奇/偶锁存器175b、异或门173b、标记单元检查器176、复用控制器177和复用器178。

图5是描述根据本发明实施例的存储设备的正常操作的概念图。

假设数据随机化没有被建立。将在此假设下描述正常操作，即非随机化写操作。通过数据输入缓冲器51将源数据‘1100’提供给数据寄存器53，而不经过数据随机化器52。就是说，没有执行数据随机化。然后将数据寄存器53中的源数据‘1100’保存到存储单元阵列54中。

将在数据随机化没有被建立的假设下描述正常操作，即非随机化读操作。数据寄存器53从存储单元阵列54获得源数据‘1100’。然后通过数据输出缓冲器55将所读源数据‘1100’提供给外部设备，而不经过由数据去随机化器55所提供的去随机化处理。

图6是描述根据本发明实施例的存储单元的读操作的概念框图。

参考图6，数据寄存器62可以从已擦除存储单元读取数据。这里，假定从已擦除存储单元读取的所有数据位的值均为‘1’。在读操作期间，将擦除数据从数据寄存器62转移到数据去随机化器63。如果确定标记单元状态为擦除状态，则当擦除数据被转移到数据输出缓冲器64时不对其做去随机化处理。另一方面，如果确定标记单元状态是编程状态，则在数据被转移到数据输出缓冲器64之前数据去随机化器63首先对其去随机化。

图7是总结根据本发明实施例的存储设备的写操作的流程图。

示例写操作包括：接收数据(S11)；确定是否随机化所接收的数据(S12)。如果需要数据随机化(S12＝是)，则对所接收数据随机化(S13)，然后将其写入存储单元阵列110(S14)。否则(S12＝否)，将数据在没有数据随机化的情况下正常写入存储单元阵列(S15)。

图8是总结根据本发明实施例的存储设备的读操作的流程图。

首先，页面缓冲电路120从与所选择字线相关联的存储单元中检测数据(S21)。然后基于相应的标记单元状态数据，确定是否擦除或编程与所选择字线相关联的存储单元(S22)。如果与所选择字线相关联的存储单元被擦除(S22＝是)，则不执行去随机化操作而将所读数据输出给外部设备(S23)。否则(S22＝否)，与所选择字线相关联的存储单元被确定为编程，并且在被输出(S25)给外部设备之前必须首先被去随机化(S24)。

图9是示意性描述根据本发明另一个实施例的存储设备的框图。

除了特殊标记单元已经被从存储单元阵列210中去除之外，图9的示例存储设备与图1的存储设备类似。在读操作期间，通过/失败检查电路260确定从页面缓冲电路220所获得的所有读数据位的值是否均为‘1’(即，存储单元处于擦除状态)。例如，当通过/失败检查电路260被实现为运行在布线或(wired-OR)方式时，可以完成此判决工作。在将数据转移到随机数据接口270之前，可以确定读数据位的擦除状态。基于由通过/失败检查电路260所确定的结果，随机数据接口270可以输出随机化或去随机化读数据位。因此，有可能防止从擦除存储单元所读取的数据被去随机化。

图10是进一步说明图9的随机数据接口的框图。

图10的随机数据接口270与图2的随机数据接口相似，只是除了图2的标记单元检查器已经被去除，并且复用控制器276根据从控制逻辑接收的随机选择信号R_SEL和标记信号Erased_pg_rd来工作。随机数据接口270可以以如图2所述相似的方式对要被编程的数据随机化，因此将省略对它的描述。

在读操作期间，页面缓冲电路220从与所选择字线相关联的存储单元获得读数据。然后通过/失败检查电路260确定是否读数据全为‘1’。如果读数据全为‘1’，则控制逻辑激活标记信号Erased_pg_rd。可是，如果读数据并非全为‘1’，则控制逻辑不激活标记信号Erased_pg_rd。当标记信号Erased_pg_rd被激活时，复用控制器276控制复用器278从奇/偶锁存器275b选择数据，而不论随机选择信号R_SEL是激活还是非激活状态。另一方面，当标记信号Erased_pg_rd没有被激活时，复用控制器276根据随机选择信号R_SEL是激活还是未激活状态，来控制复用器278以选择来自奇/偶锁存器275b的数据和被异或门276去随机化的数据中的一个。如果随机选择信号R_SEL被激活，则可以通过复用器277将去随机化数据转移到输出缓冲器282。

在本发明概念的相关实施例中，随机数据接口可以被配置为，当确定与所选择字线相关联的存储单元被擦除时，跳过由异或门173b/273b所进行的数据随机化。

在另一个实施例中，随机数据接口可以被配置为，利用增加初始地址的地址计数器，对在高速缓存读操作期间所获得的随机化读数据去随机化。在这种情况下，由地址计数器所产生的地址可以被用作随机序列产生器的种子。

此时应当注意，快闪存储器仅是一种类型的非易失性存储器(即，在掉电情况下能够保持所存储数据的存储器)。许多移动电子设备，例如，蜂窝电话机、个人数字助手(PDA)、数码相机、便携式游戏终端、以及MP3，越来越多地加入快闪存储器来保存代码和有效载荷数据。类似地，快闪存储器可以被更广泛地应用于家电设备，例如，高清晰电视机、数字多功能磁盘(DVD)、路由器、以及全球定位系统(GPS)。

图11是示意性说明包含根据本发明实施例的存储设备的计算系统的一般性框图。

参考图11，计算系统10包括与总线17相连的快闪存储设备11、存储控制器12、处理单元13(诸如微处理器和中央处理单元)、用户接口14、以及调制解调器16(例如基带芯片组)。快闪存储设备11可以被配置为实际上如图1和图9中所示。在快闪存储设备11中，通过存储控制器12来保存由处理单元13所处理的N位数据(N是大于等于1的整数)。如果图11所示的计算系统是移动装置，它进一步包括提供电源的电池15。

虽然图11中未示出，计算系统可以进一步装备有应用芯片组、照相机图像处理器(例如，CMOS图像传感器、CIS)、移动DRAM等。例如，存储控制器12和快闪存储设备11可以组成利用非易失性存储器保存数据的固态驱动器(SSD)。例如，在已公开的美国专利申请No.2006-0152981中公开了一个示例SSD。通过引用将其合并于此。或者，快闪存储设备11和存储控制器12可以组成利用非易失性存储器保存数据的存储卡。

图12是示意性说明包含根据本发明实施例的存储设备的基于存储器的保存设备的框图。

如图12所示，基于存储器的保存设备20可以包括：卡21，它由存储器22和存储控制器23形成。例如，卡21可以是例如快闪存储卡的存储卡。就是说，卡21可以是满足诸如数码相机、个人计算机等电子设备所使用的任何工业标准的卡。应当理解，存储控制器23通过卡21和基于从主机24所接收的控制信号来控制存储器22。

以上所公开的主题应当被认为是说明性的，而不是限制性的，并且所附权利要求书意图覆盖落入其范围内的所有修改、增强和其它实施例。因此，为了达到法律所允许的最大范围，由以下权利要求及其等价物的最广泛可允许解释来确定本发明的范围，而不应当被前述的详细描述所限制和限定。

Claims (5)

1.一种包含存储单元的非易失性存储设备的操作方法，所述方法包括：

对编程数据随机化以产生随机化编程数据；

保存随机化编程数据；

擦除一部分随机化编程数据，以产生擦除数据；以及

在后续读操作期间，响应在非易失性存储设备中所保存的标记单元状态数据，或者(1)从存储单元获得所保存的随机化编程数据，并且对所保存的随机化编程数据进行去随机化以产生读数据；或者(2)从存储单元获得擦除数据，并且对擦除数据不进行去随机化以产生读数据，

其中，标记单元状态数据指示要从存储单元所获得的数据是擦除数据还是编程数据。

2.如权利要求1所述的操作方法，其中，对编程数据随机化包括：

基于与编程数据相对应的地址产生种子；

基于该种子产生随机密钥；以及

利用该随机密钥对编程数据进行随机化。

3.如权利要求2所述的操作方法，其中，通过对编程数据和随机密钥执行异或操作来实现对编程数据的随机化。

4.一种非易失性存储设备，包括：

存储单元阵列，具有以行和列形式排列的存储单元；

页面缓冲电路，被配置为从存储单元阵列读数据；以及

随机数据接口，被配置为对被编程到存储单元阵列的编程数据随机化，并且对从存储单元阵列中所选择存储单元所获得的读数据去随机化，

其中，在读操作期间响应于在非易失性存储设备中保存的标记单元状态数据，非易失性存储设备选择并执行下列当中的操作：(1)操作随机数据接口从所选择存储单元获得所保存的随机化编程数据，并且对所保存的随机化编程数据进行去随机化以产生读数据；和(2)操作随机数据接口从所选择存储单元获得擦除数据，并且对擦除数据不进行去随机化以产生读数据，

其中，随机数据接口进一步被配置为，响应于根据标记单元状态数据而确定的所选择存储单元的编程/擦除状态，当所选择存储单元具有擦除状态时，在没有去随机化的情况下从存储单元阵列输出读数据。

5.如权利要求4所述的非易失性存储设备，其中，随机数据接口进一步被配置为，当标记单元状态数据指示所选择存储单元具有编程状态时，输出去随机化数据。