CN112466376B - 基于真实建模的过擦除验证方法、装置、存储介质和终端 - Google Patents

基于真实建模的过擦除验证方法、装置、存储介质和终端 Download PDF

Info

Publication number
CN112466376B
CN112466376B CN202011554822.6A CN202011554822A CN112466376B CN 112466376 B CN112466376 B CN 112466376B CN 202011554822 A CN202011554822 A CN 202011554822A CN 112466376 B CN112466376 B CN 112466376B
Authority
CN
China
Prior art keywords
over
erasure
repair
array model
erase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011554822.6A
Other languages
English (en)
Other versions
CN112466376A (zh
Inventor
张新展
陈胜源
朱雨萌
张宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202011554822.6A priority Critical patent/CN112466376B/zh
Publication of CN112466376A publication Critical patent/CN112466376A/zh
Application granted granted Critical
Publication of CN112466376B publication Critical patent/CN112466376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种基于真实建模的过擦除验证方法、装置、存储介质和终端，通过使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，在接收过擦除修复指令时，产生一个随机数，根据随机数对数组模型内的存储单元执行过擦除修复，当检测到操作次数达到随机数时，判断数组模型内的存储单元的数据是否全部写为0并输出过擦除修改验证结果；在对非易失存储器控制端的验证阶段，通过Verilog代码建立一个高度接近实际的数组模型，通过验证数组模型去模拟非易失存储器控制端对于过擦除修复的真实特性，能更加准确的验证控制端操作的准确性，而且自动检查过擦除修复操作结果则增强了验证的自动化程度。

Description

基于真实建模的过擦除验证方法、装置、存储介质和终端
技术领域
本发明涉及非易失存储器验证技术领域，尤其涉及的是一种基于真实建模的过擦除验证方法、装置、存储介质和终端。
背景技术
在对非易失存储器控制端的验证阶段，往往会建立一个memory cell模型接收控制器操作并反馈操作结果。传统做法一般是memory cell模型收到过擦除修复资料便将memory cell模型内需要进行过擦除修复的存储单元内的数据由1变成0，现有的对这种memory cell模型内存储单元的过擦除验证方式是完全理想化的，不能反映非易失存储器真实特性因而也不能准确验证非易失存储器控制器的功能。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种基于真实建模的过擦除验证方法、装置、存储介质和终端，旨在解决现有的对过于理想的memory cell模型内存储单元的过擦除验证不能反映非易失存储器真实特性，不能准确验证非易失存储器控制器功能的问题。
本发明的技术方案如下：一种基于真实建模的过擦除验证方法，其中，具体包括以下步骤：
使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；
接收过擦除修复指令，随机生成一个随机操作次数；
根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
判断操作次数是否达到随机操作次数，
否则跳转至根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
是则判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。
所述的基于真实建模的过擦除验证方法，其中，所述判断数组模型内的全部存储单元是否成功执行过擦除修复，具体过程如下：判断数组模型内的存储单元的数据是否全部写为0。
所述的基于真实建模的过擦除验证方法，其中，所述判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出，具体包括以下步骤：
s51：判断数组模型内的存储单元的数据是否全部写为0，是则跳转至s52，否则跳转至s53；
s52：过擦除修复成功，输出验证结果；
s53：过擦除修复失败，输出验证结果。
所述的基于真实建模的过擦除验证方法，其中，所述使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型，具体过程如下：使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，建立一个与非易失存储器内需要进行过擦除修复的存储单元一致的数组，数组内设置有若干个bit，每个bit对应非易失存储器内的一个cell，该数组即为数组模型。
所述的基于真实建模的过擦除验证方法，其中，所述数组模型内的全部存储单元内的数据初始为1。
所述的基于真实建模的过擦除验证方法，其中，所述根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复，每执行一次过擦除修复，使数组模型内的存储单元随机部分写为0。
一种基于真实建模的过擦除验证装置，其中，包括：
建模模块，使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；
操作次数生成模块，接收过擦除修复指令，随机生成一个随机操作次数；
过擦除修执行模块，根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
判断模块，判断操作次数是否达到随机操作次数；
判断输出模块，判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。
所述的基于真实建模的过擦除验证装置，其中，所述判断输出模块包括：
过擦除修复判断模块，判断数组模型内的存储单元的数据是否全部写为0，得到过擦除修复验证结果；
过擦除修复验证结果输出模块，输出过擦除修复验证结果。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种基于真实建模的过擦除验证方法、装置、存储介质和终端，通过使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，在接收过擦除修复指令时，产生一个随机数，根据随机数对数组模型内的存储单元执行过擦除修复，当检测到操作次数达到随机数时，判断数组模型内的存储单元的数据是否全部写为0并输出过擦除修改验证结果；在对非易失存储器控制端的验证阶段，通过Verilog代码建立一个高度接近实际的数组模型，通过验证数组模型去模拟非易失存储器控制端对于过擦除修复的真实特性，能更加准确的验证控制端操作的准确性，而且自动检查过擦除修复操作结果则增强了验证的自动化程度。
附图说明
图1是本发明中基于真实建模的过擦除验证方法的步骤流程图。
图2是本发明中基于真实建模的过擦除验证装置的示意图。
图3是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种基于真实建模的过擦除验证方法，具体包括以下步骤：
S1：使用Verilog（Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能）代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；
S2：接收过擦除修复指令，随机生成一个随机操作次数；
S3：根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
S4：判断操作次数是否达到随机操作次数，是则跳转至S5，否则跳转至S3；
S5：判断数组模型内的存储单元的数据是否全部写为0，得到过擦除修复验证结果并输出。
在某些具体实施例中，所述S5具体包括以下步骤：
s51：判断数组模型内的存储单元的数据是否全部写为0，是则跳转至s52，否则跳转至s53；
s52：过擦除修复成功，输出验证结果；
s53：过擦除修复失败，输出验证结果。
在某些具体实施例中，所述S1中，具体过程如下：使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，建立一个与非易失存储器内需要进行过擦除修复的存储单元一致的数组，数组内设置有若干个bit，每个bit对应非易失存储器内的一个cell（存储单元），该数组即为数组模型。
在某些具体实施例中，所述数组模型内的全部存储单元内的数据初始为1。
在某些具体实施例中，所述S3中，每执行一次过擦除修复，使数组模型内的存储单元随机部分写为0。
本技术方案中，通过使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，在接收过擦除修复指令时，产生一个随机数，根据随机数对数组模型内的存储单元执行过擦除修复，当检测到操作次数达到随机数时，判断数组模型内的存储单元的数据是否全部写为0并输出过擦除修改验证结果；在对非易失存储器控制端的验证阶段，通过Verilog代码建立一个高度接近实际的数组模型，通过验证数组模型去模拟非易失存储器控制端对于过擦除修复的真实特性，能更加准确的验证控制端操作的准确性，而且自动检查过擦除修复操作结果则增强了验证的自动化程度。
如图2所示，一种基于真实建模的过擦除验证装置，包括：
建模模块101，使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；
操作次数生成模块102，接收过擦除修复指令，随机生成一个随机操作次数；
过擦除修执行模块103，根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
判断模块104，判断操作次数是否达到随机操作次数；
判断输出模块105，判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。
在某些具体实施例中，所述判断输出模块105包括：
过擦除修复判断模块，判断数组模型内的存储单元的数据是否全部写为0，得到过擦除修复验证结果；
过擦除修复验证结果输出模块，输出过擦除修复验证结果。
请参照图3，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；接收过擦除修复指令，随机生成一个随机操作次数；根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；判断操作次数是否达到随机操作次数，否则跳转至根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；是则判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；接收过擦除修复指令，随机生成一个随机操作次数；根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；判断操作次数是否达到随机操作次数，否则跳转至根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；是则判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（StaticRandom Access Memory, 简称SRAM），电可擦除可编程只读存储器（ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种基于真实建模的过擦除验证方法，其特征在于，具体包括以下步骤：
使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；
接收过擦除修复指令，随机生成一个随机操作次数；
根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
判断操作次数是否达到随机操作次数，
否则跳转至根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
是则判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。
2.根据权利要求1所述的基于真实建模的过擦除验证方法，其特征在于，所述判断数组模型内的全部存储单元是否成功执行过擦除修复，具体过程如下：判断数组模型内的存储单元的数据是否全部写为0。
3.根据权利要求1所述的基于真实建模的过擦除验证方法，其特征在于，所述判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出，具体包括以下步骤：
s51：判断数组模型内的存储单元的数据是否全部写为0，是则跳转至s52，否则跳转至s53；
s52：过擦除修复成功，输出验证结果；
s53：过擦除修复失败，输出验证结果。
4.根据权利要求1所述的基于真实建模的过擦除验证方法，其特征在于，所述使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型，具体过程如下：使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，建立一个与非易失存储器内需要进行过擦除修复的存储单元一致的数组，数组内设置有若干个bit，每个bit对应非易失存储器内的一个存储单元，该数组即为数组模型。
5.根据权利要求1所述的基于真实建模的过擦除验证方法，其特征在于，所述数组模型内的全部存储单元内的数据初始为1。
6.根据权利要求5所述的基于真实建模的过擦除验证方法，其特征在于，所述根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复，每执行一次过擦除修复，使数组模型内的存储单元随机部分写为0。
7.一种基于真实建模的过擦除验证装置，其特征在于，包括：
建模模块，使用Verilog代码对非易失存储器内需要进行过擦除修复的存储单元进行建模，得到数组模型；
操作次数生成模块，接收过擦除修复指令，随机生成一个随机操作次数；
过擦除修复执行模块，根据过擦除修复指令和随机操作次数对数组模型内的存储单元执行过擦除修复；
判断模块，判断操作次数是否达到随机操作次数；
判断输出模块，判断数组模型内的全部存储单元是否成功执行过擦除修复，得到过擦除修复验证结果并输出。
8.根据权利要求7所述的基于真实建模的过擦除验证装置，其特征在于，所述判断输出模块包括：
过擦除修复判断模块，判断数组模型内的存储单元的数据是否全部写为0，得到过擦除修复验证结果；
过擦除修复验证结果输出模块，输出过擦除修复验证结果。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至6任一项所述的方法。
10.一种过擦除验证终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至6任一项所述的方法。
CN202011554822.6A 2020-12-24 2020-12-24 基于真实建模的过擦除验证方法、装置、存储介质和终端 Active CN112466376B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011554822.6A CN112466376B (zh) 2020-12-24 2020-12-24 基于真实建模的过擦除验证方法、装置、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011554822.6A CN112466376B (zh) 2020-12-24 2020-12-24 基于真实建模的过擦除验证方法、装置、存储介质和终端

Publications (2)

Publication Number Publication Date
CN112466376A CN112466376A (zh) 2021-03-09
CN112466376B true CN112466376B (zh) 2021-11-30

Family

ID=74803880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011554822.6A Active CN112466376B (zh) 2020-12-24 2020-12-24 基于真实建模的过擦除验证方法、装置、存储介质和终端

Country Status (1)

Country Link
CN (1) CN112466376B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557619A (en) * 1994-04-04 1996-09-17 International Business Machines Corporation Integrated circuits with a processor-based array built-in self test circuit
KR101504338B1 (ko) * 2009-03-04 2015-03-23 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR20130134610A (ko) * 2012-05-31 2013-12-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 테스트 방법
CN104615407B (zh) * 2015-01-19 2017-10-10 中国科学院信息工程研究所 一种基于闪存产生满熵随机数的方法和装置
CN109584939B (zh) * 2018-11-30 2021-05-11 华立科技股份有限公司 避免非易失存储器过擦写的方法

Also Published As

Publication number Publication date
CN112466376A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN114048129A (zh) 软件功能变更的自动化测试方法、装置、设备及系统
CN112329273B (zh) 一种提升芯片验证效率的方法、装置、存储介质和终端
CN107679423A (zh) 分区完整性检查方法及装置
CN113778878A (zh) 接口测试方法、装置、电子设备及存储介质
CN112466376B (zh) 基于真实建模的过擦除验证方法、装置、存储介质和终端
CN112464500B (zh) 备份cell替换电路验证方法、装置、存储介质和终端
CN114996076B (zh) 一种用于芯片仿真的遍历型用例验证方法、系统及电子设备
CN112464498B (zh) 一种存储器的真实建模验证方法、装置、存储介质和终端
CN108984386A (zh) 应用程序搜索的测试方法、装置及存储介质
CN112447256B (zh) 存储器的真实建模注错验证方法、装置、存储介质和终端
CN111080209B (zh) 一种bom的验证方法、系统、设备以及存储介质
CN115437903A (zh) 接口测试方法、装置、设备、存储介质及程序
CN112464501B (zh) 非易失芯片强0修复验证方法、装置、存储介质和终端
CN112463633A (zh) 一种片上存储器的地址译码校验方法、装置、设备及介质
CN114253642A (zh) 系统信息处理方法、装置、电子设备及介质
CN110988661A (zh) 一种fpga原型验证开发板时分分析系统、方法、介质及终端
CN105740114A (zh) 移动终端的容错测试方法及装置
CN112464502B (zh) 优化加快存储器仿真验证方法、装置、存储介质和终端
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端
CN113591141B (zh) 基于模糊测试的固件镜像文件刷写校验方法、系统及终端
CN110941934B (zh) 一种fpga原型验证开发板分割仿真系统、方法、介质及终端
CN111427731B (zh) 一种自动化拆分码流及验证码流的测试方法和系统
CN110928788B (zh) 服务验证方法及设备
US20090037165A1 (en) Method and Apparatus for Processing Transactions in a Simulation Environment
CN108628750B (zh) 一种测试代码处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Applicant before: Paragon Technology (Shenzhen) Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant