CN112463633A - 一种片上存储器的地址译码校验方法、装置、设备及介质 - Google Patents
一种片上存储器的地址译码校验方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN112463633A CN112463633A CN202011445586.4A CN202011445586A CN112463633A CN 112463633 A CN112463633 A CN 112463633A CN 202011445586 A CN202011445586 A CN 202011445586A CN 112463633 A CN112463633 A CN 112463633A
- Authority
- CN
- China
- Prior art keywords
- address
- chip memory
- preset
- test case
- address decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 199
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000012360 testing method Methods 0.000 claims abstract description 125
- 238000012795 verification Methods 0.000 claims abstract description 85
- 230000008569 process Effects 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 11
- 238000012423 maintenance Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请公开了一种片上存储器的地址译码校验方法,包括:根据片上存储器的地址空间信息设置对应的地址文件;调用预设脚本读取地址文件中的地址空间信息,并将地址空间信息输入至预设测试模板中,得出对应的测试用例;运行测试用例,以实现对片上存储器进行地址译码校验。本方法可以减少验证人员为了针对每个片上存储器分别编写测试用例花费大量时间,不仅避免消耗大量的人力资源,而且能够提高进行地址译码校验的效率;另外,后续只需要对地址文件和预设测试模板进行管理与维护,因此能够相对降低后期管理和维护的难度。本申请还公开了一种片上存储器的地址译码校验装置、设备及计算机可读存储介质,均具有上述有益效果。
Description
技术领域
本发明涉及片上系统领域,特别涉及一种片上存储器的地址译码校验方法、装置、设备及计算机可读存储介质。
背景技术
随着大规模集成电路系统设计的飞速发展,集成电路规模越来越大,功能日益复杂,因此片上系统(SoC,system-on-chip)的应用越来越广泛。
SoC通常由处理器、众多子模块、外设以及将它们连接在一起的片上互连模块组成;其中,子模块和外设里面通常都可以分配多片存储器,即片上存储器;片上存储器都有对应的地址空间允许主机对它们进行访问。在实际操作中,需要对片上存储器进行地址译码操作,输出对应的片选信号,只有在片选信号被选中时,才能对对应的存储器进行读写操作;因此,若地址译码错误,将导致片选信号不正确,数据信息无法输入到正确的存储器中,或者无法从正确的存储器中读取出数据信息,导致程序运行异常或者硬件行为错乱。因此,需要对片上存储器进行地址译码校验。
现有技术中,在进行片上存储器地址译码校验的时候,验证人员为每个片上存储器分别编写对应的测试用例,通过运行各测试用例,遍历片上系统中的各不同片上存储器的每个地址空间,实现对各对应的片上存储器的地址译码校验。但是,现有技术的方法,不仅需要为各片上存储器分别设置对应的测试用例,导致需要消耗大量的人力资源,而且分别编写测试用例耗时长,使得进行地址译码校验的效率低;此外,测试用例冗长将导致后期管理和维护的难度大。
因此,如何提高对片上存储器的地址译码校验过程的便捷度,降低对人力资源的消耗,提升地址译码校验的效率,降低后期管理和维护的难度,是本领域技术人员目前需要解决的技术问题。
发明内容
有鉴于此,本发明的目的在于提供一种片上存储器的地址译码校验方法,能够提高对片上存储器的地址译码校验过程的便捷度,降低对人力资源的消耗,提升地址译码校验的效率,降低后期管理和维护的难度;本发明的另一目的是提供一种片上存储器的地址译码校验装置、设备及计算机可读存储介质,均具有上述有益效果。
为解决上述技术问题,本发明提供一种片上存储器的地址译码校验方法,包括:
根据片上存储器的地址空间信息设置对应的地址文件;
调用预设脚本读取所述地址文件中的所述地址空间信息,并将所述地址空间信息输入至预设测试模板中,得出对应的测试用例;
运行所述测试用例,以实现对所述片上存储器进行地址译码校验。
优选地,所述运行所述测试用例,以实现对所述片上存储器进行地址译码校验的过程,具体包括:
运行所述测试用例,利用所述测试用例中的预设写程序将预设数据信息写入目标地址;
利用测试工具根据所述目标地址读取对应的目标数据信息;
通过判断所述目标数据信息与所述预设数据信息是否一致来确定出所述片上存储器的地址译码校验结果。
优选地,所述调用预设脚本读取所述地址文件中的所述地址空间信息,并将所述地址空间信息输入至预设测试模板中,得出对应的测试用例的过程,具体包括:
调用所述预设脚本,根据所述地址文件中的所述片上存储器的模块类型确定出对应的配置信息,并将所述配置信息输入至所述预设测试模板中;
调用存储器写任务对应的预设脚本,将所述地址文件中的逻辑首地址和逻辑尾地址作为参数传入到所述预设测试模板中;
利用所述预设脚本获取所述片上存储器的位宽信息,并将所述位宽信息输入至所述测试用例模板中,确定出所述测试用例。
优选地,所述根据片上存储器的地址空间信息设置对应的地址文件的过程,具体包括:
获取所述片上存储器的所述地址空间信息;
利用图形化界面将所述地址空间信息输入至所述地址文件中。
优选地,所述地址文件具体为CSV格式的地址文件。
优选地,在所述运行所述测试用例,以实现对所述片上存储器进行地址译码校验之后,进一步包括:
将各所述片上存储器的信息以及与各所述片上存储器分别对应的地址译码校验结果进行对应存储。
优选地,在所述运行所述测试激励文件,以实现对所述目标片上存储器进行地址译码校验之后,进一步包括:
根据地址译码校验结果发出对应的提示信息。
为解决上述技术问题,本发明还提供一种片上存储器的地址译码校验装置,包括:
设置模块,用于根据片上存储器的地址空间信息设置对应的地址文件;
输入模块,用于调用预设脚本读取所述地址文件中的所述地址空间信息,并将所述地址空间信息输入至预设测试模板中,得出对应的测试用例;
运行模块,用于运行所述测试用例,以实现对所述片上存储器进行地址译码校验。
为解决上述技术问题,本发明还提供一种片上存储器的地址译码校验设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现上述任一种片上存储器的地址译码校验方法的步骤。
为解决上述技术问题,本发明还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述任一种片上存储器的地址译码校验方法的步骤。
本发明提供的一种片上存储器的地址译码校验方法,通过根据片上存储器的地址空间信息设置对应的地址文件;然后调用预设脚本读取地址文件中的地址空间信息,并将地址空间信息输入至预设测试模板中,得出对应的测试用例;再运行测试用例,以实现对片上存储器进行地址译码校验。可见,本方法利用预设脚本读取地址文件中的地址空间信息,并利用地址空间信息和预设测试模板得出对应的测试用例,可以减少验证人员为了针对每个片上存储器分别编写测试用例花费大量时间,不仅避免消耗大量的人力资源,而且能够提高进行地址译码校验的效率;另外,后续只需要对地址文件和预设测试模板进行管理与维护,因此能够相对降低后期管理和维护的难度。
为解决上述技术问题,本发明还提供了一种片上存储器的地址译码校验装置、设备及计算机可读存储介质,均具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种片上存储器的地址译码校验方法的流程图;
图2为本发明实施例提供的一种片上存储器的地址译码校验装置的结构图;
图3为本发明实施例提供的一种片上存储器的地址译码校验设备的结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例的核心是提供一种片上存储器的地址译码校验方法,能够提高对片上存储器的地址译码校验过程的便捷度,降低对人力资源的消耗,提升地址译码校验的效率,降低后期管理和维护的难度;本发明的另一核心是提供一种片上存储器的地址译码校验装置、设备及计算机可读存储介质,均具有上述有益效果。
为了使本领域技术人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1为本发明实施例提供的一种片上存储器的地址译码校验方法的流程图。如图1所示,一种片上存储器的地址译码校验方法包括:
S10:根据片上存储器的地址空间信息设置对应的地址文件。
在实际操作中,首先需要确定出需要对SoC上的哪些片上存储器进行地址译码校验;具体的,可以是对SoC上全部的片上存储器均进行地址译码校验,也可以是对SoC上的部分片上存储器进行地址译码校验,本实施例对此不做限定,根据实际需求确定即可。
在确定出需要进行地址译码校验的片上存储器之后,需要进一步确定出各片上存储器的地址空间信息。具体的,根据地址映射表以及存储器实例化路径确定出各片上存储器的物理首地址,物理尾地址,存储器单元绝对首地址,绝对尾地址,存储单元位宽,存储器内数组全路径等地址空间信息,并根据地址空间信息设置对应的地址文件。具体的,地址文件可以是文本或者表格的形式,在本实施例对地址文件的具体格式不做限定。
S20:调用预设脚本读取地址文件中的地址空间信息,并将地址空间信息输入至预设测试模板中,得出对应的测试用例。
具体的,在本步骤中,需要预先设置脚本和测试模板,利用预设脚本读取地址文件中的地址空间信息,并将读取出的地址空间信息输入至预设测试模板中,得出对应的测试用例。需要说明的是,测试用例(Test Case)也就是测试激励文件,是为某个特殊目标而编制的一组测试输入、执行条件以及预期结果,以便测试某个程序路径或核实是否满足某个特定需求。
可见,预设测试模板是固定的,通过预设脚本将对应的地址空间信息输入至预设测试模板中,以得出对应的测试用例,这一过程都由自动化工具完成,不需要任何人工介入。
S30:运行测试用例,以实现对片上存储器进行地址译码校验。
具体的,在本步骤中,是在得出测试用例之后,将生成的测试用例集成到验证环境中通过仿真进行回归验证,以实现对片上存储器进行地址译码校验。可以理解的是,利用测试用例对片上存储器进行地址译码校验的过程为本领域技术人员的公知常识,此处不做赘述。需要说明的是,对于一个SoC来说,往往存在一个CPU(Central Processing Unit,中央处理器),这个CPU可以访问SoC上的各个模块内部的存储器,即可以访问SoC的各片上存储器,因此本实施例是以SoC中的CPU为执行主体;通过将利用预设脚本生成的测试用例经过编译后加载进CPU的RAM里面,然后CPU就可以按照测试用例所指定的激励完成对SoC上的片上存储器进行访问,进而实现对片上存储器的地址译码校验。
本发明实施例提供的一种片上存储器的地址译码校验方法,通过根据片上存储器的地址空间信息设置对应的地址文件;然后调用预设脚本读取地址文件中的地址空间信息,并将地址空间信息输入至预设测试模板中,得出对应的测试用例;再运行测试用例,以实现对片上存储器进行地址译码校验。可见,本方法利用预设脚本读取地址文件中的地址空间信息,并利用地址空间信息和预设测试模板得出对应的测试用例,可以减少验证人员为了针对每个片上存储器分别编写测试用例花费大量时间,不仅避免消耗大量的人力资源,而且能够提高进行地址译码校验的效率;另外,后续只需要对地址文件和预设测试模板进行管理与维护,因此能够相对降低后期管理和维护的难度。
在上述实施例的基础上,本实施例对技术方案作了进一步的说明和优化,具体的,本实施例中,运行测试用例,以实现对片上存储器进行地址译码校验的过程,具体包括:
运行测试用例,利用测试用例中的预设写程序将预设数据信息写入目标地址;
利用测试工具根据目标地址读取对应的目标数据信息;
通过判断目标数据信息与预设数据信息是否一致来确定出片上存储器的地址译码校验结果。
在本实施例中,在运行测试用例以实现对片上存储器进行地址译码校验的过程中,首先是利用测试用例中的预设写程序将预设数据信息写入目标地址;也就是说,测试用例中设置有预先编写好的预设写程序,该预设写程序用于将预设数据信息写入目标地址;然后,利用测试工具根据目标地址读取出对应的目标数据信息,即测试用例中预先设置有调用测试用具的程序代码,以在仿真器中利用测试工具直接对目标地址进行信息读取,得出目标数据信息;然后判断目标数据信息与预设数据信息是否一致;若一致,则表示对对应的片上存储器的地址译码校验结果通过;否则,表示对对应的片上存储器的地址译码校验结果未通过。
具体的,在测试用例中预先设置的相关程序代码示例如下所示:
可见,相较于现有技术中,仅仅通过CPU发送写命令向目标地址写入预设数据信息以及通过发送读命令来从目标地址获取目标数据信息,再通过检查数据一致性来进行地址译码校验的方式,即通过前门访问,前门检查的方式来进行地址译码校验,由于这种方式在读写操作中都可能存在地址译码错误的情况,即在进行读写操作时进行地址译码对应的都是错误的片上存储器,因此最终校验时目标数据信息与预设数据信息一致,进而会错误地判定当前地址译码正确,这样一来,将使得现有技术中的地址译码校验不可靠。
本实施例通过CPU前门访问存储器和利用测试工具后门读取存储器来实现地址译码校验,利用测试用例中的预设写程序将预设数据信息写入目标地址,利用测试工具直接根据目标地址获取对应的目标数据信息,因此能大大提高地址译码校验的准确度和可靠性。
在上述实施例的基础上,本实施例对技术方案作了进一步的说明和优化,具体的,本实施例中,调用预设脚本读取地址文件中的地址空间信息,并将地址空间信息输入至预设测试模板中,得出对应的测试用例的过程,具体包括:
调用预设脚本,根据地址文件中的片上存储器的模块类型确定出对应的配置信息,并将配置信息输入至预设测试模板中;
调用存储器写任务对应的预设脚本,将地址文件中的逻辑首地址和逻辑尾地址作为参数传入到预设测试模板中;
利用预设脚本获取片上存储器的位宽信息,并将位宽信息输入至测试用例模板中,确定出测试用例。
首先需要说明的是,在本实施例中,可以是利用任何脚本语言实现预设脚本和预设测试模板,例如可以是Perl、PowerShell、Python和Tcl等,本实施例对此不做限定。
在实际操作中,通过调用预设脚本,首先读取与各片上存储器对应的模块名称,根据模块名称确定出与片上存储器对应的模块类型,根据模块类型确定出需要该片上存储器的配置信息,并将确定出的配置信息输入至预设测试模板中,即根据读取到的模块名称来确定出对需要访问的片上存储器设置什么样的配置信息;其中,配置信息包括进行上电操作,复位释放,模块使能操作等,本实施例对配置信息的具体内容不做限定。
然后,调用存储器写任务对应的预设脚本,将地址文件中的逻辑首地址和逻辑尾地址作为参数传入到预设测试模板中。
需要说明的是,在实际操作中,后续需要根据片上存储器的位宽信息来实现对片上存储器的一个完整的存储单元进行写操作,因此在设置测试用例时需要进一步利用预设脚本获取片上存储器的位宽信息,并将位宽信息输入至测试用例模板中,得出测试用例。
可见,按照本实施例的方式确定出测试用例,操作方式便捷易行。
在上述实施例的基础上,本实施例对技术方案作了进一步的说明和优化,具体的,本实施例中,根据片上存储器的地址空间信息设置对应的地址文件的过程,具体包括:
获取片上存储器的地址空间信息;
利用图形化界面将地址空间信息输入至地址文件中。
需要说明的是,在实际操作中,若需要对多个片上存储器进行地址译码校验,则需要输入大量的地址空间信息,将使得验证人员的工作量较大。在本实施例中,预先根据各不同的片上存储器的地址空间信息设置对应的图形化界面,然后在获取到需要进行地址译码校验的片上存储器之后,利用图像化界面将各片上存储器的地址空间信息输入至地址文件中。
作为优选的实施方式,地址文件具体为CSV(Comma-Separated Values,逗号分隔值)格式的地址文件。
具体的,CSV格式文件是逗号分隔值文件格式,一般用WORDPAD或记事本(NOTE)、EXCEL打开;它是一种用来存储数据的纯文本文件,通常都是用于存放电子表格或数据的一种文件格式;它是一个字符序列,不含必须像二进制数字那样被解读的数据,以纯文本形式存储表格数据;它可以在程序之间转移表格数据;并且,由于其简单的存储方式,可以减少存储信息的容量,这样有利于网络传输以及对CSV格式文件中存储的数据进行处理;因此在本实施例中,优选地利用CSV格式设置地址文件。
可见,本发明实施例通过利用图形化界面将地址空间信息输入至CSV格式的地址文件中,操作方式更加便捷,能够进一步提高验证人员的使用体验。
在实际操作中,首先设置一系列条目来描述各个模块内的片上存储器的地址空间信息,确定出对应的存储器分配表;然后,设计工程师根据这个存储器分配表中的信息,完成对各片上存储器的地址译码逻辑设计;再根据该存储器分配表与设计工程师实例化存储器的路径信息完成对存储器表格的填写,得出存储器文件信息,确定出地址文件。
如何保证每个片上存储器的地址译码的正确性是存储器地址译码校验的主要关注点,考虑到设计人员对地址译码功能的实现往往如下所示,所以本实施例中,只需对每片存储器的边界地址进行读写验证即可。
module address_decoder#(
//…
)(
//…
input[ADDR_WIDTH-1:0]addr,
output mem0_sel,
output mem1_sel,
//…
)
parameter mem0_lower_addr=32’h0000_1000;
parameter mem0_upper_addr=32’h0000_1FFF;
parameter mem1_lower_addr=32’h0000_2000;
parameter mem1_upper_addr=32’h0000_2FFF;
//…
assign mem0_sel=mem0_lower_addr<=addr<mem0_upper_addr;
assign mem1_sel=mem1_lower_addr<=addr<mem1_upper_addr;
//…
endmodule
其中,输入为需要写入预设数据信息的目标地址,输出为与各片上存储器对应的片选信号。根据输入的目标地址以及定义片上存储器的边界地址的参数,实现了对memory0的地址译码,对应输出的片选信号为mem0_sel,以及对memory1的地址译码,对应输出的片选信号为mem1_sel,省略部分为参数传递定义、信号类型定义及其他非地址译码逻辑定义;输出的片选信号mem0_sel和mem1_sel作为对应的模块的片上存储器的片选信号,只有在mem_selx被选中的时候,对应的片上存储器才能被正确读写,所以如果因为地址译码错误导致片选信号输出不正确,就会导致预设数据信息不能被正确地写入片上存储器,也不能从正确的片上存储器输出。
如表1所示,为本发明实施例提供的一种包括地址空间信息的地址文件:
表1一种包括地址空间信息的地址文件
根据表1所示的地址文件可知,video模块包含两个片上存储器:memory0和memory1;其中,memory0的地址范围为0x00001000到0x00001FFF,存储单元的数据位宽为32bit;memory1的地址范围为0x00002000到0x00004FFF,存储单元的数据位宽为32bit。Audio模块包含一个片上存储器memory0;memory0的地址范围为0x00005000到0x00006FFF,存储单元的数据位宽为64bit;后续省略部分为SoC里其他模块的片上存储器的地址空间信息。
需要说明的是,在实际操作中,当需要对其他片上存储器进行地址译码校验时,只需要在地址文件中补充其他片上存储器的地址空间信息,再利用预设脚本读取地址文件确定出对应的测试用例,即可利用测试用例实现对其他片上存储器的地址译码校验,因此本发明实施例提供的对片上存储器的地址译码校验方法的延展性和延续性较强;而且本方法避免了手动编写测试用例,降低了对验证人员技术水平的要求。
在上述实施例的基础上,本实施例对技术方案作了进一步的说明和优化,具体的,本实施例在运行测试用例,以实现对片上存储器进行地址译码校验之后,进一步包括:
将各片上存储器的信息以及与各片上存储器分别对应的地址译码校验结果进行对应存储。
具体的,在本实施例中,是在利用测试用例对片上存储器进行地址译码校验之后,获取与各片上存储器对应的地址译码校验结果,然后将各地址译码校验结果和与各地址译码校验结果各对应的片上存储器的信息进行对应存储。需要说明的是,在实际操作中,具体可以是以文本或以excel表格或者以数据库表的形式进行存储记录,本实施例对此不做限定,根据实际需求进行选择即可;具体可以是以内存条、硬盘、TF(Trans-flash Card)卡和SD(Secure Digital Memory Card)卡等方式进行存储,具体根据实际需求进行选择,本实施例对此不做限定。
在本实施例中,通过进一步将各片上存储器的信息以及与各片上存储器分别对应的地址译码校验结果进行对应存储,能够便于验证人员后续根据记录的信息查看各片上存储器的地址译码校验结果,从而进一步提升用户的使用体验。
在上述实施例的基础上,本实施例对技术方案作了进一步的说明和优化,具体的,本实施例在运行测试激励文件,以实现对目标片上存储器进行地址译码校验之后,进一步包括:
根据地址译码校验结果发出对应的提示信息。
具体的,在本实施例中,是是在利用测试用例对片上存储器进行地址译码校验之后,进一步触发提示装置发出对应的提示信息。需要说明的是,在实际操作中,可以在预设测试模板中设置对应的逻辑代码,当地址译码校验结果为通过时,触发提示装置发出第一提示信息,当地址译码校验结果未通过时,触发提示装置发出第二提示信息。
需要说明的是,提示装置可以具体是蜂鸣器和/或指示灯和/或显示器,通过触发蜂鸣器/指示灯/显示器等提示装置发出对应的提示信息,如蜂鸣音/闪烁灯/显示文字或图像等,以直观地提示用户当前对片上存储器的地址译码校验的校验结果,从而能够进一步提升用户的使用体验。
上文对于本发明提供的一种片上存储器的地址译码校验方法的实施例进行了详细的描述,本发明还提供了一种与该方法对应的片上存储器的地址译码校验装置、设备及计算机可读存储介质,由于装置、设备及计算机可读存储介质部分的实施例与方法部分的实施例相互照应,因此装置、设备及计算机可读存储介质部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
图2为本发明实施例提供的一种片上存储器的地址译码校验装置的结构图,如图2所示,一种片上存储器的地址译码校验装置包括:
设置模块21,用于根据片上存储器的地址空间信息设置对应的地址文件;
输入模块22,用于调用预设脚本读取地址文件中的地址空间信息,并将地址空间信息输入至预设测试模板中,得出对应的测试用例;
运行模块23,用于运行测试用例,以实现对片上存储器进行地址译码校验。
本发明实施例提供的片上存储器的地址译码校验装置,具有上述片上存储器的地址译码校验方法的有益效果。
作为优选的实施方式,另一种片上存储器的地址译码校验装置中的运行模块具体包括:
第一运行子模块,用于运行测试用例,利用测试用例中的预设写程序将预设数据信息写入目标地址;
第二运行子模块,用于利用测试工具根据目标地址读取对应的目标数据信息;
判断模块,用于通过判断目标数据信息与预设数据信息是否一致来确定出片上存储器的地址译码校验结果。
作为优选的实施方式,另一种片上存储器的地址译码校验装置中的输入模块具体包括:
第一输入子模块,用于调用预设脚本,根据地址文件中的片上存储器的模块类型确定出对应的配置信息,并将配置信息输入至预设测试模板中;
第二输入子模块,用于调用存储器写任务对应的预设脚本,将地址文件中的逻辑首地址和逻辑尾地址作为参数传入到预设测试模板中;
第三输入子模块,用于利用预设脚本获取片上存储器的位宽信息,并将位宽信息输入至测试用例模板中,确定出测试用例。
作为优选的实施方式,另一种片上存储器的地址译码校验装置中的设置模块具体包括:
获取子模块,用于获取片上存储器的地址空间信息;
设置子模块,用于利用图形化界面将地址空间信息输入至地址文件中。
作为优选的实施方式,另一种片上存储器的地址译码校验装置进一步包括:
存储模块,用于将各片上存储器的信息以及与各片上存储器分别对应的地址译码校验结果进行对应存储。
作为优选的实施方式,另一种片上存储器的地址译码校验装置进一步包括:
提示模块,用于根据地址译码校验结果发出对应的提示信息。
图3为本发明实施例提供的一种片上存储器的地址译码校验设备的结构图,如图3所示,一种片上存储器的地址译码校验设备包括:
存储器31,用于存储计算机程序;
处理器32,用于执行计算机程序时实现如上述片上存储器的地址译码校验方法的步骤。
本发明实施例提供的片上存储器的地址译码校验设备,具有上述片上存储器的地址译码校验方法的有益效果。
为解决上述技术问题,本发明还提供一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述片上存储器的地址译码校验方法的步骤。
本发明实施例提供的计算机可读存储介质,具有上述片上存储器的地址译码校验方法的有益效果。
以上对本发明所提供的片上存储器的地址译码校验方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体实施例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
Claims (10)
1.一种片上存储器的地址译码校验方法,其特征在于,包括:
根据片上存储器的地址空间信息设置对应的地址文件;
调用预设脚本读取所述地址文件中的所述地址空间信息,并将所述地址空间信息输入至预设测试模板中,得出对应的测试用例;
运行所述测试用例,以实现对所述片上存储器进行地址译码校验。
2.根据权利要求1所述的方法,其特征在于,所述运行所述测试用例,以实现对所述片上存储器进行地址译码校验的过程,具体包括:
运行所述测试用例,利用所述测试用例中的预设写程序将预设数据信息写入目标地址;
利用测试工具根据所述目标地址读取对应的目标数据信息;
通过判断所述目标数据信息与所述预设数据信息是否一致来确定出所述片上存储器的地址译码校验结果。
3.根据权利要求1所述的方法,其特征在于,所述调用预设脚本读取所述地址文件中的所述地址空间信息,并将所述地址空间信息输入至预设测试模板中,得出对应的测试用例的过程,具体包括:
调用所述预设脚本,根据所述地址文件中的所述片上存储器的模块类型确定出对应的配置信息,并将所述配置信息输入至所述预设测试模板中;
调用存储器写任务对应的预设脚本,将所述地址文件中的逻辑首地址和逻辑尾地址作为参数传入到所述预设测试模板中;
利用所述预设脚本获取所述片上存储器的位宽信息,并将所述位宽信息输入至所述测试用例模板中,确定出所述测试用例。
4.根据权利要求1所述的方法,其特征在于,所述根据片上存储器的地址空间信息设置对应的地址文件的过程,具体包括:
获取所述片上存储器的所述地址空间信息;
利用图形化界面将所述地址空间信息输入至所述地址文件中。
5.根据权利要求4所述的方法,其特征在于,所述地址文件具体为CSV格式的地址文件。
6.根据权利要求1所述的方法,其特征在于,在所述运行所述测试用例,以实现对所述片上存储器进行地址译码校验之后,进一步包括:
将各所述片上存储器的信息以及与各所述片上存储器分别对应的地址译码校验结果进行对应存储。
7.根据权利要求1至6任一项所述的方法,其特征在于,在所述运行所述测试激励文件,以实现对所述目标片上存储器进行地址译码校验之后,进一步包括:
根据地址译码校验结果发出对应的提示信息。
8.一种片上存储器的地址译码校验装置,其特征在于,包括:
设置模块,用于根据片上存储器的地址空间信息设置对应的地址文件;
输入模块,用于调用预设脚本读取所述地址文件中的所述地址空间信息,并将所述地址空间信息输入至预设测试模板中,得出对应的测试用例;
运行模块,用于运行所述测试用例,以实现对所述片上存储器进行地址译码校验。
9.一种片上存储器的地址译码校验设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至7任一项所述的片上存储器的地址译码校验方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的片上存储器的地址译码校验方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011445586.4A CN112463633B (zh) | 2020-12-11 | 2020-12-11 | 一种片上存储器的地址译码校验方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011445586.4A CN112463633B (zh) | 2020-12-11 | 2020-12-11 | 一种片上存储器的地址译码校验方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112463633A true CN112463633A (zh) | 2021-03-09 |
CN112463633B CN112463633B (zh) | 2023-01-10 |
Family
ID=74801315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011445586.4A Active CN112463633B (zh) | 2020-12-11 | 2020-12-11 | 一种片上存储器的地址译码校验方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112463633B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115543876A (zh) * | 2022-11-24 | 2022-12-30 | 北京紫光芯能科技有限公司 | 用于验证地址译码功能的方法及装置、电子设备、介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019169693A1 (zh) * | 2018-03-08 | 2019-09-12 | 平安科技(深圳)有限公司 | 数据快速批量导入方法、电子装置及计算机可读存储介质 |
CN111427783A (zh) * | 2020-03-24 | 2020-07-17 | 上海科世达-华阳汽车电器有限公司 | 一种rte接口测试方法、装置、设备及存储介质 |
-
2020
- 2020-12-11 CN CN202011445586.4A patent/CN112463633B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019169693A1 (zh) * | 2018-03-08 | 2019-09-12 | 平安科技(深圳)有限公司 | 数据快速批量导入方法、电子装置及计算机可读存储介质 |
CN111427783A (zh) * | 2020-03-24 | 2020-07-17 | 上海科世达-华阳汽车电器有限公司 | 一种rte接口测试方法、装置、设备及存储介质 |
Non-Patent Citations (2)
Title |
---|
PETER-MICHAEL SEIDEL等: "Directed Test Case Generation for x86 Instruction", 《2014 15TH INTERNATIONAL MICROPROCESSOR TEST AND VERIFICATION WORKSHOP》 * |
刘睿 等: "信息安全软件测试的复用测试用例技术的研究与应用", 《电子技术与软件工程》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115543876A (zh) * | 2022-11-24 | 2022-12-30 | 北京紫光芯能科技有限公司 | 用于验证地址译码功能的方法及装置、电子设备、介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112463633B (zh) | 2023-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112131829A (zh) | 一种芯片寄存器的验证方法、系统及相关装置 | |
CN111459982A (zh) | 一种数据查询方法、装置、终端设备及存储介质 | |
CN109871312B (zh) | 一种接口测试方法、装置、设备及可读存储介质 | |
CN113342669B (zh) | 一种缩短芯片代码覆盖率收敛时间的验证方法及装置 | |
CN107797821A (zh) | 重试读取方法以及使用该方法的装置 | |
US8560991B1 (en) | Automatic debugging using automatic input data mutation | |
CN102147831A (zh) | 逻辑验证方法和装置 | |
CN111104246A (zh) | 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 | |
CN115952758A (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
CN112286750A (zh) | 一种gpio验证方法、装置、电子设备和介质 | |
CN115544604A (zh) | 应用软件层模型的生成方法、生成装置与电子设备 | |
CN112463633B (zh) | 一种片上存储器的地址译码校验方法、装置、设备及介质 | |
CN107273249B (zh) | 主板测试方法、处理器和主板测试系统 | |
CN116150020A (zh) | 一种测试用例的转换方法及装置 | |
CN113760751B (zh) | 生成测试用例的方法、电子设备及存储介质 | |
CN115687108A (zh) | 基于uvm与fpv相结合的验证方法、平台、终端及存储介质 | |
CN109902001A (zh) | 对未初始化变量的检测方法及终端设备 | |
CN115509904A (zh) | 一种接口测试用例的断言生成方法及装置 | |
CN112464500B (zh) | 备份cell替换电路验证方法、装置、存储介质和终端 | |
CN115543769A (zh) | 一种单元测试方法、装置、电子设备及存储介质 | |
CN111625459A (zh) | 应用程序测试方法、装置、计算机设备及存储介质 | |
CN112765021A (zh) | 一种引导程序的调试检验方法、装置、设备及存储介质 | |
CN114443375A (zh) | 测试方法及装置、电子装置及计算机可读存储介质 | |
CN116861829B (zh) | 用于定位逻辑系统设计中错误的方法、电子设备 | |
CN116991706B (zh) | 车辆自动化测试方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |