CN114443375A - 测试方法及装置、电子装置及计算机可读存储介质 - Google Patents

测试方法及装置、电子装置及计算机可读存储介质 Download PDF

Info

Publication number
CN114443375A
CN114443375A CN202011218199.7A CN202011218199A CN114443375A CN 114443375 A CN114443375 A CN 114443375A CN 202011218199 A CN202011218199 A CN 202011218199A CN 114443375 A CN114443375 A CN 114443375A
Authority
CN
China
Prior art keywords
intellectual property
test
basic function
tested
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011218199.7A
Other languages
English (en)
Inventor
黄俊魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaihua Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Futaihua Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaihua Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Futaihua Industry Shenzhen Co Ltd
Priority to CN202011218199.7A priority Critical patent/CN114443375A/zh
Priority to US17/517,873 priority patent/US11846672B2/en
Publication of CN114443375A publication Critical patent/CN114443375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318378—Generation of test inputs, e.g. test vectors, patterns or sequences of patterns for devices arranged in a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种测试方法，所述测试方法包括：获取知识产权核的基本功能信息及片上网络的相关信息；根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称；调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本；生成测试结果。本案还提供一种测试装置、一种电子装置及一种计算机可读存储介质，可提高SoC功能测试的完整性。

Description

测试方法及装置、电子装置及计算机可读存储介质
技术领域
本发明涉及测试技术领域，具体涉及一种测试方法及装置、电子装置及计算机可读存储介质。
背景技术
目前，片上系统(System-on-chip,SoC)的功能越来越强大。所述SoC所需要使用的知识产权(Intellectual Property,IP)核的数量也越来越多。在对所述SoC进行测试时，往往需要投入大量的人力和物力来构建大量的测试脚本来对所述IP核进行测试。但是以人工的方式产生的测试脚本可能会有遗漏，如此将会导致所述SoC功能测试不完整。
发明内容
鉴于此，有必要提供一种测试方法及装置、电子装置及计算机可读存储介质，可提高SoC功能测试的完整性。
本申请的第一方面提供一种测试方法，所述测试方法包括：
获取知识产权核的基本功能信息及片上网络的相关信息；
根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称；
调用整体脚本构建运行环境来逐个根据所述测试名称调用待测知识产权核的基本功能脚本；
生成测试结果。
较佳地，所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称；
所述调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本包括：
调用整体脚本构建运行环境来逐个根据所述测试名称调用所述测试名称中各待测知识产权核的基本功能脚本。
较佳地，所述获取知识产权核的基本功能信息及片上网络的相关信息包括：
获取知识产权核的基本功能信息及片上网络中数据传递路径；
所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成包括待测知识产权核之间的数据传递关系的测试名称。
较佳地，所述根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成包括待测知识产权核之间的数据传递关系的测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成测试名称，所述测试名称中包括执行写入数据操作的待测知识产权核、执行读出数据操作的待测知识产权核、待验证的待测知识产权核及数据在所述待测知识产权核之间的搬移方式。
较佳地，所述待验证的待测知识产权核包括存储器。
较佳地，在所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称之前，所述测试方法还包括：
识别待测片上系统中各待测知识产权核的信息；
所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称包括：
根据所述知识产权核的基本功能信息、所述片上网络的相关信息、及所述待测知识产权核的信息生成包括待测知识产权核之间关系的测试名称。
较佳地，所述测试方法还包括：
根据所述测试结果生成所述知识产权核的测试覆盖率。
本申请的第二方面提供一种测试装置，所述测试装置包括：
获取模块，用于获取知识产权核的基本功能信息及片上网络的相关信息；
测试名称生成模块，用于根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称；
运行模块，用于调用整体脚本构建运行环境来逐个根据所述测试名称调用待测知识产权核的基本功能脚本；
测试结果生成模块，用于生成测试结果。
本申请的第三方面提供一种电子装置，所述电子装置包括一个或多个处理器及存储器，所述处理器用于执行所述存储器中存储的至少一个指令时实现如上任意一项所述的测试方法。
本申请的第四方面提供一种计算机可读存储介质，所述计算机可读存储介质存储有至少一个指令，所述至少一个指令被处理器执行以实现如上任意一项所述的测试方法。
本案通过获取知识产权核的基本功能信息及片上网络的相关信息，根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称，调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本，生成测试结果，可提高SoC功能测试的完整性。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的测试装置的方框图。
图2是本发明实施例二提供的测试方法的流程图。
图3是本发明实施例三提供的电子装置的方框图。
如下具体实施方式将结合上述附图进一步说明本发明。
主要元件符号说明
测试装置 10
获取模块 101
测试名称生成模块 102
运行模块 103
测试结果生成模块 104
电子装置 3
存储器 31
处理器 32
计算机程序 33
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施例对本发明进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
图1是本发明实施例一提供的测试装置的方框图。所述测试装置10应用于电子装置上。所述电子装置可为智能手机、桌上电脑、平板电脑等。所述测试装置10包括获取模块101、测试名称生成模块102、运行模块103、及测试结果生成模块104。所述获取模块101用于获取知识产权核的基本功能信息及片上网络的相关信息。所述测试名称生成模块102用于根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称。所述运行模块103用于调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本。所述测试结果生成模块104用于生成测试结果。以下将结合一种测试方法的流程图来详细描述模块101～104的具体功能。
图2是本发明实施例二提供的测试方法的流程图。所述测试方法可包括以下步骤：
S21：获取知识产权核的基本功能信息及片上网络的相关信息。
所述知识产权核的基本功能信息为所述知识产权核的功能。所述知识产权核的功能包括在所述片上系统的角色是控制角色、在所述片上系统的角色是被控制角色、支持CPU读或写的功能、支持直接存储器访问(Direct Memory Access，DMA)等。例如，安全数字输入输出卡(Secure Digital Input and Output Card，SDIO)在所述片上系统的角色是被控制角色，支持CPU读/写，及支持DMA读/写。
所述片上网络(Network on Chip，NoC)为处理所述片上系统中多个知识产权核之间数据传输的装置。所述获取知识产权核的基本功能信息及片上网络的相关信息包括：
获取知识产权核的基本功能信息及片上网络中数据传递路径。
S22：根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称。
在本实施例中，所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称。
在本实施例中，在所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称之前，所述测试方法还包括：
识别待测片上系统中各待测知识产权核的信息。
所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称包括：
根据所述知识产权核的基本功能信息、所述片上网络的相关信息、及所述待测知识产权核的信息生成包括待测知识产权核之间关系的测试名称。
在本实施例中，所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成包括待测知识产权核之间的数据传递关系的测试名称。
在本实施例中，所述根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成包括待测知识产权核之间的数据传递关系的测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成测试名称，所述测试名称中包括执行写入数据操作的待测知识产权核、执行读出数据操作的待测知识产权核、待验证的待测知识产权核及所述数据在所述待测知识产权核之间的搬移方式。
其中，所述待验证的待测知识产权核包括存储器。所述测试名称包括Test_待测知识产权核A_待验证的待测知识产权核B_所述数据在所述待测知识产权核A到所述待测知识产权核B之间的搬移方式。
例如，根据所述知识产权核的基本功能信息可知，SDIO在所述片上系统的角色是被控制角色，支持CPU读/写，及支持DMA读/写，根据所述片上网络中数据传递路径可知，CPU可以直接存取SDIO和知识产权核随机存取存储器(Intellectual Property Core RandomAccess Memory，IPCRAM)，SDIO也可以直接存取IPCRAM，则生成测试名称：Test_SDIO_IPCRAM_CPURW及Test_SDIO_IPCRAM_DMARW。
S23：调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本。
所述整体脚本为预先编写的脚本。所述待测知识产权核的基本功能脚本为预先编写的脚本。所述待测知识产权核包括至少一个基本功能，相应地，所述待测知识产权核包括至少一个待测知识产权核的基本功能脚本。
在本实施例中，所述调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本包括：
调用整体脚本构建运行环境来逐个根据所述测试名称调用所述测试名称中各待测知识产权核的基本功能脚本。
所述调用整体脚本构建运行环境来逐个根据所述测试名称调用所述测试名称中各待测知识产权核的基本功能脚本可为，例如测试名称为Test_SDIO_IPCRAM_CPURW，则调用整体脚本构建运行环境来根据CPU、SDIO及IPCRAM去各待测知识产权核的一个或多个功能脚本中查找所述待测知识产权核的基本功能脚本，从而形成每个测试名称对应的测试脚本。
在本实施例中，所述调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本包括：
调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本及参数信息。
所述参数信息包括系统启动流程、数据数量、知识产权核内部特殊测试方式、及参数值等。
S24：生成测试结果。
所述测试结果包括测试通过和测试失败。每个测试名称对应一个测试结果。
在本实施例中，所述测试方法还包括：
当所述测试结果为测试失败时，产生提示信息以提示检查整体脚本及所述待测知识产权核的基本功能脚本。
在本实施例中，所述测试方法还包括：
根据所述测试结果生成所述待测知识产权核的测试覆盖率。
所述根据所述测试结果生成所述待测知识产权核的测试覆盖率包括：
根据所述测试结果确定测试的所述待测知识产权核；
根据测试的所述待测知识产权核与识别的所述待测知识产权核生成所述待测知识产权核的测试覆盖率。
实施例二获取知识产权核的基本功能信息及片上网络的相关信息，根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称，调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本，生成测试结果，从而，本案可提高SoC功能测试的完整性。
图3是本发明实施例三提供的电子装置的方框图。所述电子装置3包括：存储器31、至少一个处理器32、及存储在所述存储器31中并可在所述至少一个处理器32上运行的计算机程序33。所述至少一个处理器32执行所述计算机程序33时实现上述方法实施例中的步骤。或者，所述至少一个处理器32执行所述计算机程序33时实现上述装置实施例中的各模块的功能。
示例性的，所述计算机程序33可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器31中，并由所述至少一个处理器32执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序33在所述电子装置3中的执行过程。例如，所述计算机程序33可以被分割成图1所示的模块，各模块具体功能参见实施例一。
所述电子装置3可以为任何一种电子产品，例如，个人计算机、平板电脑、智能手机、个人数字助理(Personal Digital Assistant，PDA)等。本领域技术人员可以理解，所述示意图3仅是电子装置3的示例，并不构成对电子装置3的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述电子装置3还可以包括总线等。
所述至少一个处理器32可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。该处理器32可以是微处理器或者该处理器32也可以是任何常规的处理器等，所述处理器32是所述电子装置3的控制中心，利用各种接口和线路连接整个电子装置3的各个部分。
所述存储器31可用于存储所述计算机程序33和/或模块/单元，所述处理器32通过运行或执行存储在所述存储器31内的计算机可读指令和/或模块/单元，以及调用存储在存储器31内的数据，实现所述电子装置3的各种功能。所述存储器31可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子装置3的使用所创建的数据(比如音频数据等)等。此外，存储器31可以包括非易失性计算机可读存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。
所述电子装置3集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)等。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神范围。

Claims (10)

1.一种测试方法，其特征在于，所述测试方法包括：
获取知识产权核的基本功能信息及片上网络的相关信息；
根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称；
调用整体脚本构建运行环境来逐个根据所述测试名称调用待测知识产权核的基本功能脚本；
生成测试结果。
2.如权利要求1所述的测试方法，其特征在于：
所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称；
所述调用整体脚本构建运行环境来逐个根据所述测试名称调用所述待测知识产权核的基本功能脚本包括：
调用整体脚本构建运行环境来逐个根据所述测试名称调用所述测试名称中各待测知识产权核的基本功能脚本。
3.如权利要求2所述的测试方法，其特征在于：
所述获取知识产权核的基本功能信息及片上网络的相关信息包括：
获取知识产权核的基本功能信息及片上网络中数据传递路径；
所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成包括待测知识产权核之间的数据传递关系的测试名称。
4.如权利要求3所述的测试方法，其特征在于，所述根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成包括待测知识产权核之间的数据传递关系的测试名称包括：
根据所述知识产权核的基本功能信息及所述片上网络中数据传递路径生成测试名称，所述测试名称中包括执行写入数据操作的待测知识产权核、执行读出数据操作的待测知识产权核、待验证的待测知识产权核及数据在所述待测知识产权核之间的搬移方式。
5.如权利要求4所述的测试方法，其特征在于：所述待验证的待测知识产权核包括存储器。
6.如权利要求2所述的测试方法，其特征在于：
在所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称之前，所述测试方法还包括：
识别待测片上系统中各待测知识产权核的信息；
所述根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成包括待测知识产权核之间关系的测试名称包括：
根据所述知识产权核的基本功能信息、所述片上网络的相关信息、及所述待测知识产权核的信息生成包括待测知识产权核之间关系的测试名称。
7.如权利要求1所述的测试方法，其特征在于，所述测试方法还包括：
根据所述测试结果生成所述知识产权核的测试覆盖率。
8.一种测试装置，其特征在于，所述测试装置包括：
获取模块，用于获取知识产权核的基本功能信息及片上网络的相关信息；
测试名称生成模块，用于根据所述知识产权核的基本功能信息及所述片上网络的相关信息生成测试名称；
运行模块，用于调用整体脚本构建运行环境来逐个根据所述测试名称调用待测知识产权核的基本功能脚本；
测试结果生成模块，用于生成测试结果。
9.一种电子装置，其特征在于，所述电子装置包括一个或多个处理器及存储器，所述处理器用于执行所述存储器中存储的至少一个指令时实现如权利要求1至7中任意一项所述的测试方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有至少一个指令，所述至少一个指令被处理器执行以实现如权利要求1至7中任意一项所述的测试方法。
CN202011218199.7A 2020-11-04 2020-11-04 测试方法及装置、电子装置及计算机可读存储介质 Pending CN114443375A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011218199.7A CN114443375A (zh) 2020-11-04 2020-11-04 测试方法及装置、电子装置及计算机可读存储介质
US17/517,873 US11846672B2 (en) 2020-11-04 2021-11-03 Method and device for testing system-on-chip, electronic device using method, and computer readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011218199.7A CN114443375A (zh) 2020-11-04 2020-11-04 测试方法及装置、电子装置及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN114443375A true CN114443375A (zh) 2022-05-06

Family

ID=81361791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011218199.7A Pending CN114443375A (zh) 2020-11-04 2020-11-04 测试方法及装置、电子装置及计算机可读存储介质

Country Status (2)

Country Link
US (1) US11846672B2 (zh)
CN (1) CN114443375A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443375A (zh) * 2020-11-04 2022-05-06 富泰华工业（深圳）有限公司 测试方法及装置、电子装置及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286800A (ja) * 2001-03-26 2002-10-03 Hitachi Electronics Eng Co Ltd 半導体試験装置
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统
CN103970701A (zh) * 2014-05-28 2014-08-06 吉林大学 基于现场可编程门阵列的数据实时同步采集的知识产权核
US20160070846A1 (en) * 2014-09-09 2016-03-10 Freescale Semiconductor, Inc. System for testing ic design
CN111858306A (zh) * 2020-06-12 2020-10-30 海光信息技术有限公司 一种芯片验证方法、装置、芯片及存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1447759A1 (en) 2003-02-07 2004-08-18 ARM Limited Generation of a testbench for a representation of a device
WO2005078465A1 (en) * 2004-02-17 2005-08-25 Institut National Polytechnique De Grenoble Integrated circuit chip with communication means enabling remote control of testing means of ip cores of the integrated circuit
US7348796B2 (en) * 2005-10-26 2008-03-25 Dafca, Inc. Method and system for network-on-chip and other integrated circuit architectures
US10409353B2 (en) * 2013-04-17 2019-09-10 Qualcomm Incorporated Dynamic clock voltage scaling (DCVS) based on application performance in a system-on-a-chip (SOC), and related methods and processor-based systems
US9778315B2 (en) * 2014-11-14 2017-10-03 Cavium, Inc. Testbench builder, system, device and method having agent loopback functionality
US10503855B2 (en) * 2017-01-23 2019-12-10 Concertal Systems, Inc. Methods and systems for system design automation (SDA) of mixed signal electronic circuitry including embedded software designs
US10295596B1 (en) * 2017-08-09 2019-05-21 Cadence Design Systems, Inc. Method and system for generating validation tests
US10831626B2 (en) * 2017-10-19 2020-11-10 International Business Machines Corporation Method to sort partially good cores for specific operating system usage
WO2020112999A1 (en) 2018-11-28 2020-06-04 SiFive, Inc. Integrated circuits as a service
US10877088B2 (en) * 2019-01-30 2020-12-29 Qualcomm Incorporated In-system structural testing of a system-on-chip (SoC) using a peripheral interface port
US10969433B1 (en) * 2019-08-28 2021-04-06 Xilinx, Inc. Method to compress responses of automatic test pattern generation (ATPG) vectors into an on-chip multiple-input shift register (MISR)
CN114443375A (zh) * 2020-11-04 2022-05-06 富泰华工业（深圳）有限公司 测试方法及装置、电子装置及计算机可读存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286800A (ja) * 2001-03-26 2002-10-03 Hitachi Electronics Eng Co Ltd 半導体試験装置
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统
CN103970701A (zh) * 2014-05-28 2014-08-06 吉林大学 基于现场可编程门阵列的数据实时同步采集的知识产权核
US20160070846A1 (en) * 2014-09-09 2016-03-10 Freescale Semiconductor, Inc. System for testing ic design
CN111858306A (zh) * 2020-06-12 2020-10-30 海光信息技术有限公司 一种芯片验证方法、装置、芯片及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王力生;张晨;: "IP软核测试策略及验证方案研究", 科技传播, no. 22, 23 November 2011 (2011-11-23), pages 1 - 4 *

Also Published As

Publication number Publication date
US20220137125A1 (en) 2022-05-05
US11846672B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
CN111428462B (zh) 通讯协议模板构建的方法及终端设备
CN109783346B (zh) 基于关键字驱动的自动化测试方法、装置及终端设备
CN107729246A (zh) 针对目标应用的辅助测试方法、装置、设备及存储介质
CN114676040A (zh) 一种测试覆盖率验证方法、装置及存储介质
CN114816993A (zh) 一种全链路接口测试方法、系统、介质及电子设备
CN114443375A (zh) 测试方法及装置、电子装置及计算机可读存储介质
CN112463633B (zh) 一种片上存储器的地址译码校验方法、装置、设备及介质
CN111949510B (zh) 测试处理方法、装置、电子设备及可读存储介质
CN116860608A (zh) 一种接口测试方法、装置、计算设备及存储介质
CN109324838B (zh) 单片机程序的执行方法、执行装置及终端
CN112052070A (zh) 应用容器化评估方法、装置、电子设备及存储介质
CN114328062B (zh) 校验缓存一致性的方法、装置和存储介质
CN114546823B (zh) 用于重现逻辑系统设计的调试场景的方法及相关设备
TWI766419B (zh) 測試方法及裝置、電子裝置及電腦可讀存儲介質
US7395196B2 (en) Test-cases for functional verification of system-level interconnect
CN116415599A (zh) Ic卡读取方法、写入方法、装置、电子设备及存储介质
CN114528214A (zh) 单元测试方法和装置
CN113377648A (zh) 软件系统诊断方法、装置、电子设备及计算机可读介质
CN113504904A (zh) 用户定义函数实现方法、装置、计算机设备和存储介质
EP3734491A1 (en) Method, apparatus, device, and medium for implementing simulator
CN111625458A (zh) 业务系统测试方法、装置及设备
JP6916327B1 (ja) 派生テスト装置、派生テスト方法、および、派生テストプログラム
CN116861829B (zh) 用于定位逻辑系统设计中错误的方法、电子设备
US20090241076A1 (en) Test-Cases for Functional Verification of System-Level Interconnect
CN112597717B (zh) Ip核验证方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination