CN111104246A - 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 - Google Patents

提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN111104246A
CN111104246A CN201911165334.3A CN201911165334A CN111104246A CN 111104246 A CN111104246 A CN 111104246A CN 201911165334 A CN201911165334 A CN 201911165334A CN 111104246 A CN111104246 A CN 111104246A
Authority
CN
China
Prior art keywords
cnt
error
unit
correction
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911165334.3A
Other languages
English (en)
Other versions
CN111104246B (zh
Inventor
汪汉国
冯元元
冷志源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201911165334.3A priority Critical patent/CN111104246B/zh
Publication of CN111104246A publication Critical patent/CN111104246A/zh
Application granted granted Critical
Publication of CN111104246B publication Critical patent/CN111104246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及提升DRAM的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质；其中，方法，包括：获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；识别当前读命令对应的单位内存注错bit_cnt数值；进行对应的批量注错；执行读命令，将读命令完成数cmd_cnt计数加1；获取读命令结果，并对读命令结果进行ECC纠错；判断ECC纠错是否成功；若成功，则判断所有读命令是否全部完成；若完成，则判断失败命令总计数fail_cnt是否大于0；若大于0，输出测试失败；若不大于0，输出测试成功。本发明实现了软件全程控制测试，减少人为干预，提高了测试效率、及验证的可靠性和准确性。

Description

提升DRAM的错误检测与纠错的验证效率的方法、装置、计算机 设备及存储介质
技术领域
本发明涉及固态硬盘的错误检测与纠错验证技术领域，更具体地说是指提升DRAM的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质。
背景技术
ECC(Error Correcting Code，错误检测与纠错，一种数据保护方式)，ECC通过硬件模块对出现错误的数据进行自动检错与纠错；DRAM中存放的多为用户数据，因此保证数据完整性就尤为重要，需要保证ECC功能的可靠性。传统验证ECC功能的方法是对以内存空间写入全1数据，手动注错某一LBA中的某些bit(比特)，在通过下发读命令判断ECC功能在纠错能力范围内是否正常工作，此方法不仅测试效率低下，而且测试范围与压力较小，不能够充分验证ECC功能的可靠性与准确性。
发明内容
本发明的目的在于克服现有技术的缺陷，提供提升DRAM的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质。
为实现上述目的，本发明采用于下技术方案：
提升DRAM的错误检测与纠错的验证效率的方法，包括以下步骤：
获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；
识别当前读命令对应的单位内存注错bit_cnt数值；
根据bit_cnt数值，进行对应的批量注错；
根据注错执行读命令，将读命令完成数cmd_cnt计数加1；
获取读命令结果，并对读命令结果进行ECC纠错；
判断ECC纠错是否成功；
若纠错成功，则判断所有读命令是否全部完成；
若全部完成，则判断失败命令总计数fail_cnt是否大于0；
若大于0，则输出测试失败；
若不大于0，则输出测试成功。
其进一步技术方案为：所述“根据bit_cnt数值，进行对应的批量注错”步骤中，包括：若bit_cnt数值等于1，则进行批量注错1bit，若bit_cnt数值等于2，则进行批量注错2bit，若bit_cnt数值等于3，则进行批量注错3bit。
其进一步技术方案为：所述“判断ECC纠错是否成功”之后，还包括：若纠错失败，则将该条读命令标记失败，且失败命令总计数fail_cnt加1，并进入步骤“判断失败命令总计数fail_cnt是否大于0”。
其进一步技术方案为：所述“若纠错成功，则判断所有读命令是否全部完成”之后，还包括：若未全部完成，则返回步骤“获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt”。
提升DRAM的错误检测与纠错的验证效率的装置，包括：获取配置单元，识别单元，注错单元，执行单元，获取纠错单元，第一判断单元，第二判断单元，第三判断单元，及输出单元；
所述获取配置单元，用于获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；
所述识别单元，用于识别当前读命令对应的单位内存注错bit_cnt数值；
所述注错单元，用于根据bit_cnt数值，进行对应的批量注错；
所述执行单元，用于根据注错执行读命令，将读命令完成数cmd_cnt计数加1；
所述获取纠错单元，用于获取读命令结果，并对读命令结果进行ECC纠错；
所述第一判断单元，用于判断ECC纠错是否成功；
所述第二判断单元，用于判断所有读命令是否全部完成；
所述第三判断单元，用于判断失败命令总计数fail_cnt是否大于0；
所述输出单元，用于输出测试结果。
其进一步技术方案为：所述注错单元中，若bit_cnt数值等于1，则进行批量注错1bit，若bit_cnt数值等于2，则进行批量注错2bit，若bit_cnt数值等于3，则进行批量注错3bit。
其进一步技术方案为：还包括：标记单元，用于将该条读命令标记失败，且失败命令总计数fail_cnt加1。
其进一步技术方案为：还包括：返回单元，用于返回执行获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt。
一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上述所述的提升DRAM的错误检测与纠错的验证效率的方法。
一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如上述所述的提升DRAM的错误检测与纠错的验证效率的方法。
本发明与现有技术相比的有益效果是：通过在读命令处理流程中，每次收到读命令时自动修改指定内存空间的bit位，再通过脚本下发大量读命令，累计每次读命令是否失败，最后输出测试结果，可以实现由软件全程控制测试，减少人为干预，极大的提高了测试效率、以及验证的可靠性和准确性。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有固件升级内存分配的应用场景示意图；
图2为本发明实施例提供的提升DRAM的错误检测与纠错的验证效率的方法的流程示意图；
图3为本发明实施例提供的提升DRAM的错误检测与纠错的验证效率的的应用场景示意图；
图4为本发明实施例提供的提升DRAM的错误检测与纠错的验证效率的装置的示意性框图；
图5为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1到图5所示的具体实施例，其中，请参阅图1，当前验证ECC功能的方法是对指定内存空间写入全1数据，手动注错某一LBA(指的是携带固件相关信息(包括校验信息、固件大小等等)的512Byte的一段数据)中的1bit，在通过下发读命令判断ECC功能在纠错能力范围内是否正常工作，每次纠错完成后都需要停下测试代码，再次手动注错某一bit的数据，此方法不仅测试效率低下，而且测试范围与压力较小，不能够充分验证ECC功能的可靠性与准确性。
其中，DRAM：Dynamic Random Access Memory，即动态随机存取存储器，最为常见的系统内存；HOST：主机；cnt：计数器；cmd：命令提示符。
其中，请参阅图2至图3所示，本发明公开了一种提升DRAM的错误检测与纠错的验证效率的方法，包括以下步骤：
S1，获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；
S2，识别当前读命令对应的单位内存注错bit_cnt数值；
S3，根据bit_cnt数值，进行对应的批量注错；
S4，根据注错执行读命令，将读命令完成数cmd_cnt计数加1；
S5，获取读命令结果，并对读命令结果进行ECC纠错；
S6，判断ECC纠错是否成功；
S7，若纠错失败，则将该条读命令标记失败，且失败命令总计数fail_cnt加1，并进入步骤S9；
S8，若纠错成功，则判断所有读命令是否全部完成；若未全部完成，则返回步骤S1；
S9，若全部完成，则判断失败命令总计数fail_cnt是否大于0；
S10，若大于0，则输出测试失败；
S11，若不大于0，则输出测试成功。
其中，所述S3“根据bit_cnt数值，进行对应的批量注错”步骤中，包括：若bit_cnt数值等于1，则给待测内存区域进行批量注错1bit数据，若bit_cnt数值等于2，则给待测内存区域进行批量注错2bit数据，若bit_cnt数值等于3，则给待测内存区域进行批量注错3bit数据。
其中，请参阅图3所示，在本实施例中，Host端下发读命令，将待测试内存全部写1，通过软件自动注错模块修改读取数据内的某些bit位，ECC模块硬件自动纠错发生bit翻转的数据，然后输出纠错后的数据纠错结果。
本发明通过在读命令处理流程中加入软件自动注错模块，通过脚本下发大量读命令，每次下发读命令时自动修改指定内存空间的某几bit的数据，软件判断每次读命令是否纠错成功，如果不成功，fail_cnt计数增加，最后根据fail_cnt输出测试结果；可以实现软件全程控制测试，减少人为干预，极大的提高了测试效率、以及验证的可靠性和准确性。
请参阅图4所示，本发明还公开了一种提升DRAM的错误检测与纠错的验证效率的装置，包括：获取配置单元10，识别单元20，注错单元30，执行单元40，获取纠错单元50，第一判断单元60，第二判断单元70，第三判断单元80，及输出单元90；
所述获取配置单元10，用于获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；
所述识别单元20，用于识别当前读命令对应的单位内存注错bit_cnt数值；
所述注错单元30，用于根据bit_cnt数值，进行对应的批量注错；
所述执行单元40，用于根据注错执行读命令，将读命令完成数cmd_cnt计数加1；
所述获取纠错单元50，用于获取读命令结果，并对读命令结果进行ECC纠错；
所述第一判断单元60，用于判断ECC纠错是否成功；
所述第二判断单元70，用于判断所有读命令是否全部完成；
所述第三判断单元80，用于判断失败命令总计数fail_cnt是否大于0；
所述输出单元90，用于输出测试结果。
其中，输出测试结果包括输出测试失败或输出测试成功。
其中，所述注错单元30中，若bit_cnt数值等于1，则进行批量注错1bit，若bit_cnt数值等于2，则进行批量注错2bit，若bit_cnt数值等于3，则进行批量注错3bit。
其中，该装置还包括：标记单元100，用于将该条读命令标记失败，且失败命令总计数fail_cnt加1。
其中，该装置还包括：返回单元110，用于返回执行获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt。
需要说明的是，所属领域的技术人员可以清楚地了解到，上述提升DRAM的错误检测与纠错的验证效率的装置和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。
上述提升DRAM的错误检测与纠错的验证效率的装置可以实现为一种计算机程序的形式，该计算机程序可以在如图5所示的计算机设备上运行。
请参阅图5，图5是本申请实施例提供的一种计算机设备的示意性框图；该计算机设备500可以是终端，也可以是服务器，其中，终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。
参阅图5，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种提升DRAM的错误检测与纠错的验证效率的方法。
该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种提升DRAM的错误检测与纠错的验证效率的方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
应当理解，在本申请实施例中，处理器502可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的提升DRAM的错误检测与纠错的验证效率的方法。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
上述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (10)

1.提升DRAM的错误检测与纠错的验证效率的方法，其特征在于，包括以下步骤：
获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；
识别当前读命令对应的单位内存注错bit_cnt数值；
根据bit_cnt数值，进行对应的批量注错；
根据注错执行读命令，将读命令完成数cmd_cnt计数加1；
获取读命令结果，并对读命令结果进行ECC纠错；
判断ECC纠错是否成功；
若纠错成功，则判断所有读命令是否全部完成；
若全部完成，则判断失败命令总计数fail_cnt是否大于0；
若大于0，则输出测试失败；
若不大于0，则输出测试成功。
2.根据权利要求1所述的提升DRAM的错误检测与纠错的验证效率的方法，其特征在于，所述“根据bit_cnt数值，进行对应的批量注错”步骤中，包括：若bit_cnt数值等于1，则进行批量注错1bit，若bit_cnt数值等于2，则进行批量注错2bit，若bit_cnt数值等于3，则进行批量注错3bit。
3.根据权利要求1所述的提升DRAM的错误检测与纠错的验证效率的方法，其特征在于，所述“判断ECC纠错是否成功”之后，还包括：若纠错失败，则将该条读命令标记失败，且失败命令总计数fail_cnt加1，并进入步骤“判断失败命令总计数fail_cnt是否大于0”。
4.根据权利要求1所述的提升DRAM的错误检测与纠错的验证效率的方法，其特征在于，所述“若纠错成功，则判断所有读命令是否全部完成”之后，还包括：若未全部完成，则返回步骤“获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt”。
5.提升DRAM的错误检测与纠错的验证效率的装置，其特征在于，包括：获取配置单元，识别单元，注错单元，执行单元，获取纠错单元，第一判断单元，第二判断单元，第三判断单元，及输出单元；
所述获取配置单元，用于获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt；
所述识别单元，用于识别当前读命令对应的单位内存注错bit_cnt数值；
所述注错单元，用于根据bit_cnt数值，进行对应的批量注错；
所述执行单元，用于根据注错执行读命令，将读命令完成数cmd_cnt计数加1；
所述获取纠错单元，用于获取读命令结果，并对读命令结果进行ECC纠错；
所述第一判断单元，用于判断ECC纠错是否成功；
所述第二判断单元，用于判断所有读命令是否全部完成；
所述第三判断单元，用于判断失败命令总计数fail_cnt是否大于0；
所述输出单元，用于输出测试结果。
6.根据权利要求5所述的提升DRAM的错误检测与纠错的验证效率的装置，其特征在于，所述注错单元中，若bit_cnt数值等于1，则进行批量注错1bit，若bit_cnt数值等于2，则进行批量注错2bit，若bit_cnt数值等于3，则进行批量注错3bit。
7.根据权利要求5所述的提升DRAM的错误检测与纠错的验证效率的装置，其特征在于，还包括：标记单元，用于将该条读命令标记失败，且失败命令总计数fail_cnt加1。
8.根据权利要求5所述的提升DRAM的错误检测与纠错的验证效率的装置，其特征在于，还包括：返回单元，用于返回执行获取主机下发的若干读命令，并配置注错参数bit_cnt和cmd_cnt。
9.一种计算机设备，其特征在于，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的提升DRAM的错误检测与纠错的验证效率的方法。
10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如权利要求1-4中任一项所述的提升DRAM的错误检测与纠错的验证效率的方法。
CN201911165334.3A 2019-11-25 2019-11-25 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 Active CN111104246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911165334.3A CN111104246B (zh) 2019-11-25 2019-11-25 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911165334.3A CN111104246B (zh) 2019-11-25 2019-11-25 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN111104246A true CN111104246A (zh) 2020-05-05
CN111104246B CN111104246B (zh) 2023-08-29

Family

ID=70421092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911165334.3A Active CN111104246B (zh) 2019-11-25 2019-11-25 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN111104246B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256338A (zh) * 2020-10-27 2021-01-22 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN112447256A (zh) * 2020-12-24 2021-03-05 深圳市芯天下技术有限公司 存储器的真实建模注错验证方法、装置、存储介质和终端
CN113946469A (zh) * 2021-10-29 2022-01-18 苏州浪潮智能科技有限公司 一种固态硬盘的数据纠错处理方法及装置
US11579969B2 (en) 2021-03-04 2023-02-14 Realtek Semiconductor Corp. Verifying method for ECC circuit of SRAM

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203740A (zh) * 2011-05-27 2011-09-28 华为技术有限公司 数据处理方法、装置及系统
US20150355858A1 (en) * 2013-10-08 2015-12-10 Apple Inc. Recovery from programming failure in non-volatile memory
CN106502583A (zh) * 2016-10-12 2017-03-15 记忆科技(深圳)有限公司 一种降低固态硬盘响应延迟的方法
US20180074895A1 (en) * 2016-09-13 2018-03-15 SK Hynix Inc. Semiconductor device, semiconductor system, and method thereof
CN110134557A (zh) * 2019-05-17 2019-08-16 深圳忆联信息系统有限公司 一种读Flash接口数据随机注错的验证方法及其系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203740A (zh) * 2011-05-27 2011-09-28 华为技术有限公司 数据处理方法、装置及系统
US20150355858A1 (en) * 2013-10-08 2015-12-10 Apple Inc. Recovery from programming failure in non-volatile memory
US20180074895A1 (en) * 2016-09-13 2018-03-15 SK Hynix Inc. Semiconductor device, semiconductor system, and method thereof
CN106502583A (zh) * 2016-10-12 2017-03-15 记忆科技(深圳)有限公司 一种降低固态硬盘响应延迟的方法
CN110134557A (zh) * 2019-05-17 2019-08-16 深圳忆联信息系统有限公司 一种读Flash接口数据随机注错的验证方法及其系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256338A (zh) * 2020-10-27 2021-01-22 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN112256338B (zh) * 2020-10-27 2023-12-05 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN112447256A (zh) * 2020-12-24 2021-03-05 深圳市芯天下技术有限公司 存储器的真实建模注错验证方法、装置、存储介质和终端
CN112447256B (zh) * 2020-12-24 2021-12-14 芯天下技术股份有限公司 存储器的真实建模注错验证方法、装置、存储介质和终端
US11579969B2 (en) 2021-03-04 2023-02-14 Realtek Semiconductor Corp. Verifying method for ECC circuit of SRAM
CN113946469A (zh) * 2021-10-29 2022-01-18 苏州浪潮智能科技有限公司 一种固态硬盘的数据纠错处理方法及装置
CN113946469B (zh) * 2021-10-29 2024-05-24 苏州浪潮智能科技有限公司 一种固态硬盘的数据纠错处理方法及装置

Also Published As

Publication number Publication date
CN111104246B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN111104246B (zh) 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质
US8661306B2 (en) Baseboard management controller and memory error detection method of computing device utilized thereby
US9411689B2 (en) Method and relevant apparatus for starting boot program
CN110727597B (zh) 一种基于日志排查无效代码补全用例的方法
US20140082264A1 (en) Nand flash storage chip checking method and device
CN109164978B (zh) 闪存管理方法、闪存存储设备及计算机可读存储介质
CN113391947B (zh) Ssd raid条带掉电快速恢复方法、装置、计算机设备及存储介质
US20140164845A1 (en) Host computer and method for testing sas expanders
CN115756984A (zh) 内存测试方法、装置、设备及存储介质
CN111078462B (zh) 数据校验方法及电路
CN111782446A (zh) Ssd正常掉电的测试方法、装置、计算机设备及存储介质
CN111625199A (zh) 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质
US20170103797A1 (en) Calibration method and device for dynamic random access memory
CN114116355A (zh) 内存测试方法、装置及电子设备
CN113641309A (zh) Ssd的弱块识别方法、装置、计算机设备及存储介质
CN111857882B (zh) 可扩展的ssd开卡固件加载方法、装置、计算机设备及存储介质
CN111143111B (zh) Ssd映射表保护机制验证方法、装置、计算机设备及存储介质
CN109634826B (zh) 控制器极限性能分析方法、装置、计算机设备及存储介质
CN107844273B (zh) 一种数据写入方法及装置、验证方法及装置
US10304557B2 (en) Methods for operating a data storage device and data storage device utilizing the same
US20220188221A1 (en) Regression testing method and regression testing apparatus
CN114203252A (zh) 非易失存储器的坏块检测方法、装置、设备及存储介质
JP6594712B2 (ja) 半導体メモリ及び半導体メモリのベリファイ方法
CN109710445B (zh) 内存校正方法和电子设备
CN114627959A (zh) 闪存检测方法、闪存检测装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant