KR100878479B1 - 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 - Google Patents

데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 Download PDF

Info

Publication number
KR100878479B1
KR100878479B1 KR1020070004894A KR20070004894A KR100878479B1 KR 100878479 B1 KR100878479 B1 KR 100878479B1 KR 1020070004894 A KR1020070004894 A KR 1020070004894A KR 20070004894 A KR20070004894 A KR 20070004894A KR 100878479 B1 KR100878479 B1 KR 100878479B1
Authority
KR
South Korea
Prior art keywords
memory
data
flash memory
program
mlc
Prior art date
Application number
KR1020070004894A
Other languages
English (en)
Other versions
KR20080067509A (ko
Inventor
이봉렬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070004894A priority Critical patent/KR100878479B1/ko
Priority to US11/839,917 priority patent/US20080172521A1/en
Priority to IT000034A priority patent/ITMI20080034A1/it
Publication of KR20080067509A publication Critical patent/KR20080067509A/ko
Application granted granted Critical
Publication of KR100878479B1 publication Critical patent/KR100878479B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리 시스템에 관한 것이다. 본 발명에 따른 메모리 시스템은 호스트; 하나의 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리; 및 상기 호스트로부터 데이터 정보를 입력받고, 상기 플래시 메모리의 메모리 셀에 싱글 비트 데이터를 저장할지(이하, SLC, 방식이라 함) 또는 멀티 비트 데이터를 저장할지(이하, MLC 방식이라 함)를 결정하는 메모리 컨트롤러를 포함한다. 여기에서, 상기 플래시 메모리는 프로그램 동작 시에 메모리 셀의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 정보를 저장한다. 본 발명에 따른 메모리 시스템은 호스트로부터 데이터 정보를 입력받고, 데이터 정보에 따라 플래시 메모리의 프로그램 방식을 결정한다. 발명에 의하면, 데이터 정보에 따라 프로그램 방식(SLC 방식 또는 MLC 방식)을 결정하기 때문에 프로그램 속도를 빠르게 할 수 있을 뿐만 아니라 데이터 에러를 줄일 수 있다.

Description

데이터 정보에 따라 프로그램 방식을 결정하는 메모리 시스템{MEMORY SYSTEM DETERMINING PROGRAM METHOD ACCORDING TO DATA INFORMATION}
도 1은 종래의 메모리 시스템을 보여주는 블록도이다.
도 2 및 도 3은 하나의 메모리 셀에 멀티 비트 데이터가 프로그램되는 과정을 보여주는 다이어그램이다.
도 4는 본 발명에 따른 메모리 시스템의 제 1 실시 예를 보여주는 블록도이다.
도 5는 본 발명에 따른 메모리 시스템의 제 2 실시 예를 보여주는 블록도이다.
도 6은 본 발명에 따른 메모리 시스템의 제 3 실시 예를 보여주는 블록도이다.
*도면의 주요 부분에 대한 부호 설명*
100, 200, 300, 400; 메모리 시스템
110, 210, 310, 410; 호스트
120, 220, 320, 420; 메모리 컨트롤러
130, 230, 330, 430; 플래시 메모리
본 발명은 메모리 시스템에 관한 것으로, 특히, 데이터 정보에 따라 프로그램 방식을 결정하는 메모리 시스템에 관한 것이다.
최근 들어 비휘발성 메모리를 사용하는 장치들이 증가하고 있다. 예를 들면, MP3 플레이어, 디지털 카메라(Digital Camera), 휴대전화(Mobile Phone), 캠코더, 플래시 카드(flash card), 및 SSD(Solid State Disk) 등은 저장장치로 비휘발성 메모리를 사용하고 있다.
저장장치로 비휘발성 메모리를 사용하는 장치들이 증가하면서, 비휘발성 메모리의 용량도 급속히 증가하고 있다. 메모리 용량을 증가시키는 방법들 중 하나는 하나의 메모리 셀(cell)에 다수의 비트들을 저장하는 방식인 이른바 멀티 레벨 셀(MLC: Multi Level Cell) 방식이다.
도 1은 종래의 메모리 시스템을 보여주는 도면이다. 도 1을 참조하면, 종래의 메모리 시스템(100)은 호스트(110), 메모리 컨트롤러(120), 그리고 플래시 메모리(130)를 구비한다.
메모리 컨트롤러(120)는 버퍼 메모리(121)를 포함한다. 플래시 메모리(130)는 셀 어레이(131) 및 페이지 버퍼(132)를 포함한다. 도 1에 도시되어 있지 않지만, 플래시 메모리(130)에는 디코더(decoder), 데이터 버퍼(data buffer), 그리고 제어 유닛(control unit)이 포함되어 있다.
메모리 컨트롤러(120)는 호스트(110)로부터 입력되는 데이터(Data)와 쓰기 커맨드(Write Command)를 입력받고, 데이터(Data)가 셀 어레이(131)에 쓰이도록 플래시 메모리(130)를 제어한다. 또한, 메모리 컨트롤러(120)는 호스트(110)로부터 입력되는 읽기 커맨드(Read Command)에 따라, 셀 어레이(131)에 저장되어 있는 데이터가 읽혀지도록 플래시 메모리(130)를 제어한다.
버퍼 메모리(121)는 플래시 메모리(130)에 쓰일 데이터 또는 플래시 메모리(130)로부터 읽은 데이터를 임시로 저장한다. 버퍼 메모리(121)는 메모리 컨트롤러(120)의 제어에 의해 임시적 저장된 데이터를 호스트(110) 또는 플래시 메모리(130)로 전송한다.
플래시 메모리(130)의 셀 어레이(131)는 복수의 메모리 셀(Cell)로 구성된다. 메모리 셀은 비 휘발성(Nonvolatile)으로서, 데이터를 저장한 후 전원이 꺼져도 데이터가 지워지지 않는다. 페이지 버퍼(132)는 셀 어레이(131)의 선택된 페이지(page)에 쓰일 데이터 또는 선택된 페이지로부터 읽은 데이터를 저장하는 버퍼이다.
한편, 플래시 메모리(130)의 메모리 셀은 저장할 수 있는 데이터 비트 수에 따라 싱글 레벨 셀(SLC; Single Level Cell) 및 멀티 레벨 셀(MLC; Multi Level Cell)로 구분된다. 싱글 레벨 셀(SLC)은 한 비트 데이터(single bit data)를 저장하고, 멀티 레벨 셀(MLC)은 멀티 비트 데이터(multi bit data)를 저장할 수 있다.
먼저, 하나의 메모리 셀에 하나의 비트가 저장되는 싱글 레벨 셀(SLC: Single Level Cell)을 살펴본다. 싱글 레벨 셀(SLC)은 문턱 전압의 분포에 따라 2개의 상태(state)를 갖는다. 메모리 셀은 프로그램 후에, 데이터 '1'을 저장하거나 데이터 '0'을 저장한다. 여기에서, 데이터 '1'을 저장하는 메모리 셀은 소거 상태(erase state)에 있다고 하며, 데이터 '0'을 저장하는 메모리 셀은 프로그램 상태(program state)에 있다고 한다. 소거 상태의 셀은 온 셀(on cell), 프로그램 상태의 셀은 오프 셀(off cell)이라고도 한다.
플래시 메모리(130)는 페이지 단위로 프로그램 동작을 수행한다. 메모리 컨트롤러(120)는 프로그램 동작 시, 내부의 버퍼 메모리(121)를 사용하여 페이지 단위로 데이터를 플래시 메모리(130)로 전송한다.
페이지 버퍼(132)는 버퍼 메모리(121)로부터 로드(load)된 데이터를 임시로 저장하며, 로드된 데이터를 선택된 페이지에 동시에 프로그램한다. 프로그램을 마친 다음에는, 데이터가 정확하게 프로그램되었는지를 검증하기 위한 프로그램 검증 동작이 수행된다.
프로그램 검증 결과, 프로그램 폐일(fail)이 발생하면 프로그램 전압을 증가해 가면서 다시 프로그램 동작 및 프로그램 검증 동작을 수행한다. 이런 방식으로 한 페이지 분량의 데이터에 대한 프로그램을 완료한 다음에, 다음 데이터(next data)를 수신하여 프로그램 동작을 수행한다.
다음으로, 하나의 메모리 셀에 멀티 비트 데이터(multi bit data)가 저장되는 멀티 레벨 셀(MLC; Multi Level Cell)을 살펴본다. 도 2는 하나의 메모리 셀에 하위 비트(LSB: Least Significant Bit)와 상위 비트(MSB: Most Significant Bit), 즉 2 비트 데이터가 프로그램되는 과정을 보여준다.
도 2를 참조하면, 메모리 셀은 문턱 전압 분포에 따라 4개의 상태(11, 01, 10, 00) 중 어느 하나를 갖도록 프로그램된다. 먼저, 하위 비트(LSB)가 프로그램되는 과정은 위에서 설명한 싱글 레벨 셀(SLC)과 동일하다. 11 상태를 갖는 메모리 셀은 하위 비트(LSB) 데이터에 따라 점선으로 도시된 상태(A)를 갖도록 프로그램된다.
다음으로, 메모리 컨트롤러(120)는 상위 비트(MSB)를 프로그램하기 위해 버퍼 메모리(121) 내에 있는 한 페이지 분량의 데이터를 플래시 메모리(130)로 전송한다. 도 2를 참조하면, 점선 상태(A)를 갖는 메모리 셀은 상위 비트(MSB)에 따라 00 상태를 갖도록 프로그램(program1) 되거나, 10 상태를 갖도록 프로그램(program2) 된다. 한편, 11 상태를 갖는 메모리 셀은 상위 비트(MSB)에 따라 11 상태를 유지하거나, 01 상태를 갖도록 프로그램(program3) 된다.
다시 도 1을 참조하면, 메모리 시스템(100)은 위와 같은 방법을 사용하여, 멀티 비트 데이터를 플래시 메모리(130)의 셀 어레이(131)에 프로그램한다. 즉, 하위 비트(LSB)를 먼저 프로그램하고, 하위 비트(LSB)가 프로그램되어 있는 메모리 셀에 상위 비트(MSB)를 프로그램한다.
멀티 레벨 셀(MLC)은 메모리 칩의 면적당 저장 용량을 증가시킬 수 있다. 그러나 메모리 칩의 저장 용량은 증가하지만, 프로그램 또는 읽기 속도는 싱글 레벨 셀(SLC) 기술에 비해 떨어진다. 예를 들면, 싱글 레벨 셀(SLC)의 경우에는 프로그램 속도가 200μm이지만, 멀티 레벨 셀(MLC)의 경우에는 800μm이다.
또한, 멀티 레벨 셀(MLC)은 싱글 레벨 셀(SLC)에 비해 에러가 발생할 가능성이 높다. 즉, 프로그램 동작 시에, 하위 비트(LSB)를 프로그램하는 과정에서는 에 러가 발생하지 않았음에도 불구하고, 상위 비트(MSB)를 프로그램하는 과정에서 에러가 발생할 수 있다. 이러한 경우에 하위 비트(LSB) 데이터가 원치않게 손실될 수 있다. 특히, 보안(security) 등과 같이 중요한 데이터는 확실성을 보장되어야 하는데, MLC 방식으로 프로그램하다가 데이터를 잃을 수도 있다.
일반적으로 사용자(user)는 플래시 메모리의 모든 저장 용량을 사용하지 않는다. 예를 들어, MLC 플래시 메모리의 저장 용량이 8기가(G; Giga)라고 할 때, 사용자는 8G를 모두 사용하지 않고 대략 1G를 사용한다. 이와 같이 플래시 메모리의 저장 용량이 여유 있는 경우에도, MLC 방식으로 프로그램 또는 읽기 동작을 수행하면, 동작 속도가 느려서 비효율적이고 중요 데이터를 잃을 수도 있다.
본 발명은 상술한 기술적 과제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 데이터 정보(D/I;Data Information)에 따라 SLC 방식 또는 MLC 방식으로 동작함으로, 동작 속도를 빠르게 하고 데이터를 안전하게 보호할 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명에 따른 메모리 시스템은 호스트; 하나의 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리; 및 상기 호스트로부터 데이터 정보를 입력받고, 상기 플래시 메모리의 메모리 셀에 싱글 비트 데이터를 저장할지(이하, SLC, 방식이라 함) 또는 멀티 비트 데이터를 저장할지(이하, MLC 방식이라 함)를 결정하는 메모리 컨트롤러를 포함하되, 상기 플래시 메모리는 프로그램 동작 시에 메모리 셀 의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 정보를 저장한다.
실시 예로서, 상기 플래시 메모리는 상기 플래시 메모리의 프로그램 방식을 셀 어레이 내에 저장한다. 상기 플래시 메모리의 셀 어레이는 데이터 필드와 스페어 필드로 구분되며, 상기 플래시 메모리의 프로그램 방식은 스페어 필드에 저장될 수 있다. 한편, 상기 플래시 메모리의 셀 어레이는 복수의 메모리 블록을 포함하며, 상기 플래시 메모리의 프로그램 방식은 상기 복수의 메모리 블록 중 어느 하나에 저장될 수 있다.
다른 실시 예로서, 상기 데이터 정보는 프로그램 데이터의 사이즈(size) 및 보안성(security)에 관한 정보이다. 상기 프로그램 데이터가 보안 데이터인 경우에, 상기 플래시 메모리는 상기 SLC 방식으로 프로그램 동작을 수행한다.
또 다른 실시 예로서, 상기 메모리 컨트롤러는 상기 데이터 정보를 입력받고, 상기 플래시 메모리의 프로그램 방식을 결정하기 위한 모드 신호(MOD)를 발생하는 MLC 모드 선택기; 및 상기 모드 신호(MOD)에 응답하여 상기 플래시 메모리의 프로그램 동작을 제어하기 위한 제어 유닛을 포함한다.
본 발명에 따른 메모리 시스템의 다른 일면은 호스트; 하나의 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리; 및 상기 호스트로부터 데이터 정보를 입력받고, 상기 플래시 메모리의 메모리 셀에 싱글 비트 데이터를 저장할지(이하, SLC, 방식이라 함) 또는 멀티 비트 데이터를 저장할지(이하, MLC 방식이라 함)를 결정하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 프로그램 동작 시에 메모리 셀의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 정보를 저장한다.
실시 예로서, 상기 데이터 정보는 프로그램 데이터의 사이즈(size) 및 보안성(security)에 관한 정보이다. 상기 프로그램 데이터가 보안 데이터인 경우에, 상기 플래시 메모리는 상기 SLC 방식으로 동작한다.
다른 실시 예로서, 상기 메모리 컨트롤러는 상기 데이터 정보를 입력받고, 상기 플래시 메모리의 프로그램 방식을 결정하기 위한 모드 신호(MOD)를 발생하는 MLC 모드 선택기; 및 상기 모드 신호(MOD)에 응답하여 상기 플래시 메모리의 프로그램 동작을 제어하기 위한 제어 유닛을 포함한다. 상기 제어 유닛은 상기 프로그램 방식을 저장하기 위한 MLC 모드 저장장치를 포함한다. 상기 메모리 컨트롤러는 읽기 동작 시에, 상기 MLC 모드 저장장치에 저장된 프로그램 방식에 따라 읽기 동작을 수행한다. 상기 MLC 모드 레지스터는 EEPROM이다.
또 다른 실시 예로서, 상기 플래시 메모리 및 상기 메모리 컨트롤러는 하나의 메모리 카드 내에 집적된다. 상기 플래시 메모리는 낸드 플래시 메모리이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이행하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 4는 본 발명에 따른 메모리 시스템의 제 1 실시 예를 보여주는 블록도이다. 도 4를 참조하면, 본 발명에 따른 메모리 시스템(200)은 호스트(210), 메모리 컨트롤러(220), 그리고 플래시 메모리(230)를 포함한다. 여기에서, 플래시 메모리(230)는 하나의 메모리 셀에 멀티 비트 데이터를 저장할 수 있다.
도 4에서, 메모리 컨트롤러(220) 및 플래시 메모리(230)는 하나의 메모리 카드 내에 포함될 수 있다. 이러한 메모리 카드에는 MMC(Multi_Media Card), SD 카드, XD 카드, CF 카드, SIM 카드 등이 포함된다. 또한, 이러한 메모리 카드는 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, PMP 등과 같은 호스트(210)에 접속되어 사용된다.
메모리 컨트롤러(220)는 플래시 메모리(230)의 제반 동작(예를 들면, 쓰기 또는 읽기 동작)을 제어한다. 도 4를 참조하면, 메모리 컨트롤러(220)는 제어 유닛(221), 버퍼 메모리(222), 그리고 MLC 모드 선택기(223)를 포함한다.
제어 유닛(221)은 호스트(210)로부터 커맨드(Command) 및 제어 신호를 입력받는다. 제어 유닛(221)은 입력된 커맨드에 따라 버퍼 메모리(222) 및 MLC 모드 선택기(223)를 제어함으로, 플래시 메모리(230)가 커맨드에 맞게 동작하도록 한다.
버퍼 메모리(222)는 플래시 메모리(230)에 쓰일 데이터 또는 플래시 메모리(230)로부터 읽은 데이터를 임시로 저장하는 데 사용된다. 버퍼 메모리(222)에 저장된 데이터는 제어 유닛(221)의 제어에 의해 플래시 메모리(230) 또는 호스트(210) 전송된다. 버퍼 메모리(222)는 랜덤 액세스 메모리(RAM), 예를 들면, SRAM이나 DRAM 등으로 구현될 수 있다.
본 발명에 따른 메모리 시스템(200)은 메모리 컨트롤러(220) 내에 MLC 모드 선택기(223)를 포함한다. MLC 모드 선택기(223)는 플래시 메모리(230)의 동작 방식을 선택한다. 즉, 플래시 메모리(230)가 SLC 방식으로 동작하거나, MLC 방식으로 동작하도록 한다. MLC 모드 선택기(223)는 호스트(210)로부터 데이터 정보(D/I; Data Information)를 입력받는다. 여기에서, 데이터 정보(D/I)는 플래시 메모리(230)에 프로그램될 데이터에 관한 정보로서, 특히 프로그램 데이터의 크기(size) 정보 또는 보안(security) 등에 관한 중요한 정보이다.
MLC 모드 선택기(223)는 호스트(210)로부터 데이터 정보(D/I)를 입력받고, 모드 신호(MOD)를 발생한다. 모드 신호(MOD)는 제어 유닛(221)으로 제공된다. 제어 유닛(221)은 모드 신호(MOD)에 따라, 플래시 메모리(230)가 SLC 방식 또는 MLC 방식으로 동작하도록 한다.
예를 들면, 호스트(210)가 보안 데이터를 플래시 메모리(230)에 프로그램할 경우에, 호스트(210)는 보안 데이터와 함께 데이터 정보(D/I)를 제공한다. MLC 모드 선택기(223)는 보안 데이터에 대한 정보를 입력받고, 모드 신호(MOD)를 발생한다. 이때의 모드 신호(MOD)는 플래시 메모리(230)가 SLC 방식으로 동작하기 위한 신호(이하, SLC 모드 신호라 함)이다. 보안 데이터는 프로그램 도중에 에러를 발생하지 않아야 하기 때문에, 에러 가능성이 적은 SLC 방식으로 프로그램한다.
한편, MLC 모드 선택기(223)는 프로그램 데이터의 사이즈(size)에 관한 데이터 정보(D/I)를 입력받는다. MLC 모드 선택기(223)는 플래시 메모리(230)의 저장 용량에 많은 여유가 있으면 SLC 모드 신호를 발생하고, 여유가 없으면 MLC 모드 신호를 발생한다. 여기에서, MLC 모드 신호란 플래시 메모리(230)가 MLC 방식으로 동작하기 위한 신호이다.
계속해서 도 4를 참조하면, 플래시 메모리(230)는 셀 어레이(231), 디코더(232), 페이지 버퍼(233), 비트 라인 선택 회로(234), 데이터 버퍼(235), 그리고 제어 유닛(236)을 구비한다. 도 4에서는 예로서 낸드 플래시 메모리가 도시되어 있다.
셀 어레이(231)는 복수의 메모리 블록(도시되지 않음)으로 구성된다. 각각의 메모리 블록은 복수의 페이지(예를 들면, 32 pages, 64 pages)로 구성되며, 각각의 페이지는 하나의 워드 라인(WL)을 공유하는 복수의 메모리 셀(예를 들면, 512B, 2KB)로 구성된다. 낸드 플래시 메모리의 경우에, 소거 동작은 메모리 블록 단위로 수행되며, 읽기 및 쓰기 동작은 페이지 단위로 수행된다.
도 2 및 도 3을 참조하면, 하나의 메모리 셀에 2비트 데이터를 저장하는 경우에, 각각의 메모리 셀은 문턱 전압 분포에 따라 4개의 상태(state) 또는 레벨(level)을 갖는다. 이하에서는 하나의 멀티 레벨 셀에 2비트 데이터가 저장되는 경우에 대해 설명한다. 그러나 본 발명은 하나의 멀티 레벨 셀에 2비트 이상의 데이터(예를 들면, 3비트 또는 4비트)가 저장되는 경우에 대해서도 동일하게 적용될 수 있다.
한편, 각각의 페이지는 모드 신호(MOD)에 따라 SLC 방식 또는 MLC 방식으로 동작한다. 이때 하나의 페이지 내의 메모리 셀들은 모드 신호(MOD)에 따라 싱글 비트 데이터를 저장하거나, 멀티 비트 데이터(예를 들면, 2비트)를 저장하게 된다. 하나의 페이지는 MLC 모드 셀을 포함한다. 도 4에서, 선택 페이지(page0)에는 하나의 MLC 모드 셀(흑색으로 표시됨)이 포함되어 있다. MLC 모드 셀은 선택 페이지(page0)의 프로그램 방식, 즉 SLC 방식 또는 MLC 방식에 대한 정보를 저장한다.
일반적으로 셀 어레이(231)는 데이터 필드(data field)와 스페어 필드(spare field)로 구분된다. 하나의 페이지 사이즈가 528B라고 할 때, 512B는 데이터 필드에 해당하고, 16B는 스페어 필드에 해당한다. MLC 모드 셀은 스페어 필드에 포함된다. 플래시 메모리(230)는 프로그램 동작 시에, 선택 페이지(page0)의 프로그램 방식을 스페어 필드 내의 MLC 모드 셀에 저장한다. 플래시 메모리(230)는 읽기 동작 시에, MLC 모드 셀에 저장된 프로그램 방식에 따라 SLC 방식 또는 MLC 방식으로 읽기 동작을 수행한다.
디코더(232)는 워드 라인(WL0~WLn)을 통해 셀 어레이(231)와 연결되며, 제어 유닛(236)에 의해 제어된다. 디코더(232)는 메모리 컨트롤러(220)로부터 어드레스(ADDR)를 입력받고, 하나의 워드 라인(예를 들면, WL0)을 선택하거나, 비트 라인(BL)을 선택하도록 선택 신호(Yi)를 발생한다. 페이지 버퍼(233)는 비트 라인(BL0~BLm)을 통해 셀 어레이(231)와 연결된다.
페이지 버퍼(233)는 버퍼 메모리(222)로부터 로드(load)된 데이터를 저장한다. 페이지 버퍼(233)에는 한 페이지 분량의 데이터가 로드되며, 로드된 데이터는 프로그램 동작 시에 선택 페이지(예를 들면, page0)에 동시에 프로그램된다. 반대로, 페이지 버퍼(233)는 읽기 동작 시에 선택 페이지(page0)로부터 데이터를 읽고, 읽은 데이터를 임시로 저장한다. 페이지 버퍼(233)에 저장된 데이터는 읽기 인에이블 신호(nRE, 도시되지 않음)에 응답하여 버퍼 메모리(222)로 전송된다.
비트 라인 선택회로(234)는 선택 신호(Yi)에 응답하여 비트 라인을 선택하기 위한 회로이다. 데이터 버퍼(235)는 메모리 컨트롤러(220)와 플래시 메모리(230) 사이의 데이터 전송에 사용되는 입출력용 버퍼이다. 제어 유닛(236)은 메모리 컨트 롤러(220)로부터 제어 신호를 입력받고, 플래시 메모리(230)의 내부 동작을 제어하기 위한 회로이다.
본 발명의 제 1 실시 예에 따른 메모리 시스템(200)은 메모리 컨트롤러(220) 내에 MLC 모드 선택기(223)를 구비한다. MLC 모드 선택기(2230)는 호스트(210)로부터 데이터 정보(D/I)를 입력받고, 모드 신호(MOD)를 발생한다. 제어 유닛(221)은 모드 신호(MOD)에 따라 플래시 메모리(230)가 SLC 방식 또는 MLC 방식으로 프로그램되도록 한다. 플래시 메모리(230)는 프로그램 동작 시에 선택 페이지(page0)의 스페어 필드에 프로그램 방식(SLC 방식 또는 MLC 방식)을 저장하고, 읽기 동작 시에 저장된 방식에 따라 읽기 동작을 수행한다.
도 4에 도시된 메모리 시스템(200)은 플래시 메모리(230)의 저장 공간에 여유가 많거나 중요한 데이터인 경우에는, 플래시 메모리(230)가 SLC 방식으로 동작하도록 한다. 본 발명에 의하면, 데이터 정보(D/I)에 따라 SLC 방식 또는 MLC 방식으로 데이터를 저장하기 때문에 프로그램 속도를 빠르게 할 수 있을 뿐만 아니라 데이터 에러를 줄일 수 있다.
도 5는 본 발명에 따른 메모리 시스템의 제 2 실시 예를 보여주는 블록도이다. 도 5를 참조하면, 본 발명에 따른 메모리 시스템(300)은 호스트(310), 메모리 컨트롤러(320), 그리고 플래시 메모리(330)를 포함한다. 메모리 컨트롤러(320)는 제어 유닛(321), 버퍼 메모리(322), 그리고 MLC 모드 선택기(323)를 포함한다. 이들 구성 요소들에 동작 설명은 도 4에서 설명한 바와 같다.
도 5를 참조하면, 셀 어레이(231)는 복수의 메모리 블록(BLK0~BLKn, BLKn') 으로 구성된다. 각각의 메모리 블록은 복수의 페이지(도시되지 않음)로 구성된다. 각각의 페이지는 모드 신호(MOD)에 따라 SLC 방식 또는 MLC 방식으로 동작한다. 이때 하나의 페이지 내의 메모리 셀들은 모드 신호(MOD)에 따라 싱글 비트 데이터를 저장하거나, 멀티 비트 데이터(예를 들면, 2비트)를 저장한다.
복수의 메모리 블록 중 하나(BLKn')는 MLC 모드 셀을 포함한다. 플래시 메모리(330)의 프로그램 방식은 각 페이지의 스페어 필드에 저장되지 않고, 특정 메모리 블록(BLKn')에 저장된다. 즉, 플래시 메모리(330)는 선택 페이지(도 4 참조, page0)의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 모든 정보를 특정 메모리 블록(BLKn')에 저장한다. 그리고 플래시 메모리(330)는 읽기 동작 시에, 특정 메모리 블록(BLKn')에 저장된 프로그램 방식에 따라 SLC 방식 또는 MLC 방식으로 읽기 동작을 수행한다.
도 6은 본 발명에 따른 메모리 시스템의 제 3 실시 예를 보여주는 블록도이다. 도 6을 참조하면, 본 발명에 따른 메모리 시스템(400)은 호스트(410), 메모리 컨트롤러(420), 그리고 플래시 메모리(430)를 포함한다. 메모리 컨트롤러(420)는 제어 유닛(421), 버퍼 메모리(422), 그리고 MLC 모드 선택기(423)를 포함한다.
도 6을 참조하면, 제어 유닛(421)은 MLC 모드 저장장치(425)를 포함한다. MLC 모드 저장장치(425)는 플래시 메모리(430)의 프로그램 방식(SLC 방식 또는 MLC 방식)을 저장한다. 즉, 메모리 컨트롤러(420)는 선택 페이지(page0)의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 정보를 제어 유닛(421) 내의 MLC 모드 저장장치(425)에 저장한다. 그리고 메모리 컨트롤러(420)는 읽기 동작 시에, MLC 모드 저 장장치(425)에 저장된 프로그램 방식에 따라 SLC 방식 또는 MLC 방식으로 플래시 메모리(430)의 읽기 동작을 수행한다. MLC 모드 저장장치(425)는 레지스터, EEPROM 등으로 구현될 수 있다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 메모리 시스템은 호스트로부터 데이터 정보를 입력받고, 데이터 정보에 따라 플래시 메모리의 프로그램 방식을 결정한다. 본 발명은 플래시 메모리의 저장 공간에 여유가 많거나 중요한 데이터인 경우에는, 플래시 메모리가 SLC 방식으로 동작하도록 한다. 본 발명에 의하면, 데이터 정보(D/I)에 따라 프로그램 방식을 결정하기 때문에 프로그램 속도를 빠르게 할 수 있을 뿐만 아니라 데이터 에러를 줄일 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사항에 의해 정해져야 할 것이다.
본 발명에 따른 메모리 시스템은 호스트로부터 데이터 정보를 입력받고, 데이터 정보에 따라 플래시 메모리의 프로그램 방식을 결정한다. 발명에 의하면, 데이터 정보(D/I)에 따라 프로그램 방식(SLC 방식 또는 MLC 방식)을 결정하기 때문에 프로그램 속도를 빠르게 할 수 있을 뿐만 아니라 데이터 에러를 줄일 수 있다.

Claims (20)

  1. 호스트;
    하나의 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리; 및
    상기 호스트로부터 프로그램될 데이터에 관한 데이터 정보를 입력받아, 상기 플래시 메모리의 메모리 셀에 싱글 비트 데이터를 저장할지(이하, SLC, 방식이라 함) 또는 멀티 비트 데이터를 저장할지(이하, MLC 방식이라 함)를 내부적으로 결정하는 메모리 컨트롤러를 포함하되,
    상기 플래시 메모리는 프로그램 동작 시에 메모리 셀의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 정보를 저장하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 플래시 메모리는 상기 플래시 메모리의 프로그램 방식을 셀 어레이 내에 저장하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 플래시 메모리의 셀 어레이는 데이터 필드와 스페어 필드로 구분되며,
    상기 플래시 메모리의 프로그램 방식은 스페어 필드에 저장되는 메모리 시스템.
  4. 제 2 항에 있어서,
    상기 플래시 메모리의 셀 어레이는 복수의 메모리 블록을 포함하며,
    상기 플래시 메모리의 프로그램 방식은 상기 복수의 메모리 블록 중 어느 하나에 저장되는 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 데이터 정보는 프로그램 데이터의 사이즈(size)에 관한 정보인 것을 특징으로 하는 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 데이터 정보는 프로그램 데이터의 보안성(security)에 관한 정보인 것을 특징으로 하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 프로그램 데이터가 보안 데이터인 경우에, 상기 플래시 메모리는 상기 SLC 방식으로 동작하는 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 메모리 컨트롤러는
    상기 데이터 정보를 입력받고, 상기 플래시 메모리의 프로그램 방식을 결정하기 위한 모드 신호(MOD)를 발생하는 MLC 모드 선택기; 및
    상기 모드 신호(MOD)에 응답하여 상기 플래시 메모리의 프로그램 동작을 제어하기 위한 제어 유닛을 포함하는 메모리 시스템.
  9. 제 1 항에 있어서,
    상기 플래시 메모리 및 상기 메모리 컨트롤러는 하나의 메모리 카드 내에 집적되는 메모리 시스템.
  10. 제 1 항에 있어서,
    상기 플래시 메모리는 낸드 플래시 메모리인 것을 특징으로 하는 메모리 시스템.
  11. 호스트;
    하나의 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리; 및
    상기 호스트로부터 프로그램될 데이터에 관한 데이터 정보를 입력받아, 상기 플래시 메모리의 메모리 셀에 싱글 비트 데이터를 저장할지(이하, SLC, 방식이라 함) 또는 멀티 비트 데이터를 저장할지(이하, MLC 방식이라 함)를 내부적으로 결정하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는 프로그램 동작 시에 메모리 셀의 프로그램 방식(SLC 방식 또는 MLC 방식)에 대한 정보를 저장하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 데이터 정보는 프로그램 데이터의 사이즈(size)에 관한 정보인 것을 특징으로 하는 메모리 시스템.
  13. 제 11 항에 있어서,
    상기 데이터 정보는 프로그램 데이터의 보안성(security)에 관한 정보인 것을 특징으로 하는 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 프로그램 데이터가 보안 데이터인 경우에, 상기 플래시 메모리는 상기 SLC 방식으로 동작하는 메모리 시스템.
  15. 제 11 항에 있어서,
    상기 메모리 컨트롤러는
    상기 데이터 정보를 입력받고, 상기 플래시 메모리의 프로그램 방식을 결정하기 위한 모드 신호(MOD)를 발생하는 MLC 모드 선택기; 및
    상기 모드 신호(MOD)에 응답하여 상기 플래시 메모리의 프로그램 동작을 제어하기 위한 제어 유닛을 포함하는 메모리 시스템.
  16. 제 15 항에 있어서,
    상기 제어 유닛은 상기 프로그램 방식을 저장하기 위한 MLC 모드 저장장치를 포함하는 메모리 시스템.
  17. 제 16 항에 있어서,
    상기 메모리 컨트롤러는 읽기 동작 시에, 상기 MLC 모드 저장장치에 저장된 프로그램 방식에 따라 읽기 동작을 수행하는 메모리 시스템.
  18. 제 16 항에 있어서,
    상기 MLC 모드 레지스터는 EEPROM인 것을 특징으로 하는 메모리 시스템.
  19. 제 11 항에 있어서,
    상기 플래시 메모리 및 상기 메모리 컨트롤러는 하나의 메모리 카드 내에 집적되는 메모리 시스템.
  20. 제 11 항에 있어서,
    상기 플래시 메모리는 낸드 플래시 메모리인 것을 특징으로 하는 메모리 시스템.
KR1020070004894A 2007-01-16 2007-01-16 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 KR100878479B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070004894A KR100878479B1 (ko) 2007-01-16 2007-01-16 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
US11/839,917 US20080172521A1 (en) 2007-01-16 2007-08-16 Memory System Determining Storage Mode According to Host Provided Data Information
IT000034A ITMI20080034A1 (it) 2007-01-16 2008-01-10 Sistema di memoria determinante modalita' di memorizzazione secondo informazione di dati fornita da ospite.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070004894A KR100878479B1 (ko) 2007-01-16 2007-01-16 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템

Publications (2)

Publication Number Publication Date
KR20080067509A KR20080067509A (ko) 2008-07-21
KR100878479B1 true KR100878479B1 (ko) 2009-01-14

Family

ID=39618644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070004894A KR100878479B1 (ko) 2007-01-16 2007-01-16 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템

Country Status (3)

Country Link
US (1) US20080172521A1 (ko)
KR (1) KR100878479B1 (ko)
IT (1) ITMI20080034A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728264B2 (en) 2015-02-27 2017-08-08 SK Hynix Inc. Nonvolatile memory device, operating method thereof, and data storage device including the same
US11226895B2 (en) 2019-07-08 2022-01-18 SK Hynix Inc. Controller and operation method thereof
US11237768B2 (en) 2019-12-17 2022-02-01 SK Hynix Inc. Memory device changing memory area in which data is stored and operating method thereof
US11314652B2 (en) 2020-03-02 2022-04-26 SK Hynix Inc. Memory controller and method of operating the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101599928B1 (ko) * 2009-04-03 2016-03-04 삼성전자주식회사 메모리 장치, 상기 메모리 장치의 프로그램 방법, 및 메모리 시스템
TW200917277A (en) * 2007-10-15 2009-04-16 A Data Technology Co Ltd Adaptive hybrid density memory storage device and control method thereof
TWI373045B (en) * 2008-01-07 2012-09-21 Phison Electronics Corp Flash memory storage apparatus, flash memory controller and switching method thereof
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8261158B2 (en) 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
JP5592293B2 (ja) * 2010-03-12 2014-09-17 パナソニック株式会社 不揮発性記憶装置、アクセス装置及び不揮発性記憶システム
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
KR101800444B1 (ko) 2011-03-28 2017-12-20 삼성전자주식회사 불휘발성 메모리의 제어 방법 및 그것을 포함하는 메모리 시스템
KR20140033964A (ko) * 2012-09-11 2014-03-19 삼성전자주식회사 단말기의 데이터 저장장치 및 방법
US20140173173A1 (en) * 2012-12-13 2014-06-19 Elpida Memory, Inc. Method, device, and system including configurable bit-per-cell capability
KR102053953B1 (ko) * 2013-02-04 2019-12-11 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
CN104217762B (zh) * 2013-05-31 2017-11-24 慧荣科技股份有限公司 数据储存装置及其错误校正方法以及数据读取方法
KR102295223B1 (ko) 2015-01-13 2021-09-01 삼성전자주식회사 속도 모드 관리자를 포함하는 저장 장치 및 사용자 장치
US10096355B2 (en) * 2015-09-01 2018-10-09 Sandisk Technologies Llc Dynamic management of programming states to improve endurance
CN109979508A (zh) * 2019-03-15 2019-07-05 合肥沛睿微电子股份有限公司 固态硬盘装置与相关的固态硬盘控制电路
US11449250B2 (en) 2019-10-14 2022-09-20 Micron Technology, Inc. Managing a mode to access a memory component or a logic component for machine learning computation in a memory sub-system
CN113918082B (zh) * 2020-07-08 2024-03-08 慧荣科技股份有限公司 计算机可读取存储介质、配置可靠命令的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
KR20030023349A (ko) * 2001-09-13 2003-03-19 주식회사 하이닉스반도체 멀티레벨 및 싱글레벨 프로그램/리드 겸용 플래쉬 메모리장치
US20050174853A1 (en) 2004-02-10 2005-08-11 M-Systems Flash Disk Pioneers Ltd. Two-phase programming of a flash memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
US6297988B1 (en) * 2000-02-25 2001-10-02 Advanced Micro Devices, Inc. Mode indicator for multi-level memory
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
JP4499982B2 (ja) * 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
US7861095B2 (en) * 2005-02-15 2010-12-28 Arm Limited Data processing apparatus security

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
KR20030023349A (ko) * 2001-09-13 2003-03-19 주식회사 하이닉스반도체 멀티레벨 및 싱글레벨 프로그램/리드 겸용 플래쉬 메모리장치
US20050174853A1 (en) 2004-02-10 2005-08-11 M-Systems Flash Disk Pioneers Ltd. Two-phase programming of a flash memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728264B2 (en) 2015-02-27 2017-08-08 SK Hynix Inc. Nonvolatile memory device, operating method thereof, and data storage device including the same
US11226895B2 (en) 2019-07-08 2022-01-18 SK Hynix Inc. Controller and operation method thereof
US11237768B2 (en) 2019-12-17 2022-02-01 SK Hynix Inc. Memory device changing memory area in which data is stored and operating method thereof
US11314652B2 (en) 2020-03-02 2022-04-26 SK Hynix Inc. Memory controller and method of operating the same

Also Published As

Publication number Publication date
US20080172521A1 (en) 2008-07-17
ITMI20080034A1 (it) 2008-07-17
KR20080067509A (ko) 2008-07-21

Similar Documents

Publication Publication Date Title
KR100878479B1 (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
KR100875539B1 (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
KR100894809B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
KR100902008B1 (ko) 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리를 포함한 메모리 시스템
KR101122485B1 (ko) 메모리 시스템
US8966163B2 (en) Non-volatile memory device and method for programming the same
US8270227B2 (en) Nonvolatile memory device and method of reading same
CN111258793B (zh) 存储器控制器及其操作方法
US8751735B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
CN112435703A (zh) 存储装置及其操作方法
CN112420109A (zh) 非易失性存储器设备和存储系统
US20240212769A1 (en) Memory device and method of operating the same
US20110205792A1 (en) Memory device reference cell programming method and apparatus
US11842779B2 (en) Memory device and operating method for performing verify operation
US20160322087A1 (en) Data storage device and operating method thereof
US12067258B2 (en) Memory device and program speed control method thereof
US11782644B2 (en) Memory system and method of operating the same
US20240203505A1 (en) Memory device and method of managing temperature of the same
EP3783614A1 (en) Nonvolatile memory device including a fast read page and a storage device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee