CN111488296B - 存储器系统 - Google Patents

存储器系统 Download PDF

Info

Publication number
CN111488296B
CN111488296B CN201910972964.5A CN201910972964A CN111488296B CN 111488296 B CN111488296 B CN 111488296B CN 201910972964 A CN201910972964 A CN 201910972964A CN 111488296 B CN111488296 B CN 111488296B
Authority
CN
China
Prior art keywords
interface
memory
configuration
latch
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910972964.5A
Other languages
English (en)
Other versions
CN111488296A (zh
Inventor
朴昶均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111488296A publication Critical patent/CN111488296A/zh
Application granted granted Critical
Publication of CN111488296B publication Critical patent/CN111488296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器系统，包括：存储器装置；存储器控制器，被配置为控制存储器装置；以及接口装置，被配置为执行用于在存储器装置与存储器控制器之间传输控制信号和数据的接口操作。接口装置响应于包括存储器控制器的闭锁激活信号的配置命令来激活针对接口操作的闭锁功能，并且在闭锁功能被激活时响应于存储器控制器的接口配置命令来执行接口配置操作。

Description

存储器系统
相关申请的交叉引用
本申请要求于2019年1月28日提交的韩国申请号10-2019-0010756的优先权，其全部内容通过引用并入本文。
技术领域
各种实施例一般地涉及存储器系统，并且更具体地涉及包括存储器装置的存储器系统。
背景技术
存储器系统可以被配置为响应于来自主机装置的写入请求而存储由主机装置提供的数据。此外，存储器系统可以被配置为响应于来自主机装置的读取请求而将所存储的数据提供给主机装置。主机装置是能够处理数据的电子装置，并且可以包括计算机、数码相机或移动电话。存储器系统可以以嵌入在主机装置中的方式进行操作，或者可以以与主机装置分离的形式制造并连接到主机装置的方式进行操作。
发明内容
各个实施例涉及能够有效地调整电耦合至存储器装置的接口装置的配置的存储器系统。
根据实施例，一种存储器系统包括：存储器装置；存储器控制器，被配置为控制存储器装置；以及接口装置，被配置为执行用于在存储器装置与存储器控制器之间传输控制信号和数据的接口操作。接口装置可以响应于包括存储器控制器的闭锁激活信号的配置命令来激活针对接口操作的闭锁功能，并且在闭锁功能被激活时可以响应于存储器控制器的接口配置命令来执行接口配置操作。
根据实施例，一种存储器系统包括：存储器装置；存储器控制器，被配置为生成用于控制存储器装置的命令；以及接口装置，被配置为在闭锁功能被去激活时响应于由存储器控制器发送的命令，通过执行接口操作，来将命令发送至存储器装置。存储器控制器可以将包括闭锁激活信号的命令发送到接口装置。接口装置可以响应于包括闭锁激活信号的命令来激活闭锁功能，并且在闭锁功能被激活时可以不执行接口操作。
根据实施例，一种存储器系统包括：存储器装置、存储器控制器以及接口装置，接口装置包括闭锁配置单元并且被配置为执行存储器装置与存储器控制器之间的接口操作。存储器控制器可以通过访问闭锁配置单元来激活接口装置的闭锁功能。在闭锁功能被激活时，接口装置可以不执行接口操作。
根据实施例，一种存储器系统包括：存储器装置，被配置为对包括在其中的单元阵列执行存储操作；控制器，被配置为控制存储器装置以执行存储操作；以及接口，被配置为控制控制器和存储器装置之间的通信。控制器可以通过向接口提供包括第一标识信息和用于存储器装置的存储器命令的闭锁命令来控制接口以阻断通信。控制器可以通过向接口提供包括第二标识信息、接口配置数据和存储器命令的配置命令来控制接口以对其执行接口配置操作。
附图说明
图1是图示根据一个实施例的存储器系统的框图。
图2是图示根据一个实施例的用于接口装置执行接口操作的方法的图。
图3是图示根据一个实施例的用于存储器控制器激活接口装置的闭锁功能的方法的图。
图4是图示根据一个实施例的用于存储器控制器控制接口装置的接口配置操作的方法的图。
图5是图示根据一个实施例的用于存储器控制器将接口装置的闭锁功能去激活的方法的图。
图6是图示根据一个实施例的用于接口装置对配置命令执行接口操作的方法的图。
图7是图示根据一个实施例的使用设置特征命令的方法的图。
图8是图示根据另一实施例的存储器系统的图。
图9是图示根据一个实施例的包括存储器系统的数据处理系统的图。
图10是图示根据一个实施例的包括存储器系统的数据处理系统的图。
图11是图示根据一个实施例的包括存储器系统的网络系统的图。
图12是图示根据一个实施例的被包括在存储器系统中的非易失性存储器装置的框图。
具体实施方式
在下文中，下面将通过实施例的各种示例，参考附图来描述存储器系统。
根据下面结合附图详细描述的实施例，优点和特性以及用于实现优点和特性的方法将变得更加显而易见。然而，本公开不限于所公开的实施例，而是可以以各种不同的方式来实现。提供实施例仅为了详细描述本说明书，使得本领域技术人员可以容易地实现本公开的技术精神。
在附图中，实施例不限于附图中图示的特定形式，并且为清楚起见已被放大。在说明书中已使用了特定术语，但是这些术语仅用于描述实施例，并且不用于限制权利要求中所编写的术语的含义。
在说明书中，表述“和/或”指代包括在表述之前和之后列出的至少一个要素。此外，表述“连接/耦合”指代包括一个元件直接连接至另一元件或两个元件通过第三元件间接连接。在说明书中，除非另外特别说明，否则单数形式可以包括复数形式。此外，说明书中使用的诸如“包括或包含”和/或“包括……的或包含……的”的术语是指在所描述的元件、步骤、操作和/或装置中存在或添加一个或多个其他元件、步骤、操作和/或装置。
下面将参考附图来详细描述实施例。
图1是示出根据一个实施例的存储器系统10的框图。
存储器系统10可以被配置为响应于来自主机装置的写入请求而存储由外部主机装置提供的数据。此外，存储器系统10可以被配置为响应于来自主机装置的读取请求而将所存储的数据提供给主机装置。
存储器系统10可以配置有个人计算机存储器卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和MMC-Micro)、各种安全数字卡(SD、Mini-SD和Micro-SD)、通用闪存(UFS)、固态硬盘(SSD)等。
存储器系统10可以包括存储器控制器100、接口装置200和存储器装置300。
存储器控制器100可以控制存储器系统10的整体操作。存储器控制器100可以通过接口装置200来控制存储器装置300，以便根据来自主机装置的请求而执行前台操作。前台操作可以包括以下操作：响应于来自主机装置的写入请求和读取请求，在存储器装置300中写入数据以及从存储器装置300读取数据。
此外，存储器控制器100可以通过接口装置200来控制存储器装置300，以便必要地并且独立于来自主机装置的请求而内部地执行后台操作。后台操作可以包括针对存储器装置300的损耗均衡操作、垃圾收集操作和擦除操作。类似于前台操作，后台操作可以包括将数据写入存储器装置300以及从存储器装置300读取数据的操作。
存储器控制器100可以通过接口装置200来控制存储器装置300。存储器控制器100可以生成用于控制存储器装置300的命令，并且可以将命令发送到接口装置200。
此外，存储器控制器100可以激活接口装置200的闭锁(blocking)功能，并且可以调整接口装置200的内部配置。为此，存储器控制器100可以生成在下文中将详细描述的配置命令和接口配置命令，并且可以将命令发送到接口装置200。在这种情况下，存储器控制器100可以在不进行任何改变的情况下使用用于控制存储器装置300的存储器命令，来生成配置命令和接口配置命令。
具体地，存储器控制器100可以将包括闭锁激活信号的配置命令发送到接口装置200。闭锁激活信号可以使得接口装置200将闭锁功能激活。当闭锁功能被激活时，接口装置200可以不执行存储器控制器100和存储器装置300之间的接口操作。
因此，在接口装置200的闭锁功能被激活时，存储器控制器100可以将接口配置命令发送到接口装置200。接口配置命令可以使得接口装置200能够执行接口配置操作。即，在接口装置200的闭锁功能被激活时，存储器控制器100可以调整接口装置200的内部配置。
此外，在接口装置200的闭锁功能被激活时，存储器控制器100可以将包括闭锁去激活信号的配置命令发送到接口装置200。闭锁去激活信号可以使得接口装置200能够将闭锁功能去激活。在接口装置200的闭锁功能被去激活之后，存储器控制器100可以通过接口装置200来控制存储器装置300。
在接口装置200的闭锁功能被去激活时，存储器控制器100可以使用不包括闭锁激活信号的配置命令来控制存储器装置300。在接口装置200的闭锁功能被去激活时，可以通过接口装置200将配置命令发送到存储器装置300。即，配置命令不是被单独配置或新设计为仅控制接口装置200的闭锁功能的命令，而是用于控制存储器装置300的现有命令。
在一个实施例中，存储器控制器100可以生成用于激活接口装置200的闭锁功能的命令以及用于将闭锁功能去激活的命令，使得命令具有不同的配置。
在闭锁功能被去激活时，接口装置200可以在存储器控制器100和存储器装置300之间执行接口操作。接口装置200可以通过执行接口操作，将包括由存储器控制器100发送的控制信号和数据的命令发送到存储器装置300。接口装置200可以调整由存储器控制器100发送的命令(或调节命令的定时)，并且可以将经调整的(或经调节的)命令发送到存储器装置300。如果存储器控制器100和存储器装置300直接电耦合，则接口装置200可以作为单独的芯片电耦合在存储器控制器100和存储器装置300之间并且执行接口操作，以便解决电容增加的现象。
当由存储器控制器100发送的配置命令包括闭锁激活信号时，接口装置200可以激活闭锁功能。当闭锁功能被激活时，接口装置200可以不执行接口操作。即，当闭锁功能被激活时，接口装置200可以不将由存储器控制器100发送的命令发送到存储器装置300。
当闭锁功能被激活时，接口装置200可以响应于由存储器控制器100发送的接口配置命令来执行接口配置操作。
当接口装置200的闭锁功能被激活时，接口装置200与存储器装置300之间的信号传输可能不会被完全闭锁。接口装置200可以响应于由存储器控制器100发送的接口配置命令，通过与存储器装置300交换信号来执行接口配置操作。
此外，当在闭锁功能被激活时由存储器控制器100发送的配置命令包括闭锁去激活信号时，接口装置200可以将闭锁功能去激活。
接口装置200可以包括闭锁配置单元210和接口配置单元220。闭锁配置单元210和接口配置单元220包括其相应的操作和功能所需的所有电路、系统、软件、固件和装置。
闭锁配置单元210可以存储由存储器控制器100发送的闭锁激活信号或闭锁去激活信号。接口装置200可以通过将闭锁激活信号存储在闭锁配置单元210中来激活闭锁功能。此外，接口装置200可以通过将闭锁去激活信号存储在闭锁配置单元210中来将闭锁功能去激活。
在一个实施例中，可以将地址分配给闭锁配置单元210。在这种情况下，存储器控制器100可以生成配置命令，配置命令包括闭锁配置单元210的地址和闭锁激活信号/闭锁去激活信号。即，存储器控制器100可以通过地址访问闭锁配置单元210来控制接口装置200的闭锁功能。当由存储器控制器100发送的配置命令包括闭锁配置单元210的地址时，接口装置200可以将包括在配置命令中的闭锁激活信号/闭锁去激活信号存储在闭锁配置单元210中。当闭锁激活信号被存储在闭锁配置单元210中时，接口装置200可以激活闭锁功能，以及当闭锁去激活信号被存储在闭锁配置单元210中时，接口装置200可以将闭锁功能去激活。
接口配置单元220可以存储接口配置值，接口装置200参考接口配置值来执行接口操作。接口装置200可以通过执行接口配置操作来调整存储在接口配置单元220中的接口配置值。例如，接口配置值可以包括由接口装置200使用的各种内部数据值、电压水平和操作阈值。
闭锁配置单元210和接口配置单元220中的每一个可以包括用于存储闭锁激活信号/闭锁去激活信号或接口配置值的触发器、锁存器、寄存器等。
存储器装置300可以在存储器控制器100的控制下存储数据。存储器装置300可以从接口装置200接收由存储器控制器100生成的命令，并且可以响应于命令来执行内部操作。
存储器装置300可以包括非易失性存储器装置或易失性存储器装置。
非易失性存储器装置可以包括诸如NAND闪存或NOR闪存的闪存存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
图1图示了存储器系统10包括一个接口装置200和一个存储器装置300，但是实施例不限于此。在一个实施例中，存储器系统10可以包括电耦合到存储器控制器100的多个接口，并且每个接口可以电耦合到多个存储器装置。
图2是图示根据一个实施例的用于接口装置200执行接口操作的方法的图。参考图2，在闭锁功能被去激活时，接口装置200可以通过执行接口操作，将由存储器控制器100发送的命令发送到存储器装置300。
具体地，包括在闭锁配置单元210中的区域210a可以是用于存储由存储器控制器100发送的闭锁激活信号或闭锁去激活信号的位置。变黑区域210a可以指示闭锁去激活信号现在被存储。
因此，存储器控制器100可以生成用于控制存储器装置300的命令，并且可以将命令发送到接口装置200。接口装置200可以从存储器控制器100接收命令，并且可以将命令发送到存储器装置300。例如，命令可以是用于控制针对存储器装置300的诸如写入操作、读取操作或擦除操作的内部操作的命令。
图3是图示根据一个实施例的用于存储器控制器100激活接口装置200的闭锁功能的方法的图。参考图3，接口装置200可以响应于由存储器控制器100发送的配置命令来激活闭锁功能。
具体地，存储器控制器100可以生成包括闭锁激活信号的配置命令，并且可以将配置命令发送到接口装置200。接口装置200可以响应于由存储器控制器100发送的配置命令，通过将闭锁激活信号存储在闭锁配置单元210的区域210a中来激活闭锁功能。斜线区域210a可以指示闭锁激活信号现在被存储。
如上所述，存储器控制器100可以生成包括闭锁配置单元210的地址和闭锁激活信号的配置命令，并且可以将配置命令发送到接口装置200。接口装置200可以通过在配置命令中识别闭锁配置单元210的地址并且将闭锁激活信号存储在区域210a中来激活闭锁功能。
在一个实施例中，闭锁配置单元210的地址可以是可以被接口装置200识别的但是不能被存储器装置300识别的值。
图4是图示根据一个实施例的用于存储器控制器100控制接口装置200的接口配置操作的方法的图。参考图4，在闭锁功能被激活时，接口装置200可以响应于由存储器控制器100发送的接口配置命令来执行接口配置操作。
具体地，存储器控制器100可以生成接口配置命令，并且将接口配置命令发送到接口装置200。由于闭锁功能已被激活，接口装置200可以不将接口配置命令发送到存储器装置300。接口装置200可以响应于由存储器控制器100发送的接口配置命令，通过执行接口配置操作来调整存储在接口配置单元220中的接口配置值。
图5是图示根据一个实施例的用于存储器控制器100将接口装置200的闭锁功能去激活的方法的图。参考图5，接口装置200可以响应于由存储器控制器100发送的配置命令来将闭锁功能去激活。
具体地，存储器控制器100可以生成包括闭锁去激活信号的配置命令，并且可以将配置命令发送到接口装置200。接口装置200可以响应于由存储器控制器100发送的配置命令，通过将闭锁去激活信号存储在闭锁配置单元210的区域210a中来将闭锁功能去激活。
如上所述，存储器控制器100可以生成包括闭锁配置单元210的地址和闭锁去激活信号的配置命令，并且可以将配置命令发送到接口装置200。接口装置200可以通过在配置命令中识别闭锁配置单元210的地址并且将闭锁去激活信号存储在闭锁配置单元210的区域210a中来将闭锁功能去激活。
图6是图示根据一个实施例的用于接口装置200对配置命令执行接口操作的方法的图。参考图6，在闭锁功能被去激活时，接口装置200可以通过执行接口操作来将由存储器控制器100发送的配置命令发送到存储器装置300。
具体地，在接口装置200的闭锁功能被去激活时，存储器控制器100可以生成配置命令并且将配置命令发送到接口装置200，以便控制存储器装置300的存储器配置操作。即，在接口装置200的闭锁功能被去激活时，存储器控制器100可以使用配置命令来控制存储器装置300的存储器配置操作。在这种情况下，配置命令可以不包括闭锁配置单元210的地址，并且可以不包括闭锁激活信号或闭锁去激活信号。
接口装置200可以从存储器控制器100接收配置命令，并且将配置命令发送到存储器装置300。
存储器装置300可以响应于由接口装置200发送的配置命令来执行存储器配置操作。具体地，存储器装置300可以包括存储器配置单元310，其被参考以执行内部操作。存储器配置单元310包括其操作和功能所需的所有电路、系统、软件、固件和装置。存储器装置300可以通过执行存储器配置操作来调整存储在存储器配置单元310中的存储器配置值。例如，存储器配置值可以包括由存储器装置300使用的各种内部数据值、电压水平和操作阈值。
在一个实施例中，可以将地址分配给存储器配置单元310。在这种情况下，存储器控制器100可以生成包括存储器配置单元310的地址的配置命令，以便控制存储器装置300的存储器配置操作。在闭锁功能被去激活时，由于由存储器控制器100发送的配置命令不包括闭锁配置单元210的地址，接口装置200可以将配置命令发送到存储器装置300。存储器装置300可以在配置命令中识别存储器配置单元310的地址，并且可以调整存储在存储器配置单元310中的存储器配置值。
在一个实施例中，如在闭锁功能被去激活时存储器控制器100使用配置命令以便控制存储器装置300的存储器配置操作的情况，在闭锁功能被激活时，存储器控制器100可以使用配置命令以便控制接口装置200的接口配置操作。即，在闭锁功能被激活时，配置命令可以被用作上述接口配置命令。在这种情况下，可以将地址分配给接口配置单元220。因此，在闭锁功能被激活时，存储器控制器100可以生成包括接口配置单元220的地址的配置命令，并且可以将配置命令发送到接口装置200。接口装置200可以在由存储器控制器100发送的配置命令中识别接口配置单元220的地址，并且可以调整存储在接口配置单元220中的接口配置值。
图7是图示根据一个实施例的使用设置特征命令的方法的图。
参考图7，在一个实施例中，当存储器装置300是闪存装置300时，在开放式NAND闪存接口(ONFI)中定义的设置特征命令可以被用作以上参考图1至图6描述的配置命令和接口配置命令。即，存储器控制器100使用设置特征命令，除了存储器装置300的存储器配置操作之外，还可以控制接口装置200的闭锁功能和接口配置操作。
设置特征命令可以包括分别在命令周期、地址周期和数据周期中发送的命令信号CMD、地址信号ADD和数据信号DATA。命令信号CMD可以是指示当前发送的命令是设置特征命令的信号。例如，可以发送具有值EFh的命令信号CMD。如下所述，为了控制每个操作，存储器控制器100可以在设置特征命令中生成地址信号ADD和数据信号DATA。
首先，为了在接口装置200的闭锁功能被去激活时控制存储器装置300的存储器配置操作，存储器控制器100可以生成存储器配置单元(图6的310)的地址PA1作为地址信号ADD，存储器装置300将对存储器配置单元执行存储器配置操作。此外，存储器控制器100可以生成待由存储器装置300存储在存储器配置单元310中的存储器配置值P1作为数据信号DATA。因此，接口装置200可以响应于由存储器控制器100发送的设置特征命令，通过执行接口操作，将设置特征命令发送到存储器装置300。存储器装置300可以响应于由接口装置200发送的设置特征命令，识别存储器配置单元310的地址PA1并且将存储器配置值P1存储在存储器配置单元310中。
此外，为了在闭锁功能被去激活时激活接口装置200的闭锁功能，存储器控制器100可以生成接口装置200的闭锁配置单元210的地址FFh作为地址信号ADD。此外，存储器控制器100可以生成闭锁激活信号BLK_ON作为数据信号DATA。因此，接口装置200可以响应于由存储器控制器100发送的设置特征命令，通过识别闭锁配置单元210的地址FFh并且将闭锁激活信号BLK_ON存储在闭锁配置单元210中来激活闭锁功能。
此外，为了在接口装置200的闭锁功能被激活时控制接口装置200的接口配置操作，存储器控制器100可以生成接口配置单元220的地址PA2作为地址信号ADD，接口装置200将对接口配置单元220执行接口配置操作。此外，存储器控制器100可以生成待由接口装置200存储在接口配置单元220中的接口配置值P2作为数据信号DATA。因此，接口装置200可以响应于由存储器控制器100发送的设置特征命令，识别接口配置单元220的地址PA2并且将接口配置值P2存储在接口配置单元220中。
此外，为了在闭锁功能被激活时将接口装置200的闭锁功能去激活，存储器控制器100可以生成接口装置200的闭锁配置单元210的地址FFh作为地址信号ADD。此外，存储器控制器100可以生成闭锁去激活信号BLK_OFF作为数据信号DATA。因此，接口装置200可以响应于由存储器控制器100发送的设置特征命令，通过识别闭锁配置单元210的地址FFh并且将闭锁去激活信号BLK_OFF存储在闭锁配置单元210中来将闭锁功能去激活。
在一个实施例中，如果设置特征命令包括多次数据周期，则存储器控制器100可以在先前与接口装置200商定的至少一个数据周期中，发送闭锁激活信号BLK_ON或闭锁去激活信号BLK_OFF。
在一个实施例中，除了设置特征命令之外，接口配置命令还可以包括在ONFI中定义的ZQ校准命令和训练命令。使用ZQ校准命令和训练命令作为接口配置命令的方法与使用设置特征命令的方法相似，因此省略其详细描述。
图8是图示根据另一实施例的存储器系统1000的图。
参考图8，存储器系统1000可以包括控制器1100和非易失性存储器装置1201至120n。
控制器1100可以控制存储器系统1000的整体操作。控制器1100可以包括主机接口单元1110、控制单元1120、随机存取存储器1130、纠错码(ECC)单元1140和存储器接口单元1150。
主机接口单元1110可以与外部主机装置交换信号。在这种情况下，信号可以包括命令、地址、数据等。主机接口单元1110可以根据主机装置的协议在存储器系统1000和主机装置之间执行对接。例如，主机接口单元1110可以通过标准接口协议(诸如安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储器卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附接的SCSI(SAS)、外围部件互连(PCI)、PCI快速(PCIe)和通用闪存(UFS))中的任一个来与主机装置通信。
控制单元1120可以对从主机装置接收的信号进行分析和处理。控制单元1120可以根据用于驱动存储器系统1000的固件或软件来控制后台功能块的操作。
控制单元1120可以包括存储器控制器1121。存储器控制器1121可以被配置为与图1的存储器控制器100基本相同。
随机存取存储器1130可以用作用于驱动固件或软件的工作存储器。此外，随机存取存储器1130可以临时存储待存储在非易失性存储器装置1201至120n中的数据。此外，随机存取存储器1130可以临时存储从非易失性存储器装置1201至120n读取的数据。在一个实施例中，与图8所示的配置不同，随机存取存储器1130可以位于控制器1100的外部。
ECC单元1140可以生成将被发送到非易失性存储器装置1201至120n的数据的奇偶校验数据。所生成的奇偶校验数据可以连同数据存储在非易失性存储器装置1201至120n中。ECC单元1140可以基于奇偶校验数据来检测从非易失性存储器装置1201至120n读取的数据的错误。如果所检测的错误在校正范围内，则ECC单元1140可以对所检测的错误进行校正。
存储器接口单元1150可以在控制单元1120的控制下将诸如命令和地址的控制信号提供给非易失性存储器装置1201至120n。此外，存储器接口单元1150可以在控制单元1120的控制下，与非易失性存储器装置1201至120n交换数据。例如，存储器接口单元1150可以向非易失性存储器装置1201至120n提供存储在随机存取存储器1130中的数据，或者可以向随机存取存储器1130提供从非易失性存储器装置1201至120n读取的数据。存储器接口单元1150可以与图1的接口装置200基本相同地操作。
非易失性存储器装置1201至120n可以用作存储器系统1000的存储介质。非易失性存储器装置1201至120n可以通过多个信道CH1至CHn电耦合至控制器。一个或多个非易失性存储器装置可以电耦合到一个信道。电耦合到一个信道的非易失性存储器装置1201至120n可以电耦合到相同的信号总线和数据总线。
图9是图示根据一个实施例的包括存储器系统2200的数据处理系统2000的图。参考图9，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式进行配置。尽管未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可以被安装到连接端子2110。
存储器系统2200可以以诸如印刷电路板的板的形式进行配置。存储器系统2200可以被称为存储器模块或存储器卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240以及连接端子2250。
控制器2210可以控制存储器系统2200的整体操作。控制器2210可以以与图8中所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。根据控制器2210的控制，缓冲存储器装置2220中临时存储的数据可以被发送到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的功率提供给存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的功率。
连接端子2250可以耦合至主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号以及功率可以在主机装置2100与存储器系统2200之间传递。连接端子2250可以根据主机装置2100和存储器系统2200之间的接口方案而被配置为各种类型。连接端子2250可以被布置在存储器系统2200的任一侧上。
图10是图示根据一个实施例的包括存储器系统3200的数据处理系统3000的图。参考图10，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式进行配置。尽管未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装型封装的形式进行配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的整体操作。控制器3210可以以与图8中所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。根据控制器3210的控制，缓冲存储器装置3220中临时存储的数据可以被发送到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图11是图示根据一个实施例的包括存储器系统4200的网络系统4000的图。参考图11，网络系统4000可以包括通过网络4500耦合的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。对于另一示例，服务器系统4300可以将数据提供给多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1所示的存储器系统10、图8中所示的存储器系统1000、图9中所示的存储器系统2200、或图10中所示的存储器系统3200来配置。
图12是图示根据一个实施例的包括在存储器系统中的非易失性存储器装置300的框图。参考图12，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括存储器单元MC，存储器单元MC被布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310耦合。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果来选择并且驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310耦合。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。数据读取/写入块330可以根据操作模式来作为写入驱动器或感测放大器来操作。例如，数据读取/写入块330可以作为写入驱动器操作，写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。对于另一示例，数据读取/写入块330可以作为感测放大器进行操作，感测放大器在读取操作中从存储器单元阵列310读出数据。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果，将分别与位线BL1至BLn相对应的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器耦合。
电压发生器350可以生成将在非易失性存储器装置300的内部操作中使用的电压。由电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以被施加到存储器单元中待对其执行编程操作的字线。对于另一示例，擦除操作中生成的擦除电压可以被施加到存储器单元中待对其执行擦除操作的阱区域。对于又一示例，读取操作中生成的读取电压可以被施加到存储器单元中待对其执行读取操作的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制非易失性存储器装置300的整体操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取、写入和擦除操作。
根据一个实施例的存储器系统可以有效地调整连接到存储器装置的接口装置的配置。
本公开所属领域的技术人员应理解，从所有方面来看，实施例仅是示例性的，而不是限制性的，因为在不脱离本公开的技术精神或基本特征的情况下，本公开可以以各种其他形式实现。因此，本公开的范围由所附权利要求来限定而不是由详细描述来限定，并且从权利要求的含义和范围及其等同物的含义导出的所有修改或变型应被理解为包括在本公开的范围内。

Claims (17)

1.一种存储器系统，包括：
存储器装置；
存储器控制器，被配置为控制所述存储器装置；以及
接口装置，被配置为执行用于在所述存储器装置与所述存储器控制器之间传输控制信号和数据的接口操作，并且包括接口配置单元，接口配置值存储在所述接口配置单元中，并且当执行所述接口操作时参考所述接口配置单元，
其中所述接口装置响应于包括所述存储器控制器的闭锁激活信号的配置命令而激活针对所述接口操作的闭锁功能，并且在所述闭锁功能被激活时，通过响应于所述存储器控制器的接口配置命令而执行接口配置操作来调整所述接口配置值，所述接口配置命令包括所述接口配置单元的地址。
2.根据权利要求1所述的存储器系统，其中：
所述接口装置包括闭锁配置单元，并且
当所述配置命令包括所述闭锁配置单元的地址时，所述接口装置通过将所述闭锁激活信号存储在所述闭锁配置单元中来激活所述闭锁功能。
3.根据权利要求1所述的存储器系统，其中在所述闭锁功能被激活时，所述接口装置响应于包括闭锁去激活信号的所述配置命令而将所述闭锁功能去激活。
4.根据权利要求3所述的存储器系统，其中
所述接口装置包括闭锁配置单元，
其中当所述配置命令包括所述闭锁配置单元的地址时，所述接口装置通过将所述闭锁激活信号存储在所述闭锁配置单元中来激活所述闭锁功能，并且
其中当所述配置命令包括所述闭锁配置单元的所述地址时，所述接口装置通过将所述闭锁去激活信号存储在所述闭锁配置单元中来将所述闭锁功能去激活。
5.根据权利要求1所述的存储器系统，其中在所述闭锁功能被去激活时，所述接口装置在接收到命令时，通过执行所述接口操作来向所述存储器装置发送所述命令。
6.根据权利要求1所述的存储器系统，其中
所述存储器装置包括存储器配置单元，存储器配置值存储在所述存储器配置单元中，并且当执行内部操作时参考所述存储器配置单元，
其中在所述闭锁功能被去激活时，所述接口装置响应于所述配置命令，通过执行所述接口操作，将包括所述存储器配置单元的地址的所述配置命令发送到所述存储器装置，并且
其中所述存储器装置响应于所述配置命令而调整所述存储器配置值。
7.一种存储器系统，包括：
存储器装置；
存储器控制器，被配置为生成用于控制所述存储器装置的命令；以及
接口装置，被配置为包括闭锁配置单元，并且在闭锁功能被去激活时，响应于由所述存储器控制器发送的所述命令，通过执行接口操作来将所述命令发送至所述存储器装置，
其中所述存储器控制器将包括所述闭锁配置单元的地址和闭锁激活信号的所述命令发送到所述接口装置，并且
其中所述接口装置响应于包括所述闭锁激活信号的所述命令而通过识别所述闭锁配置单元的所述地址并且将所述闭锁激活信号存储在所述闭锁配置单元中来激活所述闭锁功能，并且在所述闭锁功能被激活时不执行所述接口操作。
8.根据权利要求7所述的存储器系统，其中
在所述闭锁功能被激活时，所述存储器控制器将包括闭锁去激活信号的所述命令发送到所述接口装置，并且
其中所述接口装置响应于包括所述闭锁去激活信号的所述命令而将所述闭锁功能去激活。
9.根据权利要求8所述的存储器系统，其中
所述接口装置包括闭锁配置单元，
其中所述存储器控制器向所述接口装置发送包括所述闭锁配置单元的地址和所述闭锁去激活信号的所述命令，并且
其中所述接口装置通过识别所述闭锁配置单元的所述地址并且将所述闭锁去激活信号存储在所述闭锁配置单元中来将所述闭锁功能去激活。
10.根据权利要求7所述的存储器系统，其中
在所述闭锁功能被激活时，所述存储器控制器将接口配置命令发送到所述接口装置，并且
其中所述接口装置响应于所述接口配置命令而调整接口配置值并且使用所述接口配置值来执行所述接口操作。
11.根据权利要求10所述的存储器系统，其中
所述接口装置包括接口配置单元，所述接口配置值存储在所述接口配置单元中，
其中所述存储器控制器向所述接口装置发送所述接口配置命令，所述接口配置命令包括所述接口配置单元的地址，并且
其中所述接口装置响应于所述接口配置命令而识别所述接口配置单元的所述地址，并且调整所述接口配置值。
12.根据权利要求7所述的存储器系统，其中
所述存储器装置包括存储器配置单元，并且执行内部操作，存储器配置值存储在所述存储器配置单元中，
其中在所述闭锁功能被去激活时，所述存储器控制器将包括所述存储器配置单元的地址的所述命令发送到所述接口装置，
其中所述接口装置响应于包括所述存储器配置单元的所述地址的所述命令，通过执行所述接口操作来将所述命令发送到所述存储器装置，并且
其中所述存储器装置响应于所述命令而识别所述存储器配置单元的所述地址，并且调整所述存储器配置值。
13.一种存储器系统，包括：
存储器装置；
存储器控制器；以及
接口装置，包括闭锁配置单元，并且被配置为执行所述存储器装置与所述存储器控制器之间的接口操作，
其中所述存储器控制器通过访问所述闭锁配置单元来激活所述接口装置的闭锁功能，并且在所述闭锁功能被激活时将接口配置命令发送到所述接口装置，并且
其中所述接口装置在所述闭锁功能被激活时不执行所述接口操作，并且响应于所述接口配置命令而调整接口配置值并且执行所述接口操作。
14.根据权利要求13所述的存储器系统，其中
所述存储器控制器向所述接口装置发送包括所述闭锁配置单元的地址和闭锁激活信号的配置命令，并且
其中所述接口装置响应于所述配置命令，通过识别所述闭锁配置单元的所述地址并且将所述闭锁激活信号存储在所述闭锁配置单元中来激活所述闭锁功能。
15.根据权利要求13所述的存储器系统，其中
在所述闭锁功能被激活时，所述存储器控制器向所述接口装置发送包括所述闭锁配置单元的地址和闭锁去激活信号的配置命令，并且
其中所述接口装置响应于所述配置命令，通过识别所述闭锁配置单元的所述地址并且将所述闭锁去激活信号存储在所述闭锁配置单元中来将所述闭锁功能去激活。
16.根据权利要求13所述的存储器系统，其中
所述接口装置包括接口配置单元，所述接口配置值存储在所述接口配置单元中，
其中所述存储器控制器将包括所述接口配置单元的地址的所述接口配置命令发送到所述接口装置，并且
其中所述接口装置响应于所述接口配置命令而识别所述接口配置单元的所述地址，并且调整所述接口配置值。
17.根据权利要求13所述的存储器系统，其中
所述存储器装置包括存储器配置单元，并且执行内部操作，存储器配置值存储在所述存储器配置单元中，
其中在所述闭锁功能被去激活时，所述存储器控制器将包括所述存储器配置单元的地址的配置命令发送到所述接口装置，
其中所述接口装置通过执行所述接口操作，将所述配置命令发送到所述存储器装置，并且
其中所述存储器装置响应于所述配置命令而识别所述存储器配置单元的所述地址，并且调整所述存储器配置值。
CN201910972964.5A 2019-01-28 2019-10-14 存储器系统 Active CN111488296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190010756A KR20200093363A (ko) 2019-01-28 2019-01-28 메모리 시스템
KR10-2019-0010756 2019-01-28

Publications (2)

Publication Number Publication Date
CN111488296A CN111488296A (zh) 2020-08-04
CN111488296B true CN111488296B (zh) 2023-08-01

Family

ID=71732562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910972964.5A Active CN111488296B (zh) 2019-01-28 2019-10-14 存储器系统

Country Status (3)

Country Link
US (2) US11042493B2 (zh)
KR (1) KR20200093363A (zh)
CN (1) CN111488296B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200093363A (ko) * 2019-01-28 2020-08-05 에스케이하이닉스 주식회사 메모리 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601284A (zh) * 2015-10-16 2017-04-26 爱思开海力士有限公司 存储器件和包括其的系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297080A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体記憶装置
KR100816053B1 (ko) * 2006-11-21 2008-03-21 엠텍비젼 주식회사 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치
US7930576B2 (en) * 2007-04-10 2011-04-19 Standard Microsystems Corporation Sharing non-sharable devices between an embedded controller and a processor in a computer system
WO2010011534A1 (en) * 2008-07-23 2010-01-28 Rambus Inc. Reconfigurable memory controller
TWI413898B (zh) * 2009-09-15 2013-11-01 Phison Electronics Corp 資料保護方法與系統、儲存裝置及儲存裝置控制器
US8527825B2 (en) * 2010-09-21 2013-09-03 Qualcomm Incorporated Debugger based memory dump using built in self test
KR101522293B1 (ko) 2013-08-29 2015-05-21 주식회사 유니테스트 복수개의 스토리지를 개별 제어 가능한 테스트 장치
KR20150051673A (ko) * 2013-11-05 2015-05-13 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 시스템
TWI633458B (zh) * 2014-02-25 2018-08-21 美商凱為公司 用於對受保護的硬體資源的軟體啟用接入的半導體和電腦
KR102251809B1 (ko) 2014-05-28 2021-05-13 삼성전자주식회사 메모리 시스템, 메모리 인터페이스 장치 및 메모리 시스템에서의 인터페이싱 방법
US10430361B1 (en) * 2015-12-17 2019-10-01 Cru Acquisition Group, Llc Combination write blocker
CN108345808B (zh) * 2017-01-25 2021-12-31 三星电子株式会社 非易失性存储器件和包括非易失性存储器件的固态驱动器
KR102519572B1 (ko) * 2018-05-11 2023-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11086803B2 (en) * 2018-10-05 2021-08-10 Micron Technology, Inc. Dynamically configuring transmission lines of a bus
KR20200093363A (ko) * 2019-01-28 2020-08-05 에스케이하이닉스 주식회사 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601284A (zh) * 2015-10-16 2017-04-26 爱思开海力士有限公司 存储器件和包括其的系统

Also Published As

Publication number Publication date
US20200242056A1 (en) 2020-07-30
CN111488296A (zh) 2020-08-04
US20210311890A1 (en) 2021-10-07
KR20200093363A (ko) 2020-08-05
US11042493B2 (en) 2021-06-22
US11593285B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
CN111180001B (zh) 存储器系统和测试系统
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
US11704048B2 (en) Electronic device
US20230273748A1 (en) Memory system, operating method thereof and computing system
US20200150898A1 (en) Memory system and operating method thereof
CN111488296B (zh) 存储器系统
CN108257629B (zh) 非易失性存储器装置和包括其的数据存储装置的操作方法
KR20200114216A (ko) 데이터 저장 장치 및 동작 방법
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10776008B2 (en) Memory system and operating method thereof
CN109871339B (zh) 存储器系统以及该存储器系统的操作方法
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data
US11954347B2 (en) Memory system and operating method thereof
US10553292B1 (en) Memory system with memory region read counts and a memory group read count and operating method thereof
US11544004B2 (en) Nonvolatile memory device and memory system including the same
US20230214151A1 (en) Memory system and operating method thereof
US20210089208A1 (en) Memory system and data processing system including the same
US20210223956A1 (en) Memory system and data processing system including the same
KR20230001257A (ko) 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant