CN108459978A - 包括非易失性存储器装置的数据存储装置及其操作方法 - Google Patents
包括非易失性存储器装置的数据存储装置及其操作方法 Download PDFInfo
- Publication number
- CN108459978A CN108459978A CN201711242544.9A CN201711242544A CN108459978A CN 108459978 A CN108459978 A CN 108459978A CN 201711242544 A CN201711242544 A CN 201711242544A CN 108459978 A CN108459978 A CN 108459978A
- Authority
- CN
- China
- Prior art keywords
- data
- volatile memory
- memory device
- controller
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/805—Real-time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/82—Solving problems relating to consistency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种非易失性存储器装置包括:存储器单元区域,其包括外部数据区域和内部数据区域;以及控制逻辑,其适于将基于从外部装置接收的控制信号收集的历史数据存储在内部数据区域中,并且根据控制信号控制针对外部数据区域的操作。
Description
相关申请的交叉引用
本申请要求于2017年2月22日向韩国知识产权局提交的申请号为10-2017-0023584的韩国专利申请的优先权,其整体通过引用并入本文。
技术领域
各个实施例总体涉及使用非易失性存储器装置作为存储介质的数据存储装置。
背景技术
近来,用于计算机环境的范例已经转变至普适计算使得计算机系统可以随时随地使用。由于此,诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。通常,这种便携式电子装置使用数据存储装置,数据存储装置使用一个或多个存储器装置用于存储数据。数据存储装置可以用作便携式电子装置的辅助存储器装置。
使用存储器装置的数据存储装置提供的优点在于,由于其不具有机械驱动部件,因此稳定性、耐久性优良,信息访问速度高并且功耗小。具有这种优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡,以及固态驱动器(SSD)。
由于便携式电子装置播放和存储诸如音乐文件或视频文件的较大文件,因此数据存储装置需要具有较大存储容量。数据存储装置用作存储介质,一个或多个存储器装置具有用于存储器单元的高集成度以确保较大存储容量。闪速存储器装置是高容量非易失性存储器装置的示例。
发明内容
各个实施例涉及一种能够存储关于执行的操作的历史数据的非易失性存储器装置、包括其的数据存储装置以及数据存储装置的操作方法。
在实施例中,一种非易失性存储器装置可以包括:存储器单元区域,其包括外部数据区域和内部数据区域;以及控制逻辑,其适于将基于从外部装置接收的控制信号收集的历史数据存储在内部数据区域中,并且根据控制信号控制针对外部数据区域的操作。
在实施例中,一种数据存储装置可以包括:控制器,其适于提供控制信号;以及非易失性存储器装置,其适于根据控制信号对外部数据区域执行控制器依赖性(controller-dependent)操作,并且执行将关于控制器依赖性操作的信息存储在内部数据区域中的控制器独立性(controller-independent)操作。
在实施例中,一种用于包括非易失性存储器装置和控制非易失性存储器装置的控制器的数据存储装置的操作方法可以包括:提供用于控制非易失性存储器装置的命令和地址;将命令和地址存储在非易失性存储器装置的内部数据区域中作为历史数据;以及根据命令和地址对非易失性存储器装置的外部数据区域执行操作。
根据实施例,由于可以从非易失性存储器装置提供关于执行的操作的历史数据,因此可以有效地执行用于非易失性存储器装置的控制器的管理操作。
附图说明
图1是示出根据本发明的实施例的非易失性存储器装置的框图。
图2是示出根据本发明的实施例的图1所示的存储器单元区域的示例性配置的简图。
图3是示出根据本发明的实施例的被存储在历史数据区域中的历史数据的简图。
图4A和图4B是示出根据本发明实施例的被提供给非易失性存储器装置的控制信号和数据的简图。
图5是示出根据本发明实施例的非易失性存储器装置的示例性操作的流程图。
图6是示出包括根据本发明实施例的非易失性存储器装置的数据存储装置的框图。
图7是示出根据本发明实施例的数据存储装置的操作的流程图。
图8是示出包括根据本发明实施例的固态驱动器的数据处理系统的简图。
图9是示出包括根据本发明实施例的数据存储装置的数据处理系统的简图。
图10是示出包括根据本发明实施例的数据存储装置的数据处理系统的简图。
图11是示出包括根据本发明实施例的数据存储装置的网络系统的简图。
具体实施方式
在本发明中,在阅读以下结合附图的示例性实施例之后,优点、特征和用于实现该优点和特征的方法将变得更加显而易见。然而,本发明可以以不同的形式实施并且不应被解释为限于本文阐述的实施例。相反,提供这些实施例以本发明所属领域的技术人员容易地实施本发明的技术概念的程度来详细描述本发明。
在本文中应当理解的是,本发明的实施例不限于附图中所示的细节,并且附图不一定按比例绘制,并且在一些情况下可能会夸大其比例,以便更清楚地描绘本发明的某些特征。虽然在本文中使用特定术语,但是应当理解的是,本文使用的术语仅用于描述特定实施例的目的,并不旨在限制本发明的范围。
如本文使用的,术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。将理解的是,当一个元件被称为在另一元件“上”、“连接至”或“联接至”另一元件时,它可以直接在其它元件上、连接至或联接至其它元件,或可存在中间元件。如本文使用的,单数形式也旨在包括复数形式,除非上下文另有清楚地说明。将进一步理解的是,当在该说明书中使用术语“包括”和/或“包括有”时,它们指定至少一个阐述的特征、步骤、操作和/或元件的存在而不排除一个或多个其它特征、步骤、操作和/或元件的存在或增加。
进一步注意的是,在以下说明中,为了便于理解本发明而阐述具体细节,然而,可以在没有这些具体细节的一些或所有的情况下实施本发明。并且,注意的是,公知的结构和/或进程可能仅已经被简要描述或完全未描述,以避免不必要的公知细节模糊本公开。
也应注意的是,在一些情况下,对相关领域的技术人员显而易见的是,结合一个实施例描述的元件(也可被称为特征)可单独使用或与另一实施例的其它元件结合使用,除非另有明确说明。
在下文中,以下将通过实施例的各个示例参照附图来描述非易失性存储器装置、包括其的数据存储装置以及数据存储装置的操作方法。
图1是示出根据本发明的实施例的非易失性存储器装置100的框图。
非易失性存储器装置100可以由诸如以下的各种类型的非易失性存储器装置中的任意一种来配置:NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化合物的相变随机存取存储器(PCRAM)和使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。
参照图1,非易失性存储器装置100可以包括存储器单元区域110、行解码器120、数据读取/写入块130、列解码器140、电压发生器150和控制逻辑160。
存储器单元区域110可以包括被布置在多个字线WL1至WLm和多个位线BL1至BLn彼此交叉的区域处的多个存储器单元。存储器单元可以配置存储块和页面。将在下文详细描述存储块和页面。
行解码器120可以通过字线WL1至WLm与存储器单元区域110联接。行解码器120可以根据控制逻辑160的控制来操作。行解码器120可以解码从外部装置(未示出)提供的地址。行解码器120可以基于解码结果来选择并驱动字线WL1至WLm。例如,行解码器120可以将从电压发生器150提供的字线电压提供给一个或多个选择的字线WL1至WLm。
数据读取/写入块130可以通过位线BL1至BLn与存储器单元区域110联接。数据读取/写入块130可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块130可以根据控制逻辑160的控制来操作。数据读取/写入块130可以根据操作模式作为写入驱动器或读出放大器来操作。例如,数据读取/写入块130可以在写入操作中作为将从外部装置提供的数据存储在存储器单元区域110中的写入驱动器来操作。又例如,数据读取/写入块130可以在读取操作中作为从存储器单元区域110读出数据的读出放大器来操作。
列解码器140可以根据控制逻辑160的控制来操作。列解码器140可以解码从外部装置提供的地址。列解码器140可以基于解码结果来将数据读取/写入块130的读取/写入电路RW1至RWn与数据输入/输出缓冲器(未示出)联接。
电压发生器150可以产生待用于非易失性存储器装置100的内部操作的电压。由电压发生器150产生的电压可以被施加到存储器单元区域110的存储器单元。例如,在编程操作中产生的编程电压可以通过行解码器120被施加到待对其执行编程操作的存储器单元的字线。又例如,在读取操作中产生的读取电压可以通过行解码器120被施加到待对其执行读取操作的存储器单元的字线。再例如,在擦除操作中产生的擦除电压可以被施加到待对其执行擦除操作的存储器单元的阱区。
控制逻辑160可以根据从例如图6的控制器200的外部装置提供的控制信号(例如,命令、地址等)来控制非易失性存储器装置100的一般操作。例如,控制逻辑160可以根据控制信号控制内部功能块或电路120、130、140和150来执行读取操作、写入操作(或编程操作)和擦除操作。根据从控制器提供的控制信号执行的非易失性存储器装置100的操作将被定义为控制器依赖性操作。
控制逻辑160可以根据控制信号在执行操作之前存储历史数据。即,控制逻辑160可以根据外部装置的控制来存储历史数据以记录哪个操作已经被执行。即使控制器不执行单独的控制任务来存储历史数据,控制逻辑160也可以自动地存储历史数据。即使未从控制器提供控制信号也被非易失性存储器装置100自身执行的操作将被定义为控制器独立性操作。
图2是示出根据本发明的实施例的图1所示的存储器单元区域110的示例性配置的简图。
如上所述,从操作观点或物理(或结构)观点来看,存储器单元区域110的存储器单元可以被配置成分层存储器单元集或存储器单元组,诸如存储块BLK和/或页面PG。例如,被联接到相同字线并且将被同时读取和写入(或编程)的存储器单元可以被配置为页面PG。并且,将被同时擦除的存储器单元可以被配置为存储块BLK。配置存储器单元区域110的存储块BLK的数量和包括在每个存储块BLK中的页面PG的数量可以不同地改变。
存储器单元区域110可以包括用户数据区域UDA、元数据区域MDA和历史数据区域HDA,其可以根据待被存储的数据的用途或种类来划分。
用户数据区域UDA可以包括多个存储块BLKu1至BLKum。用户数据区域UDA可以用于存储用户数据。用户数据可以是在由用户控制的主机装置的软件层中生成和使用的数据,例如应用程序代码和文件。
元数据区域MDA可以包括多个存储块BLKm1至BLKmn。元数据区域MDA可以用于存储元数据。元数据可以是在直接控制非易失性存储器装置100的控制器(例如,图6的200)中生成和使用的数据,诸如固件代码、地址映射数据和用于管理用户数据的数据。
历史数据区域HDA可以包括多个存储块BLKh1至BLKhp。历史数据区域HDA可以用于存储历史数据。历史数据可以是在非易失性存储器装置100中收集的数据。以下将参照图3详细描述历史数据。
虽然用户数据是在主机装置的软件层中生成的数据,但是可以根据来自主机装置的请求从图6的控制器200提供用户数据。因此元数据是在控制器200中生成的数据,所以可以从控制器200提供元数据。因此,分别存储从非易失性存储器装置100的外部提供的用户数据和元数据的用户数据区域UDA和元数据区域MDA将被定义为外部数据区域。
因为存储的历史数据可以是在非易失性存储器装置100中收集的数据,因此可以不从控制器200提供历史数据。因此,存储历史数据的历史数据区域HDA将被定义为内部数据区域。
图3是示出根据本发明的实施例的被存储在历史数据区域HDA中的历史数据HD的简图。图4A和图4B是示出根据本发明实施例的被提供给非易失性存储器装置的控制信号的示例性简图。
参照图3,为了便于说明,示例性地示出包括在历史数据区域HDA中的一个历史存储块BLK_hst。历史数据HD可被存储在历史存储块BLK_hst的页面PG1至PGi中。一个或多个历史数据HD可以被存储在一个页面中。待被存储在一个页面中的历史数据HD的数量可以根据设计意图而改变。
图1的控制逻辑160可以基于从外部装置提供的控制信号来收集历史数据HD,并且将收集的历史数据HD存储在历史存储块BLK_hst的页面PG1至PGi中。每当从外部装置提供控制信号时,控制逻辑160可以顺序地收集并且存储历史数据HD。
参照图4A,如果从外部装置EXTD提供指示读取操作或擦除操作的命令CMD和待执行读取操作或擦除操作的地址ADD,则控制逻辑160可以收集并且存储命令CMD和地址ADD作为历史数据HD。参照图4B,如果从外部装置EXTD提供指示写入操作的命令CMD、指示用于待执行的写入操作的存储器区域或位置的地址ADD以及包括D1至Dm的数据DT,则控制逻辑160可以仅收集并且存储命令CMD和地址ADD作为历史数据HD。
因为从外部装置EXTD提供的命令CMD和地址ADD被包括在历史数据HD中,历史数据HD可以包括关于控制器依赖性操作的信息。即,历史数据HD可以包括关于待由非易失性存储器装置100根据控制信号和指示用于待执行的操作的存储器区域或位置的地址来执行的操作的信息。
图5是示出根据本发明实施例的图1的非易失性存储器装置100的示例性操作的流程图。
在步骤S110处,非易失性存储器装置100可以从例如图6的控制器200的外部装置接收命令和地址。
在步骤S120处,非易失性存储器装置100可以将接收的命令和地址存储在历史数据区域HDA中。换言之,非易失性存储器装置100可以执行存储历史数据的控制器独立性操作。
在步骤S130处,非易失性存储器装置100可以根据接收的命令和地址来执行操作。即,非易失性存储器装置100可以根据接收的命令和地址来执行包括对外部数据区域的读取操作、写入操作或擦除操作的控制器依赖性操作。
图6是示出包括根据本发明实施例的非易失性存储器装置100的数据存储装置300的框图。数据存储装置300可以存储待由诸如移动电话、MP3播放器、膝上型计算机,台式计算机、游戏机、电视(TV)、车载信息娱乐系统等的主机装置(未示出)访问的数据。数据存储装置300也可以被称为存储器系统。
数据存储装置300可以根据与主机装置联接的标准传输协议被制造为各种类型的存储装置中的任意一种。例如,数据存储装置300可以被配置为诸如以下的各种类型的存储装置中的任意一种:固态驱动器,MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡,SD、迷你SD和微型SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪速存储(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡式存储装置,外围组件互连(PCI)卡式存储装置,高速PCI(PCI-e或PCIe)卡式存储装置,标准闪存(CF)卡、智能媒体卡、记忆棒等。
数据存储装置300可以被制造为各种类型的封装中的任意一种。例如,数据存储装置300可以被制造为诸如以下的各种类型的封装中的任意一种:堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
数据存储装置300可以包括非易失性存储器装置。非易失性存储器装置100可以由图1所示的非易失性存储装置100配置。非易失性存储器装置100可以通过通道CH与控制器200联接,通道CH是指能够传输和/或接收命令、地址、控制信号和数据的信号线路(或多条信号线路)。非易失性存储器装置100可以用作数据存储装置300的存储介质。
数据存储装置300可以包括控制器200。控制器200可以根据来自主机装置的请求直接控制非易失性存储器装置100。例如,控制器200可以根据来自主机装置的写入请求将从主机装置提供的数据存储在非易失性存储器装置100中。又例如,控制器200可以根据来自主机装置的读取请求将从非易失性存储器装置100读出的数据提供给主机装置。
控制器200可以包括主机接口单元210、控制单元220、随机存取存储器230和存储器控制单元250。
主机接口单元210可以在主机装置和数据存储装置300之间接口连接。例如,主机接口单元210可以通过使用诸如例如以下的任何合适的传输协议与主机装置通信:通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互联(PCI)协议和高速PCI(PCI-e)协议。
控制单元220可以控制控制器200的一般操作。控制单元220可以驱动在随机存取存储器230中加载的代码类型的指令或算法,即软件,并且可以控制控制器200中的功能块的操作。控制单元220可以通过微控制单元(MCU)或中央处理单元(CPU)来配置。
随机存取存储器230可以存储待由控制单元220驱动的软件。进一步地,随机存取存储器230可以存储用于驱动软件必需的元数据。随机存取存储器230可以例如通过动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)来配置。
存储器控制单元250可以根据控制单元220的控制来控制非易失性存储器装置100。存储器控制单元250也可以被称为存储器接口单元。存储器控制单元250可以将控制信号提供给非易失性存储器装置100。控制信号可以包括用于控制非易失性存储器装置100的命令、地址、控制信号等。存储器控制单元250可以将数据提供给非易失性存储器装置100,或者可以被提供有从非易失性存储器装置100读出的数据。
图7是示出根据本发明实施例的数据存储装置的操作的流程图。将参照图7描述响应于来自控制器200的请求的非易失性存储器装置100的操作。
在步骤S210处,控制器200可以将历史数据请求命令提供给非易失性存储器装置100。历史数据请求命令可以是用于读出被存储在包括在非易失性存储器装置100中的存储器单元区域的历史数据区域HDA中的历史数据(即,关于控制器依赖性操作的信息)的专用命令。
在步骤S220处,非易失性存储器装置100可以根据历史数据请求命令来读取历史数据区域HDA。例如,非易失性存储器装置100可以仅读取其中历史数据HD被最后存储的历史数据区域HDA。又例如,非易失性存储器装置100可以读取整个历史数据区域HDA。
在步骤S230处,非易失性存储器装置100可以将读取的历史数据HD提供给控制器200。例如,在仅读取最后存储历史数据HD的历史数据区域HDA的情况下,非易失性存储器装置100可以将最后存储的历史数据HD提供给控制器200。又例如,在读取整个历史数据区域HDA的情况下,非易失性存储器装置100可以将所有读取的历史数据HD提供给控制器200。
在步骤S240处,控制器200可以通过参照提供的历史数据HD来执行后续操作。
例如,在从突然断电状态恢复到正常状态的情况下,控制器200可以通过参照历史数据HD来对由非易失性存储器装置100最后执行的操作执行错误处理操作。错误处理操作可以包括控制非易失性存储器装置100的操作,使得由于突然断电状态而导致的由非易失性存储器装置100未完成的操作,即,最后执行的操作被再次执行。
又例如,在非易失性存储器装置100处于故障状态的情况下,控制器200可以通过参照历史数据HD来对由非易失性存储器装置100最后执行的操作执行调试操作。
图8是示出根据本发明实施例的包括固态驱动器(SSD)1200的数据处理系统1000的图。参照图8,数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以根据主机装置1100的协议在主机装置1100与SSD 1200之间接口连接。例如,主机接口单元1211可以通过诸如以下的标准接口协议中的任意一种与主机装置1100通信:安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)和通用闪速存储(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。
ECC单元1214可以生成待被传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测的错误在可校正的范围内,则ECC单元1214可以校正检测的错误。
存储器接口单元1215可以根据控制单元1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外,存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如,存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n,或将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待被存储在非易失性存储器装置1231至123n中的数据。进一步地,缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n读出的数据。被临时存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以通过多个通道CH1至CHn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。被联接到每个通道的非易失性存储器装置可被联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260提供的电力PWR提供到SSD1200的内部。电源1240可以包括辅助电源1241。当发生突然断电时辅助电源1241可以供给电力以允许SSD1200正常地终止。辅助电源1241可以例如包括一个或多个具有大容量的电容器。
根据主机装置1100和SSD 1200之间的接口方案,信号连接器1250可以由各种类型的连接器配置。
根据主机装置1100的电源方案,电源连接器1260可以由各种类型的连接器配置。
图9是示出根据本发明实施例的包括数据存储装置2200的数据处理系统2000的图。参照图9,数据处理系统2000可以包括被联接到数据存储装置2200的主机装置2100。
主机装置2100可被配置成诸如印刷电路板(PCB)的板的形式。虽然未示出,但是主机装置2100可以包括用于执行主机装置的各种功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。数据存储装置2200可以被安装到连接端子2110。
数据存储装置2200可以被配置成诸如印刷电路板的板的形式。数据存储装置2200可以被称为存储器模块或存储卡。数据存储装置2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制数据存储装置2200的一般操作。控制器2210可以以与图8所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地,缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读出的数据。被临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作数据存储装置2200的存储介质。
PMIC 2240可以将通过连接端子2250提供的电力提供到数据存储装置2200的内部。PMIC 2240可以根据控制器2210的控制来管理数据存储装置2200的电源。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250,诸如命令、地址、数据等的信号和功率可以在主机装置2100和数据存储装置2200之间传送。根据主机装置2100和数据存储装置2200之间的接口方案,连接端子2250可以被配置成各种类型。连接端子2250可以被设置在数据存储装置2200的任意一侧。
图10是示出包括根据本发明实施例的数据存储装置3200的数据处理系统3000的图。参照图10,数据处理系统3000可以包括主机装置3100和数据存储装置3200。
主机装置3100可以被配置成诸如印刷电路板(PCB)的板的形式。虽然未示出,但是主机装置3100可以包括用于执行主机装置的各种功能的内部功能块。
数据存储装置3200可以表面安装型封装的形式配置。数据存储装置3200可以通过一个或多个焊球3250被安装到主机装置3100。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制数据存储装置3200的一般操作。控制器3210可以以与图8所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3230中的数据。进一步地,缓冲存储器装置3220可以临时存储从非易失性存储器装置3230读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作数据存储装置3200的存储介质。
图11是示出包括根据本发明实施例的数据存储装置4200的网络系统4000的图。参照图11,网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求来服务数据。例如,服务器系统4300可以存储从多个客户端系统4410到4430提供的数据。又例如,服务器系统4300可以将数据提供给多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和数据存储装置4200。数据存储装置4200可以由图6所示的数据存储装置300、图8所示的数据存储装置1200、图9所示的数据存储装置2200、或图10所示的数据存储装置3200来配置。
虽然上面已经描述各个实施例,但是本领域技术人员将理解,描述的实施例仅是示例。因此,本文描述的非易失性存储器装置、包括其的数据存储装置以及数据存储装置的操作方法不应当基于描述的实施例受到限制,并且在不偏离本发明的范围或精神的情况下,本发明所属领域的技术人员可以设想出许多其它实施例或者其变型。
Claims (20)
1.一种非易失性存储器装置,其包括:
存储器单元区域,其包括外部数据区域和内部数据区域;以及
控制逻辑,其适于将基于从外部装置接收的控制信号收集的历史数据存储在所述内部数据区域中,并且根据所述控制信号控制针对所述外部数据区域的操作。
2.根据权利要求1所述的非易失性存储器装置,其中所述历史数据包括基于所述控制信号收集的命令和地址。
3.根据权利要求1所述的非易失性存储器装置,其中在对与所述历史数据相对应的所述外部数据区域执行操作之前,所述控制逻辑将基于所述接收的控制信号收集的所述历史数据存储在所述内部数据区域中。
4.根据权利要求1所述的非易失性存储器装置,其中所述控制逻辑响应于从所述外部装置接收的历史数据请求命令将存储在所述内部数据区域中的所述历史数据提供给所述外部装置。
5.根据权利要求1所述的非易失性存储器装置,其中所述外部数据区域包括存储用户数据的用户数据区域和存储元数据的元数据区域。
6.根据权利要求1所述的非易失性存储器装置,其中对所述外部数据区域的操作包括读取操作、写入操作和擦除操作中的至少一个。
7.一种数据存储装置,其包括:
控制器,其适于提供控制信号;以及
非易失性存储器装置,其适于根据所述控制信号对外部数据区执行控制器依赖性操作,并且执行将关于所述控制器依赖性操作的信息存储在内部数据区域中的控制器独立性操作。
8.根据权利要求7所述的数据存储装置,其中关于所述控制器依赖性操作的信息包括基于所述控制信号收集的命令和地址。
9.根据权利要求7所述的数据存储装置,其中所述非易失性存储器装置在所述控制器依赖性操作之前执行所述控制器独立性操作。
10.根据权利要求7所述的数据存储装置,其中所述控制器将请求关于所述控制器依赖性操作的信息的信息请求命令提供给所述非易失性存储器装置。
11.根据权利要求10所述的数据存储装置,其中所述非易失性存储器装置响应于所述信息请求命令将关于所述控制器依赖性操作的信息提供给所述控制器。
12.根据权利要求11所述的数据存储装置,其中所述控制器通过参照最后存储的关于所述控制器依赖性操作的信息对由所述非易失性存储器装置最后执行的操作执行错误处理操作。
13.根据权利要求7所述的数据存储装置,其中所述控制器依赖性操作包括读取操作、写入操作和擦除操作中的至少一个。
14.一种数据存储装置的操作方法,所述数据存储装置包括非易失性存储器装置和控制所述非易失性存储器装置的控制器,所述方法包括:
由所述控制器提供用于控制所述非易失性存储器装置的命令和地址;
通过所述非易失性存储器装置将所述命令和所述地址存储在所述非易失性存储器装置的内部数据区域中作为历史数据;以及
根据所述命令和所述地址,通过所述非易失性存储器装置对所述非易失性存储器装置的外部数据区域执行操作。
15.根据权利要求14所述的方法,其中在将所述历史数据存储在所述内部数据区域之后对所述外部数据区域执行所述操作。
16.根据权利要求14所述的方法,其进一步包括:
通过所述控制器提供请求传输所述历史数据的命令。
17.根据权利要求16所述的方法,其进一步包括:
根据请求传输所述历史数据的命令,通过所述非易失性存储器装置将所述历史数据提供给所述控制器。
18.根据权利要求17所述的方法,其中通过参照所述历史数据对由所述非易失性存储装置最后执行的操作附加地执行错误处理操作。
19.根据权利要求14所述的方法,其中对所述外部数据区域的操作包括读取操作、写入操作和擦除操作中的至少一个。
20.一种非易失性存储器装置,其包括:
存储器单元区域,其包括外部数据区域和内部数据区域;
内部功能电路,其被配置成对所述外部数据区域执行操作;以及
控制逻辑,其被配置成:
接收从外部装置提供的控制信号;
将包括命令和地址的操作控制信号存储在所述内部数据区域中作为历史数据;以及
控制所述内部功能电路对与所述历史数据相对应的所述外部数据区域执行操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0023584 | 2017-02-22 | ||
KR1020170023584A KR20180097026A (ko) | 2017-02-22 | 2017-02-22 | 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108459978A true CN108459978A (zh) | 2018-08-28 |
Family
ID=63167183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711242544.9A Pending CN108459978A (zh) | 2017-02-22 | 2017-11-30 | 包括非易失性存储器装置的数据存储装置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180239557A1 (zh) |
KR (1) | KR20180097026A (zh) |
CN (1) | CN108459978A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109683815A (zh) * | 2018-12-13 | 2019-04-26 | 北京计算机技术及应用研究所 | 一种双控磁盘阵列分层存储方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019091191A (ja) * | 2017-11-14 | 2019-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置、データ処理システム、データ読取り方法、及びデータ読取りプログラム |
JP2019160364A (ja) * | 2018-03-12 | 2019-09-19 | 東芝情報システム株式会社 | メモリシステム及びメモリ制御方法 |
US11081186B2 (en) * | 2018-06-08 | 2021-08-03 | Samsung Electronics Co., Ltd. | Non-volatile memory device and erasing method of the same |
KR20210152706A (ko) * | 2020-06-09 | 2021-12-16 | 에스케이하이닉스 주식회사 | 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020091850A1 (en) * | 1992-10-23 | 2002-07-11 | Cybex Corporation | System and method for remote monitoring and operation of personal computers |
US20130120925A1 (en) * | 2011-11-10 | 2013-05-16 | Young-Jin Park | Memory module, board assembly and memory system including the same, and method of operating the memory system |
US20140375581A1 (en) * | 2013-06-25 | 2014-12-25 | Panasonic Corporation | Input control method and input control device |
US20150113342A1 (en) * | 2013-10-17 | 2015-04-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device including dummy wordline, memory system, and method of operating memory system |
US20160266795A1 (en) * | 2015-03-13 | 2016-09-15 | Yeong-Jae WOO | Method of operating a memory system having a meta data manager |
US20160357462A1 (en) * | 2015-06-08 | 2016-12-08 | Samsung Electronics Co., Ltd. | Nonvolatile Memory Modules and Data Management Methods Thereof |
-
2017
- 2017-02-22 KR KR1020170023584A patent/KR20180097026A/ko unknown
- 2017-10-17 US US15/785,538 patent/US20180239557A1/en not_active Abandoned
- 2017-11-30 CN CN201711242544.9A patent/CN108459978A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020091850A1 (en) * | 1992-10-23 | 2002-07-11 | Cybex Corporation | System and method for remote monitoring and operation of personal computers |
US20130120925A1 (en) * | 2011-11-10 | 2013-05-16 | Young-Jin Park | Memory module, board assembly and memory system including the same, and method of operating the memory system |
US20140375581A1 (en) * | 2013-06-25 | 2014-12-25 | Panasonic Corporation | Input control method and input control device |
US20150113342A1 (en) * | 2013-10-17 | 2015-04-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device including dummy wordline, memory system, and method of operating memory system |
US20160266795A1 (en) * | 2015-03-13 | 2016-09-15 | Yeong-Jae WOO | Method of operating a memory system having a meta data manager |
US20160357462A1 (en) * | 2015-06-08 | 2016-12-08 | Samsung Electronics Co., Ltd. | Nonvolatile Memory Modules and Data Management Methods Thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109683815A (zh) * | 2018-12-13 | 2019-04-26 | 北京计算机技术及应用研究所 | 一种双控磁盘阵列分层存储方法 |
CN109683815B (zh) * | 2018-12-13 | 2021-03-23 | 北京计算机技术及应用研究所 | 一种双控磁盘阵列分层存储方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180239557A1 (en) | 2018-08-23 |
KR20180097026A (ko) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108804023A (zh) | 数据存储装置及其操作方法 | |
CN107799149A (zh) | 数据存储装置及其操作方法 | |
CN108062962A (zh) | 数据存储装置及其操作方法 | |
CN108459978A (zh) | 包括非易失性存储器装置的数据存储装置及其操作方法 | |
CN110083545A (zh) | 数据存储装置及其操作方法 | |
CN107122317A (zh) | 数据存储装置 | |
CN111414313B (zh) | 数据存储装置及数据存储装置的操作方法 | |
CN109407966B (zh) | 数据存储装置及其操作方法 | |
CN109147854A (zh) | 数据存储装置及其操作方法 | |
CN111916140A (zh) | 控制器及其操作方法以及包括控制器的存储器系统 | |
CN107066201B (zh) | 数据存储装置及其方法 | |
CN109240937A (zh) | 数据存储装置及其操作方法 | |
US10754768B2 (en) | Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof | |
CN109426453B (zh) | 数据存储装置及其操作方法 | |
US20210397364A1 (en) | Storage device and operating method thereof | |
US11782638B2 (en) | Storage device with improved read latency and operating method thereof | |
CN110456981A (zh) | 存储器系统、存储器系统的操作方法以及电子装置 | |
US11281590B2 (en) | Controller, operating method thereof and storage device including the same | |
CN108399929A (zh) | 数据存储装置及其操作方法 | |
CN112905107A (zh) | 数据存储装置及其操作方法 | |
CN114385070B (zh) | 主机、数据存储装置、数据处理系统以及数据处理方法 | |
CN109656471A (zh) | 数据存储设备及其操作方法 | |
US11157401B2 (en) | Data storage device and operating method thereof performing a block scan operation for checking for valid page counts | |
CN107526694A (zh) | 数据存储装置及其操作方法 | |
CN106935265A (zh) | 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180828 |
|
WD01 | Invention patent application deemed withdrawn after publication |