CN107526694A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN107526694A
CN107526694A CN201611031950.6A CN201611031950A CN107526694A CN 107526694 A CN107526694 A CN 107526694A CN 201611031950 A CN201611031950 A CN 201611031950A CN 107526694 A CN107526694 A CN 107526694A
Authority
CN
China
Prior art keywords
data
control unit
storage device
data storage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611031950.6A
Other languages
English (en)
Other versions
CN107526694B (zh
Inventor
申东才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107526694A publication Critical patent/CN107526694A/zh
Application granted granted Critical
Publication of CN107526694B publication Critical patent/CN107526694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种数据存储装置，其包括：非易失性存储器装置；控制单元，其配置为生成其中写入用于控制非易失性存储器装置的工作的描述符；存储器控制单元，其配置为基于描述符向非易失性存储器装置提供控制信号和写入数据；以及电压检测器，其配置为在提供给存储器控制单元的第一工作电压或提供给非易失性存储器装置的第二工作电压下降的情况下向存储器控制单元提供电压降信号。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请在35U.S.C§119(a)下要求于2016年6月17日提交的申请号为10-2016-0075996的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各种实施例通常涉及一种使用非易失存储器装置作为存储介质的数据存储装置。
背景技术
近来，用于计算机环境的范例已经变成普适计算，使得可以在任何时间和任何地方使用计算机系统。由于这个事实，诸如移动电话、数码相机和笔记本电脑的便携式电子设备的使用迅速增加。通常，这种便携式电子设备使用一种利用存储器装置的数据存储装置。数据存储装置用于存储将在便携式电子设备中使用的数据。
使用存储器装置的数据存储装置提供的优点在于，由于没有机械驱动部件，所以稳定性和耐久性优异，信息存取速度高且功耗小。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。
发明内容
各种实施例涉及一种即使在工作电压下降时也能够提高存储在非易失性存储器装置中的数据的可靠性的数据存储装置及其操作方法。
在实施例中，数据存储装置包括：非易失性存储器装置；控制单元，其配置为生成其中写入用于控制非易失性存储器装置工作的描述符；存储器控制单元，其配置为基于所述描述符向非易失性存储器装置提供控制信号和写入数据；以及电压检测器，其配置为在提供给存储器控制单元的第一工作电压或提供给非易失性存储器装置的第二工作电压下降的情况下，向存储器控制单元提供电压降信号。
在实施例中，一种用于操作包括非易失性存储器装置和控制非易失性存储器装置的控制器的数据存储装置的方法，包括：向非易失性存储器装置提供数据；在完全提供数据之前，确定在提供给控制器的第一工作电压和提供给非易失性存储器装置的第二工作电压中的任一个中是否已经发生电压降；以及，在确定发生电压降的情况下，保持对存储数据的数据缓冲存储器的区域的分配。
在实施例中，数据存储装置包括：非易失性存储器装置；控制单元，其配置为生成写入用于控制非易失性存储器装置工作的第一描述符；存储器控制单元，其配置为基于所述第一描述符向非易失性存储器装置提供控制信号和数据；以及电压检测器，其配置为在提供给存储器控制单元的第一工作电压和提供给非易失性存储器装置的第二工作电压中的任一个下降时，向存储器控制单元提供电压降信号，其中，存储器控制单元通过第一描述符向控制单元报告指示已经发生电压降的电力状态信息。
根据所述实施例，即使工作电压下降，也可以将数据稳定地存储在非易失性存储器装置中。
附图说明
图1是示出根据实施例的数据存储装置的框图。
图2是描述根据实施例的由控制单元生成的描述符的图。
图3是描述根据实施例的电压检测器的操作的图。
图4是描述根据实施例的存储器控制单元的操作的图。
图5和图6是描述根据实施例的缓冲管理器的操作的图。
图7是描述根据实施例的控制器的操作的流程图。
图8是示出根据实施例的数据处理系统的框图。
图9是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的框图。
图10是示出图9所示的SSD控制器的框图。
图11是示出安装有根据实施例的数据存储装置的计算机系统的框图。
具体实施方式
在下文中，将参考附图通过实施例的各种示例来描述数据存储装置及其操作方法。
在本发明中，在结合附图阅读以下示例性实施例之后，实现它们的优点、特征和方法将变得更加明显。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以在本发明所属领域的技术人员能够容易地应用本发明的技术构思的程度上详细地描述本发明。
在本文中应当理解，本发明的实施例不限于附图中所示的细节，并且附图不必按比例绘制，并且在一些实例中，可能已将比例扩大以更清楚地描绘本发明的某些特征。尽管本文使用了特定术语，但是应当理解，本文所使用的术语仅用于描述特定实施例的目的，并不意图限定本发明的范围。
如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。应当理解，当元件被称为在另一元件“上”，“连接到”或“耦合到”另一元件时，其可以直接在另一元件上，连接到或耦合到另一元件，或者可以存在中间元件。如本文所使用的，单数形式也旨在包括复数形式，除非上下文另有明确指示。还应当理解，当在本说明书中使用术语“包括(includes)”和/或“包括有(including)”时，其指定存在至少一个所述特征、步骤、操作和/或元件，但不排除存在或增加一个或多个其它特征、步骤、操作和/或其元件。
在下文中，将参考附图并通过实施例的各种示例来描述数据存储装置及其操作方法。
图1是示出根据实施例的数据存储装置100的框图。
参考图1，数据存储装置100可包括非易失性存储器装置120和控制器130。数据存储装置100还包括电源块110。控制器130可包括控制单元140、工作存储器150、存储器控制单元160、电压检测器170、数据缓冲存储器180和缓冲管理器190。
数据存储装置100可存储由诸如移动电话、MP3播放器、手提电脑、台式计算机、游戏机、电视(TV)、车载娱乐信息系统等的主机装置(未示出)存取的数据。数据存储装置100也可被称为存储器系统。
数据存储装置100可根据与主机装置电联接的接口的协议被制造成各种类型存储装置中的任一种。例如，数据存储装置100可被配置为各种存储装置中的任一种，例如固态驱动器，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡类型存储装置，外围组件互连(PCI)卡类型存储装置，总线接口(PCI-E)卡类型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储装置100可被制造成各种类型的封装类型中的任一种。例如，数据存储装置100可被制造成诸如叠层封装(POP)、系统级封装(SIP)、系统级芯片(SOC)、多芯片封装(MCP)、板上芯片封装(COB)、晶片级组合封装(WFP)和晶片级堆叠封装(WSP)的各种类型的封装类型中的任一种。
数据存储装置100可包括电源块110。电源块110可由电源、电源管理集成电路(PMIC)等构成。
电源块110可通过使用从外部装置(未示出)提供的外部电压Vext产生工作电压V1和V2。电源块110可以向控制器130提供工作电压V1和V2。
虽然未示出，但工作电压V1和V2可通过电力线被提供给控制器130的各自的内部块。例如，第一工作电压V1可提供给存储器控制单元160。例如，第二工作电压V2可通过存储器控制单元160提供给非易失性存储器装置120。
非易失性存储器装置120可作为数据存储装置100的存储介质来操作。非易失性存储器装置120可被配置为诸如NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PCRAM)、以及使用过渡金属氧化物的电阻式随机存取存储器(RERAM)的各种类型的非易失性存储器装置中的任何一种。FRAM、MRAM、PCRAM和RERAM是一种能够随机访问存储器单元的非易失性随机存取存储器装置。非易失性存储器装置120可被配置为NAND闪速存储器装置与上述各种类型的非易失性随机存取存储器装置的组合。
非易失性存储器装置120可通过通道CH与控制器130联接。通道CH可表示能够传送诸如命令、地址、控制时钟信号的控制信号和数据的信号线。
控制器130可使用从电源块110提供的工作电压V1来操作。
控制单元140可控制控制器130的总体操作。控制单元140可驱动加载在工作存储器150中的代码类型的指令或算法，即，固件或软件，并且可控制控制器130的内部功能块的操作。控制单元140可由微控制单元(MCU)或中央处理单元(CPU)构成。
工作存储器150可存储将被控制单元140驱动的软件。此外，工作存储器150可存储驱动软件所需的数据。工作存储器150可由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器构成。
存储器控制单元160可基于由控制单元140生成的描述符来控制非易失性存储器装置120。稍后将参考图2详细描述该描述符。存储器控制单元160也可被称为存储器接口单元。
存储器控制单元160可基于描述符向非易失性存储器装置120提供控制信号。控制信号可包括用于控制非易失性存储器装置120的命令、地址、控制时钟信号等。存储器控制单元160可基于描述符将存储在数据缓冲存储器180中的数据提供给非易失性存储器装置120。存储器控制单元160可包括用于生成并驱动控制信号和数据的输入/输出驱动器(IO驱动器)161。
电压检测器170可检测从电源块110提供给控制器130的工作电压V1和V2的电压水平。基于检测工作电压V1和V2的电压水平的结果，电压检测器170可向存储器控制单元160提供电压降信号VD。稍后将参考图3详细描述电压检测器170的操作。
数据缓冲存储器180可临时存储待被存储在非易失性存储器装置120中的数据。数据缓冲存储器180可缓冲从非易失性存储器装置120中读取的数据。尽管未示出，为了方便管理数据缓冲存储器180可被分为多个区域。
缓冲管理器190可将数据缓冲存储器180分为多个区域。缓冲管理器190可分配或释放数据缓冲存储器180的区域。区域的分配可表示其中数据被存储在相应区域中的状态或者表示存储在相应区域中的数据有效。区域的释放可以表示其中数据没有被存储在相应区域中的状态或者表示存储在相应区域中的数据无效。
缓冲管理器190可生成并管理缓冲存储器管理表以分配或释放数据缓冲存储器180的区域。
缓冲管理器190可根据从存储器控制单元160提供的缓冲释放信号RB来释放数据缓冲存储器180的区域。缓冲管理器190可根据从存储器控制单元160提供的缓冲保持信号MB保持数据缓冲存储器180的区域的分配。稍后将参考图5和图6详细描述缓冲管理器190的操作。
图2是描述根据实施例由图1的控制单元140生成的描述符DSC的图。
参考图2，描述符DSC可表示工作命令，在所述工作命令中将被存储器控制单元160处理以控制非易失性存储器装置120的任务被写入。描述符DSC可由控制单元140生成，并且由存储器控制单元160解码并执行。为此，描述符DSC可包括由控制单元140或由控制单元140驱动的固件管理的固件管理信息FMI、存储器控制单元160的操作所需的存储器控制单元操作信息MCUOI以及存储器控制单元160参考的以控制非易失性存储器装置120的非易失性存储器装置控制信息NVMCI。
固件管理信息FMI可包括在生成描述符DSC时分配的描述符标识符ID和存储描述符DSC的工作存储器150的地址DSCADD。
此外，固件管理信息FMI可包括作为描述符DSC的处理结果、被报告给控制单元140的非易失性存储器装置120的状态信息ST和指示工作电压V1和V2是否下降的电源状态信息PWST。通过参考非易失性存储器装置120的状态信息ST和电源状态信息PWST，控制单元140可以为诸如根据描述符DSC执行的错误处理操作的操作执行后续措施。
存储器控制单元操作信息MCUOI可包括指示诸如待被非易失性存储器装置120执行的读取或写入操作的操作的操作信息OP。存储器控制单元操作信息MCUOI可进一步包括待被存储在非易失性存储器装置120中的数据被存储于其中的数据缓冲存储器180的地址DBADD或从非易失性存储器装置120读取的数据的将被存储于其中的数据缓冲存储器180的地址DBADD。
非易失性存储器装置控制信息NVMCI可包括将提供给非易失性存储器装置120的命令CMD和地址ADD，以及表示存储在非易失性存储器装置120中的数据的大小或者从非易失性存储器装置120中读取的数据的大小的数据大小信息DTS。
图3是描述根据实施例的图1的电压检测器170的操作的图表。如上所述，第一工作电压V1是提供给控制器130的内部功能块的工作电压，第二工作电压V2是提供给非易失性存储器装置120的工作电压。
电压检测器170可检测第一工作电压V1的电平是否小于第一阈值电压Vth1的电平。当第一工作电压V1的电平小于第一阈值电压Vth1的电平时，电压检测器170可向存储器控制单元160提供指示已经发生电压降的电压降信号VD。
电压检测器170可检测第二工作电压V2的电平是否小于第二阈值电压Vth2的电平。当第二工作电压V2的电平小于第二阈值电压Vth2的电平时，电压检测器170可向存储器控制单元160提供指示已经发生电压降的电压降信号VD。
即，当在第一工作电压V1和第二工作电压V2中的任一个中发生电压降时，电压检测器170可向存储器控制单元160提供电压降信号VD。
图4是描述根据实施例的图1的存储器控制单元160的操作的图。例如，基于描述符控制非易失性存储器装置120的写入操作的存储器控制单元160的控制信号和数据的传输过程在图4中被示出。
存储器控制单元160可向非易失性存储器装置120提供命令写入操作的第一命令CMD1。存储器控制单元160可向非易失性存储器装置120提供其中将要存储数据的非易失性存储器装置120的存储器单元的地址ADD。
存储器控制单元160可向非易失性存储器装置120提供数据D1至Dn。将数据D1至Dn提供给非易失性存储器装置120的时段将被定义为数据输入时段Din。在数据输入时段Din之后，存储器控制单元160可基于从电压检测器170提供的电压降信号VD向缓冲管理器190提供缓冲保持信号MB或缓冲释放信号RB。
当在数据输入时段Din结束之前，即在数据的提供完成之前，接收到电压降信号VD时，存储器控制单元160可向缓冲管理器190提供缓冲保持信号MB。相反地，当在数据输入时段Din结束之前没有接收到电压降信号VD时，则存储器控制单元160可向缓冲管理器190提供缓冲释放信号RB。
在数据输入时段Din之后，存储器控制单元160可向非易失性存储器装置120提供命令启动内部操作ITOP的第二命令CMD2。内部操作ITOP可表示其中数据D1至Dn实际被存储在非易失性存储器装置120的存储器单元中的操作。此外，第二命令CMD2的传输过程可被省略。
在内部操作时间tITOP或tPROG过去之后，存储器控制单元160可向非易失性存储器装置120提供用于确定非易失性存储器装置120的状态的第三命令CMD3。非易失性存储器装置120可向存储器控制单元160提供由状态信息ST所表示的执行的写入操作的结果，即，写入操作是否已经通过或失败。
在接收到非易失性存储器装置120的状态信息ST之后，基于从非易失性存储装置120提供的状态信息ST和电压检测器170提供的电压降信号VD，存储器控制单元160可通过描述符DSC向控制单元140报告非易失性存储器装置120的状态信息ST和电源状态信息PWST。
图5和图6是描述根据实施例的图1的缓冲管理器190的操作的简图。图5示出当接收到缓冲释放信号RB时缓冲管理器190的操作，并且图6示出当接收到缓冲保持信号MB时缓冲管理器190的操作。在描述图5和图6时，假定数据缓冲存储器180的第一区域A1被分配(ALC)以存储图4的数据D1至Dn。在图5和图6的缓冲存储器管理表中，符号“O”可表示相应的区域被分配，符号“X”可表示相应的区域从分配中释放。
参考图5，如果在数据输入时段Din之后接收到缓冲释放信号RB，则缓冲管理器190可释放存储数据D1至Dn的第一区域A1的分配。即，缓冲管理器190可更新缓冲存储器管理表以指示第一区域A1从分配中释放。
即使数据D1至Dn实际上没有被擦除，但由缓冲管理器190从分配中释放的第一区域A1被认为是其中没有存储数据的区域。从分配中释放的第一区域A1可被重新分配以存储其他数据。
参考图6，如果在数据输入时段Din之后接收到缓冲保持信号MB，则缓冲管理器190可保持其中存储数据D1至Dn的第一区域A1的分配。即，如果在数据输入时段Din之后接收到缓冲保持信号MB，则缓冲管理器190可不释放其中存储数据D1至Dn的第一区域A1的分配。即，缓冲管理器190可保持缓冲存储器管理表以指示第一区域A1被分配。
如果保持第一区域A1的分配，则第一区域A1不会被重新分配以存储其他数据。这表示存储在第一区域A1中的数据D1至Dn可与之前一样连续被存取。存储在第一区域A1中的数据D1至Dn可用于控制单元140的错误处理操作。
图7是描述根据实施例的控制器130的操作的流程图。下面将参照图1和图7的控制器130详细描述控制器130的操作。
参考图7，在步骤S105，基于由控制单元140生成的描述符，存储器控制单元160可向非易失性存储器装置120提供写入命令和地址。
在步骤S110，基于所述描述符，存储器控制单元160可向非易失性存储器装置120提供存储在数据缓冲存储器180中的写入数据。即，如在图4中所示的数据输入时段Din中一样，存储器控制单元160可向非易失性存储器装置120传输写入数据。
在步骤S115，存储器控制单元160可确定是否已经发生电压降。例如，存储器控制单元160可在写入数据被完全提供之前确定是否已经从电压检测器170接收到电压降信号VD。
当确定没有发生电压降(S115＝否)时，该过程可进入到步骤S120。
在步骤S120，存储器控制单元160可向缓冲管理器190提供缓冲释放信号RB。
在步骤S125，根据从存储器控制单元160提供的缓冲释放信号RB，缓冲管理器190可释放其中存储写入数据的区域的分配。例如，缓冲管理器190可更新缓冲存储器管理表使得存储有写入数据的区域从分配中释放。
在步骤S130，在经过内部操作时间tITOP之后，存储器控制单元160可确定非易失性存储器装置120的状态。例如，存储器控制单元160可向非易失性存储器装置120提供用于确定非易失性存储器装置120的状态的命令。非易失性存储器装置120可根据这种命令向存储器控制单元160提供状态信息ST，即，指示写入操作是否已经通过或失败的信息。
在步骤S135，存储器控制单元160可通过描述符向控制单元140报告非易失性存储器装置120的状态信息ST和电源状态信息PWST。由于没有发生电压降，电源状态信息PWST可以表示正常。
相反，当确定已经发生了电压降时(S115＝是)，该过程可进入到步骤S150。
在步骤S150，存储器控制单元160可向缓冲管理器190提供缓冲保持信号MB。
在步骤S155，根据从存储器控制单元160提供的缓冲保持信号MB，缓冲管理器190可保持存储有写入数据的区域的分配。
在步骤S160，在经过内部操作时间tITOP之后，存储器控制单元160可确定非易失性存储器装置120的状态。例如，存储器控制单元160可向非易失性存储器装置120提供用于确定非易失性存储器装置120的状态的命令。非易失性存储器装置120可根据这种命令向存储器控制单元160提供状态信息ST，即，指示写入操作是否已经通过或失败的信息。
在步骤S165，存储器控制单元160可通过描述符向控制单元140报告非易失性存储器装置120的状态信息ST和电源状态信息PWST。由于已经发生电压降，电源状态信息PWST可以表示电压降发生。
在步骤S170，控制单元140可再次对写入数据执行写操作。即，基于来自存储器控制单元160报告的电源状态信息PWST，控制单元140可确定写入数据被不稳定地输入。控制单元140可对写入数据执行错误处理操作。例如，控制单元140可生成新的描述符，使得再次执行保存在数据缓冲存储器180中的写入数据的写入操作。存储器控制单元160可基于新生成的描述符执行从步骤S105开始的写入处理。
图8是说明根据实施例的数据处理系统1000的框图。
参考图8，数据处理系统1000可包括主机装置1100和数据存储装置1200。
数据存储装置1200可包括控制器1210和非易失性存储器装置1220。数据存储装置1200可通过联接到诸如移动电话、MP3播放器、手提电脑、台式计算机、游戏机、电视(TV)、车载式信息娱乐系统等的主机装置1100而被使用。数据存储装置1200也被称为存储器系统。
控制器1210可包括主机接口单元1211、控制单元1212、存储器接口单元1213、随机存取存储器1214和纠错码(ECC)单元1215。
主机接口单元1211可连接主机装置1100和控制器1210。例如，主机接口单元1211可通过诸如通用串行总线(USB)协议、通用闪速存储器(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、串行总线(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议，小型计算机系统接口(SCSI)协议和串行连接SCSI(SAS)协议的各种接口协议中的一个与主机装置1100通信。
控制单元1212可控制控制器1210的总体操作来响应来自主机装置1100的请求。控制单元1212可驱动用于控制非易失性存储器装置1220的固件或软件。
随机存取存储器1214可用作控制单元1212的工作存储器。随机存取存储器1214可用作临时存储从非易失性存储器装置1220读出的数据或者从主机装置1100提供的数据的缓冲存储器。
存储器接口单元1213可连接控制器1210和非易失性存储器装置1220。存储器接口单元1213可向非易失性存储器装置1220提供命令和地址。此外，存储器接口单元1213可与非易失性存储器装置1220交换数据。
ECC单元1215可使用预定的纠错码对将存储在非易失性存储器装置1220中的数据进行编码。此外，ECC单元1215可使用预定的纠错码对从非易失性存储器装置1220读出的数据进行解码。
非易失性存储器装置1220可用作数据存储装置1200的存储介质。非易失性存储器装置1220可包括多个非易失性存储器芯片或管芯NVM_1至NVM_k。
控制器1210和非易失性存储器装置1220可被制造成各种数据存储装置中的任一种。例如，控制器1210和非易失性存储器装置1220可集成到一个半导体装置中，并且可被制造成MMC、eMMC、RS-MMC和微MMC形式的多媒体卡、SD、小型SD和微型SD形式的安全数字卡、通用串行总线(USB)存储装置、通用闪速存储器(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒等的任一种。
图9是示出根据实施例的包括固态驱动器(SSD)的数据处理系统2000的框图。
如图9所示，数据处理系统2000可包括主机装置2100和固态驱动器(SSD)2200。
SSD2200可包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
SSD控制器2210响应于来自主机装置2100的请求可访问非易失性存储器装置2231至223n。
缓冲存储器装置2220可将数据临时存储在非易失性存储器装置2231至223n中。此外，缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n中读出的数据。临时存储在缓冲存储器装置2220中的数据可在SSD控制器2210的控制下被传输到主机装置2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可通过多个通道CH1至CHn与SSD控制器2210分别联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源2240可将通过电源连接器2260输入的电源PWR提供到SSD 2200的内部。电源2240可包括辅助电源2241。辅助电源2241可提供电源以使SSD 2200在突然发生断电时正常地终止。辅助电源2241可包括能够对电源PWR充电的大容量电容器。
SSD控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等。根据主机装置2100和SSD 2200之间的接口方案，信号连接器2250可通过诸如通用闪速存储器(UFS)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)和串行总线(PCI-E)协议等的连接器配置。
图10是示出图9所示的SSD控制器2210的框图。
参考图10，SSD控制器2210可包括存储器接口单元2211、主机接口单元2212、纠错码(ECC)单元2213、控制单元2214和随机存取存储器2215。
存储器接口单元2211可向非易失性存储器装置2231至223n提供诸如命令和地址的控制信号。此外，存储器接口单元2211可与非易失性存储器装置2231至223n交换数据。存储器接口单元2211可在控制单元2214的控制下将从缓冲存储器装置2220传输的数据分配到各个通道CH1至CHn。此外，存储器接口单元2211可在控制单元2214的控制下将从非易失性存储器装置2231至223n中读出的数据传输到缓冲存储器装置2220。
主机接口单元2212可提供对应于主机装置2100的协议的关于SSD2200的接口连接。例如，主机接口单元2212可通过通用闪速存储器(UFS)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、外围组件互连(PCI)和串行总线(PCI-E)协议中的任一个与主机装置2100通信。此外，主机接口单元2212可执行支持主机装置2100的磁盘模拟功能以将SSD 2200识别为硬盘驱动器(HDD)。
控制单元2214可分析并处理从主机装置2100输入的信号SGL。控制单元2214可根据用于驱动SSD 2200的固件或软件控制缓冲存储器装置2220和非易失性存储器装置2231至223n的操作。随机存取存储器2215可用作用于驱动固件或软件的工作存储器。
ECC单元2213可在存储在缓冲存储器装置2220中的数据之中生成待被传输到非易失性存储器装置2231至223n的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置2231至223n中。ECC单元2213可检测从非易失性存储器装置2231至223n读出的数据的错误。当检测到的错误在可校正范围内时，ECC单元2213可校正检测到的错误。
图11是示出根据实施例的安装有数据存储装置的计算机系统3000的框图。
如图11所示，计算机系统3000包括电联接到系统总线3700的网络适配器3100、中央处理单元(CPU)3200、数据存储装置3300、随机存取存储器(RAM)3400、只读存储器(ROM)3500和用户接口3600。数据存储装置3300可由图1所示的数据存储装置100、图8所示的数据存储装置1200或图9所示的SSD 2200配置。
网络适配器3100可在计算机系统3000和外部网络之间提供接口连接。中央处理单元3200可执行用于驱动驻留在RAM 3400的操作系统或应用程序的总体操作处理。
数据存储装置3300可存储计算机系统3000中所需的通用数据。例如，用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可存储在数据存储装置3300中。
RAM 3400可用作计算机系统3000的工作存储器。在启动时，从数据存储装置3300中读出的操作系统、应用程序、各种程序模块和驱动程序所需的程序数据被加载到RAM3400中。在操作系统被驱动之前激活的基本输入/输出系统(BIOS)可存储在ROM 3500中。计算机系统3000和用户之间的信息交换可通过用户接口3600来实现。
虽然上面已经描述了各种实施例，但是本领域技术人员应理解所描述的实施例仅是示例。因此，本文所描述的数据存储装置及其操作方法不应基于所描述的实施例被限定。

Claims (20)

1.一种数据存储装置，其包括：
非易失性存储器装置；
控制单元，其配置为生成包括用于控制所述非易失性存储器装置的任务的描述符；
存储器控制单元，其配置为基于所述描述符向所述非易失性存储器装置提供控制信号和写入数据；和
电压检测器，其配置为当提供给所述存储器控制单元的第一工作电压和提供给所述非易失性存储器装置的第二工作电压中的至少一个下降时，向所述存储器控制单元提供电压降信号。
2.根据权利要求1所述的数据存储装置，进一步包括：
数据缓冲存储器，其配置为临时存储所述写入数据；和
缓冲管理器，其配置为管理所述数据缓冲存储器的区域的分配和释放。
3.根据权利要求2所述的数据存储装置，其中，当在所述写入数据的提供完成之前接收到所述电压降信号时，所述存储器控制单元向控制存储有所述写入数据的区域的分配的所述缓冲管理器提供缓冲保持信号而不释放分配。
4.根据权利要求3所述的数据存储装置，其中，所述缓冲管理器根据所述缓冲保持信号保持存储有所述写入数据的区域的分配。
5.根据权利要求3所述的数据存储装置，其中，所述存储器控制单元通过所述描述符向所述控制单元报告指示已经发生电压降的电源状态信息。
6.根据权利要求5所述的数据存储装置，其中，所述控制单元基于所述电源状态信息对所述写入数据再次执行写入操作。
7.根据权利要求2所述的数据存储装置，其中当在所述写入数据的提供完成之前没有接收到所述电压降信号时，所述存储器控制单元向所述缓冲管理器提供缓冲释放信号以控制存储有所述写入数据的所述区域的分配来释放分配。
8.根据权利要求7所述的数据存储装置，其中所述缓冲管理器根据所述缓冲释放信号释放存储有所述写入数据的区域的分配。
9.根据权利要求1所述的数据存储装置，其中当所述第一工作电压的电平小于第一阈值电压的电平时，所述电压检测器向所述存储器控制单元提供所述电压降信号。
10.根据权利要求1所述的数据存储装置，其中当所述第二工作电压的电平小于第二阈值电压的电平时，所述电压检测器向所述存储器控制单元提供所述电压降信号。
11.一种用于操作数据存储装置的方法，其包括非易失性存储器装置和控制所述非易失性存储器装置的控制器，所述方法包括：
向所述非易失性存储器装置提供数据；
在完全提供所述数据之前，确定在提供给所述控制器的第一工作电压和提供给所述非易失性存储器装置的第二工作电压中的至少一个中是否已经发生电压降；并且
当确定已经发生电压降时，保持对存储所述数据的数据缓冲存储器的区域的分配。
12.根据权利要求11所述的方法，进一步包括：
再次对所述数据执行写入操作。
13.根据权利要求11所述的方法，进一步包括：
当确定没有发生所述电压降时，释放对存储所述数据的所述数据缓冲存储器的所述区域的分配。
14.一种数据存储装置，其包括：
非易失性存储器装置；
控制单元，其配置为生成包括用于控制所述非易失性存储器装置的任务的第一描述符；
存储器控制单元，其配置为基于所述第一描述符向所述非易失性存储器装置提供控制信号和数据；和
电压检测器，其配置为当提供给所述存储器控制单元的第一工作电压和提供给所述非易失性存储器装置的第二工作电压中的至少一个下降时，向所述存储器控制单元提供电压降信号，
其中，所述存储器控制单元通过所述第一描述符向所述控制单元报告指示已经发生电压降的电力状态信息。
15.根据权利要求14所述的数据存储装置，其中，所述控制单元通过参考所述电源状态信息对根据所述第一描述符执行的数据的写入操作执行错误处理操作。
16.根据权利要求15所述的数据存储装置，其中，所述控制单元生成用于再次执行所述数据的写入操作的第二描述符。
17.根据权利要求16所述的数据存储装置，其中，所述存储器控制单元基于所述第二描述符向所述非易失性存储器装置再次提供所述控制信号和所述数据。
18.根据权利要求14所述的数据存储设备，进一步包括：
数据缓冲存储器，其配置为存储所述数据；和
缓冲管理器，其配置为管理所述数据缓冲存储器的区域的分配和释放。
19.根据权利要求18所述的数据存储装置，其中，所述存储器控制单元基于所述电压降信号向所述缓冲管理器提供缓冲保持信号。
20.根据权利要求19所述的数据存储装置，其中，所述缓冲管理器根据所述缓冲保持信号保持对存储有所述数据的所述数据缓冲存储器的区域的分配。
CN201611031950.6A 2016-06-17 2016-11-22 数据存储装置及其操作方法 Active CN107526694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0075996 2016-06-17
KR1020160075996A KR102609473B1 (ko) 2016-06-17 2016-06-17 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN107526694A true CN107526694A (zh) 2017-12-29
CN107526694B CN107526694B (zh) 2021-05-04

Family

ID=60660160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611031950.6A Active CN107526694B (zh) 2016-06-17 2016-11-22 数据存储装置及其操作方法

Country Status (4)

Country Link
US (1) US10073637B2 (zh)
KR (1) KR102609473B1 (zh)
CN (1) CN107526694B (zh)
TW (1) TWI727985B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283566B2 (en) * 2017-06-01 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with through-stack contact via structures and method of making thereof
TWI798034B (zh) * 2022-03-23 2023-04-01 慧榮科技股份有限公司 記憶體控制器與資料處理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044295A (zh) * 2009-10-16 2011-05-04 三星电子株式会社 非易失性存储器系统以及在电源中断期间保存数据的方法
US20120011298A1 (en) * 2010-07-07 2012-01-12 Chi Kong Lee Interface management control systems and methods for non-volatile semiconductor memory
CN102473141A (zh) * 2010-03-26 2012-05-23 松下电器产业株式会社 非易失性存储装置以及存储控制器
US20130301373A1 (en) * 2012-05-14 2013-11-14 Eugene Jinglun Tam Memory Chip Power Management
US9224433B1 (en) * 2014-04-09 2015-12-29 Altera Corporation Method and apparatus for power supply aware memory access operations in an integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371709A (en) * 1993-04-01 1994-12-06 Microchip Technology Incorporated Power management system for serial EEPROM device
US6822899B1 (en) * 2002-12-23 2004-11-23 Cypress Semiconductor Corporation Method of protecting flash memory from data corruption during fast power down events
JP4870409B2 (ja) * 2004-10-26 2012-02-08 三星電子株式会社 不揮発性メモリ装置及びそれのプログラム方法
US7551617B2 (en) * 2005-02-08 2009-06-23 Cisco Technology, Inc. Multi-threaded packet processing architecture with global packet memory, packet recirculation, and coprocessor
JP4881856B2 (ja) * 2005-03-28 2012-02-22 パナソニック株式会社 記憶装置
US20070130390A1 (en) * 2005-11-21 2007-06-07 Yi-Hsien Hao Method and apparatus for effective package memory bandwidth management
US7716397B2 (en) * 2007-07-03 2010-05-11 Lsi Corporation Methods and systems for interprocessor message exchange between devices using only write bus transactions
WO2009039222A2 (en) * 2007-09-19 2009-03-26 Marvell World Trade Ltd. Flexible sequencer design architecture for solid state memory controller
US9483096B2 (en) * 2013-12-06 2016-11-01 Sandisk Technologies Llc Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044295A (zh) * 2009-10-16 2011-05-04 三星电子株式会社 非易失性存储器系统以及在电源中断期间保存数据的方法
CN102473141A (zh) * 2010-03-26 2012-05-23 松下电器产业株式会社 非易失性存储装置以及存储控制器
US20120011298A1 (en) * 2010-07-07 2012-01-12 Chi Kong Lee Interface management control systems and methods for non-volatile semiconductor memory
US20130301373A1 (en) * 2012-05-14 2013-11-14 Eugene Jinglun Tam Memory Chip Power Management
US9224433B1 (en) * 2014-04-09 2015-12-29 Altera Corporation Method and apparatus for power supply aware memory access operations in an integrated circuit

Also Published As

Publication number Publication date
KR20170142483A (ko) 2017-12-28
KR102609473B1 (ko) 2023-12-04
CN107526694B (zh) 2021-05-04
US10073637B2 (en) 2018-09-11
TW201800931A (zh) 2018-01-01
US20170364286A1 (en) 2017-12-21
TWI727985B (zh) 2021-05-21

Similar Documents

Publication Publication Date Title
TWI703571B (zh) 數據儲存裝置及其操作方法
CN111414312B (zh) 数据存储装置及其操作方法
CN111506516A (zh) 数据存储装置及数据存储装置的操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN106920575B (zh) 数据存储装置及其操作方法
CN109933280A (zh) 数据存储装置及其操作方法
CN107122317A (zh) 数据存储装置
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
CN109407966B (zh) 数据存储装置及其操作方法
CN110286847B (zh) 数据存储装置及其操作方法
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN107066201B (zh) 数据存储装置及其方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN110489056A (zh) 控制器以及包括该控制器的存储器系统
CN109240937A (zh) 数据存储装置及其操作方法
CN108399929B (zh) 数据存储装置及其操作方法
CN109426453A (zh) 数据存储装置及其操作方法
US11042326B2 (en) Data storage device and operating method thereof
CN107526694A (zh) 数据存储装置及其操作方法
CN110456981A (zh) 存储器系统、存储器系统的操作方法以及电子装置
CN109656471A (zh) 数据存储设备及其操作方法
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10515693B1 (en) Data storage apparatus and operating method thereof
CN109697137A (zh) 数据存储装置及其操作方法
US11429530B2 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant