CN102473141A - 非易失性存储装置以及存储控制器 - Google Patents

非易失性存储装置以及存储控制器 Download PDF

Info

Publication number
CN102473141A
CN102473141A CN2011800031042A CN201180003104A CN102473141A CN 102473141 A CN102473141 A CN 102473141A CN 2011800031042 A CN2011800031042 A CN 2011800031042A CN 201180003104 A CN201180003104 A CN 201180003104A CN 102473141 A CN102473141 A CN 102473141A
Authority
CN
China
Prior art keywords
mode
copy
page
replication
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800031042A
Other languages
English (en)
Other versions
CN102473141B (zh
Inventor
须藤正人
本多利行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102473141A publication Critical patent/CN102473141A/zh
Application granted granted Critical
Publication of CN102473141B publication Critical patent/CN102473141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明的存储控制器(103)的访问控制部(108)当向复制目的地区块的页复制保存在非易失性存储器(104)的复制源区块内的页中的数据时，按照保存在复制模式保存区域的复制模式，将保存在与第1复制方式相对应的页中的数据，在纠错控制部(109)纠错之后向复制目的地区块的页复制，将保存在与第2复制方式相对应的页中的数据，不进行纠错控制部(109)的纠错即向复制目的地区块的页复制，并将与复制目的地区块相关联的复制模式变更为与复制源区块的复制模式不同的复制模式。

Description

非易失性存储装置以及存储控制器
技术领域
本发明涉及控制闪存(flash memory)等非易失性存储器(nonvolatile memory)的存储控制器、以及具备该存储控制器的非易失性存储装置，尤其是涉及利用非易失性半导体存储器的非易失性存储装置的数据写入方法。
背景技术
作为一种记录音乐内容和映像内容等数字数据的介质的半导体存储卡使用闪存等非易失性半导体存储器作为其存储元件。
在作为电可擦除的非易失性半导体存储器的一种的NAND型闪存中，进行数据的写入时，无法在已记录区域进行新数据的重写(overwrite)，必须在处于数据已擦除的状态的区域进行写入。
因此，在对区块(block)内的中途的一部分区域进行数据的改写时，要进行在已擦除的区块写入新的数据、将除了作为改写对象的页以外的区块内的所有数据复制到该已擦除区块(deleted block)的区块改写处理。
一种在如上所述数据的改写发生在非易失性存储器的区块的一部分时，高速地进行改写处理并且确保数据的可靠性的技术已被公开(例如，专利文献1)。
具体而言，通过不进行纠错的芯片复制(chip copy)进行从非改写数据的旧区块向新区块的复制处理，并记录在该区块发生了芯片复制的次数。而且，当次数达到某一定次数时，通过进行纠错的通常复制进行从非改写数据的旧区块向新区块的复制处理。
但是，上述复制处理所花费的时间在通常复制与芯片复制时不同，数据写入的处理时间产生偏差。因此，在对非易失性存储器进行数据的写入和读出的访问装置(accessdevice)中，当实施语音或视频等内容数据的实时写入(real-time writing)时，为了在写入时间产生偏差或写入时间长时也能够实施实时写入，需要增加访问装置中搭载的缓冲器容量，从而导致成本增大。
专利文献1：日本专利公开公报特开2005-78378号
发明内容
本发明的目的在于提供一种非易失性存储装置以及存储控制器，在非易失性存储装置中进行数据的写入时，既保持数据的可靠性又使来自于访问装置的数据写入的处理时间均匀，从而能够削减访问装置中搭载的缓冲器容量，降低成本。
本发明所提供的非易失性存储装置包括：具有多个作为擦除单位的包含多页作为写入单位的页的区块的非易失性存储器；以及对所述非易失性存储器进行数据的写入和读出的存储控制器，所述非易失性存储器具有可将用于决定对各区块复制数据的方式的复制模式与各区块关联起来加以保存的复制模式保存区域，所述存储控制器具备：控制对所述非易失性存储器的数据的写入动作和读出动作的访问控制部；以及对存储在所述非易失性存储器中的数据进行纠错的纠错控制部，所述复制模式具有从第1复制模式到第N复制模式的N种(N为2以上的自然数)复制模式，所述第1至第N复制模式的各复制模式针对每页规定在所述纠错控制部纠错后复制数据的第1复制方式、以及不进行所述纠错控制部的纠错即复制数据的第2复制方式的其中之一，所述各页在所述第1至第N复制模式中的一个以上的复制模式中与所述第1复制方式相对应，在其他的复制模式中与所述第2复制方式相对应，所述访问控制部当向复制目的地区块的页复制保存在复制源区块内的页中的数据时，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错即向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为与所述复制源区块的复制模式不同的复制模式。
根据上述结构，在非易失性存储装置中进行数据的写入时，既保持数据的可靠性又使来自于访问装置的数据写入的处理时间均匀，从而能够削减访问装置中搭载的缓冲器容量，降低成本。
附图说明
图1是表示本发明的一实施方式的非易失性存储系统的结构的方框图。
图2是用于说明图1所示的非易失性存储器的内部结构的一例的示意图。
图3是用于说明图1所示的非易失性存储器的物理区块的内部结构的一例的示意图。
图4是表示图1所示的逻辑/物理转换表的结构的一例的图。
图5是表示图1所示的空区块管理表的结构的一例的图。
图6是用于说明图1所示的非易失性存储器的各物理区块的物理页的数据结构的一例的示意图。
图7是用于说明图1所示的非易失性存储装置的写入动作的一例的流程图。
图8是说明从图1所示的非易失性存储器的物理区块的起始物理页中读出复制模式的处理的一例的示意图。
图9是说明复制图1所示的非易失性存储器的物理区块的最初的非改写数据的写入前物理页复制处理的一例的示意图。
图10是说明图1所示的非易失性存储器的物理区块的新数据的写入处理的一例的示意图。
图11是说明复制图1所示的非易失性存储器的物理区块的下一非改写数据的写入后物理页复制处理的一例的示意图。
图12是说明在本实施方式中物理区块的复制模式为“0”时的复制处理的一例的示意图。
图13是说明在本实施方式中物理区块的复制模式为“1”时的复制处理的一例的示意图。
图14是说明本实施方式中的物理区块的其他复制模式的一例的示意图。
具体实施方式
下面，参照附图对本发明的一实施方式的非易失性存储系统进行说明。
图1是表示本发明的一实施方式的非易失性存储系统的结构的方框图。图1所示的非易失性存储系统为非易失性存储系统的一例，具有访问装置101以及非易失性存储装置102。非易失性存储装置102可与访问装置101进行通信，根据来自访问装置101的指示进行数据的写入和读出。非易失性存储装置102例如为半导体存储卡，是非易失性存储装置的一例。访问装置101是对非易失性存储装置102进行数据的写入和读出的主机设备，适合于例如数码相机、移动电话、录像机、计算机等。
非易失性存储装置102具备存储控制器103以及非易失性存储器104。存储控制器103是接收来自访问装置101的指令、控制对非易失性存储器104的数据写入和读出的半导体电路。非易失性存储器104是可无电源保持数据的闪存。
存储控制器103具有主机接口105、逻辑/物理转换表106、空区块管理表107、访问控制部108以及纠错控制部109。
主机接口105在与访问装置101之间进行指令和数据的交换。逻辑/物理转换表106是将访问装置101指定的逻辑地址转换为非易失性存储器104内的物理地址的表，保存在非易失性存储器104的物理区块中保存的数据的逻辑地址与物理地址的对应信息。空区块管理表107是管理非易失性存储器104内的物理区块的使用状况的表。
访问控制部108是控制对非易失性存储器104的数据写入和读出的半导体电路。纠错控制部109是实施非易失性存储器104的数据纠错的半导体电路。此外，访问控制部108和纠错控制部109的结构并不特别限定于上述专用电路，也可以通过由存储控制器103内的CPU(Central Processing Unit，中央处理器)执行存储在指定的存储器中的指定的软件，实现访问控制器108和纠错控制部109的功能。
非易失性存储器104是具有多个作为数据的擦除单位的物理区块的多值NAND型闪存，可保存内容数据或文件系统数据等主机数据。
图2是用于说明非易失性存储器104的内部结构的一例的示意图。非易失性存储器104例如包括从PB0到PB1023的1024个物理区块。物理区块为非易失性存储器104的擦除单位，例如每一物理区块的容量为512KB(千字节)。
图3是用于说明一个物理区块的内部结构的示意图。物理区块PB例如包括从PP0到PP127的128个物理页。物理页是非易失性存储器104中的写入的最小单位。在进行写入时，从编号小的物理页依次写入。每一物理页的容量例如为数据保存用的4KB与管理信息保存用的128B相加的值。
图4是表示逻辑/物理转换表106的结构的一例的图。逻辑/物理转换是指将根据访问装置101指定的逻辑地址得到的逻辑区块(LB)的逻辑地址转换为非易失性存储器104的物理区块(PB)的物理地址的处理。
逻辑/物理转换表106是为了进行上述逻辑/物理转换，将写入有主机数据的物理区块的物理地址与逻辑区块的逻辑地址对应起来加以存储的表。在相对于逻辑区块不存在写入有主机数据的物理区块时，将表示未分配的值设定为与该逻辑区块的逻辑地址相对应的物理地址。
图5是表示空区块管理表107的结构的一例的图。空区块管理表107是表示各物理区块是作为写入有主机数据的区块使用的使用中区块、还是未被使用的空区块的表。
在图中的“物理区块”一栏中保存物理区块的物理地址(PB0至PB1023)，在“状态”一栏中保存有“使用中”或“空”，使用中表示作为写入有主机数据的区块使用，空表示是未被使用的空区块。访问控制部108在进行写入时，参照空区块管理表107，获取成为空的物理区块的物理地址，并在该物理区块进行写入。
图6是用于说明各物理区块的物理页的数据结构的一例的示意图。物理页PP0包括用于保存主机数据的4KB的数据区域和用于保存管理信息的128B的冗长区域。在冗长区域中保存数据区域的ECC(errorcorrection code，纠错码)、用于决定进行页复制时的模式的复制模式、页地址等其他信息、以及冗长区域的ECC(纠错码)，在冗长区域内的复制模式保存区域CA中保存用于决定复制各物理区块的数据的方式的复制模式。作为复制模式，例如设定“0”或“1”。如此，非易失性存储器104具有可将用于决定对各物理区块复制数据的方式的复制模式与各区块关联起来加以保存的复制模式保存区域CA。
物理页PP1至127包括用于保存主机数据的4KB的数据区域和用于保存管理信息的128B的冗长区域。在冗长区域中保存数据区域的ECC(纠错码)、页地址等其他信息、以及冗长区域的ECC(纠错码)。
此外，保存复制模式的物理页并不特别限定于上述例子，能够实现在其他物理页中设置保存复制模式的复制模式保存区域，或在所有物理页中设置保存复制模式的复制模式保存区域等各种变更。
(主机数据的写入处理)
图7是用于说明访问装置101向非易失性存储装置102发送了写入指令、写入逻辑地址以及写入数据时非易失性存储装置102的写入动作的一例的流程图。下面，利用图7所示的流程图和图8至图11，对在本实施方式中，通过从复制源区块向复制目的地区块复制数据写入来自访问装置101的主机数据(写入数据)的处理进行说明。
首先，存储控制器103的主机接口105从访问装置101接收写入指令，并且获取访问装置101指定的写入逻辑地址和写入数据，向访问控制部108通知写入逻辑地址等(S701)。
接着，访问控制部108将写入逻辑地址转换为以逻辑区块为单位的逻辑地址并获取开始写入的逻辑区块的逻辑地址，参照逻辑/物理转换表106，获取与该逻辑区块对应的物理区块(以下称为“旧区块”)的物理地址，并且参照空区块管理表107，获取空的物理区块(以下称为“新区块”)的物理地址，从而获取写入用物理区块(S702)。
接着，访问控制部108进行作为复制目的地区块的新区块的擦除(S703)。接着，访问控制部108从作为复制源区块的旧区块的物理页PP0的复制模式保存区域CA中读出并获取复制模式(S704)。
图8是说明从物理区块的起始物理页中读出复制模式的处理的一例的示意图。如图8所示，旧区块包括上段的非改写物理页、中段的改写物理页以及下段的非改写物理页。这里，图8至图11示出了将旧区块的上段的非改写物理页和下段的非改写物理页的数据复制到与这些物理页对应的新区块的物理页，在与旧区块的中段的改写物理页对应的新区块的物理页中写入来自访问装置101的主机数据的写入处理。在该写入处理中，如图8所示，访问控制部108从旧区块的起始物理页PP0的复制模式保存区域CA中读出并获取复制模式“0”。
接着，访问控制部108通过与读出的复制模式相应的复制方式将直到紧临写入数据之前为止的非改写数据从旧区块向新区块复制(S705)。
图9是说明复制物理区块的最初的非改写数据的写入前物理页复制处理的一例的示意图。如图9所示，访问控制部108通过与读出的复制模式相应的复制方式，将直到紧临写入数据之前为止的非改写数据从旧区块的上段的非改写物理页向新区块的上段的物理页复制，并且当读出的复制模式为“0”时，将新区块的物理页PP0中的复制模式保存区域CA的复制模式更新为“1”，当读出的复制模式为“1”时，将新区块的物理页PP0中的复制模式保存区域CA的复制模式更新为“0”。
接下来，访问控制部108将写入数据向新区块的数据区域写入(S706)。图10是说明物理区块的新数据的写入处理的一例的示意图。如图10所示，访问控制部108将来自于访问装置101的主机数据(写入数据)向与旧区块的中段的改写物理页对应的新区块的中段的物理页写入。
接下来，如图11所示，访问控制部108通过与读出的复制模式相应的复制方式将从紧接写入数据之后到物理区块的终端为止的非改写数据从旧区块向新区块复制(S707)。
图11是说明复制物理区块的下一非改写数据的写入后物理页复制处理的一例的示意图。如图11所示，访问控制部108通过与读出的复制模式相应的复制方式，将从紧接写入数据之后到物理区块的终端为止的非改写数据从旧区块的下段的非改写物理页向新区块的下段的物理页复制。
最后，访问控制部108通过对与写入逻辑地址相对应的物理区块设定新区块的物理地址来更新逻辑/物理转换表106，通过设旧区块为“空”，设新区块为“使用中”，从而更新空区块管理表107，并将更新后的逻辑/物理转换表106和空区块管理表107向非易失性存储器104的管理数据保存区域写入(S708)。
通过以上的处理，本实施方式中，能够通过与复制模式相应的复制方式从旧区块向新区块复制数据，并且将访问装置101发送来的写入数据向非易失性存储器104写入。
下面，对在上述图7所示的流程图中实施的从旧区块向新区块的复制处理(S705、S707)进行详细描述。本实施方式中，在上述复制处理中，按照从旧区块的物理页PP0中读出的复制模式，区分使用对复制的数据实施纠错的通常复制和对复制的数据不实施纠错的芯片复制。
(通常复制)
下面对通常复制的流程进行说明。最初，访问控制部108从非易失性存储器104的旧区块中读出一个物理页的数据，向纠错控制部109输出。接着，纠错控制部109从读出的一个物理页的数据的冗长区域中获取数据区域的ECC(纠错码)，实施数据区域的纠错，并向访问控制部108输出纠错后的数据。最后，访问控制部108将纠错后的一个物理页的数据向非易失性存储器104的新区块写入。以上的处理为通常复制。由于通常复制为进行纠错的复制方式，因此确保了数据的可靠性。
(芯片复制)
下面对芯片复制的流程进行说明。首先，访问控制部108向非易失性存储器104发送作为芯片复制的复制处理的指令的一个物理页的数据的复制指令。最后，非易失性存储器104在其内部将存储在旧区块的物理页中的数据复制到新区块的物理页。以上的处理为芯片复制。由于芯片复制为不进行纠错的复制方式，而且在非易失性存储器104与存储控制器103之间不进行数据转发，因此比通常复制更为高速。
(复制方式的区分使用)]
下面，对根据复制模式的通常复制与芯片复制的区分使用方法进行说明。图12示出在从上述的旧区块到新区块的复制处理中，从旧区块的物理页PP0中读出的复制模式为“0”时的、进行通常复制的物理页与进行芯片复制的物理页的区分使用的一例。在本图中，对物理页编号为偶数的物理页适用通常复制，对物理页编号为奇数的物理页适用芯片复制。
图13示出在从上述的旧区块到新区块的复制处理中，从旧区块的物理页PP0中读出的复制模式为“1”时的、进行通常复制的物理页与进行芯片复制的物理页的区分使用的一例的图。在本图中，对物理页编号为奇数的物理页适用通常复制，对物理页编号为偶数的物理页适用芯片复制。
以上为根据复制模式的通常复制与芯片复制的区分使用方法。如此，在本实施方式中，不论复制模式的值如何，通常复制的次数与芯片复制的次数都均等，因此可得到防止写入时间产生偏差的效果。另外，由于任何数据都通过实施两次从旧区块向新区块的复制而被进行一次纠错，因此也维持了数据的可靠性。
另外，在本实施方式中使用的根据偶数页与奇数页区分使用通常复制与芯片复制的方式，无论物理区块内的哪一物理页为改写物理页，通常复制与芯片复制的次数都均等，因此，当在进行数据的改写时，对已擦除的物理区块写入新的数据，并将除了作为改写对象的页以外的物理区块内的所有数据复制到该已擦除区块时，能够降低写入时间的偏差。
此外，虽然对本实施方式进行了如上所述的说明，但本发明并不限定于本实施方式，在不脱离本发明宗旨的范围内能够进行各种变更。例如，如下所述的情况也包含在本发明中。
(1)在本实施方式中，采用将复制模式保存在非易失性存储器104的各区块的物理页PP0的冗长区域中的方式，但即使保存在非易失性存储器104内的其他区域，只要能够将复制模式与各区块关联起来，也能够实现与本实施方式同样的结构，得到同样的效果。
(2)在本实施方式中，通常复制是从非易失性存储器104的旧区块中读出一个物理页的数据，对其实施纠错之后，向非易失性存储器104的新区块写入一个物理页的数据的方式，但即使处理对象不是一个物理页而是多个物理页时，也能够实现与本实施方式同样的结构，得到同样的效果。
(3)在本实施方式中，芯片复制是向非易失性存储器104发送复制指令，但并非必须使用复制指令，只要是不实施纠错进行复制的方法，也能够实现与本实施方式同样的结构，得到同样的效果。
(4)在本实施方式中，复制模式为“0”或“1”两种，但也可以使用更多的复制模式例如从第1复制模式到第N复制模式的N种(N为2以上的自然数)的复制模式。在这种情况下，第1至第N复制模式的各复制模式针对各物理页规定作为纠错控制部109纠错后复制数据的第1复制方式的通常复制以及作为不进行纠错控制部109的纠错即复制数据的第2复制方式的芯片复制的其中之一，各物理页在第1至第N复制模式的其中一个以上的复制模式中与第1复制方式相对应，在其他复制模式中与第2复制方式相对应。
如上所述，即使在使用从第1复制模式到第N复制模式的N种复制模式时，只要各复制模式中实施纠错的物理页数均等，则也能够实现与本实施方式同样的结构，得到同样的效果。
例如，图14示出使用作为复制模式的0至3的4种时的通常复制与芯片复制的区分使用方法。在图14所示的例子中，预先设定复制模式0至复制模式4(应为3)的4种复制模式，将“0”、“1”、“2”、“3”的其中之一的数据作为复制模式保存在复制模式保存区域中。
首先，在复制模式为“0”时，对物理页PP0、PP4、……实施通常复制，对其他物理页PP1至PP3、PP5至PP7……实施芯片复制，在这些复制处理后，将复制模式保存区域的复制模式变更为“1”。
与上述同样，在复制模式为“1”时，对物理页PP1、PP5、……实施通常复制，对其他物理页实施芯片复制，在这些复制处理后，将复制模式保存区域的复制模式变更为“2”，在复制模式为“2”时，对物理页PP2、PP6、……实施通常复制，对其他物理页实施芯片复制，在这些复制处理后，将复制模式保存区域的复制模式变更为“3”，在复制模式为“3”时，对物理页PP3、PP7、……实施通常复制，对其他物理页实施芯片复制，在这些复制处理后，将复制模式保存区域的复制模式变更为“0”，以后重复进行上述处理。
在上述的例子中，当执行复制模式0至复制模式4(应为3)时，在各物理页中进行一次通常复制，进行三次芯片复制。其结果是，由于在各物理页中，通过执行复制模式0至复制模式4(应为3)，通常复制的复制处理必定被执行一次，其他复制处理为高速的芯片复制的复制处理，因此既能够保持数据的可靠性，又能够缩短各复制模式的处理时间。
此外，在上述例子中，在各复制模式中，进行通常复制的物理页也并不特别限定于上述的例子，在各复制模式中，只要进行通常复制的物理页的数目为相同数，则也可以变更进行通常复制的物理页。例如，在图14所示的例子中，对于物理页PP1能够实现更换复制模式0与复制模式1的复制方式等的各种变更。
另外，也可以不设定4种复制模式，而是设定8种或16种复制模式，在8次或16次的复制处理中或者仅进行一次通常复制，或者进行两次以上的多次通常复制。
另外，也可以使各物理页以通常复制的复制次数为相同的方式在第1至第N复制模式中与通常复制相对应。这种情况下，即使在各复制模式中进行通常复制的物理页的数目不为相同数时，只要各复制模式中的最大通常复制次数与最小通常复制次数之差为指定值以下、例如为最大通常复制次数的20％以下、优选为10％以下、更优选为5％以下，则能够使数据写入的处理时间几乎均匀化，从而能够得到与上述同样的效果。
(5)在本实施方式中，采用在指定的复制模式中实施纠错的物理页在其他所有复制模式中不实施纠错的方式，但也可以在第1至第N复制模式的多个复制模式中实施纠错。尤其是存在错误发生率高的物理页时，在多个复制模式中实施该物理页的纠错的方式能够防止数据的损坏并得到高可靠性，因此很有效果。
例如，图14所示的例子中，4种复制模式的4次复制处理中仅进行一次通常复制，但也可以在4次复制处理中进行两次或三次通常复制，对于物理页PP0能够实现将复制模式2变更为通常复制等的各种变更。
(6)在本实施方式中，使用根据偶数页与奇数页区分使用通常复制与芯片复制的方式，但只要是均等地实施通常复制与芯片复制的方式，则能够实现与本实施方式同样的结构，得到同样的效果。
根据上述的实施方式将本发明归纳如下。即，本发明所提供的非易失性存储装置包括：具有多个作为擦除单位的包含多页作为写入单位的页的区块的非易失性存储器；以及对所述非易失性存储器进行数据的写入和读出的存储控制器，所述非易失性存储器具有可将用于决定对各区块复制数据的方式的复制模式与各区块关联起来加以保存的复制模式保存区域，所述存储控制器具备：控制对所述非易失性存储器的数据写入动作和读出动作的访问控制部；以及对存储在所述非易失性存储器中的数据进行纠错的纠错控制部，所述复制模式包括从第1复制模式到第N复制模式的N种(N为2以上的自然数)复制模式，所述第1至第N复制模式中的各复制模式针对每页规定在所述纠错控制部纠错后复制数据的第1复制方式、以及不进行所述纠错控制部的纠错即复制数据的第2复制方式的其中之一，所述各页在所述第1至第N复制模式的其中一个以上的复制模式中与所述第1复制方式相对应，在其他复制模式中与所述第2复制方式相对应，所述访问控制部当向复制目的地区块的页复制保存在复制源区块内的页中的数据时，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错即向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为与所述复制源区块的复制模式不同的复制模式。
本发明所提供的存储控制器对非易失性存储器进行数据的写入和读出，所述非易失性存储器具有可将用于决定对各区块复制数据的方式的复制模式与各区块关联起来加以保存的复制模式保存区域，所述存储控制器具备：控制对所述非易失性存储器的数据写入动作和读出动作的访问控制部；以及对存储在所述非易失性存储器中的数据进行纠错的纠错控制部，所述复制模式包括从第1复制模式到第N复制模式的N种(N为2以上的自然数)复制模式，所述第1至第N复制模式的各复制模式针对每页规定在所述纠错控制部纠错后复制数据的第1复制方式、以及不进行所述纠错控制部的纠错即复制数据的第2复制方式的其中之一，所述各页在所述第1至第N复制模式的其中一个以上的复制模式中与所述第1复制方式相对应，在其他复制模式中与所述第2复制方式相对应，所述访问控制部当向复制目的地区块的页复制保存在复制源区块内的页中的数据时，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错即向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为与所述复制源区块的复制模式不同的复制模式。
根据上述结构，当向复制目的地区块的页复制保存在复制源区块内的页中的数据时，按照保存在复制模式保存区域中的复制模式，将保存在与第1复制方式相对应的页中的数据，在纠错控制部纠错之后向复制目的地区块的页复制，将保存在与第2复制方式相对应的页中的数据，不进行纠错控制部的纠错即向复制目的地区块的页复制，并将与复制目的地区块相关联的复制模式变更为与复制源区块的复制模式不同的复制模式，因此，在非易失性存储装置中写入数据时，能够切换成与前次复制时不同的复制模式，按照复制模式进行第1复制方式的复制处理或第2复制方式的复制处理。
此时，由于各页在第1至第N复制模式的其中一个以上的复制模式中与进行纠错的第1复制方式相对应，因此在依次执行第1至第N复制模式期间，对所有页的数据执行一次以上的纠错，从而在非易失性存储装置中进行数据的写入时，能够保持数据的可靠性。另外，由于各复制模式将进行纠错的第1复制方式与不进行纠错的第2复制方式进行组合，因此能够使各复制模式中的数据写入的处理时间均匀化。
其结果是，在非易失性存储装置中进行数据的写入时，既确保数据的可靠性又使来自访问装置的数据写入的处理时间均匀，从而能够削减访问装置中搭载的缓冲器容量，降低成本。
较为理想的是，所述各区块在该区块所包含的多页的其中一页以上具有可保存与该区块相关联的复制模式的区域作为所述复制模式保存区域。
这种情况下，由于在各区块的多页的其中一页以上具有可保存与该区块相关联的复制模式的复制模式保存区域，因此能够针对每个区块从复制模式保存区域中读出该区块的复制模式，按照该复制模式，将保存在与第1复制方式相对应的页中的数据，在纠错控制部纠错之后向复制目的地区块的页复制，将保存在与第2复制方式相对应的页中的数据，不进行纠错控制部的纠错即向复制目的地区块的页复制。
较为理想的是，所述访问控制部当进行所述第2复制方式的复制处理时，对所述非易失性存储器发送基于所述第2复制方式的复制处理的指令，使在所述非易失性存储器内执行所述第2复制方式的复制处理。
这种情况下，由于访问控制部仅进行对非易失性存储器发送基于第2复制方式的复制处理的指令，让在非易失性存储器内执行第2复制方式的复制处理，因此，由于不进行纠错，也不进行非易失性存储器与存储控制器之间的数据转发，所以能够高速地执行第2复制方式的复制处理，从而能够缩短各复制模式的处理时间。
较为理想的是，所述各页仅在所述第1至第N复制模式的其中之一的复制模式中与所述第1复制方式相对应。
这种情况下，对于各页，在第1至第N复制模式中仅执行一次第1复制方式的复制处理，其他复制处理为执行高速的第2复制方式的复制处理，因此能够保持数据的可靠性，并且缩短各复制模式的处理时间。
较为理想的是，所述各页在所述第1至第N复制模式中均等地与所述第1复制方式相对应。
这种情况下，由于各页在第1至第N复制模式中均等地与第1复制方式相对应，因此能够使各复制模式的处理时间均匀化。
较为理想的是，所述各页以所述第1复制方式的复制次数为相同的方式在所述第1至第N复制模式中与所述第1复制方式相对应。
这种情况下，由于各页以第1复制方式的复制次数为相同的方式在第1至第N复制模式中与第1复制方式相对应，因此能够使各复制模式的处理时间均匀。
较为理想的是，所述各区块在该区块所包含的多页中的最初页中具有可保存与该区块相关联的复制模式的区域作为所述复制模式保存区域。
这种情况下，由于在各区块的最初页中具有可保存与该区块相关联的复制模式的复制模式保存区域，因此仅通过从最初页的复制模式保存区域中读出该区块的复制模式，就能够决定其他页的复制方式，从而能够缩短处理时间。
较为理想的是，所述访问控制部在接收到来自可与所述非易失性存储装置进行通信的访问装置的写入指令时，对写入写入数据的页以外的页，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错即向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为所述复制源区块的复制模式的下一复制模式。
这种情况下，由于在接收到来自访问装置的写入指令时，对写入数据被写入的页以外的页，按照复制模式执行第1复制方式的复制处理或第2复制方式的复制处理，并将与复制目的地区块相关联的复制模式变更为复制源区块的复制模式的下一复制模式，因此，在为了写入数据，以区块为单位擦除数据之后复制写入数据被写入的页以外的页的数据时，能够保持数据的可靠性，并且使来自于访问装置的数据写入的处理时间均匀。
产业上的可利用性
本发明在非易失性存储装置中进行数据的写入时，既保持数据的可靠性又使来自于访问装置的数据写入的处理时间均匀，从而能够削减访问装置中搭载的缓冲器容量，降低成本，因此可适合用于使用非易失性存储器的非易失性存储装置的数据的写入。

Claims (9)

1.一种非易失性存储装置，其特征在于包括：
非易失性存储器，具有多个作为擦除单位的区块，所述区块包含多页作为写入单位的页；以及
存储控制器，对所述非易失性存储器进行数据的写入和读出，其中，
所述非易失性存储器，具有可将用于决定对各区块复制数据的方式的复制模式与各区块关联起来加以保存的复制模式保存区域，
所述存储控制器具备：
控制对所述非易失性存储器的数据的写入动作和读出动作的访问控制部；以及
对存储在所述非易失性存储器中的数据进行纠错的纠错控制部，
所述复制模式，包括从第1复制模式到第N复制模式的N种复制模式，其中，N为2以上的自然数，
所述第1至第N复制模式的各复制模式，针对每页规定第1复制方式和第2复制方式的其中之一，其中，所述第1复制方式在所述纠错控制部纠错后复制数据、所述第2复制方式不进行所述纠错控制部的纠错就复制数据，
所述各页，在所述第1至第N复制模式的其中一个以上的复制模式中与所述第1复制方式相对应，在其他的复制模式中与所述第2复制方式相对应，
所述访问控制部，当向复制目的地区块的页复制保存在复制源区块内的页中的数据时，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错而向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为与所述复制源区块的复制模式不同的复制模式。
2.根据权利要求1所述的非易失性存储装置，其特征在于：所述各区块，作为所述复制模式保存区域，在该区块所包含的多页的其中一页以上具有可保存与该区块相关联的复制模式的区域。
3.根据权利要求1或2所述的非易失性存储装置，其特征在于：所述访问控制部，当进行所述第2复制方式的复制处理时，对所述非易失性存储器发送基于所述第2复制方式的复制处理的指令，让在所述非易失性存储器内执行所述第2复制方式的复制处理。
4.根据权利要求1至3中任一项所述的非易失性存储装置，其特征在于：所述各页仅在所述第1至第N复制模式的其中之一的复制模式中与所述第1复制方式相对应。
5.根据权利要求1至4中任一项所述的非易失性存储装置，其特征在于：所述各页在所述第1至第N复制模式中均等地与所述第1复制方式相对应。
6.根据权利要求1至5中任一项所述的非易失性存储装置，其特征在于：所述各页以所述第1复制方式的复制次数为相同的方式在所述第1至第N复制模式中与所述第1复制方式相对应。
7.根据权利要求1至6中任一项所述的非易失性存储装置，其特征在于：所述各区块，作为所述复制模式保存区域，在该区块所包含的多页中的最初页中具有可保存与该区块相关联的复制模式的区域。
8.根据权利要求1至7中任一项所述的非易失性存储装置，其特征在于：
所述访问控制部，在接收到来自可与所述非易失性存储装置进行通信的访问装置的写入指令时，对写入数据被写入的页以外的页，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错而向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为所述复制源区块的复制模式的下一复制模式。
9.一种存储控制器，对非易失性存储器进行数据的写入和读出，其中，所述非易失性存储器具有可将用于决定对各区块复制数据的方式的复制模式与各区块关联起来加以保存的复制模式保存区域，其特征在于：
所述存储控制器具备：
控制对所述非易失性存储器的数据的写入动作和读出动作的访问控制部；以及
对存储在所述非易失性存储器中的数据进行纠错的纠错控制部，
所述复制模式，包括从第1复制模式到第N复制模式的N种复制模式，其中，N为2以上的自然数，
所述第1至第N复制模式的各复制模式，针对每页规定第1复制方式和第2复制方式的其中之一，其中，所述第1复制方式在所述纠错控制部纠错后复制数据、所述第2复制方式不进行所述纠错控制部的纠错即复制数据，
所述各页，在所述第1至第N复制模式的其中一个以上的复制模式中与所述第1复制方式相对应，在其他的复制模式中与所述第2复制方式相对应，
所述访问控制部，当向复制目的地区块的页复制保存在复制源区块内的页中的数据时，按照保存在所述复制模式保存区域的复制模式，将保存在与所述第1复制方式相对应的页中的数据，在所述纠错控制部纠错之后向所述复制目的地区块的页复制，将保存在与所述第2复制方式相对应的页中的数据，不进行所述纠错控制部的纠错即向所述复制目的地区块的页复制，并将与所述复制目的地区块相关联的复制模式变更为与所述复制源区块的复制模式不同的复制模式。
CN201180003104.2A 2010-03-26 2011-02-02 非易失性存储装置以及存储控制器 Active CN102473141B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-072008 2010-03-26
JP2010072008 2010-03-26
PCT/JP2011/000563 WO2011118114A1 (ja) 2010-03-26 2011-02-02 不揮発性記憶装置及びメモリコントローラ

Publications (2)

Publication Number Publication Date
CN102473141A true CN102473141A (zh) 2012-05-23
CN102473141B CN102473141B (zh) 2015-08-05

Family

ID=44672696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180003104.2A Active CN102473141B (zh) 2010-03-26 2011-02-02 非易失性存储装置以及存储控制器

Country Status (4)

Country Link
US (1) US8819332B2 (zh)
JP (1) JP5592478B2 (zh)
CN (1) CN102473141B (zh)
WO (1) WO2011118114A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526694A (zh) * 2016-06-17 2017-12-29 爱思开海力士有限公司 数据存储装置及其操作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533316B (zh) * 2013-03-18 2016-05-11 慧榮科技股份有限公司 錯誤修正方法以及記憶體裝置
GB201315397D0 (en) 2013-08-29 2013-10-16 Quixant Plc Memory controller and memory access method
US9529668B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method and system for using NAND page buffers to improve the transfer buffer utilization of a solid state drive
KR102636039B1 (ko) 2016-05-12 2024-02-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법 및 카피백 방법
KR20200075565A (ko) * 2018-12-18 2020-06-26 에스케이하이닉스 주식회사 스마트 카 시스템
CN111506450B (zh) * 2019-01-31 2024-01-02 伊姆西Ip控股有限责任公司 用于数据处理的方法、设备和计算机程序产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078378A (ja) * 2003-08-29 2005-03-24 Sony Corp データ記憶装置及び不揮発性メモリに対するデータ書き込み方法
CN101268453A (zh) * 2005-08-02 2008-09-17 桑迪士克股份有限公司 对情形敏感的存储器性能
CN101281788A (zh) * 2007-04-06 2008-10-08 群联电子股份有限公司 闪存系统及其控制方法
US8751901B2 (en) * 2008-03-01 2014-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system configured to control data transfer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297038A (ja) 2000-04-11 2001-10-26 Toshiba Corp データ記憶装置および記録媒体並びに記録媒体制御方法
JP4237648B2 (ja) 2004-01-30 2009-03-11 株式会社東芝 不揮発性半導体記憶装置
JP4504138B2 (ja) 2004-09-03 2010-07-14 株式会社東芝 記憶システム及びそのデータコピー方法
US7958430B1 (en) * 2005-06-20 2011-06-07 Cypress Semiconductor Corporation Flash memory device and method
JP4513786B2 (ja) * 2006-06-28 2010-07-28 Ｔｄｋ株式会社 メモリコントローラ、メモリシステム及びメモリ制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078378A (ja) * 2003-08-29 2005-03-24 Sony Corp データ記憶装置及び不揮発性メモリに対するデータ書き込み方法
CN101268453A (zh) * 2005-08-02 2008-09-17 桑迪士克股份有限公司 对情形敏感的存储器性能
CN101281788A (zh) * 2007-04-06 2008-10-08 群联电子股份有限公司 闪存系统及其控制方法
US8751901B2 (en) * 2008-03-01 2014-06-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system configured to control data transfer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526694A (zh) * 2016-06-17 2017-12-29 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
US8819332B2 (en) 2014-08-26
JP5592478B2 (ja) 2014-09-17
WO2011118114A1 (ja) 2011-09-29
CN102473141B (zh) 2015-08-05
JPWO2011118114A1 (ja) 2013-07-04
US20120151166A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
US8006030B2 (en) Memory controller for identifying the last valid page/segment in a physical block of a flash memory
US7487303B2 (en) Flash memory device and associated data merge method
US8775771B2 (en) Block management method for a flash memory and flash memory controller and storage system using the same
US9772797B2 (en) Buffer memory management method, memory control circuit unit and memory storage device
CN102473141B (zh) 非易失性存储装置以及存储控制器
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
WO2007000862A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
CN101625897B (zh) 用于快闪存储器的数据写入方法、储存系统与控制器
JPWO2005083573A1 (ja) 半導体メモリ装置
US8819387B2 (en) Memory storage device, memory controller, and method for identifying valid data
TWI692688B (zh) 快閃記憶體控制器及相關電子裝置
JP5592293B2 (ja) 不揮発性記憶装置、アクセス装置及び不揮発性記憶システム
CN109815158A (zh) 进行系统备份的方法、记忆装置及控制器、及电子装置
US20100180072A1 (en) Memory controller, nonvolatile memory device, file system, nonvolatile memory system, data writing method and data writing program
US20090210612A1 (en) Memory controller, nonvolatile memory device, and nonvolatile memory system
JP4308780B2 (ja) 半導体メモリ装置、メモリコントローラ及びデータ記録方法
JP2007305105A (ja) メモリコントローラ
JP2006244017A (ja) データコピー方法
JP2013016125A (ja) 不揮発性メモリのページ管理方法
JP2008299455A (ja) データ記憶装置及びデータ管理方法
JP2008158908A (ja) メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法
TWI852599B (zh) 記憶裝置、快閃記憶體控制器及其控制方法
US7996598B2 (en) Memory management module
JP2005234738A (ja) 半導体メモリ装置
JP2008299456A (ja) データ記憶装置及びデータ管理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150906

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150906

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.